JPH0896435A

JPH0896435A - コイル駆動電流波形制御方法

Info

Publication number: JPH0896435A
Application number: JP9115195A
Authority: JP
Inventors: Takahiro Iwashita; 貴弘岩下
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-07-25
Filing date: 1995-04-17
Publication date: 1996-04-12

Abstract

(57)【要約】【目的】光磁気記録再生装置の磁気ヘッドの駆動電流
波形制御を行うことにより、磁気ヘッド連続通電時の発
熱に関するマージンを広げ、信頼性を向上させる。【構成】本発明の光メモリ装置は、バイアス電圧印加
部に、少なくとも一対のスイッチング素子と抵抗とを並
列に兼ね備え、そのスイッチング素子を記録信号のエッ
ジ検出信号で制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光磁気記録再生装置に
おいて磁界変調記録を行う磁気ヘッドのコイル駆動電流
波形制御方法に関する。

【０００２】

【従来の技術】従来、５〜５０［μＨ］程度のインダク
タンス成分を持つ磁気ヘッドを高速に磁化反転させるた
めには、図２７（ａ）に示す簡略回路図のように４つの
スイッチング素子を用い、スイッチング素子１０１とス
イッチング素子１０４をペアで、またスイッチング素子
１０２とスイッチング素子１０３をペアで駆動してい
た。このように、それぞれ２つのスイッチング素子をペ
アで交互にオン／オフさせることで磁気ヘッドのコイル
１０５に逆向きの電流を交互に流し込むことが可能にな
り、それに従って磁気ヘッドでは磁場の向きが反転する
仕組みである。

【０００３】あるいは、図２７（ｂ）に示すように２つ
のスイッチング素子１０６、１０７を用いてそれらを交
互にオン、オフさせる方法がとられていた。この場合に
は、スイッチング素子の数は少ないが、電源からグラン
ドへの電流の流れ道が磁気ヘッドのコイル１０５を通る
道の他にもう１本存在するため、消費電流は約２倍にな
る。

【０００４】いずれの場合でも、これらの方法でコイル
１０５に流れる電流を交互に切り替える場合、１００
［ｋＨＺ］以下の低周波数では問題なくスイッチングが
可能であるが、それ以上の周波数でのスイッチング、例
えば１［ＭＨｚ］近傍の周波数でのスイッチングを行う
と、高速なスイッチング素子を用いてもスイッチング波
形が図２８に示すようになってしまう。この波形図のＡ
点からＢ点への電流増加は、スイッチング素子の持つ入
力容量や帰還容量、出力容量等によってスイッチング素
子がまだ完全にオンしきれない状態を表している。実際
に、スイッチング周波数を下げていくと波形は図２９に
示すようになり、何等問題はないが、同図の立ち上がり
波形の拡大図を見ると、電流が飽和するまでに時間がか
かっている。すなわち、１［ＭＨｚ］近傍の周波数での
スイッチングは、同図の立ち上がり波形の拡大図が連続
的に繰り返されることを意味する。

【０００５】また、上述したスイッチング波形の周波数
依存性は、実際に様々な変調周波数でスイッチングを行
う必要のある磁気ヘッドコイルにおいて、各周波数で流
れるピーク電流値が図３０に示すようにばらつくことに
なり、当然、発生磁場もスイッチング周波数で異なる結
果となる。

【０００６】一方で、光磁気記録膜の磁場感度を十分下
げておけば、磁気ヘッドのコイルに流れる電流波形が図
２８や図３０に示す波形であってもなんら問題は生じな
い。それは、例えば記録膜の飽和磁場が両図の破線で示
された電流値で得られていれば、両図の斜線で示される
過電流部分が、記録状態に何等影響を及ぼさないからで
ある。

【０００７】ただし、この時磁気ヘッドコイル及びコア
の損失による発熱や、周辺回路での発熱という別次元の
問題があるが、これは通電時間を間欠的にする（間欠的
に記録を行う）ことで解決される。

【０００８】以上で述べたように、これまでは磁気ヘッ
ドのコイルに流す電流波形は特別に制御せずに、記録膜
の感度アップや間欠通電による記録を行う事で上述した
ような問題点を避けてきた。

【０００９】

【発明が解決しようとする課題】ところが、上述した従
来技術では以下で述べるような問題点が生ずる。まず、
データの圧縮が出来る場合や記録効率を低下させれば間
欠記録が可能であるが、通常の連続データを効率よく記
録してやるには当然連続記録が必要になる。すなわち、
磁気ヘッドのコイル通電時間も連続的でなければなら
ず、これによって磁気ヘッドやスイッチング素子等その
他の発熱が問題となる。一例として図３１に直流抵抗が
約１［Ω］、インダクタンス成分が約６［μＨ］の磁気
ヘッドコイルに、おおよそ±４００［ｍＡ］の電流を１
（通電）対３（遮断）の割合で間欠通電した場合と、連
続通電した場合の時間に対する磁気ヘッドコアの温度上
昇の様子を示す。間欠通電と連続通電では温度上昇分は
格段に違う。

【００１０】また、連続通電した場合でも、図３２の実
線のような波形と破線のような波形では、前者は斜線部
の余分な電流分がそのまま温度上昇分となって現れるの
で、より多くの発熱を伴い、そもそも発熱に対して余裕
の無い場合にはこの余分な発熱が無視できなくなる。

【００１１】上記問題を解決するため、記録膜の磁場感
度アップにより、磁気ヘッドの通電電流値を減らす方法
が考えられるが、記録膜の磁場感度を向上させるにも限
度があるため、ある程度余裕を見込んで設計を行うため
には、磁気ヘッドに十分な電流を流し込んでやらねばな
らず、やはり発熱の問題にぶつかる。もし、発熱を抑え
るために磁気ヘッドコイルに流す電流を少なくし、記録
膜の磁場感度に対して余裕がなくなると、図３２の実線
で示された記録電流波形のスイッチング後半部分の電流
増加がそのまま磁場強度となって現れるので、スイッチ
ング前半と後半で記録状態が異なることとなり、その結
果、図３３の実線で示された再生波形１０８のように後
半部分の振幅の方が大きくなり、波形が歪む。これは、
当然ジッタの増加をもたらし、ひいてはエラーレートの
増加につながる。

【００１２】また、当然の事ながら、実際の記録におい
ては様々の周波数でのスイッチングが行われるので、従
来の図３０のような記録波形であると、低周波数のスイ
ッチングでかなりの過電流が流れることになり、磁気ヘ
ッド及び周辺回路の発熱は、より過大なものとなる。

【００１３】本発明は以上で述べてきた問題点を解決す
るもので、コイル駆動電流波形を制御することで記録膜
の磁場感度に対して十分余裕を保ちながら、磁気ヘッド
とその駆動回路に用いられる素子の発熱を極力押さえる
ことが可能となり、信頼性が向上する。さらに、数部品
加えるだけでコイル駆動電流波形を簡単に制御できる方
法であるため、コストアップも最小限に抑えられる。す
なわち、その目的とするところは低コストで高信頼性の
コイル駆動電流波形制御方法を提案し、光磁気記録再生
装置の信頼性を向上させることにある。

【００１４】

【課題を解決するための手段】本発明のコイル駆動電流
波形制御方法は、（１）光磁気記録再生装置の磁界変調記録を行う磁気ヘ
ッドのコイル駆動電流波形制御方法において、コイル駆
動回路のバイアス電圧印加部に、少なくとも一対のスイ
ッチング素子と抵抗とを並列に兼ね備え、かつ、前記ス
イッチング素子は記録信号のエッジ検出信号により制御
されることを特徴とする。

【００１５】（２）第１項記載のコイル駆動電流波形制
御方法において、前記スイッチング素子を導通状態にせ
しめる前記エッジ検出信号が、前記記録信号のスイッチ
ング時点までに十分なハイバイアス電圧を印加するよう
制御されることを特徴とする。

【００１６】（３）第１項または第２項記載のコイル駆
動電流波形制御方法において、前記スイッチング素子を
導通状態にせしめる前記エッジ検出信号のパルス幅が、
前記磁気ヘッドのスイッチング時間にほぼ等しいことを
特徴とする。

【００１７】（４）第１項または第２項または第３項記
載のコイル駆動電流波形制御方法において、前記エッジ
検出信号が、前記記録信号の変調を行うエンコーダーか
ら出力され、変調データの”１”の位置でハイレベルを
出力するＲＺ信号、あるいは前記ＲＺ信号とは逆位相の
信号から得られることを特徴とする。

【００１８】（５）第１項または第２項または第３項記
載のコイル駆動電流波形制御方法において、前記エッジ
検出信号が、前記記録信号と、最高記録周波数の記録基
準クロック、あるいは前記記録基準クロックの整数倍の
周波数のクロックとから作成された信号であることを特
徴とする。

【００１９】（６）第１項記載のコイル駆動電流波形制
御方法において、前記スイッチング素子が、アナログ波
形で連続的に制御されることを特徴とする。

【００２０】（７）光磁気記録再生装置の磁界変調記録
を行う磁気ヘッドのコイル駆動電流波形制御方法におい
て、コイル駆動回路のバイアス電圧印加部にスイッチン
グ素子を備え、前記スイッチング素子による降下電圧、
または電流値を制御信号によって直接制御することを特
徴とする。

【００２１】

【実施例】

（実施例１）以下に本発明の実施例を図面に基づいて説
明する。図１は、本発明のコイル駆動電流波形制御を行
う一実施例の回路図である。回路の動作を以下に説明す
る。本実施例の回路は、スイッチング素子にＦＥＴを用
い、たすきがけの位置にあるＦＥＴを交互にオン／オフ
させることによって、磁気ヘッドのコイルに電流を交互
に流し込むタイプの回路である。本実施例では、これら
のコイル駆動回路に加えて、バイアス電圧の切り替え制
御を行うＦＥＴと抵抗が電源電圧のバイアス側に付加さ
れている。これが、図１のＦＥＴ１と抵抗６である。Ｆ
ＥＴ１のオン抵抗と抵抗６の間にはＦＥＴ１のオン抵抗
＜抵抗６の関係があるため、ＦＥＴ１がオンした時に
は、ＦＥＴ１と抵抗６の並列抵抗はほぼＦＥＴのオン抵
抗に等しくなり、ＦＥＴがオフした時には、抵抗６がそ
のまま抵抗分となって現れる。すなわち、磁気ヘッドコ
イル７にかかるバイアス電圧がＦＥＴ１のオン抵抗と抵
抗６に反比例して切り替わることになる。

【００２２】そしてこの切り替えを行うのが制御信号１
０であり、請求項でも述べたように、その切り替えをエ
ッジ検出信号１２で行う。エッジ検出信号１２は、図２
に示すように、記録信号１１の立ち上がり位置、下降位
置の両方のエッジ位置から一定時間だけハイレベルを出
力する第一のエッジ検出信号１３、記録信号１１の立ち
上がり位置、下降位置まで一定時間だけハイレベルを出
力する第二のエッジ検出信号１４、記録信号１１の立ち
上がり位置、下降位置を挟んで一定時間だけハイレベル
を出力する第三のエッジ検出信号１５等が考えられる。
ここで、エッジ検出信号１２が、ハイレベルを出力する
時間、すなわちパルス幅（図２のτに相当）は、変調信
号の種類や磁気ヘッドに要求される磁界の立ち上がり時
間により異なる。従って、エッジ検出信号のパルス幅に
ついては後で具体的に説明するものとする。

【００２３】次に、バイアス電圧の切り替え動作につい
て説明する。まず、バイアス電圧切り替えのない、単純
なコイル駆動回路について考えてみる。図３において、
バイアス電圧として５［Ｖ］の一定電圧がかけられてい
た時、スイッチング直後のコイル電流波形は同図電流波
形Ａのようになる。一方で、バイアス電圧として２．５
［Ｖ］の一定電圧がかけられていた時、スイッチング直
後のコイル電流波形は同図電流波形Ｂのようになる。本
発明はこれらに対して、同図電流波形Ｃのバイアス電圧
のようにスイッチング時点を前後してバイアス電圧切り
替えを行うもので、バイアス電圧を５［Ｖ］から２．５
［Ｖ］に切り替えた場合の電流波形は同図電流波形Ｃの
ようになる。これは、図３の電流波形Ｃのバイアス電圧
〜とも、スイッチング時点においては５［Ｖ］のハ
イバイアス電圧がかかっているため、スイッチング後は
まず立ち上がり時間の速い電流波形Ａをたどり、それ以
後は２．５［Ｖ］のバイアス電圧分の飽和電流が流れる
からである。ここで、バイアス電圧が既に２．５［Ｖ］
のローバイアスになっている図３のＤ〜Ｅの期間、電流
波形がＣのように多く流れ、電流波形Ｂをたどらないの
は、すでにＤの時点でバイアス電圧＝２．５［Ｖ］の飽
和電流分まで電流が流れているからであり、ローバイア
スであるからといって、この時点から電流量が電流波形
Ｂのように小さくなることはない。

【００２４】以上で述べた説明を具体的な波形図ととも
に追ってみる。図４は、図１の各点の電圧及び電流波形
図である。記録信号１１はＥＦＭ信号１６を仮定し、制
御信号１０は記録信号のエッジ位置（立ち上がり及び立
ち下がり位置）から約２３０［ｎｓ］の間だけＦＥＴ１
をオンさせるために、パルス幅≒２３０［ｎｓ］のエッ
ジ検出信号１２とする。これは、図２の第一のエッジ検
出信号１３に相当する信号である。

【００２５】まず、この第一のエッジ検出信号１３は図
５に示すような回路で簡単に得ることが出来る。すなわ
ち、記録信号１１であるＥＦＭ信号１６と逆位相のＥＦ
Ｍ反転信号２３をインバータ２２を通して得た後、単安
定マルチバイブレータ等のワンショットパルス発生回路
２４、２５にそれぞれの信号を入力し、２つの出力信号
をオアゲート２６に通してやればよい。こうすることに
よって、元のＥＦＭ信号の立ち上がり、下降の両方のエ
ッジ位置に対応した第一のエッジ検出信号１３が得られ
る。また、この第一のエッジ検出信号１３のパルス幅
は、ワンショットパルス発生回路２４、２５のパルス幅
設定用の抵抗及びコンデンサの値を変更することで調整
可能で、上述した２３０［ｎｓ］のパルス幅を作成する
ことも容易である。

【００２６】さらに、図２の第二のエッジ検出信号１
４、第三のエッジ検出信号１５を得る場合には、図５の
回路にてエッジ検出信号を得る一方、記録信号１１であ
るＥＦＭ信号１６をパルス幅分（ここでは、２３０［ｎ
ｓ］）だけ遅らせてやればよい。具体的には、図６に示
すように２３０［ｎｓ］分の遅延回路２７を通せば第二
のエッジ検出信号１４が得られるし、この状態にてワン
シュットパルス発生回路のパルス幅を倍にすれば、第三
のエッジ検出信号１５が得られる。

【００２７】波形図４の説明に戻ると、上記エッジ検出
信号１２（ここでは第一のエッジ検出信号１３）を制御
信号１０としてＦＥＴ１のオン／オフ制御を行い、図
１、Ａ点のバイアス電圧１７は図４のように一記録単位
の間に二値制御される。一方、ＦＥＴ２とＦＥＴ５、Ｆ
ＥＴ３とＦＥＴ４がそれぞれペアで記録信号（ここでは
ＥＦＭ信号１６）に従ってオン／オフするので、磁気ヘ
ッドにかかるバイアス電圧の方向がＥＦＭ信号１６に応
じて反転し、磁気ヘッドのコイル７にはＥＦＭ信号１６
に対応したそれぞれの向きの電流が流れる。コイル電流
１８は図４に示した波形（図１矢印の向きをプラスとす
る。）で流れるが、この電流の立ち上がり時間は約１５
０〜３００［ｎｓ］である。この時コイル両端のＢ点電
位１９及びＣ点電位２０には、スイッチング時の逆起電
力が現れている。また、スイッチングの期間はＤ点（図
１矢印の向きをプラスとする。）のように、充放電コン
デンサ８からの供給電流２１がコイル７に向かって流
れ、ＦＥＴを通して通常流れるルート（ＦＥＴ２→コイ
ル７→ＦＥＴ５、ＦＥＴ３→コイル７→ＦＥＴ４）では
電流は供給されていない。

【００２８】ここで、電流波形の立ち上がり時間は図１
の磁気ヘッド７と並列についている充放電コンデンサ８
の容量により調整が可能で、容量を小さくするにしたが
って立ち上がり時間は速くなるが、この場合、磁気ヘッ
ド両端に生ずるスイッチング時の逆起電力は逆に増加す
るので、周辺素子の耐圧を越えないように注意しなけれ
ばならないことを付け加えておく。

【００２９】また、これまで記録変調信号としてＥＦＭ
信号を例に挙げて説明してきたが、本発明はこれに限定
されるものではなく、通常の光磁気記録で良く使われて
いる２−７変調記録や、１−７変調記録にももちろん適
用可能である。ただし、この場合には通常の記録周波数
がＥＦＭ信号より更に高周波数領域であるので、磁気ヘ
ッドの設計変更をするか、あるいは更に高速なスイッチ
ング素子、スイッチング回路等が前提条件となる。

【００３０】いずれにしても、以上で述べたような回
路、制御方法により磁気ヘッドコイルを駆動すれば、コ
イルを流れる電流波形は、周波数によってピーク電流値
が異なることもなく、単一周波数においてもスイッチン
グ後の電流値が増加してしまうといったことがない。従
って、スイッチング後の磁場強度はほぼ一定値を保つ、
フラットな特性が得られる。

【００３１】（実施例２）以下に、本発明の請求項２、
請求項３に対応する実施例を図面に基づいて説明する。
実施例１では、図２の第一のエッジ検出信号１３の場合
について主に説明してきた。ここでは、第二のエッジ検
出信号１４、第三のエッジ検出信号１５を用いる場合に
ついて、第一のエッジ検出信号１３と比較しながら説明
する。

【００３２】まず、図２の各エッジ検出信号の違いにつ
いて説明する。これまで述べてきた説明からもわかるよ
うに、エッジ検出信号１１がハイレベルを示すとき、バ
イアス電圧制御部のＦＥＴ１はオンをする。厳密に言う
と、ＦＥＴ１を駆動するドライバが位相反転しているの
で、ＦＥＴ１のゲートに入力する信号レベルがローレベ
ル時にＦＥＴ１はオンをする。これにより、図１で示さ
れるＡ点の電位はハイバイアスとなり、逆に、ＦＥＴ１
のゲートに入力する信号レベルがハイレベルになった
時、Ａ点電位はローバイアスに切り替わる。

【００３３】従って、実施例１でも述べた第一のエッジ
検出信号１３の場合には、図２に示すように、記録信号
１１のスイッチング時点（図中の破線に対応）以降にエ
ッジ検出信号がハイとなり、磁気ヘッドのスイッチング
時間にほぼ等しい時間だけハイバイアス電圧が印加され
ることになる。

【００３４】しかし、実施例１で述べた通り、磁気ヘッ
ドのスイッチング期間中は電源から電流が供給されると
いうよりはむしろ、磁気ヘッドと並列に配置された充放
電コンデンサ８から磁気ヘッドへと電流が供給される。
従ってスイッチング時点におけるハイバイアス電圧は電
流の立ち上がり時間のスピードアップに寄与するが、そ
れ以後のパルス幅：τの期間のハイバイアス電圧につい
ては、立ち上がり時間のスピードアップにはほとんど寄
与しない。

【００３５】一方で、第二のエッジ検出信号１４の場合
には、図２に示すように記録信号１１のスイッチング時
点以前にエッジ検出パルスがハイとなっているため、ス
イッチング時点以前に電源部のコンデンサ９に十分な電
荷が蓄えられ、スイッチングと同時に磁気ヘッドに電流
が供給される。従って第一のエッジ検出信号の場合より
も立ち上がり時間のスピードアップが図れる。あるい
は、第一のエッジ検出信号を用いる場合よりもより低い
電源電圧で所望の飽和電流を流すことが可能になるの
で、低消費電力という観点からも有利である。

【００３６】さらに、第三のエッジ検出信号１５の場合
には、パルス幅と記録信号とのタイミングについて第三
のエッジ検出信号＝第一のエッジ検出信号＋第二のエッ
ジ検出信号の関係があるので、第一及び第二のエッジ検
出信号の両方の効果が期待できる。ただしこの場合、実
際には第一のエッジ検出信号よりも効果の大きい第二の
エッジ検出信号とほぼ同等の効果になると考えられる。

【００３７】次に、第一〜第三のエッジ検出信号におい
て、パルス幅が電流の立ち上がり時間よりも短くなった
り長くなったりした場合に、電流波形にどの様な影響が
生じるか述べる。まず、第一〜第三のエッジ検出信号の
各場合とも、パルス幅が短すぎるとスイッチング時のハ
イバイアスレベルも短くなり、電荷の蓄積が不十分で電
流波形の立ち上がり時間は速くならない。一方、パルス
幅が長すぎた場合、第一のエッジ検出信号の場合には図
７に示すようにスイッチング完了後のオーバーシュート
が大きくなる可能性があり、第二のエッジ検出信号の場
合には図８に示すようにスイッチング直前に余分な電流
が流れる可能性がある。さらに、第三のエッジ検出信号
の場合には、説明するまでもなく上記の両方のオーバー
シュートが現れ、図９のような波形となる。従ってこれ
らエッジ検出信号のパルス幅は、第一及び第二のエッジ
検出信号の場合には、およそスイッチング時間と同等の
パルス幅、第三のエッジ検出信号の場合には、スイッチ
ング時間の約二倍のパルス幅とすることが望ましい。す
なわち、エッジ検出信号のパルス幅を決定するには、所
望のスイッチング時間が明らかでなければならない。

【００３８】ところで、この所望のスイッチング時間
は、変調方式やディスクの回転数、あるいはピーク磁界
の発生量によって異なるものであり、一概にどの位がよ
いかは決められない。しかし、記録する周波数の最高値
によっておおよその目安を決定することは出来る。例え
ば、最高記録周波数が１［ＭＨｚ］の場合、記録パルス
幅は５００［ｎｓ］であり、少なくともその１／２以下
のスイッチング時間（≦２５０［ｎｓ］）が必要にな
る。

【００３９】ここで、所望のスイッチング時間から割り
出されたエッジ検出信号のパルス幅は、図５、図６のワ
ンショットパルス発生回路の周辺抵抗やコンデンサの値
を変更してやれば容易に設定変更可能なので、最高記録
周波数がどんな場合でもエッジ検出信号のパルス幅を最
適に設定できる。この時、当然の事ながら記録周波数に
応じて磁気ヘッドの設計変更も必要であることは言うま
でもない。

【００４０】以上で述べたことを総合すると、エッジ検
出信号は記録信号のスイッチング時点まで十分なハイバ
イアス電圧を印加できる図２の第二のエッジ検出信号を
用い、そのパルス幅は、およそ磁気ヘッドのスイッチン
グ時間に等しいことが望ましい。この場合、図８に示す
ようなスイッチング直前の電流のオーバーシュートが出
る可能性があるが、パルス幅さえ適当に選べばこれは微
少に抑えられるので、発熱にはほとんど影響を及ぼさな
い。また、上でエッジ検出信号のパルス幅は、おおよそ
磁界の所望立ち上がり時間に等しくするのが最適である
と述べてきたが、バイアス電圧の切り替え時間は厳密に
制御しなければいけないといったものではなく、おおよ
そ電流の立ち上がり時間に等しければ良いのであって、
その要求精度は磁界の立ち上がり時間や発熱の余裕が如
何にあるかにかかっている。従って、最適条件でなくと
も、本発明の効果は十分得られることをつけ加えてお
く。

【００４１】（実施例３）これまでの実施例では、バイ
アス電圧の切り替え制御部を電源側に配置したが、例え
ば、図１０のように接地側に配置することも可能であ
る。この時には、制御信号１０の論理が実施例１の時の
逆になり、バイアス電圧制御に用いるＦＥＴ２８のタイ
プも逆になるが、効果としては実施例１の場合と全く同
じである。

【００４２】さらに、コイル駆動回路として考えられる
他の回路構成においても、上述したようなバイアス電圧
切り替え制御部を加え、それを制御する制御信号を用い
れば同様な効果が期待できる。具体的には、ＦＥＴの代
わりにトランジスタを用いた図１１のような回路や、Ｆ
ＥＴを２つ使った図１２のような回路、あるいはトラン
ジスタを２つ使った図１３のような回路構成が考えられ
る。バイアス電圧制御に用いるスイッチング素子も、Ｆ
ＥＴやトランジスタの両方とも考えられるが、両者の間
では特性が異なるため、並列に入れる抵抗値等の変更が
必要になるが、効果としては何等変わりはない。回路の
具体的動作は、コイル駆動回路に関しては従来からの方
法であり、本発明の特徴であるバイアス電圧切り替え制
御に関しては実施例１、実施例２で述べてきた方法とほ
ぼ同様であるので、ここでは説明を省略する。

【００４３】（実施例４）以下に本発明の請求項４に対
応する実施例について説明する。これまではバイアス電
圧切り替えの制御信号について、ワンショットパルス発
生回路を用いる例を示したが、ここでは最も簡単な方法
として、記録信号のエンコーダーＩＣのＲＺ（Ｒｅｔｕ
ｒｎｔｏＺｅｒｏ）信号を用いる方法について説明
する。この方法は、前述したワンショットパルス発生回
路を用いる方法に比べ、制御信号のパルス幅を変化させ
ることが出来ないので、所望の電流波形の立ち上がり時
間と、パルス幅がほぼ等しい場合は有効であるが、それ
らが大きくかけ離れる場合には用いることが出来ない。
その一方で、余分なＩＣや抵抗、コンデンサ等がいらな
いため、コストアップを抑えて簡単に本発明の実施が可
能になる利点がある。

【００４４】まず、記録信号であるが、変調された記録
信号は上記の条件にさえ合致すれば何でも構わないが、
ここでは、これまで述べてきたＥＦＭ信号を例にとって
説明する。ＥＦＭ信号はコンパクトディスク等で用いら
れている変調方式で、記録基準クロックの長さをＴとし
た時、３Ｔから１１Ｔの長さまでの変調データが存在す
る。すなわち、一記録単位が３Ｔから１１Ｔまでの長さ
となる。この時、Ｔの長さは約２３０［ｎｓ］である
が、これに対して、要求される磁界の立ち上がり時間が
約２００［ｎｓ］であるため、両者の値にそれほど開き
がないことがわかる。従って、この記録基準クロック分
の長さのパルス幅を持つ制御信号が得られれば、これま
で述べてきたようなバイアス電圧切り替え制御を行うこ
とができる。以下に具体的な回路と、波形のタイミング
チャートで詳細を説明する。

【００４５】図１４はエンコーダーＩＣ内部の記録波形
生成のタイミングチャートである。変調されたＥＦＭ信
号３４が同図に示されるものとすると、通常、変調デー
タはＲＺ信号３５として得られる。このＲＺ信号３５
は、ＥＦＭ信号３４の”１”に対応してハイレベルが出
力され、次に”０”が来るとまたローレベルに戻るとい
った信号である。従って”１”が立ったときのパルス幅
は必ず記録基準クロック３６の１クロック分の長さにな
る。さらに、このＲＺ信号３５を記録用の信号にするに
は、図１５に示す回路図のクロック入力端子４０にこの
ＲＺ信号３５を入力し、Ｄ型フリップフロップ３８の反
転出力をデータ入力端子３９にフィードバックしてやれ
ばよい。こうすると出力からはＮＲＺＩ（ＮｏｎＲｅ
ｔｕｒｎｔｏＺｅｒｏＩｎｖｅｒｓ）信号３７と呼
ばれる信号が得られる。このＮＲＺＩ信号３７は、ＥＦ
Ｍ信号３４の”１”に対応してハイレベルとローレベル
が切り替わる信号で、その波形は図１４に示された通り
である。こうして磁気ヘッドコイルの駆動回路に入力す
る記録信号１１が得られる。また、これまでＲＺ信号３
５を第一のエッジ検出信号として用いる例について説明
してきたが、図１６に示すようにＮＲＺＩ信号３７を記
録基準クロック３６で１クロック分遅らせてやれば、そ
こで得られるＮＲＺＩ’信号４１に対してＲＺ信号３５
は第二のエッジ検出信号という位相関係になるので、こ
れを制御信号として用いればさらに実施例２で示した効
果が期待できる。

【００４６】このように、エンコーダーＩＣからＲＺ信
号３５とＮＲＺＩ信号３７が得られていれば、ＲＺ信号
３５を図１の制御信号１０として用い、ＮＲＺＩ信号３
７またはＮＲＺＩ’信号４１を記録信号１１とすること
により、本発明のコイル駆動電流波形制御が容易に実施
可能となる。この時、エンコーダーＩＣはもともと搭載
されるべき部品であり、ワンショットパルスＩＣ等を用
いないため、必要な部品はバイアス電圧切り替え用のス
イッチング素子と、それと並列に入れる抵抗のみとな
り、構成は非常に簡単になる。従って、実装スペースが
かせげるし、コスト的にもメリットが出る。

【００４７】さらに、バイアス電圧の制御部分が図１の
ように電源側ではなく、図１０のようにグランド側にあ
った場合、制御信号としてＲＺ信号の反転信号が必要に
なるが、これはインバータ等を通すことで簡単に得られ
るので問題はない。

【００４８】最後に、本構成を取った場合の注意点を述
べる。それは、記録基準クロック３６が単一周波数の場
合は問題ないのであるが、記録基準クロックが切り替わ
る時、例えば１倍速⇔２倍速⇔４倍速というようにディ
スクの回転数が切り替わった場合にまたがって記録を行
う場合、エッジ検出信号１２としてＲＺ信号３５を用い
ると、記録基準クロック３６の周波数に応じてパルス幅
も変化してしまうという事である。すなわち、最高記録
周波数の４倍速記録に合わせて磁気ヘッドに流れる電流
のスイッチング時間を定めた時、エッジ検出信号のパル
ス幅が４倍速記録の１クロック分とほぼ同等であったと
しても、２倍速記録、１倍速記録になるとそのパルス幅
が自動的に２倍、４倍になってしまう。結果として、こ
の例のように４倍速記録を最高記録速度とすると、１倍
速記録と２倍速記録ではスイッチング時間とエッジ検出
信号のパルス幅とのバランスが崩れるので、磁気ヘッド
には図７や図８、あるいは図９で示したような電流波形
が流れ、このまま記録しようとすると、データの信頼性
や磁気ヘッドの発熱等に多大な影響を及ぼし、問題であ
る。

【００４９】これを記録媒体の立場から考えると、４倍
速記録に比べて２倍速記録、１倍速記録でスイッチング
スピードが同程度必要であるはずがなく、その意味では
むしろ、スイッチングスピードは２倍、４倍かかっても
良いことになる。従ってそれに合わせてエッジ検出信号
のパルス幅が２倍、４倍に変化するのも都合がいいよう
にも思われる。しかし実際には、磁気ヘッドは最高周波
数の記録（この例では４倍速記録）が出来るように作製
されるので、同一の磁気ヘッドでスイッチング時間を変
えることは難しく、それを行うには図１の充放電コンデ
ンサ８の容量を何らかの手段で切り替えなければならな
い。これはあまり現実的ではない。従って、磁界の立ち
上がり時間（＝電流のスイッチングスピード）は、最高
記録周波数で必要なスピードを維持したままで全ての線
速の記録をまかなうことになる。

【００５０】従ってこの様な場合には、記録基準クロッ
クに応じてパルス幅の変わってしまうエンコーダー出力
のＲＺ信号を用いずに、実施例６で述べるような方法を
用いればよい。

【００５１】（実施例５）以下に本発明の請求項５に対
応する実施例について説明する。実施例４のように、エ
ンコーダーＩＣから変調信号のＲＺ信号３５が出力され
ている場合は何等問題はないが、一般的には、エンコー
ダーＩＣから出力されている信号は記録信号１１のみ
で、ＲＺ信号３５は出力されていない。従って制御信号
１０として用いるエッジ検出信号１２を再び作り出して
やらねばならず、ここではその方法について説明する。

【００５２】図１７に記録信号と記録基準クロックを用
いてＲＺ信号に対応する第一及び第二のエッジ検出信号
を得る回路構成を、図１８にその時の各点の波形のタイ
ミングチャートを示す。まず、初段のＤ型フリップフロ
ップ４２のデータ入力端子４５に記録データ（ここでは
ＥＦＭ信号４７）を入力し、クロック入力端子４６に記
録基準クロック４８を入力する。記録基準クロック４８
は、変調された記録データの１Ｔに対応する長さを１周
期とするクロックである。ＥＦＭ信号４７は記録基準ク
ロック４８によってラッチされ、初段出力信号４９は図
１８に示されたようになる。この際注意しなければなら
ないことは、ＥＦＭ信号４７の立ち上がり、下降の各エ
ッジ部分と記録基準クロック４８の立ち上がり位置が時
間的にほとんど一致した場合、初段出力信号４９がＥＦ
Ｍ信号４７の複製ではなく、図１８に示す誤ラッチ信号
５０のように、パルス幅が１クロック分長くなったり短
くなったりする可能性があるので、そのような事が無い
ように、データ入力端子４５に入力する信号とクロック
入力端子４６に入力する信号のどちらか一方を何らかの
ゲートを通して遅らす等の処置が必要になるかも知れな
い。いずれにしても、それは両信号の位相関係が明らか
であれば実現可能なので、特に問題とはならない。

【００５３】次にこの初段出力信号４９を２段目のＤ型
フリップフロップ４３のデータ入力端子に入力し、クロ
ック入力端子には初段で入力したものと同じ記録基準ク
ロック４８を入力する。このように構成すると、通常、
初段のＤ型フリップフロップ４２からの初段出力信号４
９はゲートを通ることによって記録基準クロック４８か
ら少し遅れたＥＦＭ信号となるので、２段目のＤ型フリ
ップフロップ４３でラッチした２段目出力信号５１は、
記録基準クロック４８より１クロック分遅れたＥＦＭ信
号が得られる。さらに、これらの初段出力信号４９と２
段目出力信号５１とをイクスクルーシブオアゲート４４
に通せば、所望のエッジ検出信号５２が得られる。この
エッジ検出信号５２は、ＥＦＭ信号の記録基準クロック
１クロック分のパルス幅を持つ信号であるので、パルス
幅は約２３０［ｎｓ］となっている。また、この時、記
録信号は初段のＤ型フリップフロップ４２の初段出力信
号４９か、もしくは２段目のＤ型フリップフロップ４３
の２段目出力信号５１を用いればよい。前者は記録信号
（＝初段出力信号４９）に対しエッジ検出信号５２が第
一のエッジ検出信号であるような位相関係を持ち、後者
は記録信号（＝２段目出力信号５１）に対しエッジ検出
信号５２が第二のエッジ検出信号であるような位相関係
となる。

【００５４】ここで、上記において記録信号をラッチす
る際、Ｄ型フリップフロップを用いる例を示したが、当
然の事ながら同様の機能を有するＪ−Ｋフリップフロッ
プやシフトレジスタ等を使っても構わない。

【００５５】また、本発明で述べるような磁気ヘッドを
有する光磁気記録再生装置において、システム構成上ゲ
ートアレイＩＣを使用している場合、上述した回路は非
常に簡単な回路構成であるので、ゲートアレイＩＣの中
に上記回路を組み込むことは容易であり、これによって
実装の上でも、コストの面でも更にメリットが出る。こ
の際にゲートアレイＩＣに入力する信号は記録信号と記
録基準クロックのみで良く、これによってエンコーダー
ＩＣからＲＺ信号が出力されていない場合でも、部品の
追加なしでエッジ検出信号を得ることが出来る。

【００５６】（実施例６）ここでは、上記実施例５にお
いて記録基準クロックが切り替わる場合について説明す
る。記録基準クロックが切り替わる場合、それをそのま
ま図１７のクロック入力端子４６に入力してしまうと、
実施例４でも述べたようにエッジ検出信号のパルス幅も
変わってしまう。従って、図１７のクロック入力端子４
６には最高記録周波数の記録基準クロックを常に入力す
る必要がある。そうすれば、エッジ検出信号のパルス幅
は、常に最高記録周波数の１クロック分となるからであ
る。以下に具体的な例で説明する。

【００５７】例えば、ＥＦＭ信号を１倍速、２倍速、４
倍速記録する際、エッジ検出信号のパルス幅は４倍速記
録で必要なスイッチング時間にほぼ等しければよいの
で、この場合、約５０［ｎｓ］のパルス幅ということに
なる。

【００５８】この５０［ｎｓ］のパルス幅は、ＥＦＭ信
号の４倍速記録時の記録基準クロック（≒５８［ｎ
ｓ］）にほぼ等しいので、この４倍速記録時（この例で
は最高記録周波数に相当する）の記録基準クロックを常
にクロック入力端子４６に入力してやる必要がある。一
方で、記録データの記録基準クロック５５は、図１９に
示すように記録時にクロック選択手段５４により選択さ
れ、エンコーダー５６へ入力される。エンコーダー５６
では入力された記録基準クロック５５に基づいて１倍
速、２倍速、４倍速記録用のＥＦＭ信号５７をそれぞれ
出力する。そしてこのＥＦＭ信号は先に図１７で説明し
た初段Ｄ型フリップフロップ４２のデータ入力端子４５
に入力され、その初段Ｄ型フリップフロップ４２のクロ
ック入力端子４６には、上で述べたように最高記録周波
数の記録基準クロック５８が入力されているので、デー
タ入力端子に入力されるＥＦＭ信号５７が１倍速、２倍
速、４倍速記録用に切り替わってもエッジ検出信号５２
は最高記録周波数の記録基準クロック１クロック分（こ
こでは約５８［ｎｓ］）で一定値を保つ。これにより、
線速が切り替わってもこれまで述べてきた電流波形制御
を行うことが出来る。

【００５９】ここで、図１９における記録基準クロック
の分周回路５３や、クロック選択手段５４等はエンコー
ダー５６に含まれることもあるので、念のため述べてお
く。

【００６０】また、これまでエッジ検出信号の作成法に
ついてのみ述べてきたが、当然のことながら、４倍速記
録を行うには磁気ヘッドの設計変更も必要である。具体
的には、１倍速記録よりもインダクタンスの小さい磁気
ヘッドが必要であり、これ無しではスイッチングスピー
ドのアップは望めない。そして、この４倍速記録用の磁
気ヘッドによって１倍速記録も２倍速記録も行うことに
なる。この際、磁気ヘッドのコアサイズの縮小等によっ
て有効磁界範囲が狭まる可能性があるが、これはメカ精
度や取り付け精度の向上によって十分回避できるので、
光スポット位置と有効磁界範囲との位置ズレには十分な
余裕があると考えてよい。

【００６１】また、上記で述べたフリップフロップが他
のタイプに置き換え可能である点や、図１９のエンコー
ダー等も含めてゲートアレイ化する事でコストメリット
が出ること等は先の実施例で述べた通りである。

【００６２】（実施例７）実施例５や実施例６におい
て、最高記録周波数の記録基準クロック５８の代わりに
その整数倍以上の周波数のクロックを用いた場合、図２
０のようにフリップフロップを複数配置し、パルス幅に
合わせて、初段出力信号５９と何段目かの出力信号との
イクスクルーシブオアとれば所望のエッジ検出信号６０
が得られる。この場合にはパラレル出力を有するシフト
レジスタを用いると便利である。

【００６３】（実施例８）以下に本発明の請求項６に対
応する実施例について図面に基づいて説明する。これま
での実施例では、バイアス電圧印加部において行われる
バイアス電圧制御は、スイッチング素子をオン、オフさ
せることによって行う二値制御であった。すなわち、バ
イアス電圧印加部を流れる電流値はおおよそ一定である
ことから、スイッチング素子がオン状態の時はスイッチ
ング素子のオン抵抗分（厳密にはスイッチング素子はオ
ンしきれていないので、オン抵抗分とは異なる。）の電
圧降下があり、スイッチング素子がオフの時には並列に
ついた抵抗分の電圧降下が存在し、バイアス電圧切り替
えを行っていた。このためには、スイッチング素子を制
御する信号は二値を与えるディジタル信号でなくてはな
らず、上記実施例でもそのように制御していた。本実施
例ではこの制御信号をディジタル信号に限らず、アナロ
グ波形で制御するものである。

【００６４】具体的には、図２１に示す回路図のよう
に、制御信号１０のラインに抵抗６１、６２を挿入して
駆動電圧を分圧したり、コンデンサや抵抗等を使ってフ
ィルタリングしたりしてアナログ波形を得る。元の制御
信号はこれまで述べてきたエッジ検出信号であってもよ
いし、他の信号であってもよいが、例えばエッジ検出信
号６３であった場合、図２１に示すように抵抗で分圧し
たとすると、ディジタル駆動信号６４に比べ、ＦＥＴを
駆動するアナログ駆動信号６５は図２２に示すようにな
り、これにより、ＦＥＴが駆動される。

【００６５】この時、図２３によりＦＥＴの駆動状態を
考えてみると、これまでの実施例ではゲート・ソース間
の電圧がほぼ０［Ｖ］と−５［Ｖ］で切り替わっていた
ため、その抵抗値は無限大６６と、ある低抵抗値６８で
切り替わっていたのに対し、今回の場合は、ゲート・ソ
ース間の電圧が最大でも−２［Ｖ］程度となっているの
で、抵抗値が無限大６６という状態は存在せず、抵抗値
が最大でもある中間抵抗値６７を持つといった状態にな
る。また、駆動信号の電圧値に応じてゲート・ソース間
の電圧も変化し、−２［Ｖ］→−５［Ｖ］となるに従っ
てオン抵抗値も小さくなる。従って、ディジタル電圧制
御６９と、本実施例のアナログ電圧制御７０におけるＦ
ＥＴのオン抵抗値は図２３に示すように変化する。

【００６６】このように、本実施例ではＦＥＴは常にオ
ンの状態で用いることとなり、オフの状態、すなわち、
オン抵抗値が無限大という状態は存在しない。これによ
り、以下の効果が期待できる。

【００６７】ＦＥＴの各チャンネルにはそれぞれ接合容
量があり、スイッチング時にはこれらを充電するのにあ
る一定の時間が必要なため、高周波数でのスイッチング
を行うと、ＦＥＴがオンしきれず、能力一杯まで電流を
流し切れていなかった。ところが、今回のようにもとも
とオンの状態間を遷移する場合には、充電時間が短縮さ
れ、低オン抵抗になるまでの時間も短くなる。従って、
コイルのバイアス電圧源の電圧を変えなくとも、同一周
波数でこれまで以上の駆動電流を流すことが出来る。こ
れは、スイッチング素子にトランジスタを用いた場合で
も同様のことが言える。

【００６８】なお、この効果を得るには、当然コイルに
流す電流値を決定するバイアス電圧源の電圧値と、駆動
ドライバの電源電圧値とに差を与えても実施可能であ
る。

【００６９】（実施例９）以下に本発明の請求項７に対
応する実施例について図面に基づいて説明する。本実施
例では、これまでのようにバイアス電圧制御部にスイッ
チング素子と抵抗とを並列に配置せずに、スイッチング
素子のみでバイアス電圧制御、あるいは電流制御を行う
というものである。

【００７０】例えば、図２４に示す回路図のようにバイ
アス電圧制御部にＦＥＴを１つ配置して、このＦＥＴ１
のゲート端子に入力する制御信号でドレイン・ソース間
のオン抵抗値を直接制御するという方法である。制御さ
れるオン抵抗値は、これまで述べてきたように２値の切
り替え制御であっても良いし、アナログ的な制御であっ
ても良い。

【００７１】また、スイッチング素子にトランジスタを
用いた場合にも同様の実施が可能で、図２５に示すトラ
ンジスタ２９のベース入力電流値を制御してやることに
よって同様の効果が期待できる。

【００７２】以上述べたように、本実施例では、スイッ
チング素子への制御信号で降下電圧値や電流値を直接制
御することによってこれまで用いていた並列抵抗が必要
無くなる。この並列抵抗には、例えば２００［ｍＡ］程
度の電流値が流れるために、定格電力の大きな抵抗を用
いなければならなかったが、本実施例においてはこの抵
抗が無くなるため、コストの上でも、実装の面でも有利
になる。

【００７３】

【発明の効果】以上で述べたように、本発明によれば光
磁気記録再生装置の磁気ヘッドのコイル駆動電流波形を
制御することによって、記録磁界強度は一定に保ちつ
つ、磁気ヘッドのコアやスライダ、スイッチング素子な
どの電子部品の発熱を抑えることで信頼性がアップす
る。一例として直流抵抗が約２［Ω］、インダクタンス
成分が約３０［μＨ］の磁気ヘッドコイルに、おおよそ
２００［ｍＡ］の電流を図３２の実線のような電流波形
で流した場合と、破線のような電流波形で流した場合の
磁気ヘッドコアの温度上昇を比較すると（破線の電流の
ピーク値を±２００［ｍＡ］とする。）、図２６を見て
わかるように、本発明の駆動電流波形制御の有る方が駆
動電流制御の無い場合よりも３０％〜４０％ほど発熱が
抑えられている。

【００７４】また、発熱に対するマージンが広がること
によって、磁気ヘッドに連続して電流を流し込むことが
可能になり、データ圧縮の不可能な連続的なデータ記録
にも道を開くことになる。

【００７５】さらに、記録基準クロックが切り替わった
場合にも電流波形制御可能な方法であるので、１倍速記
録〜４倍速記録のように異なる線速にまたがって記録を
行う場合にも、上で述べた効果が十分得られるという特
徴を有する。

【図面の簡単な説明】

【図１】本発明のコイル駆動電流波形制御を行う回路
図。

【図２】本発明で用いるエッジ検出信号の波形図。

【図３】本発明のバイアス電圧制御の説明図。

【図４】本発明の回路図の各点における電圧及び電流の
波形図。

【図５】本発明の第一のエッジ検出信号生成の回路図。

【図６】本発明の第二、第三のエッジ検出信号生成の回
路図。

【図７】本発明の第一のエッジ検出信号のパルス幅が長
すぎた場合の電流波形図。

【図８】本発明の第二のエッジ検出信号のパルス幅が長
すぎた場合の電流波形図。

【図９】本発明の第三のエッジ検出信号のパルス幅が長
すぎた場合の電流波形図。

【図１０】本発明のコイル駆動電流波形制御を行う回路
図。

【図１１】本発明のコイル駆動電流波形制御を行う回路
図。

【図１２】本発明のコイル駆動電流波形制御を行う回路
図。

【図１３】本発明のコイル駆動電流波形制御を行う回路
図。

【図１４】本発明でエッジ検出信号として用いるＲＺ信
号の波形説明図。

【図１５】本発明で第一のエッジ検出信号として用いる
ＲＺ信号からＮＲＺＩ信号を得るための回路図。

【図１６】本発明で第二のエッジ検出信号として用いる
ＲＺ信号とＮＲＺＩ’信号を得るための回路図。

【図１７】本発明のエッジ検出信号を、記録基準クロッ
クと記録信号とから生成する回路図。

【図１８】本発明のエッジ検出信号を生成する回路図各
点のタイミングチャート。

【図１９】本発明で記録基準クロックが切り替わる場合
にエッジ検出信号を生成する回路図。

【図２０】本発明のエッジ検出信号を、記録基準クロッ
クの整数倍以上のクロックと記録信号とから生成する回
路図。

【図２１】本発明のコイル駆動電流波形制御を行う回路
図。

【図２２】本発明のアナログ駆動信号を示した波形図。

【図２３】本発明のディジタル電圧制御とアナログ電圧
制御の違いを説明した説明図。

【図２４】本発明のコイル駆動電流波形制御を行う回路
図。

【図２５】本発明のコイル駆動電流波形制御を行う回路
図。

【図２６】本発明の効果を説明するグラフ。

【図２７】（ａ）は従来の磁気ヘッド駆動回路でスイッ
チング素子を４つ使った場合の回路図。（ｂ）は従来の
磁気ヘッド駆動回路でスイッチング素子を２つ使った場
合の回路図。

【図２８】従来の磁気ヘッド駆動回路で、高周波スイッ
チングをした場合にコイルに流れる電流を示す波形図。

【図２９】従来の磁気ヘッド駆動回路で、低周波スイッ
チングをした場合にコイルに流れる電流を示す波形図。

【図３０】従来の磁気ヘッド駆動回路で、様々な周波数
でのスイッチングをした場合にコイルに流れる電流を示
す波形図。

【図３１】従来の磁気ヘッド駆動回路で、コイルに連続
通電した場合と、間欠通電した場合のコアの温度上昇差
を示すグラフ。

【図３２】従来の磁気ヘッド駆動電流波形と本発明の磁
気ヘッド駆動電流波形を比較する波形図。

【図３３】従来の磁気ヘッド駆動回路で、記録磁場感度
が低下した場合の再生信号波形図。

【符号の説明】

１、２、３、４、５、２８ＦＥＴ６、６１、６２抵抗７、１０５コイル８充放電コンデンサ９コンデンサ１０制御信号１１記録信号１２、５２、６０、６３エッジ検出信号１３第一のエッジ検出信号１４第二のエッジ検出信号１５第三のエッジ検出信号１６、３４、４７、５７ＥＦＭ信号１７バイアス電圧１８コイル電流１９Ｂ点電位２０Ｃ点電位２１供給電流２２インバータ２３ＥＦＭ反転信号２４、２５ワンショットパルス発生回路２６オアゲート２７遅延回路２９、３０、３１、３２、３３トランジスタ３５ＲＺ信号３６、４８、５５記録基準クロック３７ＮＲＺＩ信号３８、４２、４３Ｄ型フリップフロップ３９、４５データ入力端子４０、４６クロック入力端子４１ＮＲＺＩ’信号４４イクスクルーシブオアゲート４９、５９初段出力信号５０誤ラッチ信号５１２段目出力信号５３分周回路５４クロック選択手段５６エンコーダー５８最高記録周波数の記録基準クロック６４ディジタル駆動信号６５アナログ駆動信号６６無限大６７中間抵抗値６８低抵抗値６９ディジタル電圧制御７０アナログ電圧制御１０１、１０２、１０３、１０４、１０６、１０７ス
イッチング素子１０８再生波形

Claims

【特許請求の範囲】

【請求項１】光磁気記録再生装置の磁界変調記録を行
う磁気ヘッドのコイル駆動電流波形制御方法において、
コイル駆動回路のバイアス電圧印加部に、少なくとも一
対のスイッチング素子と抵抗とを並列に兼ね備え、か
つ、前記スイッチング素子は記録信号のエッジ検出信号
により制御されることを特徴とするコイル駆動電流波形
制御方法。
【請求項２】前記スイッチング素子を導通状態にせし
める前記エッジ検出信号が、前記記録信号のスイッチン
グ時点までに十分なハイバイアス電圧を印加するよう制
御されることを特徴とする請求項１記載のコイル駆動電
流波形制御方法。
【請求項３】前記スイッチング素子を導通状態にせし
める前記エッジ検出信号のパルス幅が、前記磁気ヘッド
のスイッチング時間にほぼ等しいことを特徴とする請求
項１または請求項２記載のコイル駆動電流波形制御方
法。
【請求項４】前記エッジ検出信号が、前記記録信号の
変調を行うエンコーダーから出力され、変調データの”
１”の位置でハイレベルを出力するＲＺ信号、あるいは
前記ＲＺ信号とは逆位相の信号から得られることを特徴
とする請求項１または請求項２または請求項３記載のコ
イル駆動電流波形制御方法。
【請求項５】前記エッジ検出信号が、前記記録信号
と、最高記録周波数の記録基準クロック、あるいは前記
記録基準クロックの整数倍の周波数のクロックとから作
成された信号であることを特徴とする請求項１または請
求項２または請求項３記載のコイル駆動電流波形制御方
法。
【請求項６】前記スイッチング素子が、アナログ波形
で連続的に制御されることを特徴とする請求項１記載の
コイル駆動電流波形制御方法。
【請求項７】光磁気記録再生装置の磁界変調記録を行
う磁気ヘッドのコイル駆動電流波形制御方法において、
コイル駆動回路のバイアス電圧印加部にスイッチング素
子を備え、前記スイッチング素子による降下電圧、また
は電流値を制御信号によって直接制御することを特徴と
するコイル駆動電流波形制御方法。