JPH089651A - Control method for high frequency isolated inverter system - Google Patents
Control method for high frequency isolated inverter systemInfo
- Publication number
- JPH089651A JPH089651A JP6136764A JP13676494A JPH089651A JP H089651 A JPH089651 A JP H089651A JP 6136764 A JP6136764 A JP 6136764A JP 13676494 A JP13676494 A JP 13676494A JP H089651 A JPH089651 A JP H089651A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- high frequency
- frequency
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】高周波インバータと、RCD形スナバを備えた
高周波整流回路等から成る高周波絶縁形インバータシス
テムの出力電圧波形歪みの低減と、直流電源への電力回
生を伴う効果的な出力電流抑制を図る。
【構成】逆並列に接続されたダイオードを有する半導体
スイッチング素子によるブリッジ回路をなす前記の高周
波整流回路に設けられたスナバの放電動作に関し、前記
整流回路のパルス状入力電圧信号の継続時間からダイオ
ードの逆回復時間と消弧余裕時間との和である余裕時間
を差し引いた残余を以て規定した放電点弧信号S4Dと、
最低確保信号SMIN との何れかその継続時間の長い方を
論理和素子ORにより常時選択し、所要信号S4DO とな
し前記スナバの放電時間を確保する。また図3の如く交
流出力側回路素子の残留エネルギによる高周波トランス
の2次側励磁を行い、前記残留エネルギの電源回生を介
して電流抑制を行う。
(57) [Abstract] [Purpose] Reduction of output voltage waveform distortion of a high-frequency isolated inverter system including a high-frequency inverter and a high-frequency rectifier circuit equipped with an RCD snubber, and effective regeneration of power to a DC power supply. Try to suppress the output current. A discharge operation of a snubber provided in the high-frequency rectifier circuit, which forms a bridge circuit by a semiconductor switching element having a diode connected in anti-parallel, in relation to the duration of a pulse-shaped input voltage signal of the rectifier circuit. A discharge ignition signal S 4D defined by a residual obtained by subtracting a margin time which is a sum of the reverse recovery time and an arc extinction margin time;
One of the minimum ensuring signal S MIN and the longer one of them is always selected by the OR element OR to ensure the required signal S 4DO and the discharge time of the snubber. Further, as shown in FIG. 3, the secondary side excitation of the high frequency transformer is performed by the residual energy of the circuit element on the AC output side, and the current is suppressed through the power regeneration of the residual energy.
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】この発明は、高周波インバータと
高周波トランスと高周波整流回路等より構成され、電力
系統を含む任意の負荷に電力を供給する電力変換装置と
しての高周波絶縁形インバータシステムの制御方法、詳
しくは、前記高周波整流回路に設けたスナバの放電期間
制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control method for a high frequency insulated inverter system as a power converter which is composed of a high frequency inverter, a high frequency transformer, a high frequency rectifier circuit, etc. More specifically, the present invention relates to a snubber discharge period control method provided in the high-frequency rectifier circuit.
【0002】[0002]
【従来の技術】この発明がその制御対象とする従来の高
周波絶縁形インバータシステムとしては、図4の主回路
図に例示するものが知られている。なお図5は、図4に
示す各主回路スイッチング素子用駆動信号の動作波形図
である。図4に示す如く、前記の高周波絶縁形インバー
タシステムは、並列に接続されたコンデンサCD を有し
その電圧をVDCとする直流電源1から給電される高周波
インバータ2と、その1次巻線が前記インバータ2によ
り励磁されその2次巻線にセンタータップを有する単相
の高周波トランス(HFT)3と、その基本構成と動作
原理とに関して平成4年特許願第253353号におい
て提案済の高周波整流回路4と、コンデンサCS ,ダイ
オードDS ,抵抗RS 三者の図示の如き直並列接続から
成るRCD形のスナバ41と、リアクトルLF1,LF2,
コンデンサCF 三者の図示の如き接続から成るフィルタ
回路とから構成され、端子P−Nから給電される直流入
力を交流に変換し端子R−Sから出力し、負荷5に給電
するものである。2. Description of the Related Art As a conventional high-frequency isolated inverter system to be controlled by the present invention, one illustrated in the main circuit diagram of FIG. 4 is known. Note that FIG. 5 is an operation waveform diagram of the drive signal for each main circuit switching element shown in FIG. As shown in FIG. 4, the high-frequency isolated inverter system described above includes a high-frequency inverter 2 fed from a DC power source 1 having a capacitor C D connected in parallel and having a voltage V DC, and its primary winding. Is excited by the inverter 2 and has a single-phase high-frequency transformer (HFT) 3 having a center tap in its secondary winding, and the high-frequency rectification proposed in 1992 Patent Application No. 253353 regarding its basic configuration and operating principle. The circuit 4, the capacitor C S , the diode D S , the resistor R S , and the RCD-type snubber 41 consisting of the series-parallel connection as shown in the figure, and the reactors L F1 , L F2 ,
The capacitor C F comprises a filter circuit composed of three connections as shown in the figure, and converts a DC input fed from a terminal P-N into an AC, outputs it from a terminal R-S, and feeds a load 5. .
【0003】以下、図4に従い前記インバータシステム
の動作を説明する。先ず、直流電源1からの直流入力
は、それぞれフライホイールダイオードを有する半導体
スイッチング素子で構成された高周波インバータ2によ
り単相の正負電圧に変調され、端子U−Vを介して高周
波トランス(HFT)3の1次巻線に印加され、このト
ランス3を励磁する。The operation of the inverter system will be described below with reference to FIG. First, a DC input from the DC power supply 1 is modulated into a single-phase positive / negative voltage by a high frequency inverter 2 composed of semiconductor switching elements each having a flywheel diode, and a high frequency transformer (HFT) 3 via a terminal U-V. Is applied to the primary winding to excite the transformer 3.
【0004】また、前記トランス3の2次巻線のセンタ
ータップは端子Oを介して交流出力端子Sに接続され、
前記2次巻線の両端端子uとvとはそれぞれ高周波整流
回路4の端子Xと端子Yとに接続され、前記整流回路の
端子Zは前記フィルタ回路を経由し交流出力端子Rに接
続される。また、コンデンサCS とダイオードDS と抵
抗RS とから成り図示の如き接続をなすRCD形のスナ
バ41は、前記整流回路4における第1ないし第3アー
ム対の各上側アームダイオードのカソード側母線と各下
側アームダイオードのアノード側母線との間に接続され
る。The center tap of the secondary winding of the transformer 3 is connected to the AC output terminal S via the terminal O,
Both ends u and v of the secondary winding are connected to a terminal X and a terminal Y of the high frequency rectifier circuit 4, respectively, and a terminal Z of the rectifier circuit is connected to an AC output terminal R via the filter circuit. . The RCD type snubber 41, which is composed of a capacitor C S , a diode D S and a resistor R S and is connected as shown in the figure, is a cathode side bus bar of each upper arm diode of the first to third arm pairs in the rectifying circuit 4. And the anode side bus of each lower arm diode.
【0005】上記回路構成において、高周波整流回路4
のS1 〜S6 は半導体スイッチング素子としてのトラン
ジスタであり、高周波トランス3に対する励磁電圧の極
性と端子R−Sからの交流出力電圧の極性とに応じてオ
ン・オフ制御される。前記の各スイッチング素子S1 〜
S6 と各ダイオードD1 〜D6 とを通流する高周波整流
回路4内部の通電模様は下記の如くなる。In the above circuit configuration, the high frequency rectifier circuit 4
S 1 to S 6 are transistors as semiconductor switching elements, and are on / off controlled according to the polarity of the excitation voltage for the high frequency transformer 3 and the polarity of the AC output voltage from the terminal RS. Each of the switching elements S 1 to
The energization pattern inside the high-frequency rectifier circuit 4 that flows through S 6 and each of the diodes D 1 to D 6 is as follows.
【0006】なお、高周波トランス3に対する励磁電圧
の極性はこのトランスの2次巻線の端子vに対し端子u
に+電圧が発生する場合を正極性とし、また前記の端子
Sに対し端子Rに+電圧が発生する場合を正の電圧出力
とし、この端子Rから端子Sへ向かう電流を正の電流と
する。 (1)端子R−S間に正の電圧を出力する場合 S5 をオンとし、前記トランス3の励磁電圧が正極性の
場合にはS1 を,負極性の場合にはS3 を、また前記励
磁電圧がゼロの場合にはS1 とS3 の両者を、それぞれ
オンとする。The polarity of the exciting voltage applied to the high frequency transformer 3 is such that the terminal u is opposite to the terminal v of the secondary winding of this transformer.
A positive voltage is generated when a + voltage is generated on the terminal S, and a positive voltage output is generated when a + voltage is generated on the terminal R with respect to the terminal S, and a current flowing from the terminal R to the terminal S is a positive current. . (1) The S 5 when outputting a positive voltage between the terminals R-S is turned on, the excitation voltage of the transformer 3 is an S 1 in the case of positive polarity, the S 3 in the case of negative polarity, also When the excitation voltage is zero, both S 1 and S 3 are turned on.
【0007】上記各オン動作により、前記端子R−Sか
らの出力が正電流出力である場合には、D1 →S5 ,D
3 →S5 、或いはD1 ,D3 →S5 の如く通流し、また
前記端子R−Sからの出力が負電流出力である場合に
は、D5 →S1 、D5 →S3 、或いはD5 →S1,S3 の
如く通流する。 (2)端子R−S間に負の電圧を出力する場合 S6 をオンとし、前記トランス3の励磁電圧が正極性の
場合にはS2 を,負極性の場合にはS4 を、また前記励
磁電圧がゼロの場合にはS2 とS4 の両者を、それぞれ
オンとする。When the output from the terminal RS is a positive current output due to each of the above-mentioned ON operations, D 1 → S 5 , D
3 → S 5 , or D 1 , D 3 → S 5 , and when the output from the terminal RS is a negative current output, D 5 → S 1 , D 5 → S 3 , Alternatively, flow as D 5 → S 1, S 3 . (2) the S 6 when outputting a negative voltage between the terminals R-S is turned on, the excitation voltage of the transformer 3 is a S 2 in the case of positive polarity, the S 4 in the case of negative polarity, also When the excitation voltage is zero, both S 2 and S 4 are turned on.
【0008】上記各オン動作により、前記端子R−Sか
らの出力が正電流出力である場合には、S2 →D6 ,S
4 →D6 、或いはS2 ,S4 →D6 の如く通流し、また
前記端子R−Sからの出力が負電流出力である場合に
は、S6 →D2 ,S6 →D4 、或いはS6 →D2,D4 の
如く通流する。また、高周波トランス3の漏洩リアクタ
ンスに基づく続流分エネルギを吸収するスナバ41に関
しては、その過大な放電を避けるため前記スナバの放電
は前記トランス3の励磁期間中に行われる如く制御され
るものであり、前記トランス3の正励磁期間にはS1,S
4 両者をオンとし,負励磁期間にはS2,S3 両者をオン
とし、それぞれ放電経路が形成される。When the output from the terminal RS is a positive current output due to each of the above-mentioned ON operations, S 2 → D 6 , S
4 → D 6 , or S 2 , S 4 → D 6 , and when the output from the terminal RS is a negative current output, S 6 → D 2 , S 6 → D 4 , Alternatively, flow as S 6 → D 2, D 4 . Further, regarding the snubber 41 that absorbs the follow-up energy based on the leakage reactance of the high frequency transformer 3, the discharge of the snubber is controlled so as to be performed during the excitation period of the transformer 3 in order to avoid excessive discharge. Yes, during the positive excitation period of the transformer 3, S 1, S
4 turns on the both the negative exciting period and on both S 2, S 3, respectively discharge path is formed.
【0009】図5は、上記の如き動作に対応する各スイ
ッチング素子S1 〜S6 駆動用信号の動作波形を示すも
のである。図5において、VO は前記の端子R−Sから
出力される交流電圧、VEXは前記トランス3の励磁電圧
であり,前記電圧VO に対応し高周波インバータ2にお
いてPWM制御により形成されたパルス状電圧である。
また、S1D〜S6Dは、それぞれ前記各スイッチング素子
S1 〜S6 に対する駆動用信号である。FIG. 5 shows operation waveforms of the driving signals for the switching elements S 1 to S 6 corresponding to the above-described operation. In FIG. 5, V O is an AC voltage output from the terminal R-S, V EX is an exciting voltage of the transformer 3, and a pulse corresponding to the voltage V O is formed by PWM control in the high frequency inverter 2. Voltage.
Further, S 1D to S 6D are drive signals for the switching elements S 1 to S 6 , respectively.
【0010】図4,5両図に示す如く、前記整流回路4
の第3アーム対における両スイッチング素子S5,S6 は
前記交流電圧VO の極性を規定し、また第1,2両アー
ム対における上側スイッチング素子S1,S3 と下側スイ
ッチング素子S2,S4 とはそれぞれ対をなして機能し、
前記両素子S5,S6 の規定する極性に従って前記励磁電
圧VEXの整流を行っている。As shown in both FIGS.
The switching elements S 5, S 6 in the third arm pair define the polarity of the AC voltage V O , and the upper switching elements S 1, S 3 and the lower switching element S 2 in the first and second arm pairs. , S 4 function in pairs with each other,
The exciting voltage V EX is rectified according to the polarities defined by the two elements S 5 and S 6 .
【0011】[0011]
【発明が解決しようとする課題】前記の如き高周波絶縁
形インバータシステムを対象とする従来の制御方法によ
れば、下記の如き問題があった。即ち、 (1)前述の如く、スナバ41の放電は高周波トランス
3の励磁期間中に行う必要があり、前記スナバの各充電
経路にあるダイオードの逆回復時間と消弧余裕時間とを
考慮し、前記スナバの放電経路を形成するスイッチング
素子S1 とS4,S2 とS3 の両組合わせにおけるS4
或いはS3 のオン動作は、前記トランス3に印加される
励磁電圧の内側、即ちパルス列をなす前記励磁電圧の各
パルス幅内で行う必要がある。The conventional control method for the high frequency isolated inverter system as described above has the following problems. That is, (1) As described above, it is necessary to discharge the snubber 41 during the excitation period of the high frequency transformer 3, and in consideration of the reverse recovery time and the arc extinction time of the diode in each charging path of the snubber, S 4 in both the combination of the switching elements S 1 and S 4, S 2 and S 3 of forming a discharge path of the snubber
Alternatively, the ON operation of S 3 needs to be performed inside the exciting voltage applied to the transformer 3, that is, within each pulse width of the exciting voltage forming the pulse train.
【0012】しかしながら、前記インバータシステムの
低電圧出力時、従って前記トランス3に印加される励磁
電圧パルス列のパルス幅が狭い場合には、前記素子S4
或いはS3 の所要オン期間の確保ができず、前記スナバ
の放電不能状態が生ずる。従来の制御方法によれば、上
記の如きスナバ放電期間の確保が困難となる前記インバ
ータシステムの低電圧出力時には、前記スナバへの放電
不能なエネルギの流入を避けるため、高周波インバータ
2による高周波トランス3の励磁を停止せざるを得なか
った。このため、前記のインバータシステムにおいては
その低電圧出力時の制御が困難となり、その出力電圧に
おける波形歪みを来していた。However, when the inverter system outputs a low voltage, that is, when the pulse width of the exciting voltage pulse train applied to the transformer 3 is narrow, the element S 4
Alternatively, the required ON period of S 3 cannot be secured, and the snubber cannot be discharged. According to the conventional control method, at the time of low voltage output of the inverter system in which it becomes difficult to secure the snubber discharge period as described above, in order to avoid the inflow of non-dischargeable energy to the snubber, the high frequency transformer 3 by the high frequency inverter 2 is prevented. I had no choice but to stop the excitation. Therefore, in the above-mentioned inverter system, it becomes difficult to control the low-voltage output, resulting in waveform distortion in the output voltage.
【0013】(2)通常のブリッジ形インバータにおい
ては、規定値を越えた電流の通電時、そのブリッジを構
成する各スイッチング素子を全てオフとなすことにより
所要の電流抑制を行うが、図4に例示するインバータシ
ステムにおいては、前記の如き電流抑制のために高周波
整流回路4における全てのスイッチング素子をオフとす
れば、この整流回路の出力経路におけるフィルタ回路リ
アクトル等の蓄積エネルギが前記スナバへ流入すること
になる。(2) In a normal bridge type inverter, when a current exceeding a specified value is applied, the required current is suppressed by turning off all the switching elements forming the bridge. In the illustrated inverter system, if all the switching elements in the high-frequency rectifier circuit 4 are turned off to suppress the current as described above, the stored energy of the filter circuit reactor or the like in the output path of this rectifier circuit flows into the snubber. It will be.
【0014】従って、前記インバータシステムを対象と
する従来の制御方法によれば、前記スナバを構成するコ
ンデンサやダイオード等の定格容量は、前記蓄積エネル
ギによるスナバ流入電流に適合したものとして決定する
必要があり、前記スナバの各構成素子が大形且つ高価な
ものとならざるを得ない。因みに図6は、スナバ放電用
スイッチング素子の駆動信号の動作波形図であり、前記
トランス3が正極性の励磁を受け、前記端子R−Sより
正極性電圧を出力している場合を対象例として、前記の
問題点を説明するものであり、前記放電用スイッチング
素子として素子S4 を対象とするものである。Therefore, according to the conventional control method for the inverter system, it is necessary to determine the rated capacity of the capacitor, diode, etc. constituting the snubber as being suitable for the snubber inflow current due to the stored energy. Therefore, each element of the snubber is inevitably large and expensive. Incidentally, FIG. 6 is an operation waveform diagram of the drive signal of the switching element for snubber discharge, and the case where the transformer 3 is excited by the positive polarity and outputs the positive voltage from the terminal RS is a target example. The above problem is explained, and the device S 4 is targeted as the discharging switching device.
【0015】図6において、SEXは前記トランス3の1
次巻線印加電圧を指令する一次励磁信号であり、前記イ
ンバータ2のPWM制御において形成され、この信号に
よる前記トランス3の1次印加電圧は所定の巻線比で変
圧され前記の2次電圧VEXとなる。また、ED は前記電
圧VEXの波高値、t1 とt2 とはそれぞれダイオードに
関する前記の逆回復時間と消弧余裕時間である。In FIG. 6, S EX is 1 of the transformer 3.
It is a primary excitation signal that commands the voltage applied to the secondary winding, and is formed by PWM control of the inverter 2. The primary applied voltage of the transformer 3 by this signal is transformed at a predetermined winding ratio and the secondary voltage V is applied. Become EX . Further, E D is the peak value of the voltage V EX , and t 1 and t 2 are the reverse recovery time and the arc-extinguishing margin time for the diode, respectively.
【0016】また、図6(イ)と図6(ロ)とはそれぞ
れ前記インバータシステムにおける通常の電圧出力状態
と低電圧出力状態とに対応する動作波形図である。図6
(イ)においては、スナバ放電期間を規定する素子S4
のオン動作期間は、前記時間t1 とt2 両者の和を考慮
しても前記励磁電圧VEXの継続幅の内部に収まり、前記
スナバ放電を確実に行うことが可能となる。6 (a) and 6 (b) are operation waveform diagrams respectively corresponding to the normal voltage output state and the low voltage output state in the inverter system. Figure 6
In (a), the element S 4 that defines the snubber discharge period
Even when the sum of both the times t 1 and t 2 is taken into consideration, the ON operation period is within the continuation width of the excitation voltage V EX , and the snubber discharge can be reliably performed.
【0017】これに反し、図6(ロ)においては、前記
励磁電圧VEXの継続幅が狭くなり、前記時間t1 とt2
両者の和を考慮すれば、前記素子S4 のオン動作期間は
消滅し、前記のスナバ放電は不能となる。また図7は、
図4に示すインバータシステムの電流抑制制御時の通電
経路を示すものであり、図示の点線経路が従来の制御方
法に対応するものである。即ち、従来の方法によれば、
電流抑制制御時には各素子S1 〜S6 の全てをオフとす
るために、通電はダイオードを介してのみ可能となり、
図示点線経路の如くスナバのコンデンサCS とダイオー
ドDS とを通電せざるを得ない。またこの通電状態では
エネルギ消費が困難であり、従って電流低減時間が長く
なる。なお、図示の場合は、電流抑制制御開始直前の出
力電流極性を正としている。Contrary to this, in FIG. 6B, the continuation width of the excitation voltage V EX becomes narrow, and the times t 1 and t 2
Considering the sum of the two, the on-operation period of the element S 4 disappears and the snubber discharge becomes impossible. In addition, FIG.
It is a figure which shows the electricity supply path | route at the time of current suppression control of the inverter system shown in FIG. 4, and the dotted line path | route shown in figure corresponds to the conventional control method. That is, according to the conventional method,
Since all the elements S 1 to S 6 are turned off during the current suppression control, current can be supplied only through the diode.
There is no choice but to energize the snubber capacitor C S and the diode D S as shown by the dotted line path in the figure. Further, it is difficult to consume energy in this energized state, and therefore the current reduction time becomes long. In the illustrated case, the output current polarity immediately before the start of the current suppression control is positive.
【0018】上記に鑑みこの発明は、高周波インバータ
と、高周波トランスと、RCD形のスナバを備えた高周
波整流回路等より成る高周波絶縁形インバータシステム
をその制御対象とし、このインバータシステムの低電圧
出力時の電圧波形歪みの低減と、その出力電流抑制制御
に伴う前記スナバの所要容量の増大の回避と電流低減時
間の短縮とを可能とする前記インバータシステムの制御
方法の提供を目的とするものである。In view of the above, the present invention is directed to a high-frequency isolated inverter system including a high-frequency inverter, a high-frequency transformer, a high-frequency rectifier circuit having an RCD type snubber, and the like. It is an object of the present invention to provide a control method of the inverter system, which enables reduction of the voltage waveform distortion of the device, avoidance of increase in the required capacity of the snubber due to the output current suppression control, and reduction of the current reduction time. .
【0019】[0019]
【課題を解決するための手段】上記目的を達成するため
にこの発明の高周波絶縁形インバータシステムの制御方
法においては、 1)請求項1に従い、高周波インバータと、このインバ
ータによって励磁される1次巻線とセンタータップ付き
2次巻線とを有する単相高周波トランスと、それぞれ逆
並列接続されたダイオードを有する6個の半導体スイッ
チング素子より成って第1ないし第3の3つのアーム対
を構成したブリッジ回路であって,前記第1と第2両ア
ーム対の2つの交流端子を前記高周波トランスの2次巻
線の両端にそれぞれ接続し,前記第3のアーム対の交流
端子と前記高周波トランスの2次巻線のセンタータップ
間に交流電圧を出力する如く構成された高周波整流回路
と、この整流回路の出力側に設けたフィルタ回路とから
構成され、且つ前記整流回路の3つのアーム対における
上側アームの正極側母線と下側アームの負極側母線との
間に抵抗,コンデンサ,ダイオード三者より構成したス
ナバを接続して成る高周波絶縁形インバータシステムに
関して、そのゼロ電圧出力近傍の低電圧制御期間におい
ては、前記第1と第2両アーム対におけるスイッチング
素子のオン・オフ制御により、前記スナバの放電期間を
所定値に固定するものとする。In order to achieve the above object, in a control method for a high frequency isolated inverter system according to the present invention, 1) a high frequency inverter according to claim 1 and a primary winding excited by this inverter are provided. Single-phase high-frequency transformer having a wire and a secondary winding with a center tap, and six semiconductor switching elements each having a diode connected in anti-parallel, each of which constitutes a first to third arm pair bridge A circuit, wherein the two AC terminals of the first and second arm pairs are respectively connected to both ends of the secondary winding of the high frequency transformer, and the AC terminals of the third arm pair and the high frequency transformer 2 are connected. A high-frequency rectifier circuit configured to output an AC voltage between the center taps of the secondary windings, and a filter circuit provided on the output side of the rectifier circuit. And a high-frequency insulation type in which a snubber composed of a resistor, a capacitor, and a diode is connected between the positive-side bus of the upper arm and the negative-side bus of the lower arm in the three arm pairs of the rectifier circuit. Regarding the inverter system, during the low voltage control period near the zero voltage output, the discharge period of the snubber is fixed to a predetermined value by on / off control of the switching elements in the first and second arm pairs. .
【0020】2)請求項2に従い、請求項1記載の高周
波絶縁形インバータシステムの制御方法において、前記
スナバ放電期間の固定制御に代え、前記スナバの放電期
間を前記高周波トランスの励磁期間に一致させるものと
する。 3)請求項3に従い、高周波インバータと、このインバ
ータによって励磁される1次巻線とセンタータップ付き
2次巻線とを有する単相高周波トランスと、それぞれ逆
並列接続されたダイオードを有する6個の半導体スイッ
チング素子より成って第1ないし第3の3つのアーム対
を構成したブリッジ回路であって,前記第1と第2両ア
ーム対の2つの交流端子を前記高周波トランスの2次巻
線の両端にそれぞれ接続し,前記第3のアーム対の交流
端子と前記高周波トランスの2次巻線のセンタータップ
間に交流電圧を出力する如く構成された高周波整流回路
と、この整流回路の出力側に設けたフィルタ回路とから
構成され、且つ前記整流回路の3つのアーム対における
上側アームの正極側母線と下側アームの負極側母線との
間に抵抗,コンデンサ,ダイオード三者より構成したス
ナバを接続して成る高周波絶縁形インバータシステムに
関して、その負荷短絡時の出力電流抑制制御において
は、前記高周波インバータによる前記高周波トランスの
励磁を停止すると共に、前記第1ないし第3の3つのア
ーム対における6個のスイッチング素子のオン・オフ制
御により、前記高周波整流回路の出力側各回路素子にお
ける残留エネルギによる前記高周波トランスの2次側か
らの励磁を、前記スナバを経由させることなく行わすも
のとする。2) According to a second aspect of the present invention, in the method of controlling the high frequency isolated inverter system according to the first aspect, the snubber discharge period is matched with the excitation period of the high frequency transformer instead of the fixed control of the snubber discharge period. I shall. 3) According to claim 3, a high-frequency inverter, a single-phase high-frequency transformer having a primary winding excited by this inverter and a secondary winding with a center tap, and six pieces each having a diode connected in anti-parallel A bridge circuit comprising first to third arm pairs composed of semiconductor switching elements, wherein two AC terminals of the first and second arm pairs are connected to both ends of a secondary winding of the high frequency transformer. And a high-frequency rectifier circuit configured to output an AC voltage between the AC terminals of the third arm pair and the center tap of the secondary winding of the high-frequency transformer, and provided on the output side of the rectifier circuit. And a resistor circuit between the positive side bus bar of the upper arm and the negative side bus bar of the lower arm in the three arm pairs of the rectifier circuit. In a high frequency isolated inverter system configured by connecting a snubber composed of a capacitor and a diode, in the output current suppression control when the load is short-circuited, excitation of the high frequency transformer by the high frequency inverter is stopped, and Through the on / off control of the six switching elements in the third to third arm pairs, the snubber excites the excitation from the secondary side of the high frequency transformer due to the residual energy in the output side circuit elements of the high frequency rectifier circuit. It should be done without going through.
【0021】[0021]
【作用】高周波インバータと高周波トランスとRCDス
ナバを備えた高周波整流回路等より成る前記の如き高周
波絶縁形インバータシステムに関しては、前述の如く、
前記高周波トランスの励磁を停止することなく、前記シ
ステムの低電圧出力時を含む出力電圧状態の如何にかか
わらず前記スナバの確実な放電を図ることができるなら
ば、前記システムの出力電圧における波形歪みの低減が
可能となる。As described above, the high-frequency insulated inverter system including the high-frequency inverter, the high-frequency transformer, and the high-frequency rectifier circuit including the RCD snubber is as described above.
If the snubber can be surely discharged regardless of the output voltage state including low voltage output of the system without stopping the excitation of the high frequency transformer, waveform distortion in the output voltage of the system Can be reduced.
【0022】また、前記システムの負荷短絡等に伴う出
力電流抑制制御時に、このシステムの出力経路における
誘導性素子等における残留エネルギを、前記スナバを経
由させることなく、前記の高周波トランスを経由し高周
波インバータの電源側へ回生する如く制御するならば、
前記スナバの容量増大を要することなく前記出力電流の
効率的且つ急速な抑制を図ることができる。Further, during output current suppression control due to load short circuit of the system, the residual energy in the inductive element or the like in the output path of the system does not go through the snubber but goes through the high frequency transformer to a high frequency. If you control to regenerate to the power supply side of the inverter,
The output current can be efficiently and rapidly suppressed without increasing the capacity of the snubber.
【0023】上記に従いこの発明は、 1)請求項1による如く、前記高周波絶縁形インバータ
システムに関して、そのゼロ電圧出力近傍の低電圧制御
期間にあっては、前記高周波整流回路における第1と第
2両アーム対のスイッチング素子のオン・オフ制御によ
り、前記スナバの放電期間をその最低値が確保できる如
く所定値に固定させるものである。According to the above, the present invention is as follows: 1) According to claim 1, in the high frequency isolated inverter system, in the low voltage control period near the zero voltage output, the first and second high frequency rectification circuits. The on / off control of the switching elements of both arm pairs fixes the discharge period of the snubber to a predetermined value so that its minimum value can be secured.
【0024】2)請求項2による如く、請求項1記載の
高周波絶縁形インバータシステムの制御方法において、
前記スナバ放電期間の固定制御に代え、前記スナバの放
電期間を前記高周波トランスの励磁期間に一致させるも
のである。因みに、前記インバータシステムの低電圧出
力状態においてスナバは過放電にはなり難く、従って前
記低電圧出力状態においては、前記過放電の回避を目的
とするダイオードに関する前記余裕時間の設定は必須の
ものとはならない。2) According to a second aspect, in the control method of the high frequency isolated inverter system according to the first aspect,
Instead of the fixed control of the snubber discharge period, the discharge period of the snubber is made to coincide with the excitation period of the high frequency transformer. Incidentally, the snubber is unlikely to be over-discharged in the low voltage output state of the inverter system.Therefore, in the low voltage output state, it is essential to set the margin time for the diode for the purpose of avoiding the over-discharge. Don't
【0025】3)請求項3による如く、前記高周波絶縁
形インバータシステムに関して、その負荷短絡時の出力
電流抑制制御においては、前記高周波インバータによる
前記高周波トランスの励磁を停止すると共に、前記第1
ないし第3の3つのアーム対における6個のスイッチン
グ素子のオン・オフ制御により、前記高周波整流回路の
出力経路素子における残留エネルギによる前記高周波ト
ランスの2次側励磁を、前記スナバを経由することなく
行わせ、前記の残留エネルギを前記高周波インバータの
直流電源側へ回生させるものである。3) According to a third aspect of the present invention, in the high frequency isolated inverter system, in the output current suppressing control when the load is short-circuited, the excitation of the high frequency transformer by the high frequency inverter is stopped and the first high frequency transformer is stopped.
Through on / off control of the six switching elements in the third three arm pairs, the secondary side excitation of the high frequency transformer due to the residual energy in the output path element of the high frequency rectifier circuit does not pass through the snubber. The residual energy is regenerated to the DC power source side of the high frequency inverter.
【0026】[0026]
【実施例】以下この発明の実施例を図1,図2,図3の
各論理回路図に従い説明する。先ず、図1は請求項1に
対応するこの発明の第1の実施例を示すものであり、前
記高周波絶縁形インバータシステムの低電圧出力状態に
おいても前記スナバの放電時間の確保を図るものであ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the logic circuit diagrams of FIGS. First, FIG. 1 shows a first embodiment of the present invention corresponding to claim 1, and it is intended to secure a discharge time of the snubber even in a low voltage output state of the high frequency isolated inverter system. .
【0027】なお図1は、前記図6の場合と同様、スイ
ッチング素子S4 のオン時間が前記スナバの放電時間と
なる場合をその対象例として示すものであり、スイッチ
ング素子S3 に関しても同様である。図1において、O
Rは論理和素子である。また、S4Dは図6に示す場合の
如くダイオードに関する前記の余裕時間を考慮して形成
された前記素子S4 に対するオン動作指令信号であり、
前記スナバの放電期間を規定する放電点弧信号となる。
また、SMIN は前記スナバの放電期間の最小値を規定す
る最低確保期間信号、S4DO は放電スイッチとしての前
記素子S4 に対する修正された最終のオン動作指令信号
である。As in the case of FIG. 6, FIG. 1 shows a case where the ON time of the switching element S 4 becomes the discharge time of the snubber as an example of the target, and the same applies to the switching element S 3. is there. In FIG.
R is an OR element. Further, S 4D is an ON operation command signal for the element S 4 which is formed in consideration of the above margin time regarding the diode as shown in FIG.
The discharge ignition signal defines the discharge period of the snubber.
Further, S MIN is a minimum securing period signal that defines the minimum value of the discharge period of the snubber, and S 4DO is a corrected final ON operation command signal for the element S 4 as a discharge switch.
【0028】即ち、信号S4DO は信号S4Dと信号SMIN
とのOR出力であり、信号継続時間において、信号S4D
或いはSMIN の何れか長い方の信号として形成される。
なお、信号S4Dの継続時間は、前記インバータシステム
の電圧出力状態がその定格状態から低電圧状態へと変化
するに従い、信号SMIN のそれよりも長い状態からゼロ
へと短くなる。従って、信号S4DO は信号SMIN の継続
時間を以てその最短値となすことになる。That is, the signal S 4DO is the signal S 4D and the signal S MIN.
Is the OR output of the signal S 4D
Alternatively, it is formed as a signal of the longer one of S MIN , whichever is longer.
The duration of the signal S 4D decreases from a state longer than that of the signal S MIN to zero as the voltage output state of the inverter system changes from its rated state to a low voltage state. Therefore, the signal S 4DO becomes its shortest value with the duration of the signal S MIN .
【0029】即ち、前記素子S4 のオン動作による前記
スナバの放電は、信号SMIN により指定される期間を固
定の最短値として確保することになる。次に、図2は請
求項2に対応するこの発明の第2の実施例を示すもので
あり、前記高周波絶縁形インバータシステムの低電圧出
力状態においても、請求項1の場合と同様、前記スナバ
の放電時間の確保を図るものである。That is, the discharge of the snubber due to the ON operation of the element S 4 secures the period designated by the signal S MIN as a fixed minimum value. Next, FIG. 2 shows a second embodiment of the present invention corresponding to claim 2, and even in the low voltage output state of the high frequency isolated inverter system, the snubber is the same as in the case of claim 1. It is intended to secure the discharge time of.
【0030】なお図2は、前記図1の場合と同様、スイ
ッチング素子S4 のオン時間が前記スナバの放電時間と
なる場合をその対象例として示すものであり、スイッチ
ング素子S3 に関しても同様である。また、図1の場合
と同一機能の構成要素或いは信号に対しては同一の表示
符号を付している。図2に示す如く、前記素子S4 に対
する修正されたオン動作指令信号S4DO は、前記の如き
放電点弧信号S4Dが最低確保期間信号SMIN より長い場
合にはこの信号S4Dを以て前記信号S4DO となす如く、
また、前記の信号S4Dが信号SMINより短い場合には前
記励磁信号SEXを以て前記信号S4DO となす如く決定す
るものである。As in the case of FIG. 1, FIG. 2 shows an example of the case where the on time of the switching element S 4 becomes the discharge time of the snubber, and the same applies to the switching element S 3. is there. Further, the same display symbols are attached to the components or signals having the same functions as those in the case of FIG. As shown in FIG. 2, the device ON operation command signal is modified for S 4 S 4DO, said such discharge ignition signal S 4D of the case is longer than the minimum reserved period signal S MIN said signal with a the signal S 4D Like S 4DO ,
When the signal S 4D is shorter than the signal S MIN , the excitation signal S EX is determined to be the signal S 4DO .
【0031】即ち、前記信号S4DO は、前記の信号SEX
と信号SMIN との論理積素子ANDによる重複部信号
と、前記の信号S4Dと論理反転素子INVによる信号S
MIN の反転信号との論理積素子ANDによる重複部信号
との、何れか長い方の信号とし形成されるものである。
また、図3は請求項3に対応するこの発明の第3の実施
例を示すものであり、前記インバータシステムの出力電
流抑制制御時に、図4に示す高周波整流回路4の出力経
路の各回路素子における残留エネルギを、スナバ41を
経由させることなく、高周波インバータ2の電源側コン
デンサCD へ回生させるものである。That is, the signal S 4DO is the signal S EX.
And a signal S MIN and an overlapped part signal by an AND element AND the signal S 4D and a signal S by a logical inversion element INV.
The signal is formed as the longer one of the inverted signal of MIN and the overlapping portion signal by the AND element AND.
FIG. 3 shows a third embodiment of the present invention corresponding to claim 3, and each circuit element of the output path of the high frequency rectifier circuit 4 shown in FIG. 4 during the output current suppression control of the inverter system. The residual energy in is regenerated to the power source side capacitor C D of the high frequency inverter 2 without passing through the snubber 41.
【0032】なお図3においては、図1或いは図2の場
合と同一機能の構成要素或いは信号に対して同一の表示
符号を付している。図3は、前記出力電流抑制制御時
に、高周波整流回路4の各スイッチング素子S1 〜S6
に対する駆動指令を行う論理回路図であり、図示の各信
号S1D〜S6Dはそれぞれ前記各素子S1 〜S6 に対する
通常運転時のオン/オフ指令信号であり、また各信号S
1DO 〜S6DO はそれぞれ前記各信号S1D〜S6Dに条件付
加をなして得られた前記各素子に対する修正されたオン
/オフ指令信号である。In FIG. 3, constituent elements or signals having the same functions as those in FIG. 1 or 2 are designated by the same reference numerals. FIG. 3 shows each of the switching elements S 1 to S 6 of the high frequency rectifier circuit 4 during the output current suppression control.
FIG. 3 is a logic circuit diagram for performing a drive command for each of the signals S 1D to S 6D shown in the figure are ON / OFF command signals for the respective elements S 1 to S 6 during normal operation, and each signal S
1DO ~S 6DO is ON / OFF command signal corrected for each element obtained respectively without the condition added to each signal S 1D to S 6D.
【0033】また、信号SLCは、前記の通常運転時には
その出力レベルをHとし、この出力レベルをLに変更し
た状態を以て前記の出力電流抑制制御の指令状態とする
ものであり、SD50 はその指令デューティ比を50%と
なした場合のデューティ指令信号SD を示す。また、図
示の如くクロス接続された各2個の論理素子INVとA
NDとから成るデューティ指令回路は、前記信号SLCに
より起動され、前記信号SD50 に従う互いに共役な2組
のデューティ指令信号を前記の各AND素子より出力す
る。Further, the signal S LC is above the normal operation and the output level H, the output level is intended to be commanded state of the control of the output current suppression with a state of change to L, S D50 is The duty command signal S D when the command duty ratio is 50% is shown. Further, as shown in the drawing, each two logic elements INV and A are cross-connected.
The duty command circuit composed of ND and ND is activated by the signal S LC , and outputs two sets of duty command signals which are conjugate with each other according to the signal S D50 from the respective AND elements.
【0034】今、前記インバータシステムが通常運転状
態にあれば、前記の信号SLCの出力レベルはHであり、
従って前記デューティ指令回路は作動せず、一方前記の
信号S1D〜S6DとSLCとの各AND状態が成立し、信号
S1D〜S4Dは各論理素子ORを経由し,また信号S5D,
S6Dは直接的に、それぞれ出力される。従って、信号S
1DO 〜S6DO はそれぞれ前記各信号S1D〜S6Dと同一の
ものとなる。Now, if the inverter system is in a normal operation state, the output level of the signal S LC is H,
Therefore, the duty command circuit does not operate, while the AND states of the signals S 1D to S 6D and S LC are established, the signals S 1D to S 4D pass through the respective logic elements OR, and the signal S 5D. ,
S 6D is directly output, respectively. Therefore, the signal S
1DO ~S 6DO becomes each thing the same as the signal S 1D to S 6D.
【0035】また、前記インバータシステムが出力電流
抑制制御状態になれば、前記の信号SLCの出力レベルは
Lであり、従って前記の信号S1D〜S6DとSLCとの各A
ND状態は解消し、信号S5DO とS6DO とはオフ指令状
態となる。一方、前記のデューティ指令回路は作動状態
となって互いに共役である2組のデューティ指令信号を
出力し、これら各指令信号に連動して前記の信号S1DO
とS4DO 、S2DO とS3DO とはそれぞれ対をなして同一
指令状態となる。Further, when the inverter system is in the output current suppression control state, the output level of the signal S LC is L, and therefore the A of each of the signals S 1D to S 6D and S LC.
The ND state is resolved, and the signals S 5DO and S 6DO enter the OFF command state. On the other hand, the above-mentioned duty command circuit outputs two sets of duty command signals which are in an activated state and are mutually conjugate, and the signal S 1DO is interlocked with each of these command signals.
And S 4DO , and S 2DO and S 3DO form a pair and enter the same command state.
【0036】即ち、前記の出力電流抑制制御状態におい
ては、図4に示すスイッチング素子S1 〜S6 に関し、
S5 とS6 の両素子は連続的にオフ状態となり、また、
素子S1 とS4 ,S2 とS3 とはそれぞれ同一動作をな
し、且つ前記デューティ指令信号に従い互いに共役なオ
ン/オフ動作を行うものとなる。なお、前記の出力電流
抑制制御時には、図4において、高周波インバータ2に
よる高周波トランス3の励磁は停止される。That is, in the output current suppression control state, regarding the switching elements S 1 to S 6 shown in FIG.
Both elements S 5 and S 6 are continuously turned off, and
The elements S 1 and S 4 , S 2 and S 3 respectively perform the same operation, and perform on / off operations which are conjugate with each other according to the duty command signal. During the output current suppression control, the excitation of the high frequency transformer 3 by the high frequency inverter 2 in FIG. 4 is stopped.
【0037】上記の如き出力電流抑制制御状態における
通電経路を、図7において太い実線で示す。なお図示の
状態は、前記素子S1 とS4 とがオン状態にあり、素子
S2とS3 とがオフ状態にある場合を示す。この場合、
主回路電流は素子S4 を通過するためスナバ41を通過
しない。また、前記主回路電流は高周波トランス3の端
子o−v間を通過し、このトランスをその2次側から励
磁することになる。The energization path in the output current suppression control state as described above is shown by a thick solid line in FIG. The state shown in the drawing shows the case where the elements S 1 and S 4 are in the on state and the elements S 2 and S 3 are in the off state. in this case,
Since the main circuit current passes through the element S 4 , it does not pass through the snubber 41. Further, the main circuit current passes between the terminals o and v of the high frequency transformer 3 and excites this transformer from its secondary side.
【0038】更に、前記各素子の動作状態が反転し、前
記の素子S2 とS3 とがオン状態、素子S1 とS4 とが
オフ状態となれば、前記主回路電流は前記トランス3の
端子o−u間と素子S2 を通過するが、スナバ41は通
過しない。即ち前記トランス3は、その2次側励磁がo
→v,o→uの如く交互に反転することにより、その2
次側から1次側への電力転送が可能なものとなる。Further, when the operating states of the respective elements are reversed, the elements S 2 and S 3 are turned on, and the elements S 1 and S 4 are turned off, the main circuit current is the transformer 3 Between the terminals o and u and the element S 2 , but does not pass through the snubber 41. That is, the transformer 3 has a secondary side excitation of o.
2 by alternately inverting → v, o → u
Power can be transferred from the secondary side to the primary side.
【0039】従って、前記主回路電流を通電させるエネ
ルギ、即ち図4における高周波整流回路4の出力経路各
素子における残留エネルギは、スナバ41を通過するこ
となく、高周波トランス3を経由して高周波インバータ
2の電源側コンデンサCD へ回生されることになる。Therefore, the energy for energizing the main circuit current, that is, the residual energy in each element of the output path of the high frequency rectifier circuit 4 in FIG. 4, does not pass through the snubber 41, but passes through the high frequency transformer 3 and the high frequency inverter 2 Will be regenerated to the power source side capacitor C D.
【0040】[0040]
【発明の効果】この発明によれば、高周波インバータ
と、センタータップ付き2次巻線を有し前記インバータ
によりその1次巻線が励磁される単相高周波トランス
と、それぞれ逆並列接続されたダイオードを有する6個
の半導体スイッチング素子より成り,第1ないし第3の
3つのアーム対を有してブリッジ構成され,前記第1と
第2両アーム対の2つの交流端子を前記高周波トランス
の2次巻線の両端にそれぞれ接続し、前記第3のアーム
対の交流端子と前記高周波トランスの2次巻線のセンタ
ータップ間に交流電圧を出力する如く構成された高周波
整流回路と、この整流回路の出力側に設けたフィルタ回
路とから構成され、且つ、前記整流回路の3つのアーム
対における上側アームの正極側母線と下側アームの負極
側母線間に抵抗,コンデンサ,ダイオード三者より構成
したスナバを接続して成る高周波絶縁形インバータシス
テムに関し、そのゼロ電圧出力近傍の低電圧制御期間に
あっては、前記第1と第2両アーム対におけるスイッチ
ング素子のオン・オフ制御により、請求項1による如
く、前記スナバの放電期間を所定の最低確保期間に固定
することにより、或いは、請求項2による如く、前記ス
ナバの放電期間を前記高周波トランスの励磁期間と一致
させることにより、その低電圧出力時を含む出力電圧状
態の如何にかかわらず前記スナバの所要の放電期間の確
保が可能となり、従って、放電不能或いは不足による前
記スナバの過充電を回避するための前記高周波インバー
タによる高周波トランスの励磁停止の必要は無く、この
励磁停止に伴う前記インバータシステムの出力電圧にお
ける波形歪みの解消或いは低減を図ることが可能とな
り、更に、前記インバータシステムに関し、その負荷短
絡等に伴う出力電流抑制時にあっては、請求項3による
如く、前記高周波インバータによる前記高周波トランス
の励磁を停止すると共に、前記高周波整流回路における
第1ないし第3の3つのアーム対における6個のスイッ
チング素子のオン・オフ制御により、前記インバータシ
ステムの出力経路における誘導性要素等における残留エ
ネギを、前記スナバを経由させることなく、前記高周波
トランスを経由し前記高周波インバータの電源側コンデ
ンサへ回生させることが可能となり、前記スナバの容量
増大を必要とすることなく、前記出力電流の効率的且つ
急速な抑制を図ることができる。According to the present invention, a high-frequency inverter, a single-phase high-frequency transformer having a secondary winding with a center tap, the primary winding of which is excited by the inverter, and a diode connected in antiparallel to each other. 6 semiconductor switching elements having a pair of three first to third arm pairs to form a bridge structure, and the two AC terminals of the first and second arm pairs are connected to the secondary of the high frequency transformer. A high-frequency rectifier circuit, which is connected to both ends of a winding and is configured to output an AC voltage between an AC terminal of the third arm pair and a center tap of a secondary winding of the high-frequency transformer, and a rectifier circuit of this rectifier circuit. A filter circuit provided on the output side, and a resistor and a capacitor are provided between the positive electrode side bus bar of the upper arm and the negative side bus bar of the lower arm in the three arm pairs of the rectifier circuit. A high-frequency isolated inverter system in which a snubber composed of a capacitor and a diode is connected, and a switching element in the pair of first and second arms is turned on during a low voltage control period near the zero voltage output. By off control, the discharge period of the snubber is fixed to a predetermined minimum securing period as in claim 1, or the discharge period of the snubber matches the excitation period of the high frequency transformer as in claim 2. By doing so, it becomes possible to secure the required discharge period of the snubber regardless of the output voltage state including the low voltage output, and therefore, to avoid the overcharging of the snubber due to incapable or insufficient discharge. It is not necessary to stop the excitation of the high-frequency transformer by the high-frequency inverter. It becomes possible to eliminate or reduce the waveform distortion in the input voltage, and further, in the inverter system, when the output current is suppressed due to the load short circuit or the like, the high frequency transformer by the high frequency inverter according to claim 3. Is stopped and the on / off control of the six switching elements in the first to third three arm pairs in the high-frequency rectifier circuit is performed to eliminate residual energy in inductive elements and the like in the output path of the inverter system. It becomes possible to regenerate the power-side capacitor of the high-frequency inverter via the high-frequency transformer without passing through the snubber, and to efficiently and rapidly output the output current without increasing the capacity of the snubber. Can be suppressed.
【図1】この発明の第1の実施例を示す論理回路図FIG. 1 is a logic circuit diagram showing a first embodiment of the present invention.
【図2】この発明の第2の実施例を示す論理回路図FIG. 2 is a logic circuit diagram showing a second embodiment of the present invention.
【図3】この発明の第3の実施例を示す論理回路図FIG. 3 is a logic circuit diagram showing a third embodiment of the present invention.
【図4】高周波絶縁形インバータシステムの主回路図[Fig. 4] Main circuit diagram of high-frequency isolated inverter system
【図5】図4に対応する主回路スイッチング素子駆動用
信号の動作波形図5 is an operation waveform diagram of a main circuit switching element driving signal corresponding to FIG.
【図6】スナバ放電用スイッチング素子駆動用信号の動
作波形図FIG. 6 is an operation waveform diagram of a signal for driving a switching element for snubber discharge.
【図7】図4に対応する主回路における出力電流抑制制
御時の通電経路図FIG. 7 is a conduction path diagram during output current suppression control in the main circuit corresponding to FIG.
1 直流電源 2 高周波インバータ 3 高周波トランス(HFT) 4 高周波清流回路 5 負荷 41 スナバ C コンデンサ(CD ,CF ) D ダイオード(D1 〜D6 ) LF フィルタリアクトル(LF1,LF2) S スイッチングトランジスタ(S1 〜S6 ) AND 論理積素子 OR 論理和素子 INV 論理反転素子1 DC power source 2 frequency inverter 3 frequency transformer (HFT) 4 RF clear stream circuit 5 loads 41 snubber C capacitor (C D, C F) D diode (D 1 ~D 6) L F filter reactor (L F1, L F2) S Switching transistors (S 1 to S 6 ) AND logical product element OR logical sum element INV logical inversion element
Claims (3)
って励磁される1次巻線とセンタータップ付き2次巻線
とを有する単相高周波トランスと、それぞれ逆並列接続
されたダイオードを有する6個の半導体スイッチング素
子より成って第1ないし第3の3つのアーム対を構成し
たブリッジ回路であって,前記第1と第2両アーム対の
2つの交流端子を前記高周波トランスの2次巻線の両端
にそれぞれ接続し,前記第3のアーム対の交流端子と前
記高周波トランスの2次巻線のセンタータップ間に交流
電圧を出力する如く構成された高周波整流回路と、この
整流回路の出力側に設けたフィルタ回路とから構成さ
れ、且つ前記整流回路の3つのアーム対における上側ア
ームの正極側母線と下側アームの負極側母線との間に抵
抗,コンデンサ,ダイオード三者より構成したスナバを
接続して成る高周波絶縁形インバータシステムに関し、
そのゼロ電圧出力近傍の低電圧制御期間においては、前
記第1と第2両アーム対におけるスイッチング素子のオ
ン・オフ制御により、前記スナバの放電期間を所定値に
固定することを特徴とする高周波絶縁形インバータシス
テムの制御方法。1. A single-phase high-frequency transformer having a high-frequency inverter, a primary winding excited by this inverter, and a secondary winding with a center tap, and six semiconductor switching devices each having a diode connected in antiparallel. It is a bridge circuit composed of first to third arm pairs composed of elements, wherein two AC terminals of the first and second arm pairs are respectively provided at both ends of a secondary winding of the high frequency transformer. A high-frequency rectifier circuit that is connected to the third-arm pair and outputs an AC voltage between the center tap of the secondary winding of the high-frequency transformer, and a filter provided on the output side of the rectifier circuit. And a resistor, a capacitor, and a datum between the positive side bus of the upper arm and the negative side bus of the lower arm in the three arm pairs of the rectifier circuit. Formed by connecting the configuration was snubber from Eau tripartite relates frequency isolated inverter system,
In the low voltage control period near the zero voltage output, the discharge period of the snubber is fixed to a predetermined value by the on / off control of the switching elements in the first and second arm pairs. Control method for inverter inverter system.
ステムの制御方法において、前記スナバ放電期間の固定
制御に代え、前記スナバの放電期間を前記高周波トラン
スの励磁期間に一致させることを特徴とする高周波絶縁
形インバータシステムの制御方法。2. The control method for a high frequency isolated inverter system according to claim 1, wherein the snubber discharge period is matched with the excitation period of the high frequency transformer, instead of fixed control of the snubber discharge period. Control method for high frequency isolated inverter system.
って励磁される1次巻線とセンタータップ付き2次巻線
とを有する単相高周波トランスと、それぞれ逆並列接続
されたダイオードを有する6個の半導体スイッチング素
子より成って第1ないし第3の3つのアーム対を構成し
たブリッジ回路であって、前記第1と第2両アーム対の
2つの交流端子を前記高周波トランスの2次巻線の両端
にそれぞれ接続し、前記第3のアーム対の交流端子と前
記高周波トランスの2次巻線のセンタータップ間に交流
電圧を出力する如く構成された高周波整流回路と、この
整流回路の出力側に設けたフィルタ回路とから構成さ
れ、且つ前記整流回路の3つのアーム対における上側ア
ームの正極側母線と下側アームの負極側母線との間に抵
抗,コンデンサ,ダイオード三者より構成したスナバを
接続して成る高周波絶縁形インバータシステムに関し、
その負荷短絡時の出力電流抑制制御においては、前記高
周波インバータによる前記高周波トランスの励磁を停止
すると共に、前記第1ないし第3の3つのアーム対にお
ける6個のスイッチング素子のオン・オフ制御により、
前記高周波整流回路の出力側各回路素子における残留エ
ネルギによる前記高周波トランスの2次側からの励磁
を、前記スナバを経由させることなく行わすことを特徴
とする高周波絶縁形インバータシステムの制御方法。3. A high-frequency inverter, a single-phase high-frequency transformer having a primary winding excited by this inverter and a secondary winding with a center tap, and six semiconductor switching devices each having an antiparallel connected diode. It is a bridge circuit which is composed of elements and constitutes a first to a third arm pair, wherein two AC terminals of the first and second arm pairs are respectively provided at both ends of a secondary winding of the high frequency transformer. A high-frequency rectifier circuit that is connected and configured to output an AC voltage between the AC terminals of the third arm pair and the center tap of the secondary winding of the high-frequency transformer, and a filter provided on the output side of the rectifier circuit. And a resistor, a capacitor, and a datum between the positive side bus of the upper arm and the negative side bus of the lower arm in the three arm pairs of the rectifier circuit. Formed by connecting the configuration was snubber from Eau tripartite relates frequency isolated inverter system,
In the output current suppression control when the load is short-circuited, the excitation of the high frequency transformer by the high frequency inverter is stopped, and the on / off control of the six switching elements in the first to third arm pairs is performed.
A method for controlling a high frequency insulated inverter system, wherein excitation from the secondary side of the high frequency transformer by residual energy in each output side circuit element of the high frequency rectification circuit is performed without passing through the snubber.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136764A JPH089651A (en) | 1994-06-20 | 1994-06-20 | Control method for high frequency isolated inverter system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136764A JPH089651A (en) | 1994-06-20 | 1994-06-20 | Control method for high frequency isolated inverter system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH089651A true JPH089651A (en) | 1996-01-12 |
Family
ID=15182968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6136764A Pending JPH089651A (en) | 1994-06-20 | 1994-06-20 | Control method for high frequency isolated inverter system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH089651A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105991052A (en) * | 2015-03-16 | 2016-10-05 | 德尔福技术有限公司 | Rectifier circuit with reduced reverse recovery time |
-
1994
- 1994-06-20 JP JP6136764A patent/JPH089651A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105991052A (en) * | 2015-03-16 | 2016-10-05 | 德尔福技术有限公司 | Rectifier circuit with reduced reverse recovery time |
| CN105991052B (en) * | 2015-03-16 | 2020-03-06 | 德尔福技术有限公司 | Rectifier circuit with reduced reverse recovery time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9166415B2 (en) | AC link bidirectional DC-DC converter, hybrid power supply system using the same and hybrid vehicle | |
| US7561449B2 (en) | DC-AC converter and method for protecting DC-AC converter from overcurrent | |
| JP5396251B2 (en) | DC-DC bidirectional converter circuit | |
| CN102055365B (en) | Changer Device and the uninterrupted power supply being equipped with such equipment | |
| JP2008048483A (en) | Dc-ac converter | |
| JP4250329B2 (en) | Power supply | |
| JP5611300B2 (en) | Power converter and control method thereof | |
| JP2001224172A (en) | Power converter | |
| JPH0917294A (en) | Bidirectional DC circuit breaker | |
| JPWO2000074199A1 (en) | Power transmission device and power transmission method | |
| US8363432B2 (en) | DC-DC converter circuit | |
| JPH089651A (en) | Control method for high frequency isolated inverter system | |
| JP3501132B2 (en) | Power supply for magnetron drive | |
| JPH08168101A (en) | Power converter | |
| JPH03180276A (en) | Ac arc welding machine | |
| CN101983474B (en) | Dc-dc converter circuit | |
| JP2699528B2 (en) | Power supply for AC arc welding | |
| JP5440972B2 (en) | Power converter | |
| JP2008048484A (en) | Driving method of dc/ac converter | |
| JPH09252576A (en) | Snubber circuit of DC-DC converter | |
| JPH1198610A (en) | AC electric vehicle control device | |
| JP2556076B2 (en) | DC arc welding power supply | |
| JPH0648904B2 (en) | Parallel resonant converter | |
| JPH07107742A (en) | Series resonance converter | |
| JP3400592B2 (en) | Power supply |