JPH089651A - 高周波絶縁形インバータシステムの制御方法 - Google Patents
高周波絶縁形インバータシステムの制御方法Info
- Publication number
- JPH089651A JPH089651A JP6136764A JP13676494A JPH089651A JP H089651 A JPH089651 A JP H089651A JP 6136764 A JP6136764 A JP 6136764A JP 13676494 A JP13676494 A JP 13676494A JP H089651 A JPH089651 A JP H089651A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- high frequency
- frequency
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】高周波インバータと、ＲＣＤ形スナバを備えた
高周波整流回路等から成る高周波絶縁形インバータシス
テムの出力電圧波形歪みの低減と、直流電源への電力回
生を伴う効果的な出力電流抑制を図る。 【構成】逆並列に接続されたダイオードを有する半導体
スイッチング素子によるブリッジ回路をなす前記の高周
波整流回路に設けられたスナバの放電動作に関し、前記
整流回路のパルス状入力電圧信号の継続時間からダイオ
ードの逆回復時間と消弧余裕時間との和である余裕時間
を差し引いた残余を以て規定した放電点弧信号Ｓ4Dと、
最低確保信号ＳMIN との何れかその継続時間の長い方を
論理和素子ＯＲにより常時選択し、所要信号Ｓ4DO とな
し前記スナバの放電時間を確保する。また図３の如く交
流出力側回路素子の残留エネルギによる高周波トランス
の２次側励磁を行い、前記残留エネルギの電源回生を介
して電流抑制を行う。
高周波整流回路等から成る高周波絶縁形インバータシス
テムの出力電圧波形歪みの低減と、直流電源への電力回
生を伴う効果的な出力電流抑制を図る。 【構成】逆並列に接続されたダイオードを有する半導体
スイッチング素子によるブリッジ回路をなす前記の高周
波整流回路に設けられたスナバの放電動作に関し、前記
整流回路のパルス状入力電圧信号の継続時間からダイオ
ードの逆回復時間と消弧余裕時間との和である余裕時間
を差し引いた残余を以て規定した放電点弧信号Ｓ4Dと、
最低確保信号ＳMIN との何れかその継続時間の長い方を
論理和素子ＯＲにより常時選択し、所要信号Ｓ4DO とな
し前記スナバの放電時間を確保する。また図３の如く交
流出力側回路素子の残留エネルギによる高周波トランス
の２次側励磁を行い、前記残留エネルギの電源回生を介
して電流抑制を行う。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高周波インバータと
高周波トランスと高周波整流回路等より構成され、電力
系統を含む任意の負荷に電力を供給する電力変換装置と
しての高周波絶縁形インバータシステムの制御方法、詳
しくは、前記高周波整流回路に設けたスナバの放電期間
制御方法に関する。
高周波トランスと高周波整流回路等より構成され、電力
系統を含む任意の負荷に電力を供給する電力変換装置と
しての高周波絶縁形インバータシステムの制御方法、詳
しくは、前記高周波整流回路に設けたスナバの放電期間
制御方法に関する。
【０００２】
【従来の技術】この発明がその制御対象とする従来の高
周波絶縁形インバータシステムとしては、図４の主回路
図に例示するものが知られている。なお図５は、図４に
示す各主回路スイッチング素子用駆動信号の動作波形図
である。図４に示す如く、前記の高周波絶縁形インバー
タシステムは、並列に接続されたコンデンサＣD を有し
その電圧をＶDCとする直流電源１から給電される高周波
インバータ２と、その１次巻線が前記インバータ２によ
り励磁されその２次巻線にセンタータップを有する単相
の高周波トランス（ＨＦＴ）３と、その基本構成と動作
原理とに関して平成４年特許願第２５３３５３号におい
て提案済の高周波整流回路４と、コンデンサＣS ，ダイ
オードＤS ，抵抗ＲS 三者の図示の如き直並列接続から
成るＲＣＤ形のスナバ４１と、リアクトルＬF1，ＬF2，
コンデンサＣF 三者の図示の如き接続から成るフィルタ
回路とから構成され、端子Ｐ−Ｎから給電される直流入
力を交流に変換し端子Ｒ−Ｓから出力し、負荷５に給電
するものである。
周波絶縁形インバータシステムとしては、図４の主回路
図に例示するものが知られている。なお図５は、図４に
示す各主回路スイッチング素子用駆動信号の動作波形図
である。図４に示す如く、前記の高周波絶縁形インバー
タシステムは、並列に接続されたコンデンサＣD を有し
その電圧をＶDCとする直流電源１から給電される高周波
インバータ２と、その１次巻線が前記インバータ２によ
り励磁されその２次巻線にセンタータップを有する単相
の高周波トランス（ＨＦＴ）３と、その基本構成と動作
原理とに関して平成４年特許願第２５３３５３号におい
て提案済の高周波整流回路４と、コンデンサＣS ，ダイ
オードＤS ，抵抗ＲS 三者の図示の如き直並列接続から
成るＲＣＤ形のスナバ４１と、リアクトルＬF1，ＬF2，
コンデンサＣF 三者の図示の如き接続から成るフィルタ
回路とから構成され、端子Ｐ−Ｎから給電される直流入
力を交流に変換し端子Ｒ−Ｓから出力し、負荷５に給電
するものである。
【０００３】以下、図４に従い前記インバータシステム
の動作を説明する。先ず、直流電源１からの直流入力
は、それぞれフライホイールダイオードを有する半導体
スイッチング素子で構成された高周波インバータ２によ
り単相の正負電圧に変調され、端子Ｕ−Ｖを介して高周
波トランス（ＨＦＴ）３の１次巻線に印加され、このト
ランス３を励磁する。
の動作を説明する。先ず、直流電源１からの直流入力
は、それぞれフライホイールダイオードを有する半導体
スイッチング素子で構成された高周波インバータ２によ
り単相の正負電圧に変調され、端子Ｕ−Ｖを介して高周
波トランス（ＨＦＴ）３の１次巻線に印加され、このト
ランス３を励磁する。
【０００４】また、前記トランス３の２次巻線のセンタ
ータップは端子Ｏを介して交流出力端子Ｓに接続され、
前記２次巻線の両端端子ｕとｖとはそれぞれ高周波整流
回路４の端子Ｘと端子Ｙとに接続され、前記整流回路の
端子Ｚは前記フィルタ回路を経由し交流出力端子Ｒに接
続される。また、コンデンサＣS とダイオードＤS と抵
抗ＲS とから成り図示の如き接続をなすＲＣＤ形のスナ
バ４１は、前記整流回路４における第１ないし第３アー
ム対の各上側アームダイオードのカソード側母線と各下
側アームダイオードのアノード側母線との間に接続され
る。
ータップは端子Ｏを介して交流出力端子Ｓに接続され、
前記２次巻線の両端端子ｕとｖとはそれぞれ高周波整流
回路４の端子Ｘと端子Ｙとに接続され、前記整流回路の
端子Ｚは前記フィルタ回路を経由し交流出力端子Ｒに接
続される。また、コンデンサＣS とダイオードＤS と抵
抗ＲS とから成り図示の如き接続をなすＲＣＤ形のスナ
バ４１は、前記整流回路４における第１ないし第３アー
ム対の各上側アームダイオードのカソード側母線と各下
側アームダイオードのアノード側母線との間に接続され
る。
【０００５】上記回路構成において、高周波整流回路４
のＳ1 〜Ｓ6 は半導体スイッチング素子としてのトラン
ジスタであり、高周波トランス３に対する励磁電圧の極
性と端子Ｒ−Ｓからの交流出力電圧の極性とに応じてオ
ン・オフ制御される。前記の各スイッチング素子Ｓ1 〜
Ｓ6 と各ダイオードＤ1 〜Ｄ6 とを通流する高周波整流
回路４内部の通電模様は下記の如くなる。
のＳ1 〜Ｓ6 は半導体スイッチング素子としてのトラン
ジスタであり、高周波トランス３に対する励磁電圧の極
性と端子Ｒ−Ｓからの交流出力電圧の極性とに応じてオ
ン・オフ制御される。前記の各スイッチング素子Ｓ1 〜
Ｓ6 と各ダイオードＤ1 〜Ｄ6 とを通流する高周波整流
回路４内部の通電模様は下記の如くなる。
【０００６】なお、高周波トランス３に対する励磁電圧
の極性はこのトランスの２次巻線の端子ｖに対し端子ｕ
に＋電圧が発生する場合を正極性とし、また前記の端子
Ｓに対し端子Ｒに＋電圧が発生する場合を正の電圧出力
とし、この端子Ｒから端子Ｓへ向かう電流を正の電流と
する。 （１）端子Ｒ−Ｓ間に正の電圧を出力する場合 Ｓ5 をオンとし、前記トランス３の励磁電圧が正極性の
場合にはＳ1 を，負極性の場合にはＳ3 を、また前記励
磁電圧がゼロの場合にはＳ1 とＳ3 の両者を、それぞれ
オンとする。
の極性はこのトランスの２次巻線の端子ｖに対し端子ｕ
に＋電圧が発生する場合を正極性とし、また前記の端子
Ｓに対し端子Ｒに＋電圧が発生する場合を正の電圧出力
とし、この端子Ｒから端子Ｓへ向かう電流を正の電流と
する。 （１）端子Ｒ−Ｓ間に正の電圧を出力する場合 Ｓ5 をオンとし、前記トランス３の励磁電圧が正極性の
場合にはＳ1 を，負極性の場合にはＳ3 を、また前記励
磁電圧がゼロの場合にはＳ1 とＳ3 の両者を、それぞれ
オンとする。
【０００７】上記各オン動作により、前記端子Ｒ−Ｓか
らの出力が正電流出力である場合には、Ｄ1 →Ｓ5 ，Ｄ
3 →Ｓ5 、或いはＤ1 ，Ｄ3 →Ｓ5 の如く通流し、また
前記端子Ｒ−Ｓからの出力が負電流出力である場合に
は、Ｄ5 →Ｓ1 、Ｄ5 →Ｓ3 、或いはＤ5 →Ｓ1,Ｓ3 の
如く通流する。 （２）端子Ｒ−Ｓ間に負の電圧を出力する場合 Ｓ6 をオンとし、前記トランス３の励磁電圧が正極性の
場合にはＳ2 を，負極性の場合にはＳ4 を、また前記励
磁電圧がゼロの場合にはＳ2 とＳ4 の両者を、それぞれ
オンとする。
らの出力が正電流出力である場合には、Ｄ1 →Ｓ5 ，Ｄ
3 →Ｓ5 、或いはＤ1 ，Ｄ3 →Ｓ5 の如く通流し、また
前記端子Ｒ−Ｓからの出力が負電流出力である場合に
は、Ｄ5 →Ｓ1 、Ｄ5 →Ｓ3 、或いはＤ5 →Ｓ1,Ｓ3 の
如く通流する。 （２）端子Ｒ−Ｓ間に負の電圧を出力する場合 Ｓ6 をオンとし、前記トランス３の励磁電圧が正極性の
場合にはＳ2 を，負極性の場合にはＳ4 を、また前記励
磁電圧がゼロの場合にはＳ2 とＳ4 の両者を、それぞれ
オンとする。
【０００８】上記各オン動作により、前記端子Ｒ−Ｓか
らの出力が正電流出力である場合には、Ｓ2 →Ｄ6 ，Ｓ
4 →Ｄ6 、或いはＳ2 ，Ｓ4 →Ｄ6 の如く通流し、また
前記端子Ｒ−Ｓからの出力が負電流出力である場合に
は、Ｓ6 →Ｄ2 ，Ｓ6 →Ｄ4 、或いはＳ6 →Ｄ2,Ｄ4 の
如く通流する。また、高周波トランス３の漏洩リアクタ
ンスに基づく続流分エネルギを吸収するスナバ４１に関
しては、その過大な放電を避けるため前記スナバの放電
は前記トランス３の励磁期間中に行われる如く制御され
るものであり、前記トランス３の正励磁期間にはＳ1,Ｓ
4 両者をオンとし，負励磁期間にはＳ2,Ｓ3 両者をオン
とし、それぞれ放電経路が形成される。
らの出力が正電流出力である場合には、Ｓ2 →Ｄ6 ，Ｓ
4 →Ｄ6 、或いはＳ2 ，Ｓ4 →Ｄ6 の如く通流し、また
前記端子Ｒ−Ｓからの出力が負電流出力である場合に
は、Ｓ6 →Ｄ2 ，Ｓ6 →Ｄ4 、或いはＳ6 →Ｄ2,Ｄ4 の
如く通流する。また、高周波トランス３の漏洩リアクタ
ンスに基づく続流分エネルギを吸収するスナバ４１に関
しては、その過大な放電を避けるため前記スナバの放電
は前記トランス３の励磁期間中に行われる如く制御され
るものであり、前記トランス３の正励磁期間にはＳ1,Ｓ
4 両者をオンとし，負励磁期間にはＳ2,Ｓ3 両者をオン
とし、それぞれ放電経路が形成される。
【０００９】図５は、上記の如き動作に対応する各スイ
ッチング素子Ｓ1 〜Ｓ6 駆動用信号の動作波形を示すも
のである。図５において、ＶO は前記の端子Ｒ−Ｓから
出力される交流電圧、ＶEXは前記トランス３の励磁電圧
であり，前記電圧ＶO に対応し高周波インバータ２にお
いてＰＷＭ制御により形成されたパルス状電圧である。
また、Ｓ1D〜Ｓ6Dは、それぞれ前記各スイッチング素子
Ｓ1 〜Ｓ6 に対する駆動用信号である。
ッチング素子Ｓ1 〜Ｓ6 駆動用信号の動作波形を示すも
のである。図５において、ＶO は前記の端子Ｒ−Ｓから
出力される交流電圧、ＶEXは前記トランス３の励磁電圧
であり，前記電圧ＶO に対応し高周波インバータ２にお
いてＰＷＭ制御により形成されたパルス状電圧である。
また、Ｓ1D〜Ｓ6Dは、それぞれ前記各スイッチング素子
Ｓ1 〜Ｓ6 に対する駆動用信号である。
【００１０】図４，５両図に示す如く、前記整流回路４
の第３アーム対における両スイッチング素子Ｓ5,Ｓ6 は
前記交流電圧ＶO の極性を規定し、また第１，２両アー
ム対における上側スイッチング素子Ｓ1,Ｓ3 と下側スイ
ッチング素子Ｓ2,Ｓ4 とはそれぞれ対をなして機能し、
前記両素子Ｓ5,Ｓ6 の規定する極性に従って前記励磁電
圧ＶEXの整流を行っている。
の第３アーム対における両スイッチング素子Ｓ5,Ｓ6 は
前記交流電圧ＶO の極性を規定し、また第１，２両アー
ム対における上側スイッチング素子Ｓ1,Ｓ3 と下側スイ
ッチング素子Ｓ2,Ｓ4 とはそれぞれ対をなして機能し、
前記両素子Ｓ5,Ｓ6 の規定する極性に従って前記励磁電
圧ＶEXの整流を行っている。
【００１１】
【発明が解決しようとする課題】前記の如き高周波絶縁
形インバータシステムを対象とする従来の制御方法によ
れば、下記の如き問題があった。即ち、 （１）前述の如く、スナバ４１の放電は高周波トランス
３の励磁期間中に行う必要があり、前記スナバの各充電
経路にあるダイオードの逆回復時間と消弧余裕時間とを
考慮し、前記スナバの放電経路を形成するスイッチング
素子Ｓ1 とＳ4，Ｓ2 とＳ3 の両組合わせにおけるＳ4
或いはＳ3 のオン動作は、前記トランス３に印加される
励磁電圧の内側、即ちパルス列をなす前記励磁電圧の各
パルス幅内で行う必要がある。
形インバータシステムを対象とする従来の制御方法によ
れば、下記の如き問題があった。即ち、 （１）前述の如く、スナバ４１の放電は高周波トランス
３の励磁期間中に行う必要があり、前記スナバの各充電
経路にあるダイオードの逆回復時間と消弧余裕時間とを
考慮し、前記スナバの放電経路を形成するスイッチング
素子Ｓ1 とＳ4，Ｓ2 とＳ3 の両組合わせにおけるＳ4
或いはＳ3 のオン動作は、前記トランス３に印加される
励磁電圧の内側、即ちパルス列をなす前記励磁電圧の各
パルス幅内で行う必要がある。
【００１２】しかしながら、前記インバータシステムの
低電圧出力時、従って前記トランス３に印加される励磁
電圧パルス列のパルス幅が狭い場合には、前記素子Ｓ4
或いはＳ3 の所要オン期間の確保ができず、前記スナバ
の放電不能状態が生ずる。従来の制御方法によれば、上
記の如きスナバ放電期間の確保が困難となる前記インバ
ータシステムの低電圧出力時には、前記スナバへの放電
不能なエネルギの流入を避けるため、高周波インバータ
２による高周波トランス３の励磁を停止せざるを得なか
った。このため、前記のインバータシステムにおいては
その低電圧出力時の制御が困難となり、その出力電圧に
おける波形歪みを来していた。
低電圧出力時、従って前記トランス３に印加される励磁
電圧パルス列のパルス幅が狭い場合には、前記素子Ｓ4
或いはＳ3 の所要オン期間の確保ができず、前記スナバ
の放電不能状態が生ずる。従来の制御方法によれば、上
記の如きスナバ放電期間の確保が困難となる前記インバ
ータシステムの低電圧出力時には、前記スナバへの放電
不能なエネルギの流入を避けるため、高周波インバータ
２による高周波トランス３の励磁を停止せざるを得なか
った。このため、前記のインバータシステムにおいては
その低電圧出力時の制御が困難となり、その出力電圧に
おける波形歪みを来していた。
【００１３】（２）通常のブリッジ形インバータにおい
ては、規定値を越えた電流の通電時、そのブリッジを構
成する各スイッチング素子を全てオフとなすことにより
所要の電流抑制を行うが、図４に例示するインバータシ
ステムにおいては、前記の如き電流抑制のために高周波
整流回路４における全てのスイッチング素子をオフとす
れば、この整流回路の出力経路におけるフィルタ回路リ
アクトル等の蓄積エネルギが前記スナバへ流入すること
になる。
ては、規定値を越えた電流の通電時、そのブリッジを構
成する各スイッチング素子を全てオフとなすことにより
所要の電流抑制を行うが、図４に例示するインバータシ
ステムにおいては、前記の如き電流抑制のために高周波
整流回路４における全てのスイッチング素子をオフとす
れば、この整流回路の出力経路におけるフィルタ回路リ
アクトル等の蓄積エネルギが前記スナバへ流入すること
になる。
【００１４】従って、前記インバータシステムを対象と
する従来の制御方法によれば、前記スナバを構成するコ
ンデンサやダイオード等の定格容量は、前記蓄積エネル
ギによるスナバ流入電流に適合したものとして決定する
必要があり、前記スナバの各構成素子が大形且つ高価な
ものとならざるを得ない。因みに図６は、スナバ放電用
スイッチング素子の駆動信号の動作波形図であり、前記
トランス３が正極性の励磁を受け、前記端子Ｒ−Ｓより
正極性電圧を出力している場合を対象例として、前記の
問題点を説明するものであり、前記放電用スイッチング
素子として素子Ｓ4 を対象とするものである。
する従来の制御方法によれば、前記スナバを構成するコ
ンデンサやダイオード等の定格容量は、前記蓄積エネル
ギによるスナバ流入電流に適合したものとして決定する
必要があり、前記スナバの各構成素子が大形且つ高価な
ものとならざるを得ない。因みに図６は、スナバ放電用
スイッチング素子の駆動信号の動作波形図であり、前記
トランス３が正極性の励磁を受け、前記端子Ｒ−Ｓより
正極性電圧を出力している場合を対象例として、前記の
問題点を説明するものであり、前記放電用スイッチング
素子として素子Ｓ4 を対象とするものである。
【００１５】図６において、ＳEXは前記トランス３の１
次巻線印加電圧を指令する一次励磁信号であり、前記イ
ンバータ２のＰＷＭ制御において形成され、この信号に
よる前記トランス３の１次印加電圧は所定の巻線比で変
圧され前記の２次電圧ＶEXとなる。また、ＥD は前記電
圧ＶEXの波高値、ｔ1 とｔ2 とはそれぞれダイオードに
関する前記の逆回復時間と消弧余裕時間である。
次巻線印加電圧を指令する一次励磁信号であり、前記イ
ンバータ２のＰＷＭ制御において形成され、この信号に
よる前記トランス３の１次印加電圧は所定の巻線比で変
圧され前記の２次電圧ＶEXとなる。また、ＥD は前記電
圧ＶEXの波高値、ｔ1 とｔ2 とはそれぞれダイオードに
関する前記の逆回復時間と消弧余裕時間である。
【００１６】また、図６（イ）と図６（ロ）とはそれぞ
れ前記インバータシステムにおける通常の電圧出力状態
と低電圧出力状態とに対応する動作波形図である。図６
（イ）においては、スナバ放電期間を規定する素子Ｓ4
のオン動作期間は、前記時間ｔ1 とｔ2 両者の和を考慮
しても前記励磁電圧ＶEXの継続幅の内部に収まり、前記
スナバ放電を確実に行うことが可能となる。
れ前記インバータシステムにおける通常の電圧出力状態
と低電圧出力状態とに対応する動作波形図である。図６
（イ）においては、スナバ放電期間を規定する素子Ｓ4
のオン動作期間は、前記時間ｔ1 とｔ2 両者の和を考慮
しても前記励磁電圧ＶEXの継続幅の内部に収まり、前記
スナバ放電を確実に行うことが可能となる。
【００１７】これに反し、図６（ロ）においては、前記
励磁電圧ＶEXの継続幅が狭くなり、前記時間ｔ1 とｔ2
両者の和を考慮すれば、前記素子Ｓ4 のオン動作期間は
消滅し、前記のスナバ放電は不能となる。また図７は、
図４に示すインバータシステムの電流抑制制御時の通電
経路を示すものであり、図示の点線経路が従来の制御方
法に対応するものである。即ち、従来の方法によれば、
電流抑制制御時には各素子Ｓ1 〜Ｓ6 の全てをオフとす
るために、通電はダイオードを介してのみ可能となり、
図示点線経路の如くスナバのコンデンサＣS とダイオー
ドＤS とを通電せざるを得ない。またこの通電状態では
エネルギ消費が困難であり、従って電流低減時間が長く
なる。なお、図示の場合は、電流抑制制御開始直前の出
力電流極性を正としている。
励磁電圧ＶEXの継続幅が狭くなり、前記時間ｔ1 とｔ2
両者の和を考慮すれば、前記素子Ｓ4 のオン動作期間は
消滅し、前記のスナバ放電は不能となる。また図７は、
図４に示すインバータシステムの電流抑制制御時の通電
経路を示すものであり、図示の点線経路が従来の制御方
法に対応するものである。即ち、従来の方法によれば、
電流抑制制御時には各素子Ｓ1 〜Ｓ6 の全てをオフとす
るために、通電はダイオードを介してのみ可能となり、
図示点線経路の如くスナバのコンデンサＣS とダイオー
ドＤS とを通電せざるを得ない。またこの通電状態では
エネルギ消費が困難であり、従って電流低減時間が長く
なる。なお、図示の場合は、電流抑制制御開始直前の出
力電流極性を正としている。
【００１８】上記に鑑みこの発明は、高周波インバータ
と、高周波トランスと、ＲＣＤ形のスナバを備えた高周
波整流回路等より成る高周波絶縁形インバータシステム
をその制御対象とし、このインバータシステムの低電圧
出力時の電圧波形歪みの低減と、その出力電流抑制制御
に伴う前記スナバの所要容量の増大の回避と電流低減時
間の短縮とを可能とする前記インバータシステムの制御
方法の提供を目的とするものである。
と、高周波トランスと、ＲＣＤ形のスナバを備えた高周
波整流回路等より成る高周波絶縁形インバータシステム
をその制御対象とし、このインバータシステムの低電圧
出力時の電圧波形歪みの低減と、その出力電流抑制制御
に伴う前記スナバの所要容量の増大の回避と電流低減時
間の短縮とを可能とする前記インバータシステムの制御
方法の提供を目的とするものである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
にこの発明の高周波絶縁形インバータシステムの制御方
法においては、 １）請求項１に従い、高周波インバータと、このインバ
ータによって励磁される１次巻線とセンタータップ付き
２次巻線とを有する単相高周波トランスと、それぞれ逆
並列接続されたダイオードを有する６個の半導体スイッ
チング素子より成って第１ないし第３の３つのアーム対
を構成したブリッジ回路であって，前記第１と第２両ア
ーム対の２つの交流端子を前記高周波トランスの２次巻
線の両端にそれぞれ接続し，前記第３のアーム対の交流
端子と前記高周波トランスの２次巻線のセンタータップ
間に交流電圧を出力する如く構成された高周波整流回路
と、この整流回路の出力側に設けたフィルタ回路とから
構成され、且つ前記整流回路の３つのアーム対における
上側アームの正極側母線と下側アームの負極側母線との
間に抵抗，コンデンサ，ダイオード三者より構成したス
ナバを接続して成る高周波絶縁形インバータシステムに
関して、そのゼロ電圧出力近傍の低電圧制御期間におい
ては、前記第１と第２両アーム対におけるスイッチング
素子のオン・オフ制御により、前記スナバの放電期間を
所定値に固定するものとする。
にこの発明の高周波絶縁形インバータシステムの制御方
法においては、 １）請求項１に従い、高周波インバータと、このインバ
ータによって励磁される１次巻線とセンタータップ付き
２次巻線とを有する単相高周波トランスと、それぞれ逆
並列接続されたダイオードを有する６個の半導体スイッ
チング素子より成って第１ないし第３の３つのアーム対
を構成したブリッジ回路であって，前記第１と第２両ア
ーム対の２つの交流端子を前記高周波トランスの２次巻
線の両端にそれぞれ接続し，前記第３のアーム対の交流
端子と前記高周波トランスの２次巻線のセンタータップ
間に交流電圧を出力する如く構成された高周波整流回路
と、この整流回路の出力側に設けたフィルタ回路とから
構成され、且つ前記整流回路の３つのアーム対における
上側アームの正極側母線と下側アームの負極側母線との
間に抵抗，コンデンサ，ダイオード三者より構成したス
ナバを接続して成る高周波絶縁形インバータシステムに
関して、そのゼロ電圧出力近傍の低電圧制御期間におい
ては、前記第１と第２両アーム対におけるスイッチング
素子のオン・オフ制御により、前記スナバの放電期間を
所定値に固定するものとする。
【００２０】２）請求項２に従い、請求項１記載の高周
波絶縁形インバータシステムの制御方法において、前記
スナバ放電期間の固定制御に代え、前記スナバの放電期
間を前記高周波トランスの励磁期間に一致させるものと
する。 ３）請求項３に従い、高周波インバータと、このインバ
ータによって励磁される１次巻線とセンタータップ付き
２次巻線とを有する単相高周波トランスと、それぞれ逆
並列接続されたダイオードを有する６個の半導体スイッ
チング素子より成って第１ないし第３の３つのアーム対
を構成したブリッジ回路であって，前記第１と第２両ア
ーム対の２つの交流端子を前記高周波トランスの２次巻
線の両端にそれぞれ接続し，前記第３のアーム対の交流
端子と前記高周波トランスの２次巻線のセンタータップ
間に交流電圧を出力する如く構成された高周波整流回路
と、この整流回路の出力側に設けたフィルタ回路とから
構成され、且つ前記整流回路の３つのアーム対における
上側アームの正極側母線と下側アームの負極側母線との
間に抵抗，コンデンサ，ダイオード三者より構成したス
ナバを接続して成る高周波絶縁形インバータシステムに
関して、その負荷短絡時の出力電流抑制制御において
は、前記高周波インバータによる前記高周波トランスの
励磁を停止すると共に、前記第１ないし第３の３つのア
ーム対における６個のスイッチング素子のオン・オフ制
御により、前記高周波整流回路の出力側各回路素子にお
ける残留エネルギによる前記高周波トランスの２次側か
らの励磁を、前記スナバを経由させることなく行わすも
のとする。
波絶縁形インバータシステムの制御方法において、前記
スナバ放電期間の固定制御に代え、前記スナバの放電期
間を前記高周波トランスの励磁期間に一致させるものと
する。 ３）請求項３に従い、高周波インバータと、このインバ
ータによって励磁される１次巻線とセンタータップ付き
２次巻線とを有する単相高周波トランスと、それぞれ逆
並列接続されたダイオードを有する６個の半導体スイッ
チング素子より成って第１ないし第３の３つのアーム対
を構成したブリッジ回路であって，前記第１と第２両ア
ーム対の２つの交流端子を前記高周波トランスの２次巻
線の両端にそれぞれ接続し，前記第３のアーム対の交流
端子と前記高周波トランスの２次巻線のセンタータップ
間に交流電圧を出力する如く構成された高周波整流回路
と、この整流回路の出力側に設けたフィルタ回路とから
構成され、且つ前記整流回路の３つのアーム対における
上側アームの正極側母線と下側アームの負極側母線との
間に抵抗，コンデンサ，ダイオード三者より構成したス
ナバを接続して成る高周波絶縁形インバータシステムに
関して、その負荷短絡時の出力電流抑制制御において
は、前記高周波インバータによる前記高周波トランスの
励磁を停止すると共に、前記第１ないし第３の３つのア
ーム対における６個のスイッチング素子のオン・オフ制
御により、前記高周波整流回路の出力側各回路素子にお
ける残留エネルギによる前記高周波トランスの２次側か
らの励磁を、前記スナバを経由させることなく行わすも
のとする。
【００２１】
【作用】高周波インバータと高周波トランスとＲＣＤス
ナバを備えた高周波整流回路等より成る前記の如き高周
波絶縁形インバータシステムに関しては、前述の如く、
前記高周波トランスの励磁を停止することなく、前記シ
ステムの低電圧出力時を含む出力電圧状態の如何にかか
わらず前記スナバの確実な放電を図ることができるなら
ば、前記システムの出力電圧における波形歪みの低減が
可能となる。
ナバを備えた高周波整流回路等より成る前記の如き高周
波絶縁形インバータシステムに関しては、前述の如く、
前記高周波トランスの励磁を停止することなく、前記シ
ステムの低電圧出力時を含む出力電圧状態の如何にかか
わらず前記スナバの確実な放電を図ることができるなら
ば、前記システムの出力電圧における波形歪みの低減が
可能となる。
【００２２】また、前記システムの負荷短絡等に伴う出
力電流抑制制御時に、このシステムの出力経路における
誘導性素子等における残留エネルギを、前記スナバを経
由させることなく、前記の高周波トランスを経由し高周
波インバータの電源側へ回生する如く制御するならば、
前記スナバの容量増大を要することなく前記出力電流の
効率的且つ急速な抑制を図ることができる。
力電流抑制制御時に、このシステムの出力経路における
誘導性素子等における残留エネルギを、前記スナバを経
由させることなく、前記の高周波トランスを経由し高周
波インバータの電源側へ回生する如く制御するならば、
前記スナバの容量増大を要することなく前記出力電流の
効率的且つ急速な抑制を図ることができる。
【００２３】上記に従いこの発明は、 １）請求項１による如く、前記高周波絶縁形インバータ
システムに関して、そのゼロ電圧出力近傍の低電圧制御
期間にあっては、前記高周波整流回路における第１と第
２両アーム対のスイッチング素子のオン・オフ制御によ
り、前記スナバの放電期間をその最低値が確保できる如
く所定値に固定させるものである。
システムに関して、そのゼロ電圧出力近傍の低電圧制御
期間にあっては、前記高周波整流回路における第１と第
２両アーム対のスイッチング素子のオン・オフ制御によ
り、前記スナバの放電期間をその最低値が確保できる如
く所定値に固定させるものである。
【００２４】２）請求項２による如く、請求項１記載の
高周波絶縁形インバータシステムの制御方法において、
前記スナバ放電期間の固定制御に代え、前記スナバの放
電期間を前記高周波トランスの励磁期間に一致させるも
のである。因みに、前記インバータシステムの低電圧出
力状態においてスナバは過放電にはなり難く、従って前
記低電圧出力状態においては、前記過放電の回避を目的
とするダイオードに関する前記余裕時間の設定は必須の
ものとはならない。
高周波絶縁形インバータシステムの制御方法において、
前記スナバ放電期間の固定制御に代え、前記スナバの放
電期間を前記高周波トランスの励磁期間に一致させるも
のである。因みに、前記インバータシステムの低電圧出
力状態においてスナバは過放電にはなり難く、従って前
記低電圧出力状態においては、前記過放電の回避を目的
とするダイオードに関する前記余裕時間の設定は必須の
ものとはならない。
【００２５】３）請求項３による如く、前記高周波絶縁
形インバータシステムに関して、その負荷短絡時の出力
電流抑制制御においては、前記高周波インバータによる
前記高周波トランスの励磁を停止すると共に、前記第１
ないし第３の３つのアーム対における６個のスイッチン
グ素子のオン・オフ制御により、前記高周波整流回路の
出力経路素子における残留エネルギによる前記高周波ト
ランスの２次側励磁を、前記スナバを経由することなく
行わせ、前記の残留エネルギを前記高周波インバータの
直流電源側へ回生させるものである。
形インバータシステムに関して、その負荷短絡時の出力
電流抑制制御においては、前記高周波インバータによる
前記高周波トランスの励磁を停止すると共に、前記第１
ないし第３の３つのアーム対における６個のスイッチン
グ素子のオン・オフ制御により、前記高周波整流回路の
出力経路素子における残留エネルギによる前記高周波ト
ランスの２次側励磁を、前記スナバを経由することなく
行わせ、前記の残留エネルギを前記高周波インバータの
直流電源側へ回生させるものである。
【００２６】
【実施例】以下この発明の実施例を図１，図２，図３の
各論理回路図に従い説明する。先ず、図１は請求項１に
対応するこの発明の第１の実施例を示すものであり、前
記高周波絶縁形インバータシステムの低電圧出力状態に
おいても前記スナバの放電時間の確保を図るものであ
る。
各論理回路図に従い説明する。先ず、図１は請求項１に
対応するこの発明の第１の実施例を示すものであり、前
記高周波絶縁形インバータシステムの低電圧出力状態に
おいても前記スナバの放電時間の確保を図るものであ
る。
【００２７】なお図１は、前記図６の場合と同様、スイ
ッチング素子Ｓ4 のオン時間が前記スナバの放電時間と
なる場合をその対象例として示すものであり、スイッチ
ング素子Ｓ3 に関しても同様である。図１において、Ｏ
Ｒは論理和素子である。また、Ｓ4Dは図６に示す場合の
如くダイオードに関する前記の余裕時間を考慮して形成
された前記素子Ｓ4 に対するオン動作指令信号であり、
前記スナバの放電期間を規定する放電点弧信号となる。
また、ＳMIN は前記スナバの放電期間の最小値を規定す
る最低確保期間信号、Ｓ4DO は放電スイッチとしての前
記素子Ｓ4 に対する修正された最終のオン動作指令信号
である。
ッチング素子Ｓ4 のオン時間が前記スナバの放電時間と
なる場合をその対象例として示すものであり、スイッチ
ング素子Ｓ3 に関しても同様である。図１において、Ｏ
Ｒは論理和素子である。また、Ｓ4Dは図６に示す場合の
如くダイオードに関する前記の余裕時間を考慮して形成
された前記素子Ｓ4 に対するオン動作指令信号であり、
前記スナバの放電期間を規定する放電点弧信号となる。
また、ＳMIN は前記スナバの放電期間の最小値を規定す
る最低確保期間信号、Ｓ4DO は放電スイッチとしての前
記素子Ｓ4 に対する修正された最終のオン動作指令信号
である。
【００２８】即ち、信号Ｓ4DO は信号Ｓ4Dと信号ＳMIN
とのＯＲ出力であり、信号継続時間において、信号Ｓ4D
或いはＳMIN の何れか長い方の信号として形成される。
なお、信号Ｓ4Dの継続時間は、前記インバータシステム
の電圧出力状態がその定格状態から低電圧状態へと変化
するに従い、信号ＳMIN のそれよりも長い状態からゼロ
へと短くなる。従って、信号Ｓ4DO は信号ＳMIN の継続
時間を以てその最短値となすことになる。
とのＯＲ出力であり、信号継続時間において、信号Ｓ4D
或いはＳMIN の何れか長い方の信号として形成される。
なお、信号Ｓ4Dの継続時間は、前記インバータシステム
の電圧出力状態がその定格状態から低電圧状態へと変化
するに従い、信号ＳMIN のそれよりも長い状態からゼロ
へと短くなる。従って、信号Ｓ4DO は信号ＳMIN の継続
時間を以てその最短値となすことになる。
【００２９】即ち、前記素子Ｓ4 のオン動作による前記
スナバの放電は、信号ＳMIN により指定される期間を固
定の最短値として確保することになる。次に、図２は請
求項２に対応するこの発明の第２の実施例を示すもので
あり、前記高周波絶縁形インバータシステムの低電圧出
力状態においても、請求項１の場合と同様、前記スナバ
の放電時間の確保を図るものである。
スナバの放電は、信号ＳMIN により指定される期間を固
定の最短値として確保することになる。次に、図２は請
求項２に対応するこの発明の第２の実施例を示すもので
あり、前記高周波絶縁形インバータシステムの低電圧出
力状態においても、請求項１の場合と同様、前記スナバ
の放電時間の確保を図るものである。
【００３０】なお図２は、前記図１の場合と同様、スイ
ッチング素子Ｓ4 のオン時間が前記スナバの放電時間と
なる場合をその対象例として示すものであり、スイッチ
ング素子Ｓ3 に関しても同様である。また、図１の場合
と同一機能の構成要素或いは信号に対しては同一の表示
符号を付している。図２に示す如く、前記素子Ｓ4 に対
する修正されたオン動作指令信号Ｓ4DO は、前記の如き
放電点弧信号Ｓ4Dが最低確保期間信号ＳMIN より長い場
合にはこの信号Ｓ4Dを以て前記信号Ｓ4DO となす如く、
また、前記の信号Ｓ4Dが信号ＳMINより短い場合には前
記励磁信号ＳEXを以て前記信号Ｓ4DO となす如く決定す
るものである。
ッチング素子Ｓ4 のオン時間が前記スナバの放電時間と
なる場合をその対象例として示すものであり、スイッチ
ング素子Ｓ3 に関しても同様である。また、図１の場合
と同一機能の構成要素或いは信号に対しては同一の表示
符号を付している。図２に示す如く、前記素子Ｓ4 に対
する修正されたオン動作指令信号Ｓ4DO は、前記の如き
放電点弧信号Ｓ4Dが最低確保期間信号ＳMIN より長い場
合にはこの信号Ｓ4Dを以て前記信号Ｓ4DO となす如く、
また、前記の信号Ｓ4Dが信号ＳMINより短い場合には前
記励磁信号ＳEXを以て前記信号Ｓ4DO となす如く決定す
るものである。
【００３１】即ち、前記信号Ｓ4DO は、前記の信号ＳEX
と信号ＳMIN との論理積素子ＡＮＤによる重複部信号
と、前記の信号Ｓ4Dと論理反転素子ＩＮＶによる信号Ｓ
MIN の反転信号との論理積素子ＡＮＤによる重複部信号
との、何れか長い方の信号とし形成されるものである。
また、図３は請求項３に対応するこの発明の第３の実施
例を示すものであり、前記インバータシステムの出力電
流抑制制御時に、図４に示す高周波整流回路４の出力経
路の各回路素子における残留エネルギを、スナバ４１を
経由させることなく、高周波インバータ２の電源側コン
デンサＣD へ回生させるものである。
と信号ＳMIN との論理積素子ＡＮＤによる重複部信号
と、前記の信号Ｓ4Dと論理反転素子ＩＮＶによる信号Ｓ
MIN の反転信号との論理積素子ＡＮＤによる重複部信号
との、何れか長い方の信号とし形成されるものである。
また、図３は請求項３に対応するこの発明の第３の実施
例を示すものであり、前記インバータシステムの出力電
流抑制制御時に、図４に示す高周波整流回路４の出力経
路の各回路素子における残留エネルギを、スナバ４１を
経由させることなく、高周波インバータ２の電源側コン
デンサＣD へ回生させるものである。
【００３２】なお図３においては、図１或いは図２の場
合と同一機能の構成要素或いは信号に対して同一の表示
符号を付している。図３は、前記出力電流抑制制御時
に、高周波整流回路４の各スイッチング素子Ｓ1 〜Ｓ6
に対する駆動指令を行う論理回路図であり、図示の各信
号Ｓ1D〜Ｓ6Dはそれぞれ前記各素子Ｓ1 〜Ｓ6 に対する
通常運転時のオン／オフ指令信号であり、また各信号Ｓ
1DO 〜Ｓ6DO はそれぞれ前記各信号Ｓ1D〜Ｓ6Dに条件付
加をなして得られた前記各素子に対する修正されたオン
／オフ指令信号である。
合と同一機能の構成要素或いは信号に対して同一の表示
符号を付している。図３は、前記出力電流抑制制御時
に、高周波整流回路４の各スイッチング素子Ｓ1 〜Ｓ6
に対する駆動指令を行う論理回路図であり、図示の各信
号Ｓ1D〜Ｓ6Dはそれぞれ前記各素子Ｓ1 〜Ｓ6 に対する
通常運転時のオン／オフ指令信号であり、また各信号Ｓ
1DO 〜Ｓ6DO はそれぞれ前記各信号Ｓ1D〜Ｓ6Dに条件付
加をなして得られた前記各素子に対する修正されたオン
／オフ指令信号である。
【００３３】また、信号ＳLCは、前記の通常運転時には
その出力レベルをＨとし、この出力レベルをＬに変更し
た状態を以て前記の出力電流抑制制御の指令状態とする
ものであり、ＳD50 はその指令デューティ比を５０％と
なした場合のデューティ指令信号ＳD を示す。また、図
示の如くクロス接続された各２個の論理素子ＩＮＶとＡ
ＮＤとから成るデューティ指令回路は、前記信号ＳLCに
より起動され、前記信号ＳD50 に従う互いに共役な２組
のデューティ指令信号を前記の各ＡＮＤ素子より出力す
る。
その出力レベルをＨとし、この出力レベルをＬに変更し
た状態を以て前記の出力電流抑制制御の指令状態とする
ものであり、ＳD50 はその指令デューティ比を５０％と
なした場合のデューティ指令信号ＳD を示す。また、図
示の如くクロス接続された各２個の論理素子ＩＮＶとＡ
ＮＤとから成るデューティ指令回路は、前記信号ＳLCに
より起動され、前記信号ＳD50 に従う互いに共役な２組
のデューティ指令信号を前記の各ＡＮＤ素子より出力す
る。
【００３４】今、前記インバータシステムが通常運転状
態にあれば、前記の信号ＳLCの出力レベルはＨであり、
従って前記デューティ指令回路は作動せず、一方前記の
信号Ｓ1D〜Ｓ6DとＳLCとの各ＡＮＤ状態が成立し、信号
Ｓ1D〜Ｓ4Dは各論理素子ＯＲを経由し，また信号Ｓ5D，
Ｓ6Dは直接的に、それぞれ出力される。従って、信号Ｓ
1DO 〜Ｓ6DO はそれぞれ前記各信号Ｓ1D〜Ｓ6Dと同一の
ものとなる。
態にあれば、前記の信号ＳLCの出力レベルはＨであり、
従って前記デューティ指令回路は作動せず、一方前記の
信号Ｓ1D〜Ｓ6DとＳLCとの各ＡＮＤ状態が成立し、信号
Ｓ1D〜Ｓ4Dは各論理素子ＯＲを経由し，また信号Ｓ5D，
Ｓ6Dは直接的に、それぞれ出力される。従って、信号Ｓ
1DO 〜Ｓ6DO はそれぞれ前記各信号Ｓ1D〜Ｓ6Dと同一の
ものとなる。
【００３５】また、前記インバータシステムが出力電流
抑制制御状態になれば、前記の信号ＳLCの出力レベルは
Ｌであり、従って前記の信号Ｓ1D〜Ｓ6DとＳLCとの各Ａ
ＮＤ状態は解消し、信号Ｓ5DO とＳ6DO とはオフ指令状
態となる。一方、前記のデューティ指令回路は作動状態
となって互いに共役である２組のデューティ指令信号を
出力し、これら各指令信号に連動して前記の信号Ｓ1DO
とＳ4DO 、Ｓ2DO とＳ3DO とはそれぞれ対をなして同一
指令状態となる。
抑制制御状態になれば、前記の信号ＳLCの出力レベルは
Ｌであり、従って前記の信号Ｓ1D〜Ｓ6DとＳLCとの各Ａ
ＮＤ状態は解消し、信号Ｓ5DO とＳ6DO とはオフ指令状
態となる。一方、前記のデューティ指令回路は作動状態
となって互いに共役である２組のデューティ指令信号を
出力し、これら各指令信号に連動して前記の信号Ｓ1DO
とＳ4DO 、Ｓ2DO とＳ3DO とはそれぞれ対をなして同一
指令状態となる。
【００３６】即ち、前記の出力電流抑制制御状態におい
ては、図４に示すスイッチング素子Ｓ1 〜Ｓ6 に関し、
Ｓ5 とＳ6 の両素子は連続的にオフ状態となり、また、
素子Ｓ1 とＳ4 ，Ｓ2 とＳ3 とはそれぞれ同一動作をな
し、且つ前記デューティ指令信号に従い互いに共役なオ
ン／オフ動作を行うものとなる。なお、前記の出力電流
抑制制御時には、図４において、高周波インバータ２に
よる高周波トランス３の励磁は停止される。
ては、図４に示すスイッチング素子Ｓ1 〜Ｓ6 に関し、
Ｓ5 とＳ6 の両素子は連続的にオフ状態となり、また、
素子Ｓ1 とＳ4 ，Ｓ2 とＳ3 とはそれぞれ同一動作をな
し、且つ前記デューティ指令信号に従い互いに共役なオ
ン／オフ動作を行うものとなる。なお、前記の出力電流
抑制制御時には、図４において、高周波インバータ２に
よる高周波トランス３の励磁は停止される。
【００３７】上記の如き出力電流抑制制御状態における
通電経路を、図７において太い実線で示す。なお図示の
状態は、前記素子Ｓ1 とＳ4 とがオン状態にあり、素子
Ｓ2とＳ3 とがオフ状態にある場合を示す。この場合、
主回路電流は素子Ｓ4 を通過するためスナバ４１を通過
しない。また、前記主回路電流は高周波トランス３の端
子ｏ−ｖ間を通過し、このトランスをその２次側から励
磁することになる。
通電経路を、図７において太い実線で示す。なお図示の
状態は、前記素子Ｓ1 とＳ4 とがオン状態にあり、素子
Ｓ2とＳ3 とがオフ状態にある場合を示す。この場合、
主回路電流は素子Ｓ4 を通過するためスナバ４１を通過
しない。また、前記主回路電流は高周波トランス３の端
子ｏ−ｖ間を通過し、このトランスをその２次側から励
磁することになる。
【００３８】更に、前記各素子の動作状態が反転し、前
記の素子Ｓ2 とＳ3 とがオン状態、素子Ｓ1 とＳ4 とが
オフ状態となれば、前記主回路電流は前記トランス３の
端子ｏ−ｕ間と素子Ｓ2 を通過するが、スナバ４１は通
過しない。即ち前記トランス３は、その２次側励磁がｏ
→ｖ，ｏ→ｕの如く交互に反転することにより、その２
次側から１次側への電力転送が可能なものとなる。
記の素子Ｓ2 とＳ3 とがオン状態、素子Ｓ1 とＳ4 とが
オフ状態となれば、前記主回路電流は前記トランス３の
端子ｏ−ｕ間と素子Ｓ2 を通過するが、スナバ４１は通
過しない。即ち前記トランス３は、その２次側励磁がｏ
→ｖ，ｏ→ｕの如く交互に反転することにより、その２
次側から１次側への電力転送が可能なものとなる。
【００３９】従って、前記主回路電流を通電させるエネ
ルギ、即ち図４における高周波整流回路４の出力経路各
素子における残留エネルギは、スナバ４１を通過するこ
となく、高周波トランス３を経由して高周波インバータ
２の電源側コンデンサＣD へ回生されることになる。
ルギ、即ち図４における高周波整流回路４の出力経路各
素子における残留エネルギは、スナバ４１を通過するこ
となく、高周波トランス３を経由して高周波インバータ
２の電源側コンデンサＣD へ回生されることになる。
【００４０】
【発明の効果】この発明によれば、高周波インバータ
と、センタータップ付き２次巻線を有し前記インバータ
によりその１次巻線が励磁される単相高周波トランス
と、それぞれ逆並列接続されたダイオードを有する６個
の半導体スイッチング素子より成り，第１ないし第３の
３つのアーム対を有してブリッジ構成され，前記第１と
第２両アーム対の２つの交流端子を前記高周波トランス
の２次巻線の両端にそれぞれ接続し、前記第３のアーム
対の交流端子と前記高周波トランスの２次巻線のセンタ
ータップ間に交流電圧を出力する如く構成された高周波
整流回路と、この整流回路の出力側に設けたフィルタ回
路とから構成され、且つ、前記整流回路の３つのアーム
対における上側アームの正極側母線と下側アームの負極
側母線間に抵抗，コンデンサ，ダイオード三者より構成
したスナバを接続して成る高周波絶縁形インバータシス
テムに関し、そのゼロ電圧出力近傍の低電圧制御期間に
あっては、前記第１と第２両アーム対におけるスイッチ
ング素子のオン・オフ制御により、請求項１による如
く、前記スナバの放電期間を所定の最低確保期間に固定
することにより、或いは、請求項２による如く、前記ス
ナバの放電期間を前記高周波トランスの励磁期間と一致
させることにより、その低電圧出力時を含む出力電圧状
態の如何にかかわらず前記スナバの所要の放電期間の確
保が可能となり、従って、放電不能或いは不足による前
記スナバの過充電を回避するための前記高周波インバー
タによる高周波トランスの励磁停止の必要は無く、この
励磁停止に伴う前記インバータシステムの出力電圧にお
ける波形歪みの解消或いは低減を図ることが可能とな
り、更に、前記インバータシステムに関し、その負荷短
絡等に伴う出力電流抑制時にあっては、請求項３による
如く、前記高周波インバータによる前記高周波トランス
の励磁を停止すると共に、前記高周波整流回路における
第１ないし第３の３つのアーム対における６個のスイッ
チング素子のオン・オフ制御により、前記インバータシ
ステムの出力経路における誘導性要素等における残留エ
ネギを、前記スナバを経由させることなく、前記高周波
トランスを経由し前記高周波インバータの電源側コンデ
ンサへ回生させることが可能となり、前記スナバの容量
増大を必要とすることなく、前記出力電流の効率的且つ
急速な抑制を図ることができる。
と、センタータップ付き２次巻線を有し前記インバータ
によりその１次巻線が励磁される単相高周波トランス
と、それぞれ逆並列接続されたダイオードを有する６個
の半導体スイッチング素子より成り，第１ないし第３の
３つのアーム対を有してブリッジ構成され，前記第１と
第２両アーム対の２つの交流端子を前記高周波トランス
の２次巻線の両端にそれぞれ接続し、前記第３のアーム
対の交流端子と前記高周波トランスの２次巻線のセンタ
ータップ間に交流電圧を出力する如く構成された高周波
整流回路と、この整流回路の出力側に設けたフィルタ回
路とから構成され、且つ、前記整流回路の３つのアーム
対における上側アームの正極側母線と下側アームの負極
側母線間に抵抗，コンデンサ，ダイオード三者より構成
したスナバを接続して成る高周波絶縁形インバータシス
テムに関し、そのゼロ電圧出力近傍の低電圧制御期間に
あっては、前記第１と第２両アーム対におけるスイッチ
ング素子のオン・オフ制御により、請求項１による如
く、前記スナバの放電期間を所定の最低確保期間に固定
することにより、或いは、請求項２による如く、前記ス
ナバの放電期間を前記高周波トランスの励磁期間と一致
させることにより、その低電圧出力時を含む出力電圧状
態の如何にかかわらず前記スナバの所要の放電期間の確
保が可能となり、従って、放電不能或いは不足による前
記スナバの過充電を回避するための前記高周波インバー
タによる高周波トランスの励磁停止の必要は無く、この
励磁停止に伴う前記インバータシステムの出力電圧にお
ける波形歪みの解消或いは低減を図ることが可能とな
り、更に、前記インバータシステムに関し、その負荷短
絡等に伴う出力電流抑制時にあっては、請求項３による
如く、前記高周波インバータによる前記高周波トランス
の励磁を停止すると共に、前記高周波整流回路における
第１ないし第３の３つのアーム対における６個のスイッ
チング素子のオン・オフ制御により、前記インバータシ
ステムの出力経路における誘導性要素等における残留エ
ネギを、前記スナバを経由させることなく、前記高周波
トランスを経由し前記高周波インバータの電源側コンデ
ンサへ回生させることが可能となり、前記スナバの容量
増大を必要とすることなく、前記出力電流の効率的且つ
急速な抑制を図ることができる。
【図１】この発明の第１の実施例を示す論理回路図
【図２】この発明の第２の実施例を示す論理回路図
【図３】この発明の第３の実施例を示す論理回路図
【図４】高周波絶縁形インバータシステムの主回路図
【図５】図４に対応する主回路スイッチング素子駆動用
信号の動作波形図
信号の動作波形図
【図６】スナバ放電用スイッチング素子駆動用信号の動
作波形図
作波形図
【図７】図４に対応する主回路における出力電流抑制制
御時の通電経路図
御時の通電経路図
１ 直流電源 ２ 高周波インバータ ３ 高周波トランス（ＨＦＴ） ４ 高周波清流回路 ５ 負荷 ４１ スナバ Ｃ コンデンサ（ＣD ，ＣF ） Ｄ ダイオード（Ｄ1 〜Ｄ6 ） ＬF フィルタリアクトル（ＬF1，ＬF2） Ｓ スイッチングトランジスタ（Ｓ1 〜Ｓ6 ） ＡＮＤ 論理積素子 ＯＲ 論理和素子 ＩＮＶ 論理反転素子
Claims (3)
- 【請求項１】高周波インバータと、このインバータによ
って励磁される１次巻線とセンタータップ付き２次巻線
とを有する単相高周波トランスと、それぞれ逆並列接続
されたダイオードを有する６個の半導体スイッチング素
子より成って第１ないし第３の３つのアーム対を構成し
たブリッジ回路であって，前記第１と第２両アーム対の
２つの交流端子を前記高周波トランスの２次巻線の両端
にそれぞれ接続し，前記第３のアーム対の交流端子と前
記高周波トランスの２次巻線のセンタータップ間に交流
電圧を出力する如く構成された高周波整流回路と、この
整流回路の出力側に設けたフィルタ回路とから構成さ
れ、且つ前記整流回路の３つのアーム対における上側ア
ームの正極側母線と下側アームの負極側母線との間に抵
抗，コンデンサ，ダイオード三者より構成したスナバを
接続して成る高周波絶縁形インバータシステムに関し、
そのゼロ電圧出力近傍の低電圧制御期間においては、前
記第１と第２両アーム対におけるスイッチング素子のオ
ン・オフ制御により、前記スナバの放電期間を所定値に
固定することを特徴とする高周波絶縁形インバータシス
テムの制御方法。 - 【請求項２】請求項１記載の高周波絶縁形インバータシ
ステムの制御方法において、前記スナバ放電期間の固定
制御に代え、前記スナバの放電期間を前記高周波トラン
スの励磁期間に一致させることを特徴とする高周波絶縁
形インバータシステムの制御方法。 - 【請求項３】高周波インバータと、このインバータによ
って励磁される１次巻線とセンタータップ付き２次巻線
とを有する単相高周波トランスと、それぞれ逆並列接続
されたダイオードを有する６個の半導体スイッチング素
子より成って第１ないし第３の３つのアーム対を構成し
たブリッジ回路であって、前記第１と第２両アーム対の
２つの交流端子を前記高周波トランスの２次巻線の両端
にそれぞれ接続し、前記第３のアーム対の交流端子と前
記高周波トランスの２次巻線のセンタータップ間に交流
電圧を出力する如く構成された高周波整流回路と、この
整流回路の出力側に設けたフィルタ回路とから構成さ
れ、且つ前記整流回路の３つのアーム対における上側ア
ームの正極側母線と下側アームの負極側母線との間に抵
抗，コンデンサ，ダイオード三者より構成したスナバを
接続して成る高周波絶縁形インバータシステムに関し、
その負荷短絡時の出力電流抑制制御においては、前記高
周波インバータによる前記高周波トランスの励磁を停止
すると共に、前記第１ないし第３の３つのアーム対にお
ける６個のスイッチング素子のオン・オフ制御により、
前記高周波整流回路の出力側各回路素子における残留エ
ネルギによる前記高周波トランスの２次側からの励磁
を、前記スナバを経由させることなく行わすことを特徴
とする高周波絶縁形インバータシステムの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136764A JPH089651A (ja) | 1994-06-20 | 1994-06-20 | 高周波絶縁形インバータシステムの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136764A JPH089651A (ja) | 1994-06-20 | 1994-06-20 | 高周波絶縁形インバータシステムの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH089651A true JPH089651A (ja) | 1996-01-12 |
Family
ID=15182968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6136764A Pending JPH089651A (ja) | 1994-06-20 | 1994-06-20 | 高周波絶縁形インバータシステムの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH089651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105991052A (zh) * | 2015-03-16 | 2016-10-05 | 德尔福技术有限公司 | 具有减小的反向恢复时间的整流器电路 |
-
1994
- 1994-06-20 JP JP6136764A patent/JPH089651A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105991052A (zh) * | 2015-03-16 | 2016-10-05 | 德尔福技术有限公司 | 具有减小的反向恢复时间的整流器电路 |
| CN105991052B (zh) * | 2015-03-16 | 2020-03-06 | 德尔福技术有限公司 | 具有减小的反向恢复时间的整流器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9166415B2 (en) | AC link bidirectional DC-DC converter, hybrid power supply system using the same and hybrid vehicle | |
| US7561449B2 (en) | DC-AC converter and method for protecting DC-AC converter from overcurrent | |
| JP5396251B2 (ja) | 直流―直流双方向コンバータ回路 | |
| CN102055365B (zh) | 转换器设备和装备有这样的设备的不间断电源 | |
| JP2008048483A (ja) | 直流交流変換装置 | |
| JP4250329B2 (ja) | 電源装置 | |
| JP5611300B2 (ja) | 電力変換装置およびその制御方法 | |
| JP2001224172A (ja) | 電力変換装置 | |
| JPH0917294A (ja) | 両方向直流遮断器 | |
| JPWO2000074199A1 (ja) | 送電装置及び送電方法 | |
| US8363432B2 (en) | DC-DC converter circuit | |
| JPH089651A (ja) | 高周波絶縁形インバータシステムの制御方法 | |
| JP3501132B2 (ja) | マグネトロン駆動用電源 | |
| JPH08168101A (ja) | 電力変換装置 | |
| JPH03180276A (ja) | 交流アーク溶接機 | |
| CN101983474B (zh) | Dc-dc变流电路 | |
| JP2699528B2 (ja) | 交流アーク溶接用電源装置 | |
| JP5440972B2 (ja) | 電力変換装置 | |
| JP2008048484A (ja) | 直流交流変換装置の駆動方法 | |
| JPH09252576A (ja) | 直流−直流変換装置のスナバ回路 | |
| JPH1198610A (ja) | 交流電気車制御装置 | |
| JP2556076B2 (ja) | 直流アーク溶接電源装置 | |
| JPH0648904B2 (ja) | 並列形共振コンバータ | |
| JPH07107742A (ja) | 直列共振コンバ−タ | |
| JP3400592B2 (ja) | 電源装置 |