JPH0897140A - 化合物半導体基板及びその製造方法 - Google Patents
化合物半導体基板及びその製造方法Info
- Publication number
- JPH0897140A JPH0897140A JP22783694A JP22783694A JPH0897140A JP H0897140 A JPH0897140 A JP H0897140A JP 22783694 A JP22783694 A JP 22783694A JP 22783694 A JP22783694 A JP 22783694A JP H0897140 A JPH0897140 A JP H0897140A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- group
- layer
- semiconductor substrate
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【構成】 ＧａＡｓ層１２、１４と同一の構成元素から
成り、Ｇａ原子に比べてＡｓ原子を０．２％以上１．５
％以下の範囲で過剰に含むＧａＡｓ層１３を１層含んで
いる化合物半導体基板１０。 【効果】 ＧａＡｓ層１３中にＡｓ原子の一部を析出さ
せることができ、この析出したＡｓ粒子により、Ｓｉ基
板１１とＧａＡｓ層１２との界面に生じた転位をピンニ
ングさせることができるため、転位の伝播をブロックす
ることができ、ＧａＡｓ層１４表面近傍における転位密
度を低減することができる。またＧａＡｓ層１３には構
成元素以外の原子を含んでいないため、ＧａＡｓ層１４
のバンド構造に及ぼす影響も少なく、キャリア濃度の変
化も少ない、電気的特性に優れた高品質の化合物半導体
基板１０を得ることができる。
成り、Ｇａ原子に比べてＡｓ原子を０．２％以上１．５
％以下の範囲で過剰に含むＧａＡｓ層１３を１層含んで
いる化合物半導体基板１０。 【効果】 ＧａＡｓ層１３中にＡｓ原子の一部を析出さ
せることができ、この析出したＡｓ粒子により、Ｓｉ基
板１１とＧａＡｓ層１２との界面に生じた転位をピンニ
ングさせることができるため、転位の伝播をブロックす
ることができ、ＧａＡｓ層１４表面近傍における転位密
度を低減することができる。またＧａＡｓ層１３には構
成元素以外の原子を含んでいないため、ＧａＡｓ層１４
のバンド構造に及ぼす影響も少なく、キャリア濃度の変
化も少ない、電気的特性に優れた高品質の化合物半導体
基板１０を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体基板及びそ
の製造方法に関し、より詳細には、例えば光または高速
電子デバイス等に使用される化合物半導体基板及びその
製造方法に関する。
の製造方法に関し、より詳細には、例えば光または高速
電子デバイス等に使用される化合物半導体基板及びその
製造方法に関する。
【０００２】
【従来の技術】近年、基板上にこれとは異種の化合物半
導体をエピタキシャル成長させ、前記基板及び化合物半
導体におけるそれぞれの長所を活用可能な化合物半導体
基板が研究されている。例えばシリコン（以下、Ｓｉと
記す）基板上にＧａＡｓをエピタキシャル成長させるこ
とにより、Ｓｉが保有する機械的強度と、ＧａＡｓが保
有する高速応答性とを兼ね備えた化合物半導体基板が作
製されており、このような方法によって得られた化合物
半導体基板は電子デバイス、光デバイス等に応用されて
いる。しかしＳｉとＧａＡｓとにおける格子定数及び熱
膨張係数には大きな差があり、この格子定数差に起因し
てＳｉ基板とＧａＡｓ層との界面に転位が形成され易
く、また前記熱膨張係数差に基づいて発生した応力によ
り前記転位が前記ＧａＡｓ層の表面に向かって伝播し易
い。この結果、前記ＧａＡｓ層表面には前記転位が多く
存在し、前記ＧａＡｓ層における表面近傍の結晶性が低
下し、デバイス等としての機能を良好に発揮させること
が難しいという問題があった。
導体をエピタキシャル成長させ、前記基板及び化合物半
導体におけるそれぞれの長所を活用可能な化合物半導体
基板が研究されている。例えばシリコン（以下、Ｓｉと
記す）基板上にＧａＡｓをエピタキシャル成長させるこ
とにより、Ｓｉが保有する機械的強度と、ＧａＡｓが保
有する高速応答性とを兼ね備えた化合物半導体基板が作
製されており、このような方法によって得られた化合物
半導体基板は電子デバイス、光デバイス等に応用されて
いる。しかしＳｉとＧａＡｓとにおける格子定数及び熱
膨張係数には大きな差があり、この格子定数差に起因し
てＳｉ基板とＧａＡｓ層との界面に転位が形成され易
く、また前記熱膨張係数差に基づいて発生した応力によ
り前記転位が前記ＧａＡｓ層の表面に向かって伝播し易
い。この結果、前記ＧａＡｓ層表面には前記転位が多く
存在し、前記ＧａＡｓ層における表面近傍の結晶性が低
下し、デバイス等としての機能を良好に発揮させること
が難しいという問題があった。
【０００３】ＧａＡｓ層表面近傍における転位密度を低
減する方法として、前記ＧａＡｓ層中に転位の伝播を抑
制するための転位低減層を挿入することが試みられてい
る。この転位低減層にはＧａＡｓ層とは異なる組成を有
する歪超格子層や、不純物が添加された層等が検討され
ている（応用物理：６１巻２号、pp126-133、 1992 ）。
減する方法として、前記ＧａＡｓ層中に転位の伝播を抑
制するための転位低減層を挿入することが試みられてい
る。この転位低減層にはＧａＡｓ層とは異なる組成を有
する歪超格子層や、不純物が添加された層等が検討され
ている（応用物理：６１巻２号、pp126-133、 1992 ）。
【０００４】前記歪超格子層には、例えばＩｎＧａＡｓ
層やＧａＡｓＰ層等のようなＧａＡｓ層とは格子定数が
異なる化合物が用いられており、この歪み超格子層が挿
入されると、これから生じた歪で前記転位の伝播方向が
曲げられ、該転位の伝播が抑えられることにより、前記
ＧａＡｓ層表面近傍における転位密度の低減が図られ
る。またＧａＡｓ層中に例えばＺｎ、Ｉｎ、Ｓｉ原子等
の不純物が添加されると、結晶が硬くなる効果と前記転
位がピンニングされる効果とにより、前記ＧａＡｓ層表
面近傍への転位の伝播が抑制され、転位密度の低減が図
られる。
層やＧａＡｓＰ層等のようなＧａＡｓ層とは格子定数が
異なる化合物が用いられており、この歪み超格子層が挿
入されると、これから生じた歪で前記転位の伝播方向が
曲げられ、該転位の伝播が抑えられることにより、前記
ＧａＡｓ層表面近傍における転位密度の低減が図られ
る。またＧａＡｓ層中に例えばＺｎ、Ｉｎ、Ｓｉ原子等
の不純物が添加されると、結晶が硬くなる効果と前記転
位がピンニングされる効果とにより、前記ＧａＡｓ層表
面近傍への転位の伝播が抑制され、転位密度の低減が図
られる。
【０００５】
【発明が解決しようとする課題】しかしながら上記した
歪超格子層が挿入された化合物半導体基板においては、
前記歪超格子層によりＧａＡｓ層のバンド構造が変化し
易く、このバンド構造の変化がＧａＡｓ層表面近傍の電
気的特性に悪影響を及ぼし易いという課題があった。
歪超格子層が挿入された化合物半導体基板においては、
前記歪超格子層によりＧａＡｓ層のバンド構造が変化し
易く、このバンド構造の変化がＧａＡｓ層表面近傍の電
気的特性に悪影響を及ぼし易いという課題があった。
【０００６】また前記不純物が添加された化合物半導体
基板においては、前記不純物が前記転位低減層からＧａ
Ａｓ層表面近傍に拡散してしまうと、Ｚｎ、Ｉｎまたは
Ｓｉ原子等の不純物がドーパントとして作用し、ＧａＡ
ｓ層表面近傍におけるキャリア濃度に変化が生じて電気
的特性に悪影響を及ぼし易いという課題があった。
基板においては、前記不純物が前記転位低減層からＧａ
Ａｓ層表面近傍に拡散してしまうと、Ｚｎ、Ｉｎまたは
Ｓｉ原子等の不純物がドーパントとして作用し、ＧａＡ
ｓ層表面近傍におけるキャリア濃度に変化が生じて電気
的特性に悪影響を及ぼし易いという課題があった。
【０００７】本発明はこのような課題に鑑みなされたも
のであり、Ｓｉ基板上に III−Ｖ族化合物半導体層がエ
ピタキシャル成長させられた化合物半導体基板表面近傍
における転位密度が少なく、バンド構造やキャリア濃度
の変化も少ない、電気的特性に優れた高品質の化合物半
導体基板及びその製造方法を提供することを目的として
いる。
のであり、Ｓｉ基板上に III−Ｖ族化合物半導体層がエ
ピタキシャル成長させられた化合物半導体基板表面近傍
における転位密度が少なく、バンド構造やキャリア濃度
の変化も少ない、電気的特性に優れた高品質の化合物半
導体基板及びその製造方法を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る化合物半導体基板は、シリコン基板上に
III−Ｖ族化合物半導体層がエピタキシャル成長させら
れた化合物半導体基板において、前記 III−Ｖ族化合物
半導体層と同一の構成元素から成り、 III族原子に比べ
てＶ族原子を０．２％以上１．５％以下の範囲で過剰に
含む III−Ｖ族化合物半導体層を少なくとも１層以上含
んでいることを特徴としている（１）。
に本発明に係る化合物半導体基板は、シリコン基板上に
III−Ｖ族化合物半導体層がエピタキシャル成長させら
れた化合物半導体基板において、前記 III−Ｖ族化合物
半導体層と同一の構成元素から成り、 III族原子に比べ
てＶ族原子を０．２％以上１．５％以下の範囲で過剰に
含む III−Ｖ族化合物半導体層を少なくとも１層以上含
んでいることを特徴としている（１）。
【０００９】また本発明に係る化合物半導体基板の製造
方法は、シリコン基板上に III−Ｖ族化合物半導体層を
エピタキシャル成長させる化合物半導体基板の製造方法
において、 III族原子に比べてＶ族原子を０．２％以上
１．５％以下の範囲で過剰に取り込ませ、Ｖ族原子を過
剰に含む III−Ｖ族化合物半導体層を成長させる工程を
含むことを特徴としている（２）。
方法は、シリコン基板上に III−Ｖ族化合物半導体層を
エピタキシャル成長させる化合物半導体基板の製造方法
において、 III族原子に比べてＶ族原子を０．２％以上
１．５％以下の範囲で過剰に取り込ませ、Ｖ族原子を過
剰に含む III−Ｖ族化合物半導体層を成長させる工程を
含むことを特徴としている（２）。
【００１０】また本発明に係る化合物半導体基板の製造
方法は、上記（２）記載の化合物半導体基板の製造方法
により、 III族原子に比べてＶ族原子を過剰に含む III
−Ｖ族化合物半導体層をエピタキシャル成長させた後、
その後に成長させる III−Ｖ族化合物半導体層の成長温
度よりも高い温度での熱処理工程を施すことを特徴とし
ている（３）。
方法は、上記（２）記載の化合物半導体基板の製造方法
により、 III族原子に比べてＶ族原子を過剰に含む III
−Ｖ族化合物半導体層をエピタキシャル成長させた後、
その後に成長させる III−Ｖ族化合物半導体層の成長温
度よりも高い温度での熱処理工程を施すことを特徴とし
ている（３）。
【００１１】
【作用】例えばＧａＡｓ（ III−Ｖ族化合物）層の場
合、分子線エピタキシ法を用いて比較的低温（２００〜
３００℃）の所定温度で成長させることにより、Ｇａ
（Ｖ族原子）に比べて過剰な所定濃度のＡｓ（ III族原
子）を含むＧａＡｓ層をエピタキシャル成長させ得るこ
とが知られている（Thin Solid Films:231(1993)61-7
3)。この場合、主として成長温度を変えることにより、
前記ＧａＡｓ層中におけるＡｓの過剰含有濃度を制御し
ている。
合、分子線エピタキシ法を用いて比較的低温（２００〜
３００℃）の所定温度で成長させることにより、Ｇａ
（Ｖ族原子）に比べて過剰な所定濃度のＡｓ（ III族原
子）を含むＧａＡｓ層をエピタキシャル成長させ得るこ
とが知られている（Thin Solid Films:231(1993)61-7
3)。この場合、主として成長温度を変えることにより、
前記ＧａＡｓ層中におけるＡｓの過剰含有濃度を制御し
ている。
【００１２】図６はＳｉ基板上にＧａＡｓ層がエピタキ
シャル成長させられ、このＧａＡｓ層中にＡｓを過剰に
含むＧａＡｓ層を１層含んでいる化合物半導体基板にお
ける転位の伝播を説明するために示した模式的断面図で
あり、図中１１はＳｉ基板を示している。Ｓｉ基板１１
上にはエピタキシャル成長させられたＧａＡｓ層１２が
形成され、ＧａＡｓ層１２上には過剰のＡｓを含有する
ＧａＡｓ層１３が形成されている。ＧａＡｓ層１３は上
記した分子線エピタキシ法を用いて比較的低温の所定温
度で成長させられており、成長の際、ＧａＡｓ層１３表
面からのＡｓの離脱が抑制されるため、ＧａＡｓ層１３
中には化学量論的に過剰のＡｓが取り込まれている。ま
たＧａＡｓ層１３上にはＧａＡｓ層１２と略同様にエピ
タキシャル成長させられたＧａＡｓ層１４が形成されて
おり、ＧａＡｓ層１４のエピタキシャル成長工程中にお
いて、ＧａＡｓ層１３中に過剰に取り込まれたＡｓの一
部が凝集し、金属Ａｓ１３ａとして析出することとな
る。
シャル成長させられ、このＧａＡｓ層中にＡｓを過剰に
含むＧａＡｓ層を１層含んでいる化合物半導体基板にお
ける転位の伝播を説明するために示した模式的断面図で
あり、図中１１はＳｉ基板を示している。Ｓｉ基板１１
上にはエピタキシャル成長させられたＧａＡｓ層１２が
形成され、ＧａＡｓ層１２上には過剰のＡｓを含有する
ＧａＡｓ層１３が形成されている。ＧａＡｓ層１３は上
記した分子線エピタキシ法を用いて比較的低温の所定温
度で成長させられており、成長の際、ＧａＡｓ層１３表
面からのＡｓの離脱が抑制されるため、ＧａＡｓ層１３
中には化学量論的に過剰のＡｓが取り込まれている。ま
たＧａＡｓ層１３上にはＧａＡｓ層１２と略同様にエピ
タキシャル成長させられたＧａＡｓ層１４が形成されて
おり、ＧａＡｓ層１４のエピタキシャル成長工程中にお
いて、ＧａＡｓ層１３中に過剰に取り込まれたＡｓの一
部が凝集し、金属Ａｓ１３ａとして析出することとな
る。
【００１３】このように構成された化合物半導体基板で
は、Ｓｉ基板１１とＧａＡｓ層１２との界面に発生した
転位１５が金属Ａｓ１３ａによりピンニングされること
となる。したがって一部の転位１５ａを除き、ほとんど
の転位１５がＧａＡｓ層１３によりブロックされてＧａ
Ａｓ層１４への伝播が阻止されることとなり、この結
果、ＧａＡｓ層１４表面近傍における転位１５ａの密度
が減少する。転位１５ａの密度を減少させるためのＧａ
Ａｓ層１３中における過剰なＡｓの含有量は０．２％以
上が必要となる一方、上限値は成長法により制約される
こととなり、分子線エピタキシャル成長法においては
１．５％が上限値となる。
は、Ｓｉ基板１１とＧａＡｓ層１２との界面に発生した
転位１５が金属Ａｓ１３ａによりピンニングされること
となる。したがって一部の転位１５ａを除き、ほとんど
の転位１５がＧａＡｓ層１３によりブロックされてＧａ
Ａｓ層１４への伝播が阻止されることとなり、この結
果、ＧａＡｓ層１４表面近傍における転位１５ａの密度
が減少する。転位１５ａの密度を減少させるためのＧａ
Ａｓ層１３中における過剰なＡｓの含有量は０．２％以
上が必要となる一方、上限値は成長法により制約される
こととなり、分子線エピタキシャル成長法においては
１．５％が上限値となる。
【００１４】上記構成の化合物半導体基板（１）によれ
ば、前記 III族原子に比べて前記Ｖ族原子を０．２％以
上１．５％以下の範囲で過剰に含む III−Ｖ族化合物半
導体層中に前記Ｖ族原子の一部を凝集・析出させ得るこ
ととなり、該凝集・析出したＶ族原子粒子により、Ｓｉ
基板と該Ｓｉ基板上にエピタキシャル成長させられた前
記 III−Ｖ族化合物半導体層との界面に生じた転位をピ
ンニングさせ得ることとなる。このため、前記Ｖ族原子
を過剰に含む III−Ｖ族化合物半導体層により、前記 I
II−Ｖ族化合物半導体層表面への転位の伝播をブロック
し得ることとなり、この結果、前記 III−Ｖ族化合物半
導体層表面近傍における転位密度を低減し得ることとな
る。また前記Ｖ族原子を過剰に含む III−Ｖ族化合物半
導体層には化合物半導体層の構成元素以外の原子を含ん
でいないため、前記 III−Ｖ族化合物半導体層のバンド
構造に及ぼす影響を少なくし得ると共に、キャリア濃度
の変化も少なくし得ることとなり、したがって電気的特
性に優れた高品質の化合物半導体基板が得られることと
なる。
ば、前記 III族原子に比べて前記Ｖ族原子を０．２％以
上１．５％以下の範囲で過剰に含む III−Ｖ族化合物半
導体層中に前記Ｖ族原子の一部を凝集・析出させ得るこ
ととなり、該凝集・析出したＶ族原子粒子により、Ｓｉ
基板と該Ｓｉ基板上にエピタキシャル成長させられた前
記 III−Ｖ族化合物半導体層との界面に生じた転位をピ
ンニングさせ得ることとなる。このため、前記Ｖ族原子
を過剰に含む III−Ｖ族化合物半導体層により、前記 I
II−Ｖ族化合物半導体層表面への転位の伝播をブロック
し得ることとなり、この結果、前記 III−Ｖ族化合物半
導体層表面近傍における転位密度を低減し得ることとな
る。また前記Ｖ族原子を過剰に含む III−Ｖ族化合物半
導体層には化合物半導体層の構成元素以外の原子を含ん
でいないため、前記 III−Ｖ族化合物半導体層のバンド
構造に及ぼす影響を少なくし得ると共に、キャリア濃度
の変化も少なくし得ることとなり、したがって電気的特
性に優れた高品質の化合物半導体基板が得られることと
なる。
【００１５】また上記構成の化合物半導体基板の製造方
法（２）におけるＶ族原子を過剰に取り込ませる工程
は、分子線エピタキシ法を採用することにより容易に実
施され、またＶ族原子の過剰量は成長温度の設定により
容易に制御され得る。上記構成の化合物半導体基板の製
造方法（２）を実施することにより上記化合物半導体基
板（１）が容易に製造されることとなる。
法（２）におけるＶ族原子を過剰に取り込ませる工程
は、分子線エピタキシ法を採用することにより容易に実
施され、またＶ族原子の過剰量は成長温度の設定により
容易に制御され得る。上記構成の化合物半導体基板の製
造方法（２）を実施することにより上記化合物半導体基
板（１）が容易に製造されることとなる。
【００１６】また上記した化合物半導体基板の製造方法
（３）により、前記Ｖ族原子を過剰に含む III−Ｖ族化
合物半導体層中に前記Ｖ族原子のより一層大きい析出物
を形成し得ることとなり、この結果、転位の伝播がより
一層防止され、前記 III−Ｖ族化合物半導体層表面近傍
における転位密度がより一層低減された化合物半導体基
板を製造し得ることとなる。
（３）により、前記Ｖ族原子を過剰に含む III−Ｖ族化
合物半導体層中に前記Ｖ族原子のより一層大きい析出物
を形成し得ることとなり、この結果、転位の伝播がより
一層防止され、前記 III−Ｖ族化合物半導体層表面近傍
における転位密度がより一層低減された化合物半導体基
板を製造し得ることとなる。
【００１７】
【実施例及び比較例】以下、本発明に係る化合物半導体
基板及びその製造方法の実施例を図面に基づいて説明す
る。図１は本発明に係る化合物半導体基板の実施例１を
模式的に示した断面図であり、図中１１はＳｉ基板を示
している。Ｓｉ基板１１上には厚さが約１μｍのＧａＡ
ｓ層１２が形成され、ＧａＡｓ層１２上にはＡｓを約
０．４％過剰に含む厚さが約０．２μｍのＧａＡｓ層１
３が形成されている。ＧａＡｓ層１３上には厚さが約２
μｍのＧａＡｓ層１４が形成されており、これらＳｉ基
板１１、ＧａＡｓ層１２、１４、Ａｓを過剰に含むＧａ
Ａｓ層１３を含んで化合物半導体基板１０が構成されて
いる。
基板及びその製造方法の実施例を図面に基づいて説明す
る。図１は本発明に係る化合物半導体基板の実施例１を
模式的に示した断面図であり、図中１１はＳｉ基板を示
している。Ｓｉ基板１１上には厚さが約１μｍのＧａＡ
ｓ層１２が形成され、ＧａＡｓ層１２上にはＡｓを約
０．４％過剰に含む厚さが約０．２μｍのＧａＡｓ層１
３が形成されている。ＧａＡｓ層１３上には厚さが約２
μｍのＧａＡｓ層１４が形成されており、これらＳｉ基
板１１、ＧａＡｓ層１２、１４、Ａｓを過剰に含むＧａ
Ａｓ層１３を含んで化合物半導体基板１０が構成されて
いる。
【００１８】このような構成の化合物半導体基板１０を
製造する場合、蒸着源として固体Ａｓ及び固体Ｇａを用
い、分子線エピタキシ法により成長させる。まず、面方
位が（００１）面で、［１１０］方向に２°傾いたＳｉ
基板を約１％のフッ酸（ＨＦ）で洗浄した後、分子線エ
ピタキシチャンバーに挿入し、約９００℃に加熱してＳ
ｉ基板１１表面上の酸化膜を蒸発クリーニングする。次
に二段階成長法により、まずＡｓのＧａに対する分子線
強度比を約２０、成長温度を約４００℃、成長速度を約
０．３μｍ／ｈにそれぞれ設定し、Ｓｉ基板１１上に厚
さが約１００ｎｍのＧａＡｓ層（初期層）１２ａを成長
させる。次にＡｓのＧａに対する分子線強度比を約２
０、成長温度を約６００℃、成長速度を約１μｍ／ｈに
それぞれ設定し、厚さが約９００ｎｍのＧａＡｓ層１２
ｂを成長させ、合計約１μｍのＧａＡｓ層１２を形成す
る。次にＡｓのＧａに対する分子線強度比を約２０、成
長温度を約２００℃、成長速度を約１μｍ／ｈにそれぞ
れ設定し、ＧａＡｓ層１２上にＡｓを過剰に含む厚さが
約０．２μｍのＧａＡｓ層１３をエピタキシャル成長さ
せる。次にＡｓのＧａに対する分子線強度比を約２０、
成長温度を約６００℃、成長速度を約１μｍ／ｈにそれ
ぞれ設定し、ＧａＡｓ層１３上に厚さが約２μｍのＧａ
Ａｓ層１４をエピタキシャル成長させる。
製造する場合、蒸着源として固体Ａｓ及び固体Ｇａを用
い、分子線エピタキシ法により成長させる。まず、面方
位が（００１）面で、［１１０］方向に２°傾いたＳｉ
基板を約１％のフッ酸（ＨＦ）で洗浄した後、分子線エ
ピタキシチャンバーに挿入し、約９００℃に加熱してＳ
ｉ基板１１表面上の酸化膜を蒸発クリーニングする。次
に二段階成長法により、まずＡｓのＧａに対する分子線
強度比を約２０、成長温度を約４００℃、成長速度を約
０．３μｍ／ｈにそれぞれ設定し、Ｓｉ基板１１上に厚
さが約１００ｎｍのＧａＡｓ層（初期層）１２ａを成長
させる。次にＡｓのＧａに対する分子線強度比を約２
０、成長温度を約６００℃、成長速度を約１μｍ／ｈに
それぞれ設定し、厚さが約９００ｎｍのＧａＡｓ層１２
ｂを成長させ、合計約１μｍのＧａＡｓ層１２を形成す
る。次にＡｓのＧａに対する分子線強度比を約２０、成
長温度を約２００℃、成長速度を約１μｍ／ｈにそれぞ
れ設定し、ＧａＡｓ層１２上にＡｓを過剰に含む厚さが
約０．２μｍのＧａＡｓ層１３をエピタキシャル成長さ
せる。次にＡｓのＧａに対する分子線強度比を約２０、
成長温度を約６００℃、成長速度を約１μｍ／ｈにそれ
ぞれ設定し、ＧａＡｓ層１３上に厚さが約２μｍのＧａ
Ａｓ層１４をエピタキシャル成長させる。
【００１９】上記の方法により製造された化合物半導体
基板１０のＧａＡｓ層１３中における過剰のＡｓ量を測
定した結果、約０．４％であった。なおこの過剰のＡｓ
量は、すでに求められている過剰なＡｓ量と格子定数の
伸びとの関係（Thin Solid Films:231(1993)61-73 図
３）をもとに、Ｘ線回折により測定したＧａＡｓ層１３
の格子定数から換算して求めた。
基板１０のＧａＡｓ層１３中における過剰のＡｓ量を測
定した結果、約０．４％であった。なおこの過剰のＡｓ
量は、すでに求められている過剰なＡｓ量と格子定数の
伸びとの関係（Thin Solid Films:231(1993)61-73 図
３）をもとに、Ｘ線回折により測定したＧａＡｓ層１３
の格子定数から換算して求めた。
【００２０】以下に、実施例１に係る化合物半導体基板
の転位密度及びキャリア濃度を測定した結果について説
明する。転位密度は約３５０℃に保った溶融水酸化カリ
ウム（ＫＯＨ）に試料を約３０秒間浸し、ＧａＡｓ層１
４表面に現れた単位面積当たりのピット数から求めた。
またキャリア濃度は容量−電圧測定により求めた。なお
比較例１として、化合物半導体基板１０におけるＧａＡ
ｓ層１３が形成されていないものを用いた。また比較例
２として、化合物半導体基板１０におけるＧａＡｓ層１
３の代わりに、厚さが約０．３μｍの超格子層が挿入さ
れているものを用いた。この超格子層は、約２０ｎｍの
Ｉｎ0.1 Ｇａ0.9 Ａｓ層と約１０ｎｍのＧａＡｓ層とを
分子線エピタキシャル法により交互に成長させ、これを
１０層ほど積層したものであり、Ｉｎ0.1 Ｇａ0.9 Ａｓ
層はＡｓのＧａに対する分子線強度比を約１８、成長温
度を約５５０℃、成長速度を約１．１μｍ／ｈに設定す
ることにより成長させた。また比較例３として、化合物
半導体基板１０におけるＧａＡｓ層１３の代わりに、厚
さが約０．２μｍのＳｉドープ層が挿入されているもの
を用いた。このＳｉドープ層は分子線エピタキシャル法
により、ＧａＡｓ層中に約３×１０20個／ｃｍ3 のＳｉ
を含んで成長させた。
の転位密度及びキャリア濃度を測定した結果について説
明する。転位密度は約３５０℃に保った溶融水酸化カリ
ウム（ＫＯＨ）に試料を約３０秒間浸し、ＧａＡｓ層１
４表面に現れた単位面積当たりのピット数から求めた。
またキャリア濃度は容量−電圧測定により求めた。なお
比較例１として、化合物半導体基板１０におけるＧａＡ
ｓ層１３が形成されていないものを用いた。また比較例
２として、化合物半導体基板１０におけるＧａＡｓ層１
３の代わりに、厚さが約０．３μｍの超格子層が挿入さ
れているものを用いた。この超格子層は、約２０ｎｍの
Ｉｎ0.1 Ｇａ0.9 Ａｓ層と約１０ｎｍのＧａＡｓ層とを
分子線エピタキシャル法により交互に成長させ、これを
１０層ほど積層したものであり、Ｉｎ0.1 Ｇａ0.9 Ａｓ
層はＡｓのＧａに対する分子線強度比を約１８、成長温
度を約５５０℃、成長速度を約１．１μｍ／ｈに設定す
ることにより成長させた。また比較例３として、化合物
半導体基板１０におけるＧａＡｓ層１３の代わりに、厚
さが約０．２μｍのＳｉドープ層が挿入されているもの
を用いた。このＳｉドープ層は分子線エピタキシャル法
により、ＧａＡｓ層中に約３×１０20個／ｃｍ3 のＳｉ
を含んで成長させた。
【００２１】図２は実施例１及び比較例１〜３に係る化
合物半導体基板のＧａＡｓ層表面における転位密度の測
定結果を示したグラフである。実施例１に係る化合物半
導体基板１０の転位密度は約５×１０6 ｃｍ-2であり、
Ａｓを過剰に含むＧａＡｓ層１３が形成されていない比
較例１に係るものの場合（約３×１０7 ｃｍ-2）に比べ
て減少している。また実施例１に係る化合物半導体基板
１０の転位密度は超格子層が挿入された比較例２に係る
ものの場合（約４×１０6 ｃｍ-2）と略同程度であり、
また比較例３に係るものの場合よりは幾分大きかった。
合物半導体基板のＧａＡｓ層表面における転位密度の測
定結果を示したグラフである。実施例１に係る化合物半
導体基板１０の転位密度は約５×１０6 ｃｍ-2であり、
Ａｓを過剰に含むＧａＡｓ層１３が形成されていない比
較例１に係るものの場合（約３×１０7 ｃｍ-2）に比べ
て減少している。また実施例１に係る化合物半導体基板
１０の転位密度は超格子層が挿入された比較例２に係る
ものの場合（約４×１０6 ｃｍ-2）と略同程度であり、
また比較例３に係るものの場合よりは幾分大きかった。
【００２２】また図３は電子濃度と化合物半導体基板表
面からの距離との関係を示した曲線図であり、（ａ）は
実施例１に係るものの場合、（ｂ）は比較例３に係るも
のの場合を示している。図３から明らかなように、実施
例１に係るものの場合はｎ型を示し、Ａｓを過剰に含む
ＧａＡｓ層１３の部分は１０13ｃｍ-3以下の低い電子濃
度（高抵抗）になっており、したがってＧａＡｓ層１４
に形成されたトランジスタ素子間の分離を容易に行え
る。一方比較例３に係るものの場合は前記Ｓｉドープ層
中のＳｉが表面層にまで拡散した結果ｎ型を示し、素子
形成を行うＧａＡｓ層に悪影響を及ぼし易いことが分か
った。
面からの距離との関係を示した曲線図であり、（ａ）は
実施例１に係るものの場合、（ｂ）は比較例３に係るも
のの場合を示している。図３から明らかなように、実施
例１に係るものの場合はｎ型を示し、Ａｓを過剰に含む
ＧａＡｓ層１３の部分は１０13ｃｍ-3以下の低い電子濃
度（高抵抗）になっており、したがってＧａＡｓ層１４
に形成されたトランジスタ素子間の分離を容易に行え
る。一方比較例３に係るものの場合は前記Ｓｉドープ層
中のＳｉが表面層にまで拡散した結果ｎ型を示し、素子
形成を行うＧａＡｓ層に悪影響を及ぼし易いことが分か
った。
【００２３】これらの結果から明らかなように、実施例
１に係る化合物半導体基板１０では、Ａｓ原子数を約
０．４％過剰に含むＧａＡｓ層１３中にＡｓ原子の一部
を凝集・析出させることができ、この凝集・析出したＡ
ｓ粒子により、Ｓｉ基板１１とエピタキシャル成長させ
たＧａＡｓ層１２との界面に生じた転位をピンニングさ
せることができる。このため、Ａｓ原子を過剰に含むＧ
ａＡｓ層１３により、ＧａＡｓ層１４表面への転位の伝
播をブロックすることができ、この結果、ＧａＡｓ層１
４表面近傍における転位密度を低減することができる。
またＡｓ原子を過剰に含むＧａＡｓ層１３には構成元素
以外の原子を含んでいないため、ＧａＡｓ層１４のバン
ド構造に及ぼす影響も少なく、キャリア濃度の変化も少
ない、電気的特性に優れた高品質の化合物半導体基板を
得ることができる。
１に係る化合物半導体基板１０では、Ａｓ原子数を約
０．４％過剰に含むＧａＡｓ層１３中にＡｓ原子の一部
を凝集・析出させることができ、この凝集・析出したＡ
ｓ粒子により、Ｓｉ基板１１とエピタキシャル成長させ
たＧａＡｓ層１２との界面に生じた転位をピンニングさ
せることができる。このため、Ａｓ原子を過剰に含むＧ
ａＡｓ層１３により、ＧａＡｓ層１４表面への転位の伝
播をブロックすることができ、この結果、ＧａＡｓ層１
４表面近傍における転位密度を低減することができる。
またＡｓ原子を過剰に含むＧａＡｓ層１３には構成元素
以外の原子を含んでいないため、ＧａＡｓ層１４のバン
ド構造に及ぼす影響も少なく、キャリア濃度の変化も少
ない、電気的特性に優れた高品質の化合物半導体基板を
得ることができる。
【００２４】また実施例１に係る化合物半導体基板１０
の製造方法では、Ａｓ原子を過剰に取り込ませる工程は
分子線エピタキシ法を採用することにより容易に実施す
ることができ、またＡｓ原子の過剰量は成長温度の設定
により容易に制御することができる。したがってこの製
造方法を実施することにより化合物半導体基板１０を容
易に製造することができる。
の製造方法では、Ａｓ原子を過剰に取り込ませる工程は
分子線エピタキシ法を採用することにより容易に実施す
ることができ、またＡｓ原子の過剰量は成長温度の設定
により容易に制御することができる。したがってこの製
造方法を実施することにより化合物半導体基板１０を容
易に製造することができる。
【００２５】次に実施例２〜７に係る化合物半導体基板
は、図１に示した実施例１に係る化合物半導体基板１０
と略同様の構成を有している。しかし、Ａｓを過剰に含
むＧａＡｓ層１３をエピタキシャル成長させる際、成長
温度を略１８０℃から略２５０℃まで変化させることに
より、過剰のＡｓ量が約０．２％から約１．５％の範囲
にわたっている点が実施例１に係るものと相違してい
る。以下に、実施例２〜７に係る化合物半導体基板にお
けるＧａＡｓ層１４表面の転位密度を測定した結果につ
いて説明する。なお比較例として、Ａｓ原子を約０．１
％過剰に含んだものを併せて製造した。
は、図１に示した実施例１に係る化合物半導体基板１０
と略同様の構成を有している。しかし、Ａｓを過剰に含
むＧａＡｓ層１３をエピタキシャル成長させる際、成長
温度を略１８０℃から略２５０℃まで変化させることに
より、過剰のＡｓ量が約０．２％から約１．５％の範囲
にわたっている点が実施例１に係るものと相違してい
る。以下に、実施例２〜７に係る化合物半導体基板にお
けるＧａＡｓ層１４表面の転位密度を測定した結果につ
いて説明する。なお比較例として、Ａｓ原子を約０．１
％過剰に含んだものを併せて製造した。
【００２６】図４は転位密度と過剰のＡｓ量との関係を
示した曲線図であり、この図から明らかなように、過剰
なＡｓ量が０．１％の比較例の場合は転位密度が約２×
１０6 ｃｍ-2と高かったが、Ａｓ原子を約０．２％から
約１．５％の範囲で過剰に含む実施例２〜７の場合は転
位密度が低かった。
示した曲線図であり、この図から明らかなように、過剰
なＡｓ量が０．１％の比較例の場合は転位密度が約２×
１０6 ｃｍ-2と高かったが、Ａｓ原子を約０．２％から
約１．５％の範囲で過剰に含む実施例２〜７の場合は転
位密度が低かった。
【００２７】次に実施例８に係る化合物半導体基板は、
図１に示した実施例１に係る化合物半導体基板１０と略
同様の構成を有している。しかし、ＧａＡｓ層１３をエ
ピタキシャル成長させ、その後引き続きＧａＡｓ層１４
を成長させる前に、ＧａＡｓ層１４の成長温度よりも高
い約７００℃で約１０分間（温度上昇及び下降時間は含
まず）の熱処理工程を施しておいた。図５は実施例８に
係る化合物半導体基板のヒートパターンを示した図であ
る。この熱処理の際、ＧａＡｓ層１３表面からＡｓが蒸
発するのを防ぐため、Ａｓのフラックスを照射した。
図１に示した実施例１に係る化合物半導体基板１０と略
同様の構成を有している。しかし、ＧａＡｓ層１３をエ
ピタキシャル成長させ、その後引き続きＧａＡｓ層１４
を成長させる前に、ＧａＡｓ層１４の成長温度よりも高
い約７００℃で約１０分間（温度上昇及び下降時間は含
まず）の熱処理工程を施しておいた。図５は実施例８に
係る化合物半導体基板のヒートパターンを示した図であ
る。この熱処理の際、ＧａＡｓ層１３表面からＡｓが蒸
発するのを防ぐため、Ａｓのフラックスを照射した。
【００２８】この熱処理を施した実施例８に係る化合物
半導体基板表面における転位密度を測定した結果、熱処
理を施さない実施例１のものの５×１０6 ｃｍ-2に比較
し、２×１０6 ｃｍ-2にまで減少した。
半導体基板表面における転位密度を測定した結果、熱処
理を施さない実施例１のものの５×１０6 ｃｍ-2に比較
し、２×１０6 ｃｍ-2にまで減少した。
【００２９】上記結果から明らかなように、実施例８に
係る化合物半導体基板では、実施例１の場合と同様の効
果が得られると共に、Ａｓ原子を過剰に含むＧａＡｓ層
１３中にＡｓ原子の一部をより一層凝集させ、大きい析
出物を析出させることができ、この結果、転位の伝播防
止効果を一層高めることができ、したがってＧａＡｓ層
１４表面近傍における転位密度を一層低減することがで
きる。またこの熱処理温度は文献（応用物理６１巻２
号、pp126-133, 1992 ）に示されている温度よりも低く
設定することができ、成長時間の短縮や、ヒーターパワ
ーの節約を図ることができた。
係る化合物半導体基板では、実施例１の場合と同様の効
果が得られると共に、Ａｓ原子を過剰に含むＧａＡｓ層
１３中にＡｓ原子の一部をより一層凝集させ、大きい析
出物を析出させることができ、この結果、転位の伝播防
止効果を一層高めることができ、したがってＧａＡｓ層
１４表面近傍における転位密度を一層低減することがで
きる。またこの熱処理温度は文献（応用物理６１巻２
号、pp126-133, 1992 ）に示されている温度よりも低く
設定することができ、成長時間の短縮や、ヒーターパワ
ーの節約を図ることができた。
【００３０】なお上記した実施例では、いずれもＧａＡ
ｓ層１２、１４間にＡｓを過剰に含むＧａＡｓ層１３が
エピタキシャル成長させられた場合について説明した
が、別の実施例ではＧａＡｓ層１２、１４の代わりにＧ
ａＰ層やＩｎＧａＡｓ層等の別の III−Ｖ族化合物半導
体層がエピタキシャル成長させられるとともに、Ａｓを
過剰に含むＧａＡｓ層１３の代わりにＰやＡｓ等のＶ族
原子を過剰に含むＧａＰ層やＩｎＧａＡｓ層等の別の I
II−Ｖ族化合物半導体層がエピタキシャル成長させられ
たものであってもよい。
ｓ層１２、１４間にＡｓを過剰に含むＧａＡｓ層１３が
エピタキシャル成長させられた場合について説明した
が、別の実施例ではＧａＡｓ層１２、１４の代わりにＧ
ａＰ層やＩｎＧａＡｓ層等の別の III−Ｖ族化合物半導
体層がエピタキシャル成長させられるとともに、Ａｓを
過剰に含むＧａＡｓ層１３の代わりにＰやＡｓ等のＶ族
原子を過剰に含むＧａＰ層やＩｎＧａＡｓ層等の別の I
II−Ｖ族化合物半導体層がエピタキシャル成長させられ
たものであってもよい。
【００３１】また上記した実施例のものでは、いずれも
１層のＧａＡｓ層１３がエピタキシャル成長させられた
場合について説明したが、別の実施例ではこれが２層以
上であってもよい。
１層のＧａＡｓ層１３がエピタキシャル成長させられた
場合について説明したが、別の実施例ではこれが２層以
上であってもよい。
【００３２】
【発明の効果】以上詳述したように本発明に係る化合物
半導体基板（１）にあっては、 III−Ｖ族化合物半導体
層と同一の構成元素から成り、 III族原子に比べてＶ族
原子を０．２％以上１．５％以下の範囲で過剰に含む I
II−Ｖ族化合物半導体層を少なくとも１層以上含んでい
るので、前記 III族原子に比べて前記Ｖ族原子を０．２
％以上１．５％以下の範囲で過剰に含む III−Ｖ族化合
物半導体層中に前記Ｖ族原子の一部を凝集・析出させる
ことができ、該凝集・析出したＶ族原子粒子により、Ｓ
ｉ基板と該Ｓｉ基板上にエピタキシャル成長させた前記
III−Ｖ族化合物半導体層との界面に生じた転位をピン
ニングさせることができる。このため、前記Ｖ族原子を
過剰に含む III−Ｖ族化合物半導体層により、前記 III
−Ｖ族化合物半導体層表面への転位の伝播をブロックす
ることができ、この結果、前記 III−Ｖ族化合物半導体
層表面近傍における転位密度を低減することができる。
また前記Ｖ族原子を過剰に含む III−Ｖ族化合物半導体
層には構成元素以外の原子を含んでいないため、前記 I
II−Ｖ族化合物半導体層のバンド構造に及ぼす影響を少
なくすることができると共に、キャリア濃度の変化も少
なくすることができ、したがって電気的特性に優れた高
品質の化合物半導体基板を得ることができる。
半導体基板（１）にあっては、 III−Ｖ族化合物半導体
層と同一の構成元素から成り、 III族原子に比べてＶ族
原子を０．２％以上１．５％以下の範囲で過剰に含む I
II−Ｖ族化合物半導体層を少なくとも１層以上含んでい
るので、前記 III族原子に比べて前記Ｖ族原子を０．２
％以上１．５％以下の範囲で過剰に含む III−Ｖ族化合
物半導体層中に前記Ｖ族原子の一部を凝集・析出させる
ことができ、該凝集・析出したＶ族原子粒子により、Ｓ
ｉ基板と該Ｓｉ基板上にエピタキシャル成長させた前記
III−Ｖ族化合物半導体層との界面に生じた転位をピン
ニングさせることができる。このため、前記Ｖ族原子を
過剰に含む III−Ｖ族化合物半導体層により、前記 III
−Ｖ族化合物半導体層表面への転位の伝播をブロックす
ることができ、この結果、前記 III−Ｖ族化合物半導体
層表面近傍における転位密度を低減することができる。
また前記Ｖ族原子を過剰に含む III−Ｖ族化合物半導体
層には構成元素以外の原子を含んでいないため、前記 I
II−Ｖ族化合物半導体層のバンド構造に及ぼす影響を少
なくすることができると共に、キャリア濃度の変化も少
なくすることができ、したがって電気的特性に優れた高
品質の化合物半導体基板を得ることができる。
【００３３】また化合物半導体基板の製造方法（２）に
あっては、 III族原子に比べてＶ族原子を０．２％以上
１．５％以下の範囲で過剰に取り込ませ、Ｖ族原子を過
剰に含む III−Ｖ族化合物半導体層を少なくとも１層以
上成長させるので、前記Ｖ族原子を過剰に取り込ませる
工程は、分子エピタキシ法を採用することにより容易に
実施することができ、また前記Ｖ族原子の過剰量は成長
温度の設定により容易に制御することができる。したが
ってこの製造方法を実施することにより、上記化合物半
導体基板（１）を容易に製造することができる。
あっては、 III族原子に比べてＶ族原子を０．２％以上
１．５％以下の範囲で過剰に取り込ませ、Ｖ族原子を過
剰に含む III−Ｖ族化合物半導体層を少なくとも１層以
上成長させるので、前記Ｖ族原子を過剰に取り込ませる
工程は、分子エピタキシ法を採用することにより容易に
実施することができ、また前記Ｖ族原子の過剰量は成長
温度の設定により容易に制御することができる。したが
ってこの製造方法を実施することにより、上記化合物半
導体基板（１）を容易に製造することができる。
【００３４】また化合物半導体基板の製造方法（３）に
あっては、 III族原子に比べてＶ族原子を過剰に含む I
II−Ｖ族化合物半導体層をエピタキシャル成長させた
後、その後に成長させる III−Ｖ族化合物半導体層の成
長温度よりも高い温度での熱処理工程を施しておくの
で、前記Ｖ族原子を過剰に含む III−Ｖ族化合物半導体
層中に前記Ｖ族原子のより一層大きい析出物を形成する
ことができ、この結果、転位の伝播をより一層防止する
ことができ、前記 III−Ｖ族化合物半導体層表面近傍に
おける転位密度がより一層低減された化合物半導体基板
を製造することができる。
あっては、 III族原子に比べてＶ族原子を過剰に含む I
II−Ｖ族化合物半導体層をエピタキシャル成長させた
後、その後に成長させる III−Ｖ族化合物半導体層の成
長温度よりも高い温度での熱処理工程を施しておくの
で、前記Ｖ族原子を過剰に含む III−Ｖ族化合物半導体
層中に前記Ｖ族原子のより一層大きい析出物を形成する
ことができ、この結果、転位の伝播をより一層防止する
ことができ、前記 III−Ｖ族化合物半導体層表面近傍に
おける転位密度がより一層低減された化合物半導体基板
を製造することができる。
【図１】本発明に係る化合物半導体基板の実施例１を模
式的に示した断面図である。
式的に示した断面図である。
【図２】実施例１及び比較例１〜３に係る化合物半導体
基板のＧａＡｓ層表面における転位密度の測定結果を示
したグラフである。
基板のＧａＡｓ層表面における転位密度の測定結果を示
したグラフである。
【図３】キャリア濃度と化合物半導体基板表面からの距
離との関係を示した曲線図であり、（ａ）は実施例１の
ものの場合、（ｂ）は比較例３のものの場合を示してい
る。
離との関係を示した曲線図であり、（ａ）は実施例１の
ものの場合、（ｂ）は比較例３のものの場合を示してい
る。
【図４】転位密度と実施例２〜７及び比較例に係る化合
物半導体基板の含有する過剰のＡｓ量との関係を示した
曲線図である。
物半導体基板の含有する過剰のＡｓ量との関係を示した
曲線図である。
【図５】実施例８に係る化合物半導体基板のヒートパタ
ーンを示した図である。
ーンを示した図である。
【図６】Ｓｉ基板上にＧａＡｓ層がエピタキシャル成長
させられ、このＧａＡｓ層中にＡｓを過剰に含むＧａＡ
ｓ層を１層含んでいる化合物半導体基板における転位の
伝播を説明するために示した模式的断面図である。
させられ、このＧａＡｓ層中にＡｓを過剰に含むＧａＡ
ｓ層を１層含んでいる化合物半導体基板における転位の
伝播を説明するために示した模式的断面図である。
【符号の説明】 １０ 化合物半導体基板 １１ シリコン基板 １２ ＧａＡｓ層 １３ Ａｓを過剰に含むＧａＡｓ層 １４ ＧａＡｓ層
Claims (3)
- 【請求項１】 シリコン基板上に III−Ｖ族化合物半導
体層がエピタキシャル成長させられた化合物半導体基板
において、前記 III−Ｖ族化合物半導体層と同一の構成
元素から成り、 III族原子に比べてＶ族原子を０．２％
以上１．５％以下の範囲で過剰に含む III−Ｖ族化合物
半導体層を少なくとも１層以上含んでいることを特徴と
する化合物半導体基板。 - 【請求項２】 シリコン基板上に III−Ｖ族化合物半導
体層をエピタキシャル成長させる化合物半導体基板の製
造方法において、 III族原子に比べてＶ族原子を０．２
％以上１．５％以下の範囲で過剰に取り込ませ、Ｖ族原
子を過剰に含む III−Ｖ族化合物半導体層を成長させる
工程を含むことを特徴とする化合物半導体基板の製造方
法。 - 【請求項３】 III族原子に比べてＶ族原子を過剰に含
む III−Ｖ族化合物半導体層をエピタキシャル成長させ
た後、その後に成長させる III−Ｖ族化合物半導体層の
成長温度よりも高い温度での熱処理工程を施すことを特
徴とする請求項２記載の化合物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22783694A JPH0897140A (ja) | 1994-09-22 | 1994-09-22 | 化合物半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22783694A JPH0897140A (ja) | 1994-09-22 | 1994-09-22 | 化合物半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897140A true JPH0897140A (ja) | 1996-04-12 |
Family
ID=16867137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22783694A Pending JPH0897140A (ja) | 1994-09-22 | 1994-09-22 | 化合物半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897140A (ja) |
-
1994
- 1994-09-22 JP JP22783694A patent/JPH0897140A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114809B2 (ja) | 半導体装置 | |
| JP2005528795A (ja) | 格子整合半導体基板の形成 | |
| JP4708697B2 (ja) | エピタキシャルシリコンウェーハ | |
| JP2713310B2 (ja) | 高強度シリコンウェハの製造方法 | |
| US5169798A (en) | Forming a semiconductor layer using molecular beam epitaxy | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| WO2015198492A1 (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| US4939102A (en) | Method of growing III-V semiconductor layers with high effective hole concentration | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| JPH0897140A (ja) | 化合物半導体基板及びその製造方法 | |
| JP2742856B2 (ja) | 半導体薄膜の製造方法 | |
| JP4216580B2 (ja) | ＺｎＴｅ系化合物半導体の表面処理方法および半導体装置の製造方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JP4733729B2 (ja) | ＺｎＴｅ系化合物半導体の表面処理方法および半導体装置の製造方法 | |
| JPH07115061A (ja) | ＧａＡｓ基板 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP2811535B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JP3084989B2 (ja) | 化合物半導体基板及びその製造方法 | |
| JPH09106949A (ja) | 化合物半導体基板及びその製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JP2025163888A (ja) | ＳｉＧｅ基板の作製方法 | |
| JPH088184A (ja) | 半導体素子の製造方法 | |
| JPH0488627A (ja) | エピタキシャル層の成長法 |