JPH0897152A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPH0897152A JPH0897152A JP22777494A JP22777494A JPH0897152A JP H0897152 A JPH0897152 A JP H0897152A JP 22777494 A JP22777494 A JP 22777494A JP 22777494 A JP22777494 A JP 22777494A JP H0897152 A JPH0897152 A JP H0897152A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- region
- thin film
- semiconductor
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 原子オーダーの寸法制度で汚染およびダメー
ジなど無く高品質の半導体薄膜を形成できるようにする
ことを目的とする。 【構成】 ＡｌＧａＡｓ層２の表面は、２．８Åの段差
をもつ単分子ステップ３とＡｓ原子で覆われた幅１６２
Åのテラス４とからなり、ここに、ジメチルヒドラジン
を導入することで、テラス４上のＡｓ原子は単分子ステ
ップ３端から順次窒素原子に置き換わり、テラス４は単
分子ステップ３端より窒素原子で覆われた領域５と、Ａ
ｓ原子で覆われたままの領域６とに配分される。そし
て、ここにトリメチルガリウムとアルシンを導入して、
領域６上に選択的にＧａＡｓを成長させて量子細線７を
形成する。
ジなど無く高品質の半導体薄膜を形成できるようにする
ことを目的とする。 【構成】 ＡｌＧａＡｓ層２の表面は、２．８Åの段差
をもつ単分子ステップ３とＡｓ原子で覆われた幅１６２
Åのテラス４とからなり、ここに、ジメチルヒドラジン
を導入することで、テラス４上のＡｓ原子は単分子ステ
ップ３端から順次窒素原子に置き換わり、テラス４は単
分子ステップ３端より窒素原子で覆われた領域５と、Ａ
ｓ原子で覆われたままの領域６とに配分される。そし
て、ここにトリメチルガリウムとアルシンを導入して、
領域６上に選択的にＧａＡｓを成長させて量子細線７を
形成する。
Description
【０００１】
【産業上の利用分野】この発明は、電子機能素子や光機
能素子を実現するための半導体薄膜の製造方法に関する
もので、より詳細には、半導体量子細線および半導体量
子箱の製造に関するものである。
能素子を実現するための半導体薄膜の製造方法に関する
もので、より詳細には、半導体量子細線および半導体量
子箱の製造に関するものである。
【０００２】
【従来の技術】より高度な電子機能素子や光機能素子を
実現するためには、半導体結晶成長技術の一層の向上が
要求される。最近では、分子線ビームエピタキシ法や有
機金属気相成長法（ＭＯＣＶＤ）の進展により、半導体
基板上に膜厚方向に単原子層程度の制御性を有する半導
体薄膜を複数形成して、その薄膜界面が急峻なヘテロ接
合面を有する結晶成長技術が確立しつつある。
実現するためには、半導体結晶成長技術の一層の向上が
要求される。最近では、分子線ビームエピタキシ法や有
機金属気相成長法（ＭＯＣＶＤ）の進展により、半導体
基板上に膜厚方向に単原子層程度の制御性を有する半導
体薄膜を複数形成して、その薄膜界面が急峻なヘテロ接
合面を有する結晶成長技術が確立しつつある。
【０００３】また、半導体薄膜の加工技術についても、
電子ビームリソグラフィーや反応性ドライエッチング技
術により、半導体薄膜の横方向サイズをサブミクロンの
スケールで加工ができるほどに進展している。このた
め、半導体中での新しい物理現象を解明し、新しい機能
をめざして、１００オングストローム以下の異種の半導
体薄膜を成長させた量子細線あるいは量子箱の研究が展
開している。
電子ビームリソグラフィーや反応性ドライエッチング技
術により、半導体薄膜の横方向サイズをサブミクロンの
スケールで加工ができるほどに進展している。このた
め、半導体中での新しい物理現象を解明し、新しい機能
をめざして、１００オングストローム以下の異種の半導
体薄膜を成長させた量子細線あるいは量子箱の研究が展
開している。
【０００４】従来よりある量子細線および量子箱の製造
方法としては、以下に示すものが上げられる。まず、半
導体基板上に量子井戸や超格子の２次元構造薄膜の結晶
を気相成長法などにより形成し、この上に電子ビーム露
光によるリソグラフで形成したレジストパターンをマス
クとした反応性イオンエッチングにより不要部分を取り
除くことにより、量子細線などを形成する方法がある。
また、形成された量子井戸層などに、収束したイオンビ
ームを照射して選択的な材料改質を行うことにより、量
子細線や量子箱を形成する方法が報告されている（文
献：K.Kash et al."Optical spectroscopy of ultrasma
ll structures etched from quantum wells "Appl.Phy
s.Lett.49,1043(1986)）。
方法としては、以下に示すものが上げられる。まず、半
導体基板上に量子井戸や超格子の２次元構造薄膜の結晶
を気相成長法などにより形成し、この上に電子ビーム露
光によるリソグラフで形成したレジストパターンをマス
クとした反応性イオンエッチングにより不要部分を取り
除くことにより、量子細線などを形成する方法がある。
また、形成された量子井戸層などに、収束したイオンビ
ームを照射して選択的な材料改質を行うことにより、量
子細線や量子箱を形成する方法が報告されている（文
献：K.Kash et al."Optical spectroscopy of ultrasma
ll structures etched from quantum wells "Appl.Phy
s.Lett.49,1043(1986)）。
【０００５】また、半導体基板として、階段状に結晶が
形成されている表面を有する微傾斜基板を用いて、その
階段状のステップ部に付着原子を吸着させて結晶を成長
させることにより、縦型超格子を成長し（ステップフロ
ー成長）、それを量子細線として用いる方法がある（文
献：T.Fukui and H.Sato,J.Vac.Sci.Technol.B6,1373(1
988)）。また、ＳｉＯ2 膜などのマスクで覆われた基板
表面での選択成長（文献：Y.Fukui and S.Ando, Appl.P
hys.Lett.58,2018(1991)）を利用して、量子細線や量子
箱を製造する方法が試みられてきた。
形成されている表面を有する微傾斜基板を用いて、その
階段状のステップ部に付着原子を吸着させて結晶を成長
させることにより、縦型超格子を成長し（ステップフロ
ー成長）、それを量子細線として用いる方法がある（文
献：T.Fukui and H.Sato,J.Vac.Sci.Technol.B6,1373(1
988)）。また、ＳｉＯ2 膜などのマスクで覆われた基板
表面での選択成長（文献：Y.Fukui and S.Ando, Appl.P
hys.Lett.58,2018(1991)）を利用して、量子細線や量子
箱を製造する方法が試みられてきた。
【０００６】
【発明が解決しようとする課題】従来は以上のように量
子細線や量子箱の製造がなされていたので、以下に示す
ような問題があった。まず、電子ビームやイオンビーム
の露光を用いる方法では、任意の形状に加工できる反
面、試料が加工装置に装着するときに大気にさらされる
ため、汚染を受けやすく、それらの加工によるダメージ
が入りやすいという問題があった。そして、これらの方
法では、原子オーダーの精度で量子細線や量子箱を製造
することは、加工の機構から考えて不可能であった。
子細線や量子箱の製造がなされていたので、以下に示す
ような問題があった。まず、電子ビームやイオンビーム
の露光を用いる方法では、任意の形状に加工できる反
面、試料が加工装置に装着するときに大気にさらされる
ため、汚染を受けやすく、それらの加工によるダメージ
が入りやすいという問題があった。そして、これらの方
法では、原子オーダーの精度で量子細線や量子箱を製造
することは、加工の機構から考えて不可能であった。
【０００７】一方、ステップフロー成長による製造で
は、縦型超格子を量子細線に用いる場合、大気にさらす
ことなく結晶成長することが可能なので、汚染を受け難
く、高品質の量子細線を製造できる。しかし、付着原子
の種類によるステップフローの成長様式の違いにより、
原子オーダーの精度で細線の大きさを制御するには限界
があった。
は、縦型超格子を量子細線に用いる場合、大気にさらす
ことなく結晶成長することが可能なので、汚染を受け難
く、高品質の量子細線を製造できる。しかし、付着原子
の種類によるステップフローの成長様式の違いにより、
原子オーダーの精度で細線の大きさを制御するには限界
があった。
【０００８】この発明は、以上のような問題点を解消す
るためになされたものであり、原子オーダーの寸法制度
で汚染およびダメージなど無く高品質の半導体薄膜を形
成できるようにすることを目的とする。
るためになされたものであり、原子オーダーの寸法制度
で汚染およびダメージなど無く高品質の半導体薄膜を形
成できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】この発明の半導体薄膜の
製造方法は、まず、主表面が面方位（００１）面より傾
斜している第１のＩＩＩ−Ｖ族化合物半導体からなる化
合物半導体基体を加熱しながら、この主表面上部に窒素
原子を含む化合物気体を導入して、化合物半導体基体表
面が窒素原子で置き換わった領域を形成する。次いで、
第１のＩＩＩ−Ｖ族化合物半導体よりも狭い禁制帯幅を
有する第２のＩＩＩ−Ｖ族化合物半導体を構成する元素
を含む２種類以上の化合物気体を化合物半導体基体主表
面上部に導入し、前述の領域以外に選択的に第２のＩＩ
Ｉ−Ｖ族化合物半導体からなる半導体層を形成するよう
にしたことを特徴とする。
製造方法は、まず、主表面が面方位（００１）面より傾
斜している第１のＩＩＩ−Ｖ族化合物半導体からなる化
合物半導体基体を加熱しながら、この主表面上部に窒素
原子を含む化合物気体を導入して、化合物半導体基体表
面が窒素原子で置き換わった領域を形成する。次いで、
第１のＩＩＩ−Ｖ族化合物半導体よりも狭い禁制帯幅を
有する第２のＩＩＩ−Ｖ族化合物半導体を構成する元素
を含む２種類以上の化合物気体を化合物半導体基体主表
面上部に導入し、前述の領域以外に選択的に第２のＩＩ
Ｉ−Ｖ族化合物半導体からなる半導体層を形成するよう
にしたことを特徴とする。
【００１０】また、第２のＩＩＩ−Ｖ族化合物半導体よ
りも広い禁制帯幅を有する第３のＩＩＩ−Ｖ族化合物半
導体を構成する元素を含む２種類以上の化合物気体を化
合物半導体基体主表面上部に導入し、半導体層を第３の
ＩＩＩ−Ｖ族化合物半導体で埋め込むようにしたことを
特徴とする。また、第３のＩＩＩ−Ｖ族化合物半導体で
埋め込む前に、前述の領域の窒素原子を解離させ化合物
半導体基体の構成原子を露出させるようにしたことを特
徴とする。
りも広い禁制帯幅を有する第３のＩＩＩ−Ｖ族化合物半
導体を構成する元素を含む２種類以上の化合物気体を化
合物半導体基体主表面上部に導入し、半導体層を第３の
ＩＩＩ−Ｖ族化合物半導体で埋め込むようにしたことを
特徴とする。また、第３のＩＩＩ−Ｖ族化合物半導体で
埋め込む前に、前述の領域の窒素原子を解離させ化合物
半導体基体の構成原子を露出させるようにしたことを特
徴とする。
【００１１】
【作用】窒素原子で覆われた領域上には、第２のＩＩＩ
−Ｖ族化合物半導体が成長しない。
−Ｖ族化合物半導体が成長しない。
【００１２】
【実施例】以下この発明の１実施例を図を参照して説明
する。 実施例１．図１は、この発明の１実施例である量子細線
を製造する工程を示す断面図である。以下、この図１を
用いて、この実施例１における量子細線の製造方法につ
いて説明する。まず、（００１）面より［−１１０］方
向に１度傾斜させた面を主表面とするＧａＡｓからなる
基板１上に、ＡｌＧａＡｓ混晶からなるＡｌＧａＡｓ層
２（化合物半導体基体）を成長させる（図１（ａ））。
なお、以下に示す図１（ｂ）〜（ｅ）においては、基板
１を省略してあるが、図１（ｂ）〜（ｅ）においても基
板１上にＡｌＧａＡｓ層２は形成されているものであ
る。
する。 実施例１．図１は、この発明の１実施例である量子細線
を製造する工程を示す断面図である。以下、この図１を
用いて、この実施例１における量子細線の製造方法につ
いて説明する。まず、（００１）面より［−１１０］方
向に１度傾斜させた面を主表面とするＧａＡｓからなる
基板１上に、ＡｌＧａＡｓ混晶からなるＡｌＧａＡｓ層
２（化合物半導体基体）を成長させる（図１（ａ））。
なお、以下に示す図１（ｂ）〜（ｅ）においては、基板
１を省略してあるが、図１（ｂ）〜（ｅ）においても基
板１上にＡｌＧａＡｓ層２は形成されているものであ
る。
【００１３】この成長は、基板１を加熱できる支持台
と、この支持台上部領域に原料ガスを供給することがで
きる有機金属気相成長法（ＭＯＣＶＤ）による半導体薄
膜成長装置を用い、基板１の温度を６００℃とし、原料
ガスとしてトリメチルガリウム，トリメチルアルミニウ
ムおよびアルシンを供給することで行う。成長したＡｌ
ＧａＡｓ層２の表面は、階段状となっている基板１表面
の状態を反映しており、２．８Åの段差をもつ単分子ス
テップ３と、Ａｓ原子で覆われた幅１６２Åのテラス４
からなる。
と、この支持台上部領域に原料ガスを供給することがで
きる有機金属気相成長法（ＭＯＣＶＤ）による半導体薄
膜成長装置を用い、基板１の温度を６００℃とし、原料
ガスとしてトリメチルガリウム，トリメチルアルミニウ
ムおよびアルシンを供給することで行う。成長したＡｌ
ＧａＡｓ層２の表面は、階段状となっている基板１表面
の状態を反映しており、２．８Åの段差をもつ単分子ス
テップ３と、Ａｓ原子で覆われた幅１６２Åのテラス４
からなる。
【００１４】次に、基板１の温度を５００〜６００℃と
して、ジメチルヒドラジンを分圧１０-3〜１０-2Ｐａ，
１秒から１０分の範囲で導入する。このことにより、テ
ラス４上のＡｓ原子は、単分子ステップ３端から順次窒
素原子に置き換わり、テラス４は単分子ステップ３端よ
り窒素原子で覆われた領域５と、Ａｓ原子で覆われたま
まの領域６とに配分される（図１（ｂ））。この配分の
割合は、基板温度，供給するジメチルヒドラジンの分圧
と供給時間によって制御される。
して、ジメチルヒドラジンを分圧１０-3〜１０-2Ｐａ，
１秒から１０分の範囲で導入する。このことにより、テ
ラス４上のＡｓ原子は、単分子ステップ３端から順次窒
素原子に置き換わり、テラス４は単分子ステップ３端よ
り窒素原子で覆われた領域５と、Ａｓ原子で覆われたま
まの領域６とに配分される（図１（ｂ））。この配分の
割合は、基板温度，供給するジメチルヒドラジンの分圧
と供給時間によって制御される。
【００１５】次に、基板１の温度を５００〜６００℃と
して、トリメチルガリウムを例えば分圧１Ｐａ，アルシ
ンを分圧７０Ｐａ供給する。このことにより、基板１上
にＧａＡｓが成長するが、窒素原子で覆われている領域
５上にはＧａＡｓは成長せず、領域６上に選択的にＧａ
Ａｓが成長していき、図１（ｃ）に示すように、基板１
上には量子細線７（半導体層）が形成される。この量子
細線７の縦方向のサイズは、ＧａＡｓの成長時間で制御
される。また、量子細線７の幅は、上述した窒素で覆わ
れている領域５の配分の状態により制御される。
して、トリメチルガリウムを例えば分圧１Ｐａ，アルシ
ンを分圧７０Ｐａ供給する。このことにより、基板１上
にＧａＡｓが成長するが、窒素原子で覆われている領域
５上にはＧａＡｓは成長せず、領域６上に選択的にＧａ
Ａｓが成長していき、図１（ｃ）に示すように、基板１
上には量子細線７（半導体層）が形成される。この量子
細線７の縦方向のサイズは、ＧａＡｓの成長時間で制御
される。また、量子細線７の幅は、上述した窒素で覆わ
れている領域５の配分の状態により制御される。
【００１６】次に、トリメチルガリウムの供給を停止し
てアルシンだけを供給し、基板１の温度を６５０〜７０
０℃とする。このことにより、領域５を覆っている窒素
原子は解離して蒸発していき（図１（ｄ））、代わりに
Ａｓ原子が領域５を覆うようになる。引き続いて、基板
１の温度を５００〜６００℃とし、トリメチルガリウ
ム，トリメチルアルミニウムおよびアルシンを供給し、
基板１表面の全面にＡｌＧａＡｓを成長させる。
てアルシンだけを供給し、基板１の温度を６５０〜７０
０℃とする。このことにより、領域５を覆っている窒素
原子は解離して蒸発していき（図１（ｄ））、代わりに
Ａｓ原子が領域５を覆うようになる。引き続いて、基板
１の温度を５００〜６００℃とし、トリメチルガリウ
ム，トリメチルアルミニウムおよびアルシンを供給し、
基板１表面の全面にＡｌＧａＡｓを成長させる。
【００１７】このことにより、図１（ｅ）に示すよう
に、量子細線７の構造がＡｌＧａＡｓからなる障壁層８
（第３のＩＩＩ−Ｖ族化合物半導体）で埋め込まれるこ
とになる。なお、上述した領域５の窒素原子の除去は行
わなくても障壁層８は形成できるが、窒素原子を除去し
ておいた方が、形成された素子がより安定する。
に、量子細線７の構造がＡｌＧａＡｓからなる障壁層８
（第３のＩＩＩ−Ｖ族化合物半導体）で埋め込まれるこ
とになる。なお、上述した領域５の窒素原子の除去は行
わなくても障壁層８は形成できるが、窒素原子を除去し
ておいた方が、形成された素子がより安定する。
【００１８】図２は、上述したことにより形成した量子
細線の劈開断面を、透過電子顕微鏡で観察した状態を示
す断面図である。同図において、２１は主表面が（００
１）面より［−１１０］方向に１度傾斜させた面である
ＧａＡｓからなる基板、２２は基板２１上にＭＯＣＶＤ
法により形成したＡｌ0.3Ｇａ0.7ＡｓからなるＡｌＧａ
Ａｓ層、２３はＧａＡｓからなる量子細線、２４はＡｌ
0.3Ｇａ0.7Ａｓからなる障壁層である。量子細線２３
は、幅５ｎｍ高さ５ｎｍに形成されており、所望の量子
細線構造が形成されていることが確かめられた。
細線の劈開断面を、透過電子顕微鏡で観察した状態を示
す断面図である。同図において、２１は主表面が（００
１）面より［−１１０］方向に１度傾斜させた面である
ＧａＡｓからなる基板、２２は基板２１上にＭＯＣＶＤ
法により形成したＡｌ0.3Ｇａ0.7ＡｓからなるＡｌＧａ
Ａｓ層、２３はＧａＡｓからなる量子細線、２４はＡｌ
0.3Ｇａ0.7Ａｓからなる障壁層である。量子細線２３
は、幅５ｎｍ高さ５ｎｍに形成されており、所望の量子
細線構造が形成されていることが確かめられた。
【００１９】実施例２．なお、上記実施例では、（００
１）面より［−１１０］方向に１度傾斜させた面を主表
面とするＧａＡｓからなる基板を用いるようにしたが、
これに限るものではない。図３に示すように、（００
１）面より［０１０］方向に約１度傾斜させた面を主表
面とするＧａＡｓからなる基板３１を用いるようにして
も良い。この場合、基板３１表面は、２方向に階段状の
段差が形成され、この上に形成するＡｌＧａＡｓからな
るＡｌＧａＡｓ層３２表面も、この表面状態を反映した
ものとなる。
１）面より［−１１０］方向に１度傾斜させた面を主表
面とするＧａＡｓからなる基板を用いるようにしたが、
これに限るものではない。図３に示すように、（００
１）面より［０１０］方向に約１度傾斜させた面を主表
面とするＧａＡｓからなる基板３１を用いるようにして
も良い。この場合、基板３１表面は、２方向に階段状の
段差が形成され、この上に形成するＡｌＧａＡｓからな
るＡｌＧａＡｓ層３２表面も、この表面状態を反映した
ものとなる。
【００２０】この状態の上に、実施例１と同様にして、
ジメチルヒドラジンを供給するなどのことにより、Ａｌ
ＧａＡｓ層３２表面に窒素原子で覆われた領域３５を形
成する。そして、単分子ステップ３３端より窒素原子で
覆われた領域３５と、Ａｓ原子で覆われたままの領域３
６とに配分し、この状態の上にＧａＡｓを成長させる。
ＧａＡｓは、領域３６上のみに選択的に成長し、この実
施例においては、成長するＧａＡｓは島状に形成され、
量子箱となる。
ジメチルヒドラジンを供給するなどのことにより、Ａｌ
ＧａＡｓ層３２表面に窒素原子で覆われた領域３５を形
成する。そして、単分子ステップ３３端より窒素原子で
覆われた領域３５と、Ａｓ原子で覆われたままの領域３
６とに配分し、この状態の上にＧａＡｓを成長させる。
ＧａＡｓは、領域３６上のみに選択的に成長し、この実
施例においては、成長するＧａＡｓは島状に形成され、
量子箱となる。
【００２１】なお上記実施例では、ＡｌＧａＡｓ層上に
ＧａＡｓからなる細線を形成し、この上にＡｌＧａＡｓ
からなる障壁層を形成するようにしたが、これに限るも
のではない。例えば、障壁層としてはＡｌＡｓを用いる
ようにしてもよく、他のＩＩＩ−Ｖ族化合物半導体を用
い、上記構成としても、本発明の主旨を損なうものでは
ない。
ＧａＡｓからなる細線を形成し、この上にＡｌＧａＡｓ
からなる障壁層を形成するようにしたが、これに限るも
のではない。例えば、障壁層としてはＡｌＡｓを用いる
ようにしてもよく、他のＩＩＩ−Ｖ族化合物半導体を用
い、上記構成としても、本発明の主旨を損なうものでは
ない。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、まず、主表面が面方位（００１）面より傾斜してい
る化合物半導体基体を用い、この上にジメチルヒドラジ
ンなど窒素原子を含む化合物気体を導入することで、化
合物半導体基体表面を部分的に窒素原子で覆われた状態
とする。そして、この状態に引き続いて、加熱した化合
物半導体基体上に化合物気体を供給してＩＩＩ−Ｖ族化
合物半導体からなる半導体層を成長させるようにした。
このため、窒素原子で覆われた領域にはその半導体層は
成長せず、窒素原子で覆われていない領域のみに半導体
層が成長し、これが量子細線や量子箱となる。
ば、まず、主表面が面方位（００１）面より傾斜してい
る化合物半導体基体を用い、この上にジメチルヒドラジ
ンなど窒素原子を含む化合物気体を導入することで、化
合物半導体基体表面を部分的に窒素原子で覆われた状態
とする。そして、この状態に引き続いて、加熱した化合
物半導体基体上に化合物気体を供給してＩＩＩ−Ｖ族化
合物半導体からなる半導体層を成長させるようにした。
このため、窒素原子で覆われた領域にはその半導体層は
成長せず、窒素原子で覆われていない領域のみに半導体
層が成長し、これが量子細線や量子箱となる。
【００２３】以上の結果、途中で大気に接触すること無
く、原子オーダーの精度で半導体薄膜を形成できるとい
う効果がある。そして、汚染やダメージの少ない半導体
薄膜が形成でき、高品質な量子細線や量子箱を形成する
ことが可能となる。
く、原子オーダーの精度で半導体薄膜を形成できるとい
う効果がある。そして、汚染やダメージの少ない半導体
薄膜が形成でき、高品質な量子細線や量子箱を形成する
ことが可能となる。
【図１】 この発明の実施例１における量子細線あるい
は量子箱を製造する工程を説明するための断面図であ
る。
は量子箱を製造する工程を説明するための断面図であ
る。
【図２】 実施例１における量子細線の劈開断面を透過
電子顕微鏡で観察した状態を示す断面図である。
電子顕微鏡で観察した状態を示す断面図である。
【図３】 この発明における第２の実施例を説明するた
めの斜視図である。
めの斜視図である。
１…基板、２…ＡｌＧａＡｓ層、３…ステップ単分子、
４…テラス、５，６…領域、７…量子細線、８…障壁
層。
４…テラス、５，６…領域、７…量子細線、８…障壁
層。
Claims (3)
- 【請求項１】 主表面が面方位（００１）面より傾斜し
ている第１のＩＩＩ−Ｖ族化合物半導体からなる化合物
半導体基体を加熱しながら、この主表面上部に窒素原子
を含む化合物気体を導入して、前記化合物半導体基体表
面が窒素原子で置き換わった領域を形成する第１の工程
と、 前記第１のＩＩＩ−Ｖ族化合物半導体よりも狭い禁制帯
幅を有する第２のＩＩＩ−Ｖ族化合物半導体を構成する
元素を含む２種類以上の化合物気体を前記化合物半導体
基体主表面上部に導入し、前記領域以外に選択的に前記
第２のＩＩＩ−Ｖ族化合物半導体からなる半導体層を形
成する第２の工程とを有することを特徴とする半導体薄
膜の製造方法。 - 【請求項２】 請求項１記載の半導体薄膜の製造方法に
おいて、 前記第２の工程の後に、前記第２のＩＩＩ−Ｖ族化合物
半導体よりも広い禁制帯幅を有する第３のＩＩＩ−Ｖ族
化合物半導体を構成する元素を含む２種類以上の化合物
気体を前記化合物半導体基体主表面上部に導入し、前記
半導体層を前記第３のＩＩＩ−Ｖ族化合物半導体で埋め
込む第３の工程を有することを特徴とする半導体薄膜の
製造方法。 - 【請求項３】 請求項２記載の半導体薄膜の製造方法に
おいて、 前記第２の工程の後、前記第３の工程の前に、前記領域
の窒素原子を解離させ前記化合物半導体基体の構成原子
を露出させる工程を有することを特徴とする半導体薄膜
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22777494A JPH0897152A (ja) | 1994-09-22 | 1994-09-22 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22777494A JPH0897152A (ja) | 1994-09-22 | 1994-09-22 | 半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897152A true JPH0897152A (ja) | 1996-04-12 |
Family
ID=16866178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22777494A Pending JPH0897152A (ja) | 1994-09-22 | 1994-09-22 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319389B1 (ko) * | 1999-06-15 | 2002-01-09 | 김충섭 | 유기갈륨 화합물, 이의 제조 방법 및 이를 이용한 질화갈륨 박막의 제조 방법 |
| JP2004165344A (ja) * | 2002-11-12 | 2004-06-10 | Japan Science & Technology Agency | 結晶成長方法 |
-
1994
- 1994-09-22 JP JP22777494A patent/JPH0897152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319389B1 (ko) * | 1999-06-15 | 2002-01-09 | 김충섭 | 유기갈륨 화합물, 이의 제조 방법 및 이를 이용한 질화갈륨 박막의 제조 방법 |
| JP2004165344A (ja) * | 2002-11-12 | 2004-06-10 | Japan Science & Technology Agency | 結晶成長方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430280B1 (en) | Selective and non-selective deposition of Si1-x Gex on a Si substrate that is partially masked with Si O2 | |
| US6242326B1 (en) | Method for fabricating compound semiconductor substrate having quantum dot array structure | |
| US6033972A (en) | Growing method of GaAs quantum dots using chemical beam epitaxy | |
| JPH05291140A (ja) | 化合物半導体薄膜の成長方法 | |
| JPH0794494A (ja) | 化合物半導体デバイスの作製方法 | |
| JPH0897152A (ja) | 半導体薄膜の製造方法 | |
| JP2714920B2 (ja) | 半導体薄膜の製造装置および製造方法 | |
| JP3577880B2 (ja) | ３−５族化合物半導体の製造方法 | |
| JP2794506B2 (ja) | 化合物半導体ヘテロエピタキシャル成長方法 | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| JP3402425B2 (ja) | 半導体微細構造の作製方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JP2733167B2 (ja) | 化合物半導体薄膜の選択的成長方法 | |
| JPH0567575A (ja) | 半導体薄膜形成方法及び半導体装置 | |
| JPH04306821A (ja) | 化合物半導体結晶成長方法 | |
| JP4041887B2 (ja) | アンチモン系量子ドットの形成方法 | |
| KR0119906B1 (ko) | 에피택셜층의 형성방법 | |
| Henie et al. | In situ selective-area etching and MOVPE regrowth of GaInAs-InP on InP substrates | |
| JP3335671B2 (ja) | 原子層成長による量子細線および量子箱の形成方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JP3134315B2 (ja) | 化合物半導体結晶の選択成長方法 | |
| JPH0878658A (ja) | 半導体薄膜の製造方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| JPH05183238A (ja) | 半導体量子箱構造の製造方法 | |
| JP3047523B2 (ja) | 選択エピタキシャル成長方法 |