JPH0897224A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 エミッタ抵抗を低減することによってバイポ
ーラトランジスタの動作速度を向上させる。 【構成】 ｐ型シリコン基板１の主表面にはｎ型のコレ
クタ領域２が形成される。コレクタ領域２の表面にはｐ
型ベース領域３が形成される。ベース領域３の表面には
ｎ型エミッタ領域４が形成される。エミッタ領域４の表
面上には多結晶シリコン層７が形成される。多結晶シリ
コン層７を覆うように層間絶縁層８が形成される。エミ
ッタ領域４上には、層間絶縁層８と多結晶シリコン層７
とを貫通してエミッタ領域４表面に達するコンタクトホ
ール９ｂが形成される。このコンタクトホール９ｂ内に
は、エミッタ領域４の表面と接触するようにメタル電極
１０ｂが形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、バイポーラトランジ
スタおよびその製造方法に関し、特に、エミッタ領域上
に多結晶シリコン層が形成されたタイプのバイポーラト
ランジスタおよびその製造方法に関するものである。

【０００２】

【従来の技術】以下、従来のバイポーラトランジスタお
よびその製造方法について、図４５〜図４８を用いて説
明する。図４５は、エミッタ領域上に多結晶シリコン層
が形成されたタイプの従来のバイポーラトランジスタを
示す断面図である。図４６〜図４８は、図４５に示され
るバイポーラトランジスタの製造工程の第１工程〜第３
工程を示す断面図である。

【０００３】まず図４５を用いて、上記の従来のバイポ
ーラトランジスタの構造について説明する。図４５を参
照して、ｐ型シリコン基板１の主表面にはｎ型のコレク
タ領域２が形成される。このコレクタ領域２の表面に
は、ｐ型のベース領域３が形成される。このベース領域
３の表面には、ｎ型のエミッタ領域４が形成される。

【０００４】シリコン基板１の主表面上には、エミッタ
領域４上にコンタクトホール６を有する絶縁層５が形成
される。この絶縁層５はシリコン酸化膜などからなる。
コンタクトホール６内から絶縁層５上に延在するように
多結晶シリコン層７が形成される。多結晶シリコン層７
を覆うようにシリコン酸化膜などからなる層間絶縁層８
が形成される。

【０００５】この層間絶縁層８と絶縁層５とを貫通して
コレクタ領域２の一部表面およびベース領域３の一部表
面に達するようにコンタクトホール９ａ，９ｃがそれぞ
れ形成される。また、層間絶縁層８を貫通して多結晶シ
リコン層７の表面に達するようにコンタクトホール９ｂ
が形成される。コンタクトホール９ａ，９ｂ，９ｃ内に
は、メタル電極１０が形成される。

【０００６】次に、図４６〜図４８を用いて、図４５に
示される従来のバイポーラトランジスタの製造方法につ
いて説明する。

【０００７】まず図４６を参照して、ｐ型シリコン基板
１の主表面の所望の領域に、イオン注入法などを用い
て、ｎ型のコレクタ領域２とｐ型のベース領域３とをそ
れぞれ形成する。その後、ＣＶＤ（Chemical Vapor Dep
osition ）法などを用いて、シリコン基板１の主表面上
に、シリコン酸化膜などからなる絶縁層５を堆積する。
この絶縁層５上に、写真製版技術を用いて、エミッタ領
域４の形成領域に開口部を有するレジストパターン１１
ｊを形成する。このレジストパターン１１ｊをマスクと
して用いて絶縁層５にエッチング処理を施す。それによ
り、コンタクトホール６を形成する。その後、レジスト
パターン１１ｊを除去する。

【０００８】次に、図４７を参照して、ＣＶＤ法などを
用いて、コンタクトホール６内と絶縁層５上とに多結晶
シリコン層７を形成する。そして、この多結晶シリコン
層７にｎ型の不純物を導入する。そして、この多結晶シ
リコン層７を所定形状にパターニングする。その後、こ
の多結晶シリコン層７に熱処理を施すことによって、多
結晶シリコン層７内に導入されたｎ型の不純物をベース
領域３内に拡散させる。それにより、拡散深さの小さい
エミッタ領域４が形成される。

【０００９】次に、図４８を参照して、ＣＶＤ法などを
用いて、多結晶シリコン層７および絶縁層５を覆うよう
にシリコン酸化膜などからなる層間絶縁層８を形成す
る。この層間絶縁層８上に、コンタクトホール９ａ，９
ｂ，９ｃの形成領域に開口部を有するように所定形状に
パターニングされたレジストパターン１１ｋを形成す
る。このレジストパターン１１ｋをマスクとして用いて
層間絶縁層８および絶縁層５にエッチング処理を施す。
それにより、コンタクトホール９ａ，９ｂ，９ｃがそれ
ぞれ形成される。その後、レジストパターン１１ｋを除
去する。そして、スパッタリング法などを用いて、コン
タクトホール９ａ，９ｂ，９ｃ内にそれぞれメタル電極
１０を形成する。以上の工程を経て、図４５に示される
従来のバイポーラトランジスタが形成されることにな
る。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
従来のバイポーラトランジスタには次に説明するような
問題点があった。その問題点について図４９を用いて説
明する。図４９は、上記の従来のバイポーラトランジス
タの問題点を説明するための模式図である。

【００１１】図４９に示されるように、上記の従来のバ
イポーラトランジスタでは、エミッタ領域４とメタル電
極１０との間に多結晶シリコン層７が介在している。多
結晶シリコンは金属に比べて抵抗値が高いため、エミッ
タ領域４とメタル電極１０との間に多結晶シリコン層７
が介在することによって、エミッタ領域４とメタル電極
１０との間に比較的高抵抗の抵抗Ｒが存在することとな
る。それにより、エミッタ抵抗が大きくなり、バイポー
ラトランジスタの動作速度を劣化させるといった問題が
生じていた。

【００１２】そこで、エミッタ抵抗を低減する一手法と
して、図５０に示されるように、多結晶シリコン層７を
形成することなくメタル電極１０とエミッタ領域４とを
直接接触させることが考えられる。図５０は、エミッタ
領域４上に多結晶シリコン層を形成することなくエミッ
タ領域４とメタル電極１０とを直接接触させたタイプの
従来のバイポーラトランジスタを示す断面図である。こ
の図に示されるように、メタル電極１０とエミッタ領域
４とを直接接触させることによって、エミッタ抵抗を低
減することは可能となる。

【００１３】しかし、この図５０に示されるタイプのバ
イポーラトランジスタには次のような問題点が生じるこ
ととなる。その問題点について、図５１および図５２を
用いて説明する。図５１および図５２は、図５０に示さ
れるタイプの従来のバイポーラトランジスタの問題点を
示す図である。

【００１４】まず図５１を参照して、図５０に示される
タイプのバイポーラトランジスタを形成するには、一般
に、写真製版技術とイオン注入法を用いてエミッタ領域
４を形成した後に、層間絶縁層８を形成し、この層間絶
縁層８にメタル電極１０の形成用のコンタクトホール９
を形成する。このコンタクトホール９の形成に際しても
写真製版技術が一般に用いられる。

【００１５】より具体的には、図５１に示されるよう
に、エミッタ領域４の形成の際にはレジストパターン１
１ｍをマスクとして用い、コンタクトホール９の形成の
際にはレジストパターン１１ｌをマスクとして用いる。
そのため、レジストパターン１１ｍとレジストパターン
１１ｌの重合わせマージンＷ４をとる必要がある。

【００１６】それにより、エミッタ幅Ｗ３を、少なくと
も２×Ｗ４の大きさより小さくできなくなる。その結
果、エミッタ幅Ｗ３が比較的大きいものとなってしま
う。エミッタ幅Ｗ３についてはその値が小さい方がバイ
ポーラトランジスタの高速動作が可能となることが一般
に知られている。そのため、上記のようにエミッタ幅Ｗ
３が比較的大きくなることによって、バイポーラトラン
ジスタの高速性を劣化させるといった問題が生じる。

【００１７】上記のようなエミッタ幅Ｗ３に起因する問
題を解決する手法として、図５２に示されるように、コ
ンタクトホール９の形成後にエミッタ領域４を形成する
手法が考えられる。この場合には、上記のような重ね合
わせマージンＷ４をとる必要がないため、エミッタ幅を
Ｗ５に縮小できる。それにより、上述のようなエミッタ
幅に起因するバイポーラトランジスタの高速性劣化とい
った問題は解消される。しかし、この場合には、エミッ
タ領域４をイオン注入でしか形成できないため、エミッ
タ領域４の深さＤが大きくなるという問題が生じる。こ
のエミッタ領域４の深さＤについてもその値が小さい方
がバイポーラトランジスタの高速動作が可能となるた
め、この場合にもやはりバイポーラトランジスタの高速
性が劣化するという問題が生じる。

【００１８】以上説明したようなエミッタ幅Ｗ３および
エミッタ領域４の深さＤに起因する問題は、エミッタ領
域４上に多結晶シリコン層を形成するタイプのバイポー
ラトランジスタにおいては解消される。それは、エミッ
タ領域４が、多結晶シリコン層７に含まれた不純物をベ
ース領域３内に拡散させることによって形成されるから
である。以上の内容に鑑み、バイポーラトランジスタの
高速動作の観点からはエミッタ領域上に多結晶シリコン
層を形成するタイプのバイポーラトランジスタを用いる
ことが好ましいといえる。しかしながら、この場合に
は、上述のようなエミッタ抵抗が増大するといった問題
が生じることとなる。

【００１９】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、エミッ
タ領域上に多結晶シリコン層を形成したタイプのバイポ
ーラトランジスタにおいて、エミッタ抵抗を低減するこ
とによって動作特性の向上したバイボーラトランジスタ
およびその製造方法を提供することにある。

【００２０】

【課題を解決するための手段】この発明に係るバイポー
ラトランジスタは、１つの局面では、主表面を有する第
１導電型の半導体基板と、第２導電型のコレクタ領域
と、第１導電型のベース領域と、第２導電型のエミッタ
領域と、絶縁層と、多結晶シリコン層と、メタル電極と
を備える。コレクタ領域は、半導体基板の主表面に形成
される。ベース領域は、コレクタ領域の表面に形成され
る。エミッタ領域は、ベース領域の表面に形成される。
絶縁層は、エミッタ領域の表面に達するコンタクトホー
ルを有するように半導体基板の主表面上に形成される。
多結晶シリコン層は、コンタクトホールの一部を規定す
る孔を有し、絶縁層内に形成される。メタル電極は、エ
ミッタ領域表面と接触するようにコンタクトホール内に
形成される。

【００２１】この発明に係るバイポーラトランジスタ
は、他の局面では、主表面を有する第１導電型の半導体
基板と、第２導電型のコレクタ領域と、第１導電型のベ
ース領域と、第２導電型のエミッタ領域と、シリサイド
層と、絶縁層と、多結晶シリコン層と、メタル電極とを
備える。コレクタ領域は、半導体基板の主表面に形成さ
れる。ベース領域は、コレクタ領域の表面に形成され
る。エミッタ領域は、ベース領域の表面に形成される。
シリサイド層は、エミッタ領域の表面上に形成される。
絶縁層は、シリサイド層表面に達するコンタクトホール
を有するように半導体基板の主表面上に形成される。多
結晶シリコン層は、シリサイド層の側面と連なり、かつ
シリサイド層を取囲むように絶縁層内に形成される。メ
タル電極は、シリサイド層上に形成される。上記の多結
晶シリコン層上には、好ましくは窒化膜が形成され、こ
の窒化膜上には上記の絶縁層が形成される。

【００２２】この発明に係るバイポーラトランジスタの
製造方法によれば、まず、第１導電型の半導体基板の主
表面に第２導電型のコレクタ領域と第１導電型のベース
領域を形成する。そして、半導体基板の主表面上にベー
ス領域の一部表面を露出させる開口部を有する絶縁層を
形成する。開口部内に位置するベース領域の一部表面上
に、第２導電型の不純物を含む多結晶シリコン層を形成
する。この多結晶シリコン層からベース領域表面に第２
導電型の不純物を拡散させることによって、ベース領域
表面にエミッタ領域を形成する。多結晶シリコン層を覆
うように半導体基板の主表面上に層間絶縁層を形成す
る。層間絶縁層と絶縁層とを貫通し、ベース領域の一部
表面とコレクタ領域の一部表面とを露出させる第１と第
２のコンタクトホールを形成する。層間絶縁層を貫通
し、多結晶シリコン層の一部表面を露出させる第３のコ
ンタクトホールを形成する。露出した多結晶シリコン層
の一部表面にエッチング処理を施すことによって、多結
晶シリコン層にエミッタ領域の一部表面を露出させる開
口部を形成する。そして、第１，第２および第３のコン
タクトホール内に第１，第２および第３のメタル電極を
形成する。

【００２３】この発明に係るバイポーラトランジスタの
製造方法によれば、他の局面では、まず、第１導電型の
半導体基板の主表面に第２導電型のコレクタ領域と第１
導電型のベース領域とを形成する。半導体基板の主表面
上にベース領域の一部表面を露出させる開口部を有する
絶縁層を形成する。開口部内に位置するベース領域の一
部表面上に、第２導電型の不純物を含む多結晶シリコン
層を形成する。この多結晶シリコン層からベース領域表
面に第２導電型の不純物を拡散させることによって、ベ
ース領域表面にエミッタ領域を形成する。多結晶シリコ
ン層を覆うように半導体基板の主表面上に層間絶縁層を
形成する。この層間絶縁層と絶縁層とを貫通してベース
領域の一部表面とコレクタ領域の一部表面とを露出させ
る第１と第２のコンタクトホールと、層間絶縁層を貫通
して多結晶シリコン層の一部表面を露出させる第３のコ
ンタクトホールとを形成する。そして、上記の第１，第
２および第３のコンタクトホール内表面上と層間絶縁層
上とに遷移金属層を形成する。この遷移金属層に熱処理
を施すことによって、第１のコンタクトホール直下に位
置するベース領域の一部表面を第１のシリサイド層に変
換し、第２のコンタクトホール直下に位置するコレクタ
領域の一部表面を第２のシリサイド層に変換し、多結晶
シリコン層において第３のコンタクトホール直下に位置
する部分を第３のシリサイド層に変換する。そして、第
１，第２および第３のシリサイド層上にそれぞれ第１，
第２および第３のメタル電極を形成する。

【００２４】

【作用】この発明に係るバイポーラトランジスタによれ
ば、１つの局面では、多結晶シリコン層にこの多結晶シ
リコン層を貫通してエミッタ領域の表面に達する孔が設
けられ、この孔内を貫通してエミッタ領域表面と接触す
るようにメタル電極が形成される。つまり、図４５に示
される従来例とは違って、メタル電極とエミッタ領域と
が直接接触することとなる。それにより、メタル電極と
エミッタ領域との間のコンタクト抵抗を従来例よりも低
減することが可能となる。また、多結晶シリコン層上に
窒化膜が形成された場合には、プロセス中に多結晶シリ
コン層の厚みがほとんど減じられなくなる。それによ
り、多結晶シリコン層をシリサイド層に変換した場合
に、エミッタ領域とベース領域との短絡を効果的に阻止
することが可能となる。

【００２５】この発明に係るバイポーラトランジスタに
よれば、他の局面では、メタル電極直下に位置する多結
晶シリコン層が全てシリサイド層に変換される。それに
より、メタル電極はシリサイド層を介してエミッタ領域
と電気的に接続されることになる。そのため、従来例と
比べて、メタル電極とエミッタ領域との間の抵抗を低減
することが可能となる。

【００２６】この発明に係るバイポーラトランジスタの
製造方法によれば、１つの局面では、多結晶シリコン層
からベース領域表面に不純物を拡散することによってエ
ミッタ領域を形成している。それにより、エミッタ幅を
小さく抑えかつエミッタ領域の拡散深さを小さく抑える
ことが可能となる。また、第１と第２のコンタクトホー
ルと第３のコンタクトホールとを別々の工程で別々のマ
スク層を用いて形成している。それにより、第３のコン
タクトホールの形成に用いたマスク層をそのまま用い
て、第３のコンタクトホール内に露出する多結晶シリコ
ン層のみを選択的にエッチングすることにより、エミッ
タ領域の一部表面を選択的に露出させることが可能とな
る。それにより、エミッタ領域の一部表面上に直接メタ
ル電極を形成することが可能となる。

【００２７】この発明に係るバイポーラトランジスタの
製造方法によれば、他の局面では、第１，第２および第
３のコンタクトホールが同時に形成され、この第１，第
２および第３のコンタクトホールの内表面上に遷移金属
層が形成される。そして、この遷移金属層に熱処理が施
される。このとき、第１のコンタクトホール内にはベー
ス領域の一部表面が露出し、第２のコンタクトホール内
にはコレクタ領域の一部表面が露出し、第３のコンタク
トホール内にはエミッタ領域上に位置する多結晶シリコ
ン層の一部表面が露出する。それにより、上記の熱処理
によって、ベース領域の一部表面，コレクタ領域の一部
表面およびエミッタ領域上に位置する多結晶シリコン層
を第１，第２および第３のシリサイド層にそれぞれ変換
することが可能となる。そして、この第１、第２および
第３のシリサイド層上にメタル電極が形成されることに
なる。これにより、第３のメタル電極とエミッタ領域と
を、第３のシリサイド層を介して電気的に接続すること
が可能となる。その結果、従来例よりもエミッタ抵抗を
低減することが可能となる。

【００２８】

【実施例】以下、図１〜図４４を用いて、この発明の実
施例について説明する。

【００２９】（第１実施例）まず、図１〜図９を用いて
この発明の第１の実施例について説明する。図１は、こ
の発明の第１の実施例におけるバイポーラトランジスタ
を示す断面図である。

【００３０】図１を参照して、コンタクトホール９ｂ
が、多結晶シリコン層７をも貫通してエミッタ領域４の
表面にまで達するように形成されている。そして、この
コンタクトホール９ｂ内には、エミッタ領域４の表面と
接触するようにメタル電極１０ｂが形成されている。こ
のメタル電極１０ｂの材質としては、Ａｌ／Ｃｕ，Ｗな
どを挙げることができる。このように、メタル電極１０
ｂとエミッタ領域４とが接触するように形成されるの
で、図４５に示される従来例の場合よりもエミッタ領域
４とメタル電極１０ｂとの間の抵抗を低減することが可
能となる。それにより、エミッタ抵抗を低減でき、高速
動作が可能なバイポーラトランジスタが得られる。それ
以外の構造に関しては、図４５に示される従来のバイポ
ーラトランジスタと同様である。

【００３１】次に、図２を用いて、本実施例におけるバ
イポーラトランジスタの平面構造について説明する。図
２は、図１に示されるバイポーラトランジスタの平面図
である。そして、図２におけるＩ−Ｉ線に沿う断面が図
１に示されることになる。

【００３２】図２を参照して、多結晶シリコン層７は、
コンタクトホール９ｂの一部を規定する孔を有し、かつ
コンタクトホール９ｂを取囲むように設けられる。コン
タクトホール９ｂ内にはメタル電極１０ｂが形成される
ので、メタル電極１０ｂの外周面の一部と多結晶シリコ
ン層７とは接触することとなる。また、コンタクトホー
ル６内において、多結晶シリコン層７とエミッタ領域４
の一部表面とは接触する。

【００３３】次に、図３〜図７を用いて、図１に示され
るバイポーラトランジスタの製造方法について説明す
る。図３〜図７は、図１に示されるバイポーラトランジ
スタの製造工程の第１工程〜第５工程を示す断面図であ
る。

【００３４】まず図３を参照して、従来例と同様の工程
を経て、シリコン酸化膜などからなる絶縁層５までを形
成し、この絶縁層５にコンタクトホール６を形成する。
次に、図４を参照して、従来例と同様の方法で、砒素
（Ａｓ）などのｎ型の不純物を含み約２００Å〜約２０
００Åの厚みを有する多結晶シリコン層７を形成し、こ
の多結晶シリコン層７に熱処理を施す。それにより、こ
の多結晶シリコン層７からｎ型の不純物をベース領域３
内に拡散させ、エミッタ領域４を形成する。それによ
り、エミッタ幅が小さくかつ拡散深さの小さいエミッタ
領域４を形成することが可能となる。それにより、バイ
ポーラトランジスタの動作の高速性を確保することが可
能となる。

【００３５】次に、図５を参照して、ＣＶＤ法などを用
いて、絶縁層５および多結晶シリコン層７を覆うよう
に、シリコン酸化膜などからなる層間絶縁層８を形成す
る。この層間絶縁層８上に、コンタクトホール９ａ，９
ｃの形成位置に開口部を有するレジストパターン１１ａ
を形成する。このレジストパターン１１ａをマスクとし
て用いて層間絶縁層８および絶縁層５をエッチングす
る。それにより、コレクタ領域２の一部表面を露出させ
るコンタクトホール９ａと、ベース領域３の一部表面を
露出させるコンタクトホール９ｃとをそれぞれ形成す
る。

【００３６】次に、図６を参照して、上記のレジストパ
ターン１１ａを除去した後、コンタクトホール９ｂの形
成位置に開口幅Ｗ１の開口部を有するレジストパターン
１１ｂを層間絶縁層８上に形成する。このレジストパタ
ーン１１ｂをマスクとして用いて、層間絶縁層８をエッ
チングする。それにより、多結晶シリコン層７の一部表
面を露出させるコンタクトホール９ｂ′が形成される。
このとき、図６に示される態様においては、このコンタ
クトホール９ｂの開口幅Ｗ１は、コンタクトホール６の
開口幅よりも小さいものとなっている。

【００３７】次に、図７を参照して、上記のレジストパ
ターン１１ｂを再びマスクとして用いて、多結晶シリコ
ン層７の厚みｔ１分だけ多結晶シリコン層７をエッチン
グする。それにより、エミッタ領域４の一部表面を露出
させる。その後、レジストパターン１１ｂを除去する。
それ以降は、従来例と同様の方法で、コンタクトホール
９ａ，９ｂ，９ｃ内にメタル電極１０ａ，１０ｂ，１０
ｃを形成する。以上の工程を経て図１に示されるバイポ
ーラトランジスタが形成されることになる。

【００３８】次に、図８および図９を用いて、上記の第
１の実施例の変形例について説明する。図８は、第１の
実施例の変形例におけるバイポーラトランジスタを示す
断面図である。図９は、図８に示されるバイポーラトラ
ンジスタの特徴的な製造工程を示す断面図である。

【００３９】まず図８を参照して、上記の第１の実施例
においては、多結晶シリコン層７とメタル電極１０ｂの
双方がエミッタ電極４の表面と接触していた。しかし、
図８に示されるように、本変形例においては、メタル電
極１０ｂのみがエミッタ領域４の表面と接触している。
このような構造とすることによって、上記の第１の実施
例の場合よりもメタル電極１０ｂとエミッタ領域４との
接触面積を増大させることが可能となる。それにより、
上記の第１の実施例の場合よりもさらにエミッタ領域４
とメタル電極１０ｂとのコンタクト抵抗を低減すること
が可能となる。

【００４０】次に、図９を用いて、図８に示される変形
例におけるバイポーラトランジスタの製造方法について
説明する。図９を参照して、コンタクトホール９ｂの形
成に際して、開口幅Ｗ１より大きい開口幅Ｗ２を有する
レジストパターン１１ｃを層間絶縁層８上に形成し、こ
のレジストパターン１１ｃをマスクとして用いて層間絶
縁層８をエッチングする。それにより、開口幅Ｗ１より
も大きい開口幅Ｗ２を有するコンタクトホール９ｂ′が
形成されることになる。それ以降は上記の第１の実施例
と同様の工程を経て、図８に示されるバイポーラトラン
ジスタが形成されることになる。

【００４１】（第２実施例）次に、図１０〜図１３を用
いて、この発明の第２の実施例について説明する。図１
０は、この発明の第２の実施例におけるバイポーラトラ
ンジスタを示す断面図である。図１１〜図１３は、図１
０に示される本実施例におけるバイポーラトランジスタ
の製造工程の第１工程〜第３工程を示す断面図である。

【００４２】まず図１０を参照して、本実施例における
バイポーラトランジスタにおいては、コンタクトホール
９ａ直下に位置するコレクタ領域２の表面に凹部１２が
形成され、コンタクトホール９ｃ直下に位置するベース
領域３の表面に凹部１２が形成されている。そして、こ
の凹部１２内にもメタル電極１０ａ，１０ｃが形成され
る。それ以外の構造に関しては図１に示される第１の実
施例におけるバイポーラトランジスタと同様である。

【００４３】上記のように、凹部１２を有することによ
って、メタル電極１０ａとコレクタ領域２との接触面積
およびメタル電極１０ｃとベース領域３との接触面積を
増大させることが可能となる。それにより、上記の第１
の実施例の場合よりも、メタル電極１０ａとコレクタ領
域２とのコンタクト抵抗およびベース領域３とメタル電
極１０ｃとのコンタクト抵抗を低減することが可能とな
る。なお、本実施例においては、ベース領域３の拡散深
さｔ２が、多結晶シリコン層７の厚みｔ１よりも大きい
ことが必要とされる。それにより、ベース領域３とコレ
クタ領域２間の短絡が効果的に阻止される。

【００４４】次に、図１１〜図１３を用いて、図１０に
示されるバイポーラトランジスタの製造方法について説
明する。図１１を参照して、上記の第１の実施例と同様
の工程を経て層間絶縁層８までを形成する。

【００４５】次に、図１２を参照して、この層間絶縁層
８上に、コンタクトホール９ａ，９ｂ，９ｃの形成位置
に開口部を有するレジストパターン１１ｄを形成する。
このレジストパターン１１ｄをマスクとして用いて、層
間絶縁層８および絶縁層５にエッチング処理を施す。そ
れにより、コンタクトホール９ａ′，９ｂ′および９
ｃ′をそれぞれ形成する。

【００４６】次に、このレジストパターン１１ｄを再び
マスクとして用いて、多結晶シリコン層７にエッチング
処理を施す。それにより、エミッタ領域４の一部表面を
露出させる。このとき、同時に、コンタクトホール９
ａ′直下に位置するコレクタ領域２の一部表面およびコ
ンタクトホール９ｃ′直下に位置するベース領域３の一
部表面にもエッチング処理が施される。

【００４７】それにより、図１３に示されるように、多
結晶シリコン層７の厚みｔ１とほぼ同じ大きさの深さを
有する凹部１２が形成される。その後、レジストパター
ン１１ｄを除去する。

【００４８】また、上記の凹部１２の形成に際して、多
結晶シリコン層７の厚みｔ１よりもベース領域３の拡散
深さｔ２が大きくなるようにする。それにより、凹部１
２がベース領域３とコレクタ領域２との接合部にまで達
することを効果的に阻止することが可能となる。それに
より、ベース領域３とコレクタ領域２との短絡を阻止す
ることが可能となる。

【００４９】なお、レジストパターン１１ｄは、多結晶
シリコン層７のエッチングの前に除去しておいてもよ
い。また、ベース領域３とメタル電極１０ｃとのコンタ
クト部に、ベース領域３とメタル電極１０ｃとの間のコ
ンタクト抵抗を低減するための高濃度の外部ベース領域
が形成された場合には、外部ベース領域の拡散深さが多
結晶シリコン層７の厚みｔ１よりも大きくなるようにす
る。

【００５０】上記の工程を経てコンタクトホール９ａ，
９ｂ，９ｃを形成した後は、上記の第１の実施例と同様
の工程を経てメタル電極１０ａ，１０ｂ，１０ｃを形成
する。それにより、図１０に示されるバイポーラトラン
ジスタが形成されることになる。以上説明したように、
本実施例におけるバイポーラトランジスタの製造方法で
は、上記の第１の実施例の場合よりも写真製版工程の回
数を減少させることが可能となる。それにより、上記の
第１の実施例の場合よりも製造コストを低減することが
可能となる。

【００５１】（第３実施例）次に、図１４〜図１９を用
いて、この発明の第３の実施例について説明する。図１
４は、この発明の第３の実施例におけるバイポーラトラ
ンジスタを示す断面図である。

【００５２】図１４を参照して、本実施例におけるバイ
ポーラトランジスタでは、コンタクトホール９ｂ′直下
に位置する多結晶シリコン層７が、チタンシリサイド
（ＴｉＳｉｘ（ｘ〜２．０））層１４ｂに変換されてい
る。そして、このチタンシリサイド層１４ｂの下面はエ
ミッタ領域４の一部表面と接触し、チタンシリサイド層
１４の上面上には窒化チタン（ＴｉＮ）層１３ｂが形成
される。この窒化チタン層１３ｂ上にはメタル電極１０
ｂが形成される。つまり、メタル電極１０は、窒化チタ
ン層１３ｂおよびチタンシリサイド層１４ｂを介在して
エミッタ領域４と電気的に接続されることになる。それ
により、従来例よりもエミッタ領域４とメタル電極１０
との間の抵抗を低減することが可能となる。

【００５３】一方、コンタクトホール９ａ直下に位置す
るコレクタ領域２の一部表面にもチタンシリサイド層１
４ａが形成され、コンタクトホール９ｃ直下に位置する
ベース領域３の一部表面にもチタンシリサイド層１４ｃ
が形成される。これらの場合も、メタル電極１０ａは窒
化チタン層１３ａおよびチタンシリサイド層１４ａを介
在してコレクタ領域２に電気的に接続され、メタル電極
１０ｃは窒化チタン層１３ｃおよびチタンシリサイド層
１４ｃを介在してベース領域３に電気的に接続される。
それ以外の構造に関しては図１に示される第１の実施例
におけるバイポーラトランジスタとほぼ同様である。

【００５４】次に、図１５を用いて、メタル電極１０ｂ
とエミッタ領域４との間の接続部の構造についてより詳
しく説明する。図１５は、メタル電極１０ｂとエミッタ
領域４との接続部を拡大した断面図である。

【００５５】図１５を参照して、チタンシリサイド層１
４ｂは、多結晶シリコン層７と、この多結晶シリコン層
７上に形成されるチタン層とが反応することによって形
成されるので、その厚みｔ３は、多結晶シリコン層７の
厚みｔ１よりも大きいものとなる。また、窒化チタン層
１３ｂは、チタンシリサイド層１４ｂ上と、コンタクト
ホール９ｂ′の側面上と、メタル電極１０ｂの下に位置
する層間絶縁層８の上面上とに延在する。この窒化チタ
ン層１３ｂは、メタル電極１０ｂとシリコン基板１との
間の反応を防止するバリア層としての機能をも有する。
それにより、この窒化チタン層１３ｂを有することによ
って、メタル電極１０ｂとシリコン基板１との間の反応
を効果的に阻止することが可能となる。

【００５６】次に、図１６〜図１９を用いて、本実施例
におけるバイポーラトランジスタの製造方法について説
明する。図１６〜図１８は、図１４に示される本実施例
におけるバイポーラトランジスタの製造工程の第１工程
〜第３工程を示す断面図である。図１９は、チタン層と
多結晶シリコン層とのシリサイド反応を説明するための
模式図である。

【００５７】まず図１６を参照して、上記の第２の実施
例と同様の工程を経て、コンタクトホール９ａ，９
ｂ′，９ｃまでを形成する。次に、図１７を参照して、
スパッタリング法などを用いて、コンタクトホール９
ａ，９ｂ′，９ｃ内表面上と層間絶縁層８上とに、チタ
ン層１５を形成する。

【００５８】次に、図１８を参照して、上記のチタン層
に熱処理を施す。熱処理条件は、７００℃〜１０００
℃，〜６０秒，窒素雰囲気である。それにより、チタン
層１５の一部と、チタン層１５と接するシリコン基板１
の一部表面とチタン層１５と接する多結晶シリコン層７
とをチタンシリサイド層１４ａ，１４ｂ，１４ｃに変換
する。このとき、シリコン基板１および多結晶シリコン
層７と接していないチタン層１５は、窒化チタン層１３
となる。

【００５９】ここで、図１９を用いて、上記のチタンシ
リサイド層１４ｂの形成方法についてより詳しく説明す
る。図１９を参照して、チタン層１５の場合、初期の厚
みｔ４のうち４０〜７０％の厚みｔ５（ｔ５＝０．４ｔ
４〜０．７ｔ４）のチタン層１５が、２．２７ｔ５分の
厚みの多結晶シリコン層７と反応する。それにより、厚
みｔ６（ｔ６＝２．５１ｔ５）のチタンシリサイド層１
４ｂが生成される。この内容に関しては、ACADEMIC PRE
SS, 1983 "SILICIDES FOR VLSI APPLICATIONS"に記載さ
れている。したがって、厚みｔ１の多結晶シリコン層７
がすべてシリサイド反応するには、次のような関係を満
たさなければならない。

【００６０】 ｔ１≦２．２７ｔ５＝０．９０８ｔ４〜１．５８９ｔ４ ｔ４≧１．１０ｔ１〜０．６３ｔ１＞０．６ｔ１ 上記のような関係を満足するように多結晶シリコン層７
の厚みｔ１とチタン層１５の厚みｔ４とを決定すること
によって、コンタクトホール９ｂ′直下に位置する多結
晶シリコン層７をすべてチタンシリサイド層１４ｂに変
換することが可能となる。その結果、エミッタ領域４と
チタンシリサイド層１４ｂとを接触させることが可能と
なる。それにより、エミッタ抵抗を低減することが可能
となる。

【００６１】それ以降は、上記の第１の実施例と同様の
方法でメタル電極１０ａ，１０ｂ，１０ｃを形成し、こ
のメタル電極１０ａ，１０ｂ，１０ｃおよび窒化チタン
層１３ａ，１３ｂ，１３ｃを所定形状にパターニングす
る。それにより、図１４に示されるバイポーラトランジ
スタが得られることになる。

【００６２】なお、上記の実施例においては、チタン層
１５を用いた場合について説明したが、チタン層１５の
かわりに他の遷移金属を用いてもよい。たとえば、Ｃ
ｏ，Ｎｉ，Ｐｔ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，
Ｍｏ，Ｗ，Ｐｄなどを挙げることができる。これらのチ
タン以外の遷移金属層を用いた場合の図１５に対応する
断面図が図２０に示されている。

【００６３】図２０を参照して、上記のようなチタン層
以外の遷移金属層を用いた場合には、遷移金属シリサイ
ド層１９とメタル電極１０とが直接接触するように、遷
移金属シリサイド層１９が形成される。そして、コンタ
クトホール９ｂ′の側面には、遷移金属層１８が残余す
る。この場合にも、上記のチタン層を用いた場合と同様
に、従来例に比べてエミッタ抵抗を低減することが可能
となる。

【００６４】（第４実施例）次に、図２１および図２２
を用いて、この発明の第４の実施例について説明する。
上記の第３の実施例では、チタン層１５のすべてが多結
晶シリコン層７と反応しないため、チタン層１５の厚み
ｔ４を多結晶シリコン層７の厚みｔ１に対しｔ４＞０．
６ｔ１となるように厚く形成する必要があった。そこ
で、チタン層１５の厚みｔ４を減じるべく本実施例が考
案された。図２１を参照して、上記の第３の実施例と同
様の工程を経てチタン層１５までを形成する。そして、
このチタン層１５上に、スパッタリング法などを用い
て、窒化チタン層１３を形成する。この状態で上記の第
３の実施例の場合と同様の熱処理が施される。それによ
り、チタンシリサイド層１４ａ，１４ｂ，１４ｃが形成
されることになる。このとき、チタン層１５上に窒化チ
タン層１３を形成することによって、シリコン基板１お
よび多結晶シリコン層７と接触するチタン層１５をすべ
てチタンシリサイド層１４ａ，１４ｂ，１４ｃに変換す
ることが可能となる。それにより、上記第３の実施例の
場合よりも、チタン層１５の厚みを小さくすることが可
能となる。

【００６５】次に、図２２を用いて、本実施例における
チタンシリサイド層１４ｂの形成工程についてより詳し
く説明する。図２２は、本実施例におけるチタンシリサ
イド層１４ｂの形成工程を説明するための模式図であ
る。

【００６６】図２２を参照して、上記のような熱処理を
施すことによって、チタン層１５が多結晶シリコン層７
とすべて反応し、チタンシリサイド層１４ｂが形成され
る。このとき、厚みｔ４のチタン層１５と、２．２７ｔ
４分の厚みの多結晶シリコン７とが反応する。それによ
り、厚みｔ３（ｔ３＝２．５１ｔ４）のチタンシリサイ
ド層１４ｂが生成される。したがって、厚みｔ１の多結
晶シリコン層７をすべて反応させるには、ｔ１≦２．２
７ｔ４の関係を満たすことが必要となる。すなわち、ｔ
４≧０．４４ｔ１＞０．４ｔ１の関係を満たす必要があ
る。それにより、チタン層１５の厚みｔ４を、上記の第
３の実施例の場合（ｔ４＞０．６ｔ１）に比べて小さく
することが可能となる。つまり、本実施例によれば、同
一の厚みのチタン層１５に対し、より大きい厚みの多結
晶シリコン層７をチタンシリサイド層１４ｂに変換する
ことが可能となる。

【００６７】（第５実施例）次に、図２３〜図２７を用
いて、この発明の第５の実施例について説明する。図２
３は、この発明の第５の実施例におけるバイポーラトラ
ンジスタを示す断面図である。

【００６８】上記の第３および第４の実施例において
は、多結晶シリコン層７の厚みが所望の値よりも厚く形
成された場合に、チタンシリサイド層１４ｂとエミッタ
領域４とが直接接触しない場合が考えられる。その場合
に対処し得るように考案されたのが本実施例である。

【００６９】図２３を参照して、本実施例においては、
上記の第３の実施例の場合と比べて、チタンシリサイド
層１４ａ，１４ｂ，１４ｃの上面が下方に下降してい
る。また、チタンシリサイド層１４ｂの厚みｔ６は、多
結晶シリコン層７の厚みｔ１と同程度かそれ以下となっ
ている。それ以外の構造に関しては、図１４に示される
上記の第３の実施例の場合と同様である。

【００７０】次に、図２４〜図２７を用いて、本実施例
におけるバイポーラトランジスタの製造方法について説
明する。図２４〜図２７は、本実施例におけるバイポー
ラトランジスタの製造工程の第１工程〜第４工程を示す
断面図である。

【００７１】まず図２４を参照して、上記の第２の実施
例と同様の工程を経て、レジストパターン１１ｅまでを
形成し、このレジストパターン１１ｅをマスクとして用
いて、コンタクトホール９ａ′，９ｂ′，９ｃ′を形成
する。そして、コンタクトホール９ａ′内に露出するコ
レクタ領域２の一部表面，コンタクトホール９ｂ′内に
露出する多結晶シリコン７の一部表面およびコンタクト
ホール９ｃ′内に露出するベース領域３の一部表面にエ
ッチング処理を施す。それにより、図２５に示されるよ
うに、凹部１２ａが形成される。その結果、コンタクト
ホール９ｂ′直下に位置する多結晶シリコン層７の厚み
ｔ７は、多結晶シリコン層７の初期の厚みｔ１よりも小
さくなる。

【００７２】次に、図２６を参照して、上記の第３の実
施例と同様の方法で、チタン層１５を形成する。そし
て、このチタン層１５に上記の第３の実施例の場合と同
様の熱処理を施すことによって、図２７に示されるよう
に、チタンシリサイド層１４ａ，１４ｂ，１４ｃをそれ
ぞれ形成する。このとき、上記の第３の実施例の場合と
同様に、窒化チタン層１３も形成される。

【００７３】それ以降は、上記の第３の実施例と同様の
工程を経て、図２３に示されるバイポーラトランジスタ
が形成されることになる。なお、本実施例は、上記の第
４の実施例にも適用可能である。

【００７４】以上説明したように、本実施例におけるバ
イポーラトランジスタの製造方法によれば、初期の多結
晶シリコン層７の厚みｔ１が大きくなった場合において
も、確実にエミッタ領域４とチタンシリサイド層１４ｂ
とを接触させることが可能となる。また、多結晶シリコ
ン層７の初期の厚みｔ１を予め厚めに形成することも可
能となるので、プロセスの自由度を増大させることも可
能となる。

【００７５】（第６実施例）次に、図２８〜図３６を用
いて、この発明の第６の実施例について説明する。上記
の第５の実施例においては、コンタクトホール９ｂ′直
下に位置する多結晶シリコン層７の厚みを減じた場合の
実施例を説明した。しかしながら、多結晶シリコン層７
の厚みを減じたり、チタン層１５の厚みが大きかった場
合には、チタンシリサイド層１４ｂがシリコン基板１内
にまで形成される場合が考えられる。この場合、チタン
シリサイド層１４ｂがエミッタ領域４内に留まれば問題
はないが、ベース領域３内にまで到達した場合にはエミ
ッタ領域４とベース領域３との短絡が生じてしまう。図
２８は、チタンシリサイド層１４ｂがシリコン基板１内
にまで形成されることによってエミッタ領域４とベース
領域３とが短絡している様子を示す断面図である。この
図２８に示されるような場合が生じることを回避すべく
考案されたのが本実施例である。

【００７６】図２９は、この第６の実施例におけるバイ
ポーラトランジスタを示す断面図である。図２９を参照
して、多結晶シリコン層７上および絶縁層５上にシリコ
ン窒化膜１６が形成されている。このようにシリコン窒
化膜１６を形成することによって、コンタクトホール９
ｂ′直下に位置する多結晶シリコン層７の厚みが減じら
れるのを効果的に阻止することが可能となる。それによ
り、図２８に示されたようなエミッタ領域４とベース領
域３との短絡を効果的に阻止することが可能となる。そ
れ以外の構造に関しては、図１４に示される第３の実施
例におけるバイポーラトランジスタと同様である。

【００７７】次に、図３０〜図３２を用いて、図２９に
示される本実施例におけるバイポーラトランジスタの製
造方法について説明する。図３０〜図３２は、本実施例
におけるバイポーラトランジスタの製造工程の第１工程
〜第３工程を示す断面図である。

【００７８】まず図３０を参照して、上記の第１の実施
例と同様の工程を経て、エミッタ領域４までを形成す
る。そして、ＣＶＤ法などを用いて、多結晶シリコン層
７上および絶縁層５上にシリコン窒化膜１６を形成す
る。

【００７９】次に、図３１を参照して、ＣＶＤ法などを
用いて、シリコン窒化膜１６上に層間絶縁層８を形成す
る。この層間絶縁層８上に、コンタクトホール９ａ，９
ｂ′，９ｃの形成位置に開口部を有するレジストパター
ン１１ｆを形成する。このレジストパターン１１ｆをマ
スクとして用いて層間絶縁層８をエッチングする。この
とき、シリコン窒化膜１６と層間絶縁層８とのエッチン
グ選択比が大きい条件で、層間絶縁層８のエッチングを
行なう。それにより、シリコン窒化膜１６をエッチング
ストッパとして機能させることが可能となる。つまり、
層間絶縁層８のエッチングはシリコン窒化膜１６の表面
で止まる。

【００８０】次に、図３２を参照して、シリコン窒化膜
１６と、絶縁層５とを順次エッチングする。それによ
り、コレクタ領域２の一部表面，ベース領域３の一部表
面および多結晶シリコン層７の一部表面を露出させる。
このとき、コンタクトホール９ｂ′直下に位置する多結
晶シリコン層７は、シリコン窒化膜１６のエッチングの
際のオーバーエッチングと、シリコン酸化膜などからな
る絶縁層５のエッチングに晒されるだけで済む。そのた
め、コンタクトホール９ｂ′直下に位置する多結晶シリ
コン層７の厚みはほとんど変化しない。それにより、上
述したようなエミッタ領域４とベース領域３との間の短
絡を効果的に阻止することが可能となる。つまり、安定
してチタンシリサイド層１４ｂとエミッタ領域４とを接
触させることが可能となる。

【００８１】次に、図３３〜図３６を用いて、上記の第
６の実施例の変形例について説明する。図３３〜図３６
は、この変形例におけるバイポーラトランジスタの製造
工程の第１工程〜第４工程を示す断面図である。なお、
本変形例におけるバイポーラトランジスタは、シリコン
窒化膜１６と多結晶シリコン層７との間にシリコン酸化
膜１７が形成されること以外は図２９に示されるバイポ
ーラトランジスタと同様の構造を有する。

【００８２】まず図３３を参照して、上記の第６の実施
例と同様の工程を経てエミッタ領域４までを形成する。
そして、多結晶シリコン層７上および絶縁層５上に、Ｃ
ＶＤ法などを用いて、シリコン酸化膜１７を形成する。
このシリコン酸化膜１７上に、ＣＶＤ法などを用いて、
シリコン窒化膜１６を形成する。

【００８３】次に、図３４を参照して、上記の第６の実
施例と同様の方法で、層間絶縁層８，レジストパターン
１１ｆおよびコンタクトホール９ａ′，９ｂ′，９ｃ′
をそれぞれ形成する。次に、図３５を参照して、上記の
第６の実施例と同様の方法で、シリコン窒化膜１６をエ
ッチングする。このとき、シリコン窒化膜１６の下には
シリコン酸化膜１７が存在しているので、このシリコン
酸化膜１７をシリコン窒化膜１６のエッチングの際のエ
ッチングストッパとして使用することが可能となる。そ
のため、上記の第６の実施例の場合とは異なり、多結晶
シリコン層７は、シリコン窒化膜１６のエッチングに晒
されない。

【００８４】次に、図３６を参照して、シリコン酸化膜
１７と絶縁層５とを順次エッチングする。それにより、
コレクタ領域２の一部表面，ベース領域３の一部表面お
よび多結晶シリコン層７の一部表面をそれぞれ露出させ
る。このとき、コンタクトホール９ｂ′直下に位置する
多結晶シリコン層７は、シリコン酸化膜１７と絶縁層５
のエッチングに晒されるだけで済む。したがって、多結
晶シリコン層７の厚みはほとんど変化しない。それによ
り、安定してチタンシリサイド層１４ｂとエミッタ領域
４とを接触させることが可能となる。

【００８５】なお、本変形例は、シリコン窒化膜と多結
晶シリコンとのエッチング選択比よりもシリコン酸化膜
と多結晶シリコンのエッチング選択比の方が確保しやす
い場合に有効である。

【００８６】（第７実施例）次に、図３７〜図４０を用
いて、この発明の第７の実施例について説明する。図３
７は、この発明の第７の実施例におけるバイポーラトラ
ンジスタを示す断面図である。

【００８７】図３７を参照して、本実施例においては、
多結晶シリコン層７上にのみシリコン窒化膜１６が形成
されている。それ以外の構造に関しては、図２９に示さ
れる第６の実施例の場合と同様である。本実施例の場合
も、多結晶シリコン層７上にシリコン窒化膜１６を形成
することによって、コンタクトホール９ｂ′直下に位置
する多結晶シリコン層７の厚みがほとんど減じられなく
なる。それにより、上記の第６の実施例の場合と同様
に、安定してチタンシリサイド層１４ｂとエミッタ領域
４とを接触させることが可能となる。

【００８８】次に、図３８〜図４０を用いて、本実施例
におけるバイポーラトランジスタの製造方法について説
明する。図３８〜図４０は、本実施例におけるバイポー
ラトランジスタの製造工程の第１工程〜第３工程を示す
断面図である。

【００８９】まず図３８を参照して、上記の第１の実施
例と同様の工程を経て、コンタクトホール６までを形成
する。そして、コンタクトホール６内と絶縁層５上と
に、ＣＶＤ法などを用いて、多結晶シリコン層７を形成
する。そして、この多結晶シリコン層７に砒素（Ａｓ）
などのｎ型の不純物を導入する。そして、ＣＶＤ法など
を用いて、多結晶シリコン層７上にシリコン窒化膜１６
を形成する。このシリコン窒化膜１６上に、コンタクト
ホール６を覆うようにパターニングされたレジストパタ
ーン１１ｇを形成する。そして、このレジストパターン
１１ｇをマスクとして用いて、シリコン窒化膜１６，多
結晶シリコン層７を順次エッチングする。その後、レジ
ストパターン１１ｇを除去する。そして、多結晶シリコ
ン層７からｎ型の不純物をベース領域３内に拡散するこ
とによってエミッタ領域４を形成する。

【００９０】次に、図３９を参照して、ＣＶＤ法などを
用いて、シリコン窒化膜１６および絶縁層５を覆うよう
に層間絶縁層８を形成する。この層間絶縁層８上に、コ
ンタクトホール９ａ，９ｂ′，９ｃの形成位置に開口部
を有するレジストパターン１１ｈを形成する。このレジ
ストパターン１１ｈをマスクとして用いて、層間絶縁層
８および絶縁層５をエッチングする。このとき、多結晶
シリコン層７上にはシリコン窒化膜１６が形成されてい
るので、上記の第６の実施例の場合と同様の条件で層間
絶縁層８および絶縁層５をエッチングすることによっ
て、シリコン窒化膜１６をエッチングストッパとして用
いることが可能となる。

【００９１】次に、図４０を参照して、レジストパター
ン１１ｈを再びマスクとして用いて、シリコン窒化膜１
６をエッチングする。それにより、多結晶シリコン層７
の一部表面を露出させる。このとき、多結晶シリコン層
７の表面は、シリコン窒化膜１６をエッチングする際の
オーバーエッチングに晒されるだけで済む。そのため、
コンタクトホール９ｂ′直下に位置する多結晶シリコン
層７の厚みはほとんど変化しない。その後、レジストパ
ターン１１ｈを除去する。

【００９２】それ以降は、上記の第６の実施例と同様の
工程を経て、図３７に示されるバイポーラトランジスタ
が形成されることになる。本実施例の場合も、上記の第
６の実施例の場合と同様に、コンタクトホール９ｂ′直
下に位置する多結晶シリコン層７の厚みはほとんど変化
しないので、安定してチタンシリサイド層１４ｂをエミ
ッタ領域４と接触させることが可能となる。

【００９３】次に、図４１〜図４３を用いて、上記の第
７の実施例の変形例について説明する。図４１〜図４３
は、この変形例におけるバイポーラトランジスタの製造
工程の第１〜第３工程を示す断面図である。なお、本変
形例におけるバイポーラトランジスタは、シリコン窒化
膜１６と多結晶シリコン層７との間にシリコン酸化膜１
７が形成されること以外は図３７に示されるバイポーラ
トランジスタと同様の構造を有する。

【００９４】まず図４１を参照して、上記の第７の実施
例と同様の工程を経て多結晶シリコン層７までを形成し
た後、この多結晶シリコン層７上に、ＣＶＤ法などを用
いて、シリコン酸化膜１７を形成する。このシリコン酸
化膜１７上に、ＣＶＤ法などを用いて、シリコン窒化膜
１６を形成する。シリコン窒化膜１６上に、図３８に示
される場合と同様のレジストパターン１１ｇを形成す
る。そして、このレジストパターン１１ｇをマスクとし
て用いて、シリコン窒化膜１６，シリコン酸化膜１７お
よび多結晶シリコン層７を順次エッチングする。

【００９５】次に、図４２を参照して、上記の第７の実
施例の場合と同様の方法で、層間絶縁層８，レジストパ
ターン１１ｈおよびコンタクトホール９ａ，９ｂ′，９
ｃをそれぞれ形成する。

【００９６】次に、図４３を参照して、レジストパター
ン１１ｈをマスクとして用いてシリコン窒化膜１６をエ
ッチングし、その後引続いてシリコン酸化膜１７をエッ
チングする。それにより、多結晶シリコン層７の一部表
面を露出させる。本変形例の場合も、上記の第６の実施
例の変形例の場合と同様に、コンタクトホール９ｂ′直
下に位置する多結晶シリコン層７の厚みはほとんど変化
しない。それにより、チタンシリサイド層１４ｂとエミ
ッタ領域４とを安定して接触させることが可能となる。

【００９７】なお、上記の各実施例においては、開口部
９ｂ′がエミッタ領域４の中央部近傍上に形成される場
合について説明した。しかし、開口部９ｂ′は、エミッ
タ領域４と重なる部分を有していればよく、図４４に示
されるように、エミッタ領域４の中央部近傍上からずれ
てもよい。また、上記の第１および第２の実施例では、
多結晶シリコン層７上にタングステンシリサイド層など
のシリサイド層が形成されることによって、多結晶シリ
コン層７がポリサイト構造を有するものであってもよ
い。

【００９８】

【発明の効果】以上説明したように、この発明によれ
ば、エミッタ領域上に多結晶シリコン層が形成されるタ
イプのバイポーラトランジスタにおいて、メタル電極と
エミッタ領域とを接触させるかあるいはシリサイド層を
介してメタル電極とエミッタ領域とを電気的に接続する
ことが可能となる。それにより、従来例よりもエミッタ
領域とメタル電極との間の抵抗を低減することが可能と
なる。その結果、エミッタ抵抗を低減でき、バイポーラ
トランジスタの動作速度を向上させることが可能とな
る。

【図面の簡単な説明】

【図１】 この発明の第１の実施例におけるバイポーラ
トランジスタを示す断面図である。

【図２】 この発明の第１の実施例におけるバイポーラ
トランジスタの平面図である。

【図３】 この発明の第１の実施例におけるバイポーラ
トランジスタの製造工程の第１工程を示す断面図であ
る。

【図４】 この発明の第１の実施例におけるバイポーラ
トランジスタの製造工程の第２工程を示す断面図であ
る。

【図５】 この発明の第１の実施例におけるバイポーラ
トランジスタの製造工程の第３工程を示す断面図であ
る。

【図６】 この発明の第１の実施例におけるバイポーラ
トランジスタの製造工程の第４工程を示す断面図であ
る。

【図７】 この発明の第１の実施例におけるバイポーラ
トランジスタの製造工程の第５工程を示す断面図であ
る。

【図８】 この発明の第１の実施例におけるバイポーラ
トランジスタの変形例を示す断面図である。

【図９】 図８に示されるバイポーラトランジスタの特
徴的な製造工程を示す断面図である。

【図１０】 この発明の第２の実施例におけるバイポー
ラトランジスタを示す断面図である。

【図１１】 図１０に示されるバイポーラトランジスタ
の製造工程の第１工程を示す断面図である。

【図１２】 図１０に示されるバイポーラトランジスタ
の製造工程の第２工程を示す断面図である。

【図１３】 図１０に示されるバイポーラトランジスタ
の製造工程の第３工程を示す断面図である。

【図１４】 この発明の第３の実施例におけるバイポー
ラトランジスタを示す断面図である。

【図１５】 図１４におけるメタル電極とエミッタ領域
との接続部を拡大した断面図である。

【図１６】 図１４に示されるバイポーラトランジスタ
の製造工程の第１工程を示す断面図である。

【図１７】 図１４に示されるバイポーラトランジスタ
の製造工程の第２工程を示す断面図である。

【図１８】 図１４に示されるバイポーラトランジスタ
の製造工程の第３工程を示す断面図である。

【図１９】 第３の実施例におけるシリサイド層の形成
工程を説明するための模式図である。

【図２０】 遷移金属としてチタン以外のものを使用し
た場合のメタル電極とエミッタ領域との接続部を拡大し
た断面図である。

【図２１】 この発明の第４の実施例におけるバイポー
ラトランジスタの特徴的な製造工程を示す断面図であ
る。

【図２２】 この発明の第４の実施例におけるシリサイ
ド層の形成工程を説明するための模式図である。

【図２３】 この発明の第５の実施例におけるバイポー
ラトランジスタを示す断面図である。

【図２４】 図２３に示されるバイポーラトランジスタ
の製造工程の第１工程を示す断面図である。

【図２５】 図２３に示されるバイポーラトランジスタ
の製造工程の第２工程を示す断面図である。

【図２６】 図２３に示されるバイポーラトランジスタ
の製造工程の第３工程を示す断面図である。

【図２７】 図２３に示されるバイポーラトランジスタ
の製造工程の第４工程を示す断面図である。

【図２８】 エミッタ領域上における多結晶シリコン層
の厚みが薄くなった場合に懸念される問題点を示す断面
図である。

【図２９】 この発明の第６の実施例におけるバイポー
ラトランジスタを示す断面図である。

【図３０】 図２９に示されるバイポーラトランジスタ
の製造工程の第１工程を示す断面図である。

【図３１】 図２９に示されるバイポーラトランジスタ
の製造工程の第２工程を示す断面図である。

【図３２】 図２９に示されるバイポーラトランジスタ
の製造工程の第３工程を示す断面図である。

【図３３】 この発明の第６の実施例の変形例における
バイポーラトランジスタの製造工程の第１工程を示す断
面図である。

【図３４】 この発明の第６の実施例の変形例における
バイポーラトランジスタの製造工程の第２工程を示す断
面図である。

【図３５】 この発明の第６の実施例の変形例における
バイポーラトランジスタの製造工程の第３工程を示す断
面図である。

【図３６】 この発明の第６の実施例の変形例における
バイポーラトランジスタの製造工程の第４工程を示す断
面図である。

【図３７】 この発明の第７の実施例におけるバイポー
ラトランジスタを示す断面図である。

【図３８】 図３７に示されるバイポーラトランジスタ
の製造工程の第１工程を示す断面図である。

【図３９】 図３７に示されるバイポーラトランジスタ
の製造工程の第２工程を示す断面図である。

【図４０】 図３７に示されるバイポーラトランジスタ
の製造工程の第３工程を示す断面図である。

【図４１】 この発明の第７の実施例の変形例における
バイポーラトランジスタの製造工程の第１工程を示す断
面図である。

【図４２】 この発明の第７の実施例の変形例における
バイポーラトランジスタの製造工程の第２工程を示す断
面図である。

【図４３】 この発明の第７の実施例の変形例における
バイポーラトランジスタの製造工程の第３工程を示す断
面図である。

【図４４】 エミッタ領域に対してコンタクトホールの
位置がずれた場合を示す断面図である。

【図４５】 従来のバイポーラトランジスタを示す断面
図である。

【図４６】 図４５に示されるバイポーラトランジスタ
の製造工程の第１工程を示す断面図である。

【図４７】 図４５に示されるバイポーラトランジスタ
の製造工程の第２工程を示す断面図である。

【図４８】 図４５に示されるバイポーラトランジスタ
の製造工程の第３工程を示す断面図である。

【図４９】 図４５に示される従来のバイポーラトラン
ジスタの問題点を説明するための模式図である。

【図５０】 メタル電極とエミッタ領域とを直接接触さ
せるタイプの従来のバイポーラトランジスタを示す部分
断面図である。

【図５１】 図５０に示されるタイプのバイポーラトラ
ンジスタの問題点を説明するための模式図である。

【図５２】 図５０に示されるタイプのバイポーラトラ
ンジスタの問題点を説明するための模式図である。

【符号の説明】

１ シリコン基板、２ コレクタ領域、３ ベース領
域、４ エミッタ領域、５ 絶縁層、６，９ａ，９
ａ′，９ｂ，９ｂ′，９ｃ，９ｃ′ コンタクトホー
ル、７ 多結晶シリコン層、８ 層間絶縁層、１０ａ，
１０ｂ，１０ｃ メタル電極、１１ａ，１１ｂ，１１
ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１
ｉ，１１ｊ，１１ｋ，１１ｌ，１１ｍ レジストパター
ン、１２，１２ａ 凹部、１３ 窒化チタン（ＴｉＮ）
層、１４ チタンシリサイド層（ＴｉＳｉｘ（ｘ〜２．
０））、１５ チタン （Ｔｉ）層、１６ シリコン窒
化膜、１７ シリコン酸化膜、１８ 遷移金属層、１９
遷移金属シリサイド層。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 主表面を有する第１導電型の半導体基板
   と、 前記半導体基板の主表面に形成された第２導電型のコレ
   クタ領域と、 前記コレクタ領域の表面に形成された第１導電型のベー
   ス領域と、 前記ベース領域の表面に形成された第２導電型のエミッ
   タ領域と、 前記エミッタ領域の表面に達するコンタクトホールを有
   するように前記半導体基板の主表面上に形成された絶縁
   層と、 前記コンタクトホールの一部を規定する孔を有し、前記
   絶縁層内に形成された多結晶シリコン層と、 前記エミッタ領域表面と接触するように前記コンタクト
   ホール内に形成されたメタル電極と、を備えた、バイポ
   ーラトランジスタ。
2. 【請求項２】 前記多結晶シリコン層は、前記メタル電
   極の底部を取囲み、かつ局所的に前記エミッタ領域表面
   と接触する、請求項１に記載のバイポーラトランジス
   タ。
3. 【請求項３】 主表面を有する第１導電型の半導体基板
   と、 前記半導体基板の主表面に形成された第２導電型のコレ
   クタ領域と、 前記コレクタ領域の表面に形成された第１導電型のベー
   ス領域と、 前記ベース領域の表面に形成された第２導電型のエミッ
   タ領域と、 前記エミッタ領域の表面上に形成されたシリサイド層
   と、 前記シリサイド層表面に達するコンタクトホールを有す
   るように前記半導体基板の主表面上に形成された絶縁層
   と、 前記シリサイド層の側面と連なり、前記シリサイド層を
   取囲むように前記絶縁層内に形成された多結晶シリコン
   層と、 前記シリサイド層上に形成されたメタル電極と、を備え
   た、バイポーラトランジスタ。
4. 【請求項４】 前記多結晶シリコン層上には、前記コン
   タクトホールを取り囲むように窒化膜が形成され、前記
   窒化膜上に前記絶縁層が形成される、請求項３に記載の
   バイポーラトランジスタ。
5. 【請求項５】 第１導電型の半導体基板の主表面に第２
   導電型のコレクタ領域と第１導電型のベース領域を形成
   する工程と、 前記半導体基板の主表面上に前記ベース領域の一部表面
   を露出させる開口部を有する絶縁層を形成する工程と、 前記開口部内に位置する前記ベース領域の一部表面上
   に、第２導電型の不純物を含む多結晶シリコン層を形成
   する工程と、 前記多結晶シリコン層から前記ベース領域表面に第２導
   電型の不純物を拡散させることによって、前記ベース領
   域表面にエミッタ領域を形成する工程と、 前記多結晶シリコン層を覆うように前記半導体基板の主
   表面上に層間絶縁層を形成する工程と、 前記層間絶縁層と前記絶縁層とを貫通し、前記ベース領
   域の一部表面と前記コレクタ領域の一部表面とを露出さ
   せる第１と第２のコンタクトホールを形成する工程と、 前記層間絶縁層を貫通し、前記多結晶シリコン層の一部
   表面を露出させる第３のコンタクトホールを形成する工
   程と、 露出した前記多結晶シリコン層の一部表面にエッチング
   処理を施すことによって、前記多結晶シリコン層に前記
   エミッタ領域の一部表面を露出させる開口部を形成する
   工程と、 前記第１，第２および第３のコンタクトホール内に第
   １，第２および第３のメタル電極を形成する工程と、を
   備えた、バイポーラトランジスタの製造方法。
6. 【請求項６】 前記第１および第２のコンタクトホール
   と前記第３のコンタクトホールとは同一工程で形成さ
   れ、 前記多結晶シリコン層に前記開口部を形成する工程は、
   前記第１のコンタクトホール内に位置する前記ベース領
   域の一部表面と前記第２のコンタクトホール内に位置す
   る前記コレクタ領域の一部表面にも同時に前記エッチン
   グ処理を施すことによって前記ベース領域の一部表面と
   前記コレクタ領域の一部表面とに凹部を形成する工程を
   含む、請求項５に記載のバイポーラトランジスタの製造
   方法。
7. 【請求項７】 第１導電型の半導体基板の主表面に第２
   導電型のコレクタ領域と第１導電型のベース領域とを形
   成する工程と、 前記半導体基板の主表面上に前記ベース領域の一部表面
   を露出させる開口部を有する絶縁層を形成する工程と、 前記開口部内に位置する前記ベース領域の一部表面上
   に、第２導電型の不純物を含む多結晶シリコン層を形成
   する工程と、 前記多結晶シリコン層から前記ベース領域表面に第２導
   電型の不純物を拡散させることによって、前記ベース領
   域表面にエミッタ領域を形成する工程と、 前記多結晶シリコン層を覆うように前記半導体基板の主
   表面上に層間絶縁層を形成する工程と、 前記層間絶縁層と前記絶縁層とを貫通して前記ベース領
   域の一部表面と前記コレクタ領域の一部表面とを露出さ
   せる第１と第２のコンタクトホールと、前記層間絶縁層
   を貫通して前記多結晶シリコン層の一部表面を露出させ
   る第３のコンタクトホールとを形成する工程と、 前記第１，第２および第３のコンタクトホール内表面上
   と前記層間絶縁層上とに遷移金属層を形成する工程と、 前記遷移金属層に熱処理を施すことによって、前記第１
   のコンタクトホール直下に位置する前記ベース領域の一
   部表面を第１のシリサイド層に変換し、前記第２のコン
   タクトホール直下に位置する前記コレクタ領域の一部表
   面を第２のシリサイド層に変換し、前記多結晶シリコン
   層において前記第３のコンタクトホール直下に位置する
   部分を第３のシリサイド層に変換する工程と、 前記第１，第２および第３のシリサイド層上にそれぞれ
   第１，第２および第３のメタル電極を形成する工程と、
   を備えた、バイポーラトランジスタの製造方法。
8. 【請求項８】 前記遷移金属層を形成する工程は、前記
   遷移金属層と接触する前記多結晶シリコン層がその厚み
   方向にすべてシリサイド層に変換されるような厚みに前
   記遷移金属層を形成する工程を含む、請求項７に記載の
   バイポーラトランジスタの製造方法。