JPH0897280A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0897280A
JPH0897280A JP22544294A JP22544294A JPH0897280A JP H0897280 A JPH0897280 A JP H0897280A JP 22544294 A JP22544294 A JP 22544294A JP 22544294 A JP22544294 A JP 22544294A JP H0897280 A JPH0897280 A JP H0897280A
Authority
JP
Japan
Prior art keywords
aluminum
film
deposited
refractory metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22544294A
Other languages
Japanese (ja)
Other versions
JP2704120B2 (en
Inventor
Kazumi Sugai
和己 菅井
Akiko Kobayashi
明子 小林
Tadaaki Yako
忠明 八子
Hidekimi Kadokura
秀公 門倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANERUBA KK
NEC Corp
Sumitomo Chemical Co Ltd
Original Assignee
ANERUBA KK
NEC Corp
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANERUBA KK, NEC Corp, Sumitomo Chemical Co Ltd filed Critical ANERUBA KK
Priority to JP6225442A priority Critical patent/JP2704120B2/en
Publication of JPH0897280A publication Critical patent/JPH0897280A/en
Application granted granted Critical
Publication of JP2704120B2 publication Critical patent/JP2704120B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 微細なビアホールに対するアルミニウムの埋
め込みを可能とし、半導体装置の信頼性を向上させる。 【構成】 シリコン基板1上に酸化シリコン膜2を堆積
し、その酸化シリコン膜2の上にチタン3を堆積した後
にTiN4を堆積する。さらにその上に、アルミニウム
膜5を堆積してから、チタン3とTiN4とアルミニウ
ム膜5とのうち一部をエッチングし、その上に酸化シリ
コン膜6を堆積してその上にTiN7を堆積する。この
状態の基板に対してドライエッチングを施し、酸化シリ
コン膜6及びTiN7にアルミニウム膜5との導通をと
るためのビアホール用の貫通孔8を開ける。この貫通孔
8を開けた基板をテトラキスジメチルアミノチタン雰囲
気に曝してTiN7及び貫通孔8の側壁の酸化シリコン
膜6にテトラキスジメチルアミノチタン9を吸着させ、
CVD法でアルミニウム層10を堆積させる。
(57) [Abstract] [Purpose] Aluminum can be embedded in fine via holes, and the reliability of semiconductor devices is improved. [Structure] A silicon oxide film 2 is deposited on a silicon substrate 1, titanium 3 is deposited on the silicon oxide film 2, and then TiN 4 is deposited. Further, an aluminum film 5 is further deposited thereon, a part of titanium 3, TiN 4 and aluminum film 5 is etched, a silicon oxide film 6 is deposited thereon, and TiN 7 is deposited thereon. The substrate in this state is dry-etched to form a through hole 8 for a via hole in the silicon oxide film 6 and TiN 7 for establishing electrical connection with the aluminum film 5. The substrate having the through holes 8 opened is exposed to a tetrakisdimethylaminotitanium atmosphere so that the tetrakisdimethylaminotitanium 9 is adsorbed to the TiN 7 and the silicon oxide film 6 on the side wall of the through holes 8.
The aluminum layer 10 is deposited by the CVD method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にアルミニウム(Al)を使用した配線形成の
工程における微細なビアホールや溝へのアルミニウムの
埋め込みに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to embedding aluminum in fine via holes or grooves in a wiring forming process using aluminum (Al).

【0002】[0002]

【従来の技術】従来、半導体装置の製造方法において
は、絶縁膜上のビアホールに高融点金属や高融点金属化
合物をスパッタ法で堆積し、堆積した高融点金属や高融
点金属化合物の上に配線膜であるアルミニウムをスパッ
タ法で堆積している。
2. Description of the Related Art Conventionally, in a method of manufacturing a semiconductor device, a refractory metal or refractory metal compound is deposited in a via hole on an insulating film by a sputtering method, and wiring is formed on the deposited refractory metal or refractory metal compound. Aluminum, which is a film, is deposited by the sputtering method.

【0003】しかしながら、LSI(大規模集積回路)
の高集積化が進むにつれてビアホールや溝の高アスペク
ト比化が進み、スパッタ法ではビアホールや溝にアルミ
ニウムを埋め込めなくなり、ビアホールや溝に対してC
VD(Chemical Vapor Deposit
ion:気相化学成長)法によるアルミニウムの埋め込
みが試みられている。ここで、アスペクト比とは集積回
路基板の厚さとビアホールや溝の径との比を示してい
る。
However, LSI (Large Scale Integrated Circuit)
The higher aspect ratio of via holes and trenches has progressed with the progress of higher integration, and aluminum cannot be embedded in the via holes and trenches by the sputtering method.
VD (Chemical Vapor Deposition)
ion: vapor phase chemical growth) is attempted to embed aluminum. Here, the aspect ratio indicates the ratio between the thickness of the integrated circuit substrate and the diameter of the via hole or groove.

【0004】「Deep Submicron Com
tact Hole Filling by Al C
VD at Low Temperature」(K.
Sugai,et al.,Electrochemi
cal Society,Extended Abst
racts,Volume 93−1,P.482,4
83)には、コリメータスパッタ法で高融点金属化合物
である下地密着層TiNを堆積し、その上にアルミニウ
ムをCVD法で堆積する方法が記載されている。
"Deep Submicron Com
tact Hole Filling by Al C
VD at Low Temperature "(K.
Sugai, et al. , Electrochemi
cal Society, Extended Abst
racts, Volume 93-1, P.R. 482,4
83) describes a method in which a base adhesion layer TiN which is a refractory metal compound is deposited by a collimator sputtering method, and aluminum is deposited thereon by a CVD method.

【0005】この方法では実験によって、直径0.3μ
m、アスペクト比2.7のビアホールへのアルミニウム
の埋め込みが確認されている。尚、コリメータスパッタ
法とはターゲットと基板との間にメッシュを配置し、運
動方向が基板面に対し主に垂直方向である材料粒子を基
板に堆積させる方法である。
In this method, the diameter of 0.3 μm was experimentally determined.
It has been confirmed that aluminum is embedded in a via hole having an m and an aspect ratio of 2.7. The collimator sputtering method is a method in which a mesh is arranged between a target and a substrate, and material particles whose movement direction is mainly perpendicular to the substrate surface are deposited on the substrate.

【0006】また、特開平5−93273号公報には、
有機チタンガス雰囲気にSiO2 基板を曝した後にCV
D法でアルミニウムを成膜することで、表面形状が平滑
なアルミニウム膜が得られることが開示されている。
Further, Japanese Patent Laid-Open No. 5-93273 discloses
CV after exposing the SiO 2 substrate to the organic titanium gas atmosphere
It is disclosed that by forming an aluminum film by the D method, an aluminum film having a smooth surface shape can be obtained.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、コリメータスパッタ法とアルミニ
ウムのCVD法とによってアルミニウムを堆積している
が、コリメータスパッタ法では直径0.25μm、アス
ペクト比3.3以上の微細なビアホールへのアルミニウ
ムの埋め込みを行う場合、実験結果からアルミニウムの
埋め込みがビアホール内部までできないことが確認され
ている。
In the above-mentioned conventional method for manufacturing a semiconductor device, aluminum is deposited by the collimator sputtering method and the aluminum CVD method. In the collimator sputtering method, the diameter is 0.25 μm and the aspect ratio is 3 It has been confirmed from experimental results that aluminum cannot be embedded inside the via hole when the aluminum is embedded in a fine via hole of 0.3 or more.

【0008】そのため、上記の方法では高アスペクト比
のビアホールを持つ配線において断線が生じるため、半
導体装置の歩留まりが低下し、生産性が低下するという
問題がある。
Therefore, in the above method, there is a problem that the yield of the semiconductor device is lowered and the productivity is lowered because the disconnection occurs in the wiring having the via hole of the high aspect ratio.

【0009】また、有機チタンガス雰囲気に酸化シリコ
ン(SiO2 )基板を曝した後にCVD法でアルミニウ
ムを成膜する場合、直径0.3μm以下の微細なビアホ
ールにアルミニウムを形成することができるものの、そ
のとき堆積されるのが純Alであるため、配線のエレク
トロマイグレーション(electromigrati
on)耐性が低く、半導体装置の信頼性が著しく低くな
る。
Further, when aluminum is formed by the CVD method after exposing the silicon oxide (SiO 2 ) substrate to the organic titanium gas atmosphere, aluminum can be formed in fine via holes having a diameter of 0.3 μm or less, Since pure Al is deposited at that time, electromigration of the wiring (electromigration)
on) resistance is low, and the reliability of the semiconductor device is significantly low.

【0010】そこで、本発明の目的は上記の問題点を解
消し、微細なビアホールをアルミニウムで埋め込むこと
ができ、半導体装置の信頼性を向上させることができる
半導体装置の製造方法を提供することにある。
Therefore, an object of the present invention is to solve the above problems and to provide a method of manufacturing a semiconductor device in which a fine via hole can be filled with aluminum and the reliability of the semiconductor device can be improved. is there.

【0011】[0011]

【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板上の導電層に絶縁膜を堆積す
る工程と、前記絶縁膜上に高融点金属膜を堆積する工程
と、前記絶縁膜及び前記高融点金属膜に前記導電層との
接続用の貫通孔を形成する工程と、前記貫通孔が形成さ
れた前記半導体基板をハロゲンを含まないチタン化合物
ガス雰囲気に曝す工程と、前記半導体基板において気相
化学成長法でアルミ薄膜を形成する工程とを含んでい
る。
A method of manufacturing a semiconductor device according to the present invention comprises a step of depositing an insulating film on a conductive layer on a semiconductor substrate, a step of depositing a refractory metal film on the insulating film, Forming a through hole for connection with the conductive layer in the insulating film and the refractory metal film, exposing the semiconductor substrate in which the through hole is formed to a halogen-free titanium compound gas atmosphere, And a step of forming an aluminum thin film on the semiconductor substrate by a vapor phase chemical growth method.

【0012】[0012]

【作用】Al−CVDでは成長初期に多くの小さな島が
形成され、次第にそれらが融合して膜となる。しかも、
連続膜となったときの最小の膜厚が、それを埋め込むこ
とができるビアホールの最小半径となることが分かって
いる。
In Al-CVD, many small islands are formed in the early stage of growth, and they are gradually fused to form a film. Moreover,
It has been found that the minimum film thickness when a continuous film is formed is the minimum radius of a via hole in which it can be embedded.

【0013】CVDは原料の基板表面での化学反応を利
用しているので、基板の表面状態によって形成される島
の密度や大きさが異なり、その結果として埋め込める限
界が基板の表面状態によって異なることが予想される。
Since CVD utilizes the chemical reaction of the raw material on the surface of the substrate, the density and size of the islands formed differ depending on the surface condition of the substrate, and as a result, the limit of embedding depends on the surface condition of the substrate. It is expected that.

【0014】一方、Al配線の信頼性改善の観点から
は、高融点金属層上あるいは高融点金属化合物上にアル
ミニウム膜を形成する必要がある。そこで、TiやTi
N、あるいはTiWをテトラキスジメチルアミノチタン
に曝し、その上にアルミニウム膜を形成したところ、最
小の膜厚が1400Åのアルミニウム膜が堆積した。
On the other hand, from the viewpoint of improving the reliability of the Al wiring, it is necessary to form an aluminum film on the refractory metal layer or the refractory metal compound. Therefore, Ti and Ti
When N or TiW was exposed to tetrakisdimethylaminotitanium and an aluminum film was formed thereon, an aluminum film having a minimum film thickness of 1400Å was deposited.

【0015】これに対して、酸化シリコン(SiO2 )
基板をテトラキスジメチルアミノチタンに曝し、その上
にアルミニウム膜を形成したところ、最小の膜厚が50
0Åのアルミニウム膜が堆積した。
On the other hand, silicon oxide (SiO 2 )
When the substrate was exposed to tetrakisdimethylamino titanium and an aluminum film was formed on it, the minimum film thickness was 50
A 0Å aluminum film was deposited.

【0016】したがって、テトラキスジメチルアミノチ
タンに曝したTiやTiN、あるいはTiW上では直径
0.28μm以下のビアホールにアルミニウムを埋め込
むことは不可能であること、またテトラキスジメチルア
ミノチタンに曝した酸化シリコン基板上では直径0.1
μmのビアホールまでアルミニウムの埋め込みが可能で
あることが分かった。
Therefore, it is impossible to embed aluminum in a via hole having a diameter of 0.28 μm or less on Ti or TiN exposed to tetrakisdimethylaminotitanium or TiW, and a silicon oxide substrate exposed to tetrakisdimethylaminotitanium. Diameter 0.1 above
It has been found that aluminum can be filled up to a via hole of μm.

【0017】このように、直径0.28μm以下の微細
なビアホールではビアホールの側壁をSiO2 にしてチ
タン化合物ガスに曝すことで、ビアホールにアルミニウ
ムを埋め込むことができることが新たに見出だされた。
As described above, it has been newly found that in the case of a fine via hole having a diameter of 0.28 μm or less, aluminum can be embedded in the via hole by exposing the sidewall of the via hole to SiO 2 and exposing it to the titanium compound gas.

【0018】そこで、本発明では微細なビアホールへの
アルミニウムの埋め込みと配線の高信頼性とを同時に達
成するために、接続用のビアホールを開ける前に高融点
金属または高融点金属化合物をSiO2 上に堆積してい
る。
Therefore, in the present invention, in order to simultaneously bury aluminum in a fine via hole and achieve high reliability of wiring, a refractory metal or a refractory metal compound is deposited on SiO 2 before the via hole for connection is opened. Are deposited on.

【0019】その後に、高融点金属または高融点金属化
合物をSiO2 とともにエッチングすることで、接続用
のビアホールの側壁をSiO2 とすることができる。ま
た、接続用のビアホール以外のところでは信頼性を高め
るため、高融点金属を堆積する構造を形成している。
After that, by etching the refractory metal or the refractory metal compound together with SiO 2 , the side wall of the via hole for connection can be made SiO 2 . In addition, a structure in which a refractory metal is deposited is formed to improve reliability in areas other than the via holes for connection.

【0020】この後に、上記の構成の基板をチタン化合
物ガス雰囲気に曝し、CVD法でアルミニウムを堆積す
ることで、微細なビアホールの埋め込みと高信頼性の配
線とが可能となる。
After that, the substrate having the above structure is exposed to a titanium compound gas atmosphere, and aluminum is deposited by the CVD method, whereby fine via holes can be embedded and highly reliable wiring can be performed.

【0021】[0021]

【実施例】次に、本発明の一実施例について図面を参照
して説明する。
An embodiment of the present invention will be described with reference to the drawings.

【0022】図1は本発明の一実施例による製造工程を
示す図である。図1(a)は高融点金属化合物であるT
iNを絶縁膜であるSiO2 上に堆積した工程を示し、
図1(b)はビアホールを形成した工程を示し、図1
(c)はTiN及びSiO2 にテトラキスジメチルアミ
ノチタンを吸着した工程を示し、図1(d)はアルミニ
ウム配線を形成した工程を示している。
FIG. 1 is a diagram showing a manufacturing process according to an embodiment of the present invention. FIG. 1 (a) shows T which is a refractory metal compound.
A process of depositing iN on SiO 2 which is an insulating film is shown.
FIG. 1B shows a process of forming a via hole.
(C) shows the step of adsorbing tetrakisdimethylaminotitanium on TiN and SiO 2 , and FIG. 1 (d) shows the step of forming aluminum wiring.

【0023】これらの図において、1はシリコン基板
を、2,6はシリコン基板1上の酸化シリコン(SiO
2 )膜、3はチタン(Ti)、4,7はTiN、5は導
電層であるアルミニウム(Al)膜、8はビアホール用
の貫通孔、9はテトラキスジメチルアミノチタン、10
はアルミニウム(Al)層を夫々示している。
In these figures, 1 is a silicon substrate, and 2 and 6 are silicon oxide (SiO 2) on the silicon substrate 1.
2 ) film, 3 is titanium (Ti), 4 and 7 are TiN, 5 is an aluminum (Al) film which is a conductive layer, 8 is a through hole for a via hole, 9 is tetrakisdimethylamino titanium, 10
Indicate aluminum (Al) layers, respectively.

【0024】この図1を用いて本発明の一実施例による
アルミニウムを使用した配線形成の工程における微細な
ビアホールや溝へのアルミニウムの埋め込みについて説
明する。
Embedding of aluminum in a fine via hole or groove in a wiring forming process using aluminum according to an embodiment of the present invention will be described with reference to FIG.

【0025】まず、シリコン基板1上に酸化シリコン膜
2を約500nm堆積し、その酸化シリコン膜2の上に
チタン3を約100nmを堆積した後にTiN4を約1
00nm堆積する。
First, a silicon oxide film 2 of about 500 nm is deposited on a silicon substrate 1, titanium 3 of about 100 nm is deposited on the silicon oxide film 2, and then TiN 4 of about 1 nm is deposited.
00 nm is deposited.

【0026】さらにその上に、アルミニウム膜5を約1
μm堆積してから、チタン3とTiN4とアルミニウム
膜5とのうち一部をエッチングし、その上に絶縁膜とし
て酸化シリコン膜6を約2μm堆積してその上にTiN
7を約100nm堆積する[図1(a)参照]。
Further, an aluminum film 5 of about 1 is formed thereon.
After depositing μm, a part of titanium 3, TiN 4, and aluminum film 5 is etched, and a silicon oxide film 6 as an insulating film is deposited thereon to a thickness of about 2 μm, and TiN is deposited thereon.
7 is deposited to a thickness of about 100 nm [see FIG. 1 (a)].

【0027】その後に、上記の状態の基板に対してドラ
イエッチングを施し、酸化シリコン膜6及びTiN7に
アルミニウム膜5との導通をとるためのビアホール用の
貫通孔8を開ける[図1(b)参照]。
After that, the substrate in the above state is subjected to dry etching to form a through hole 8 for a via hole in the silicon oxide film 6 and the TiN 7 so as to establish conduction with the aluminum film 5 [FIG. 1 (b)]. reference].

【0028】この貫通孔8を開けた基板をテトラキスジ
メチルアミノチタン雰囲気1mTorrに室温で5mi
n曝し、露出しているTiN7及び貫通孔8の側壁の酸
化シリコン膜6にテトラキスジメチルアミノチタン9を
吸着させる[図1(c)参照]。
The substrate in which the through holes 8 are formed is placed in a tetrakisdimethylaminotitanium atmosphere of 1 mTorr at room temperature for 5 mi.
Then, the exposed TiN 7 and the exposed silicon oxide film 6 on the sidewall of the through hole 8 are adsorbed with tetrakisdimethylaminotitanium 9 [see FIG. 1 (c)].

【0029】このテトラキスジメチルアミノチタン9を
吸着させた基板に対してCVD法でアルミニウム層10
を堆積させる。そのときの堆積条件は原料にジメチルア
ルミハイドライドを用い、成膜温度を160℃とし、圧
力を1Torrとしてアルミニウム層10を堆積させる
[図1(d)参照]。
An aluminum layer 10 is formed by a CVD method on the substrate on which the tetrakisdimethylaminotitanium 9 is adsorbed.
Deposit. Dimethyl aluminum hydride is used as a raw material for the deposition condition at that time, the deposition temperature is set to 160 ° C., and the pressure is set to 1 Torr to deposit the aluminum layer 10 [see FIG. 1 (d)].

【0030】結果として高融点金属及び高融点金属化合
物をビアホール用の貫通孔8の側壁に成膜しなかったこ
とで、直径0.1μm、アスペクト比6のビアホール用
の貫通孔8へのアルミニウムの埋め込みを実現すること
ができる。
As a result, the refractory metal and the refractory metal compound were not formed on the side walls of the via holes 8 for via holes, so that the aluminum for the via holes 8 for via holes having a diameter of 0.1 μm and an aspect ratio of 6 was formed. Embedding can be realized.

【0031】上述した方法ではビアホールに埋め込んだ
アルミニウムがTiN7上にも堆積されるので、従来例
よりもエレクトロマイグレーション耐性を良くすること
ができ、信頼性が高くかつ歩留まりのよい半導体装置を
得ることができる。
In the above-mentioned method, the aluminum embedded in the via hole is also deposited on the TiN 7, so that the electromigration resistance can be improved more than in the conventional example, and the semiconductor device having high reliability and high yield can be obtained. it can.

【0032】また、ビアホールを開ける前に絶縁膜であ
る酸化シリコン膜6上に堆積するTiN7をTiやTi
W等の他の高融点金属または高融点金属化合物として
も、上記と同様の効果を得ることができる。
TiN7 deposited on the silicon oxide film 6 which is an insulating film before opening the via hole is replaced with Ti or Ti.
Even if other refractory metal or refractory metal compound such as W is used, the same effect as described above can be obtained.

【0033】さらに、貫通孔8を開けた基板をテトラキ
スジメチルアミノチタン雰囲気に曝す温度や圧力、及び
時間はTiN7及び貫通孔8の側壁の酸化シリコン膜6
にテトラキスジメチルアミノチタン9が吸着する条件で
あればどのような条件でも良く、特に条件を特定するも
のではない。
Furthermore, the temperature, pressure and time for exposing the substrate having the through holes 8 exposed to the tetrakisdimethylaminotitanium atmosphere are TiN 7 and the silicon oxide film 6 on the side wall of the through holes 8.
Any conditions may be used as long as the tetrakisdimethylaminotitanium 9 is adsorbed on, and the conditions are not particularly specified.

【0034】上記の方法ではCVD法によるアルミニウ
ム層10堆積の成膜条件を規定しているが、他の条件で
も上記と同様の効果がある。例えば、原料にトリメチル
アミンアラン、トリイソブチルアルミを用いたり、成膜
温度を70℃〜280℃としたり、圧力を0.1〜20
Torrとしたりしてもアルミニウム層10を堆積させ
ることができる。
Although the above-mentioned method defines the film forming conditions for depositing the aluminum layer 10 by the CVD method, the same effect as above can be obtained under other conditions. For example, trimethylamine alane or triisobutylaluminum is used as a raw material, the film forming temperature is 70 ° C. to 280 ° C., the pressure is 0.1 to 20.
The aluminum layer 10 can be deposited by using Torr.

【0035】また、上記の方法において、ハロゲンを含
まないチタン化合物ガスによる前処理にテトラキスジエ
チルアミノチタン,ジシクロペンタジエニルアジ化チタ
ン,ビスジメチルアミノジシクロペンタジエニルチタ
ン,テトラトリメチルシリルメチルチタンのうちいずれ
か1つの雰囲気を用い、TiN7及び貫通孔8の側壁の
酸化シリコン膜6にテトラキスジエチルアミノチタンを
吸着させても上記と同様に貫通孔8へのアルミニウムの
埋め込みの向上が実験で確認されている。
In addition, in the above-mentioned method, tetrakisdiethylaminotitanium, titanium dicyclopentadienyl titanium azide, bisdimethylaminodicyclopentadienyl titanium, and tetratrimethylsilylmethyl titanium are pretreated by a halogen-free titanium compound gas. Even if one of the atmospheres is used and tetrakisdiethylaminotitanium is adsorbed to the silicon oxide film 6 on the side wall of the TiN 7 and the through hole 8, the improvement of the embedding of aluminum in the through hole 8 is confirmed by the experiment as described above. .

【0036】尚、ハロゲンを含まないチタン化合物ガス
による前処理を行うことで、ハロゲンを含むチタン化合
物ガスを用いた場合の残留塩素によるアルミニウム薄膜
の腐食を防止することができる。
By performing the pretreatment with the titanium compound gas containing no halogen, it is possible to prevent the corrosion of the aluminum thin film due to residual chlorine when the titanium compound gas containing halogen is used.

【0037】このように、アルミニウム膜5との導通を
とるためのビアホール用の貫通孔8を開ける前に酸化シ
リコン膜6上にTiN7を堆積し、これら酸化シリコン
膜6及びTiN7に貫通孔8を開けてからTiN7及び
貫通孔8の側壁の酸化シリコン膜6にテトラキスジメチ
ルアミノチタン9を吸着させ、その後にCVD法でアル
ミニウム層10を堆積させることによって、高アスペク
ト比の微細なビアホールへのアルミニウムの埋め込みと
配線部での高融点金属膜上へのアルミニウムの成膜が実
現できる。よって、高歩留まりでかつ高信頼性の半導体
装置を得ることができる。
As described above, TiN7 is deposited on the silicon oxide film 6 before the through hole 8 for the via hole for establishing conduction with the aluminum film 5 is formed, and the through hole 8 is formed in the silicon oxide film 6 and TiN7. After opening, TiN 7 and tetrakisdimethylamino titanium 9 are adsorbed on the silicon oxide film 6 on the side wall of the through hole 8 and then an aluminum layer 10 is deposited by a CVD method to remove aluminum from a high aspect ratio fine via hole. It is possible to embed and form aluminum on the refractory metal film in the wiring part. Therefore, a semiconductor device with high yield and high reliability can be obtained.

【0038】[0038]

【発明の効果】以上説明したように本発明によれば、半
導体基板上の導電層に絶縁膜を堆積してから高融点金属
膜を堆積し、これら絶縁膜及び高融点金属膜に導電層と
の接続用の貫通孔を形成してから半導体基板をハロゲン
を含まないチタン化合物ガス雰囲気に曝して絶縁膜及び
高融点金属膜の露出面に夫々チタン原子を析出させて気
相化学成長法でアルミ薄膜を形成することによって、微
細なビアホールをアルミニウムで埋め込むことができ、
半導体装置の信頼性を向上させることができるという効
果がある。
As described above, according to the present invention, an insulating film is deposited on a conductive layer on a semiconductor substrate and then a refractory metal film is deposited, and a conductive layer is formed on the insulating film and the refractory metal film. After forming a through hole for connection of the semiconductor substrate, the semiconductor substrate is exposed to a halogen-free titanium compound gas atmosphere to deposit titanium atoms on the exposed surfaces of the insulating film and the refractory metal film, respectively, and then vapor-phase chemical growth is used to deposit aluminum. By forming a thin film, fine via holes can be filled with aluminum,
There is an effect that the reliability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は高融点金属化合物であるTiNを絶縁
膜であるSiO2 上に堆積した工程を示す図、(b)は
ビアホールを形成した工程を示す図、(c)はTiN及
びSiO2 にテトラキスジメチルアミノチタンを吸着し
た工程を示す図、(d)はアルミニウム配線を形成した
工程を示す図である。
FIG. 1A is a diagram showing a process of depositing TiN which is a refractory metal compound on SiO 2 which is an insulating film, FIG. 1B is a diagram showing a process of forming a via hole, and FIG. FIG. 6 is a diagram showing a process of adsorbing tetrakisdimethylaminotitanium on SiO 2 , and FIG. 7D is a diagram showing a process of forming aluminum wiring.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2,6 酸化シリコン膜 3 チタン 4,7 TiN 5 アルミニウム膜 8 ビアホール用の貫通孔 9 テトラキスジメチルアミノチタン 10 アルミニウム層 1 Silicon Substrate 2,6 Silicon Oxide Film 3 Titanium 4,7 TiN 5 Aluminum Film 8 Through Hole for Via Hole 9 Tetrakisdimethylaminotitanium 10 Aluminum Layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 明子 東京都府中市四谷5丁目8番1号 日電ア ネルバ株式会社内 (72)発明者 八子 忠明 愛媛県新居浜市惣開町5番1号 住友化学 工業株式会社内 (72)発明者 門倉 秀公 愛媛県新居浜市惣開町5番1号 住友化学 工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akiko Kobayashi 5-8-1, Yotsuya, Fuchu-shi, Tokyo Within Nichiden Anerva Co., Ltd. (72) Inventor Tadaaki Yako 5-1 Sokai-cho, Niihama-shi, Ehime Sumitomo Chemical Industrial Co., Ltd. (72) Inventor Hideko Kadokura 5-1 Sokai-cho, Niihama-shi, Ehime Sumitomo Chemical Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上の導電層に絶縁膜を堆積す
る工程と、前記絶縁膜上に高融点金属膜を堆積する工程
と、前記絶縁膜及び前記高融点金属膜に前記導電層との
接続用の貫通孔を形成する工程と、前記貫通孔が形成さ
れた前記半導体基板をハロゲンを含まないチタン化合物
ガス雰囲気に曝す工程と、前記半導体基板において気相
化学成長法でアルミ薄膜を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
1. A method of depositing an insulating film on a conductive layer on a semiconductor substrate, a step of depositing a refractory metal film on the insulating film, and a step of depositing the conductive layer on the insulating film and the refractory metal film. Forming a through hole for connection, exposing the semiconductor substrate having the through hole to a titanium compound gas atmosphere containing no halogen, and forming an aluminum thin film on the semiconductor substrate by a vapor phase chemical growth method A method of manufacturing a semiconductor device, comprising:
【請求項2】 前記絶縁膜は、酸化シリコン膜からなる
ことを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is made of a silicon oxide film.
【請求項3】 前記ハロゲンを含まないチタン化合物ガ
スは、テトラキスジメチルアミノチタン,テトラキスジ
エチルアミノチタン,ジシクロペンタジエニルアジ化チ
タン,ビスジメチルアミノジシクロペンタジエニルチタ
ン,テトラトリメチルシリルメチルチタンのうちの一方
からなることを特徴とする請求項1または請求項2記載
の半導体装置の製造方法。
3. The halogen-free titanium compound gas is selected from tetrakisdimethylaminotitanium, tetrakisdiethylaminotitanium, dicyclopentadienyl titanium azide, bisdimethylaminodicyclopentadienyl titanium, and tetratrimethylsilylmethyl titanium. 3. The method for manufacturing a semiconductor device according to claim 1, wherein the method comprises one of the two.
【請求項4】 前記高融点金属膜は、高融点金属及び高
融点金属化合物の一方からなることを特徴とする請求項
1から請求項3のいずれか記載の半導体装置の製造方
法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the refractory metal film is made of one of refractory metal and refractory metal compound.
【請求項5】 前記高融点金属膜は、TiとTiNとT
iWとのうちのいずれか一つからなることを特徴とする
請求項1から請求項3のいずれか記載の半導体装置の製
造方法。
5. The refractory metal film is made of Ti, TiN and T.
4. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is made of any one of iW and iW.
JP6225442A 1994-09-21 1994-09-21 Method for manufacturing semiconductor device Expired - Lifetime JP2704120B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6225442A JP2704120B2 (en) 1994-09-21 1994-09-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6225442A JP2704120B2 (en) 1994-09-21 1994-09-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0897280A true JPH0897280A (en) 1996-04-12
JP2704120B2 JP2704120B2 (en) 1998-01-26

Family

ID=16829433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6225442A Expired - Lifetime JP2704120B2 (en) 1994-09-21 1994-09-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2704120B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180491A (en) * 2005-12-27 2007-07-12 Hynix Semiconductor Inc Method for manufacturing capacitor of semiconductor element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243551A (en) * 1988-03-25 1989-09-28 Seiko Epson Corp semiconductor equipment
JPH0593273A (en) * 1991-10-01 1993-04-16 Nec Corp Method of forming aluminum thin film
JPH06224309A (en) * 1993-01-28 1994-08-12 Nec Corp Connection hole embedding method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243551A (en) * 1988-03-25 1989-09-28 Seiko Epson Corp semiconductor equipment
JPH0593273A (en) * 1991-10-01 1993-04-16 Nec Corp Method of forming aluminum thin film
JPH06224309A (en) * 1993-01-28 1994-08-12 Nec Corp Connection hole embedding method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180491A (en) * 2005-12-27 2007-07-12 Hynix Semiconductor Inc Method for manufacturing capacitor of semiconductor element

Also Published As

Publication number Publication date
JP2704120B2 (en) 1998-01-26

Similar Documents

Publication Publication Date Title
JPH08148563A (en) Method for forming multilayer wiring structure of semiconductor device
JP3408463B2 (en) Manufacturing method of semiconductor device
CN1215227A (en) Manufacturing method of semiconductor device
US20100072622A1 (en) Method for forming Barrier Layer and the Related Damascene Structure
JPH0922907A (en) Method for forming embedded conductive layer
JPS63147347A (en) Semiconductor device
JPH05504446A (en) Semiconductor interconnect structure using polyimide insulation
JP2704120B2 (en) Method for manufacturing semiconductor device
JP3149912B2 (en) Semiconductor device and method of manufacturing the same
JPH0864676A (en) Method for manufacturing semiconductor device
US6117758A (en) Etch removal of aluminum islands during manufacture of semiconductor device wiring layer
JP3036499B2 (en) Method for forming aluminum film for wiring and semiconductor device having aluminum wiring
JPH06224150A (en) Method for forming multilayer wiring structure
JPH07169834A (en) Method for embedding interlayer connecting hole
JPH1154507A (en) Method for manufacturing semiconductor device
JPH0945770A (en) Semiconductor device and manufacturing method thereof
JPH07111289A (en) Semiconductor device and manufacturing method thereof
JPH01270333A (en) Manufacture of semiconductor device
JPH11297699A (en) Diffusion barrier layer and method of manufacturing the same
JPH06163714A (en) Semiconductor device having multilayer interconnection structure and manufacture thereof
JPH0425159A (en) Forming method of electrode wiring
JP2701722B2 (en) Method for manufacturing semiconductor device
KR100373164B1 (en) Method of forming a metal line in a semiconductor device
JPH06204346A (en) Method for manufacturing semiconductor device
JPH0750277A (en) Method for manufacturing semiconductor device