JPH0897510A - 半導体レーザの製造方法,及び半導体レーザ - Google Patents
半導体レーザの製造方法,及び半導体レーザInfo
- Publication number
- JPH0897510A JPH0897510A JP14760295A JP14760295A JPH0897510A JP H0897510 A JPH0897510 A JP H0897510A JP 14760295 A JP14760295 A JP 14760295A JP 14760295 A JP14760295 A JP 14760295A JP H0897510 A JPH0897510 A JP H0897510A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- semiconductor laser
- conductivity type
- stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
に、電流の横方向の広がりを抑制して低しきい値化,お
よび高出力化を図ることができる半導体レーザの製造方
法,及び半導体レーザを提供する。 【構成】 半導体基板1の(100)面上に、〔01
1〕方向に伸びるストライプ状の開口部を有する選択マ
スク2を形成し、これをマスクとしてバッファ層3,n
型クラッド層4,活性層5,p型クラッド層6,バンド
不連続緩和層7,キャップ層8を順次選択成長させて、
ストライプ幅方向の断面が順メサ形状で、ストライプ長
方向の断面が左右対称な六角形であるリッジ50を形成
する。
Description
方法,及び半導体レーザに関し、特にリッジ構造を有す
る半導体レーザの製造方法,及び半導体レーザに関する
ものである。
る可視光レーザダイオードの構造を示す断面図であり、
図において、1はn−GaAs基板、3はn−GaAs
バッファ層、4はn−AlGaInPクラッド層、5a
はGaInP活性層、6a,6bは第1,第2のp−A
lGaInPクラッド層、15はp−GaInPエッチ
ングストッパ層、7はp−GaInPバンド不連続緩和
層、8はp−GaAsキャップ層で、第2のp−AlG
aInPクラッド層6b,p−GaInPバンド不連続
緩和層7,p−GaAsキャップ層8は〈01/1〉方
向(いわゆる順メサ方向)に伸びるストライプ状の順メ
サリッジを形成している。10aは該リッジサイドを埋
め込むn−GaAs電流ブロック層、11は上記リッジ
上,及びn−GaAs電流ブロック層10a上に形成さ
れたp−GaAsコンタクト層、12はn側電極,13
はp側電極、9aは選択マスクである。
造工程について示す。まず、図18(a) に示すように、
MOCVD(Metal Organic Chemical Vapor Depositio
n:有機金属気相成長法)により、n−GaAs基板1上
に、n−GaAsバッファ層3、n−AlGaInPク
ラッド層4、GaInP活性層5a、第1のp−AlG
aInPクラッド層6a、p−GaInPエッチングス
トッパ層15、第2のp−AlGaInPクラッド層6
b、p−GaInPバンド不連続緩和層7、p−GaA
sキャップ層8を順次結晶成長させる。次に、p−Ga
Asキャップ層8上にSiN膜、または、SiON膜等
の選択マスクをCVD(Chemical VaporDeposition:気
相成長法)で成膜し、この上にレジストを塗布し、写真
製版技術を用いて、〈01/1〉方向に伸びるストライ
プ状の選択マスク9aを形成する。次に、図18(b) に
示すように、選択マスク9aをマスクとして、酒石酸系
のエッチング液でp−GaAsキャップ層8を選択エッ
チングし、次に、塩酸系のエッチング液でp−GaIn
Pバンド不連続層7を選択エッチングし、次に、硫酸系
のエッチング液でp−AlGaInPクラッド層6bを
p−GaInPエッチングストッパ層15に達するまで
選択エッチングしてストライプ状のリッジを形成する
(図18(c))。次に、図18(d) に示すように、このリ
ッジサイドにn−GaAs電流ブロック層10aをリッ
ジの高さに達するまで選択成長した後、選択マスク9a
を除去し、全面にp−GaAsコンタクト層11を成長
し、最後に蒸着等によりn側電極12,p側電極13を
形成する(図18(e))。
及びp側電極13に順方向電圧を印加すると、電流は電
流ブロック層10aがあるため、コンタクト層11と電
流ブロック層10aとエッチングストッパ層15の間に
形成されたpnp接合により、無効電流がブロックさ
れ、電流はリッジ部に集中して流れ、リッジ近傍の活性
層5に注入された電子と正孔の発光再結合により光を発
生する。発生した光はストライプ状のリッジに沿って導
波され、一対のへき開端面(図示せず)の間で反射増幅
されレーザ発振が生じる。
以上のように構成されていたが、リッジを形成する際
に、GaInPがエッチングされ、AlGaInPがエ
ッチングされないような充分な選択性を有するエッチン
グ液,即ち、選択エッチャントがないため、塩酸系のエ
ッチング液でp−GaInPバンド不連続緩和層7をエ
ッチングする時に、第2のp−AlGaInP層6bも
エッチングされる。このため、ウェハ面内で同時に形成
されるレーザダイオード間においても、また、同一のレ
ーザダイオードチップの異なる位置間においても、Al
GaInPクラッド層6bの残り厚に差が生じ、続い
て、このAlGaInP層6bをエッチングする際にお
いても、硫酸系エッチング液のAlGaInPとGaI
nPの選択比が小さいため、p−GaInPエッチング
ストッパ層15までエッチングされる部分が生じたり、
完全にAlGaInPクラッド層6bが除去されない部
分が生じたりするなどの問題が生じ、良好で精度のよい
リッジ形成が難しいという問題があった。
入された電流が、リッジとエッチングストッパ層15が
接する部分で共振器長方向,即ち横方向へ拡がって流れ
るため、この横方向の電流拡がりが、レーザダイオード
の低しきい値化、高出力化の妨げとなるという問題があ
った。
ためになされたものであり、リッジの加工精度を容易に
向上させることができ、かつ横方向の電流拡がりを抑制
して、低しきい値化、及び高出力化を図ることができる
半導体レーザの製造方法,及び半導体レーザを提供する
ことを目的とする。
ーザの製造方法は、第1導電型基板の{100}面上に
〈011〉方向に伸びるストライプ状の開口部を有する
選択マスクを形成し、これをマスクとして上記基板の
{100}面上に第1導電型クラッド層,活性層,第2
導電型クラッド層を含むダブルヘテロ構造を選択成長さ
せ、上記第2導電型クラッド層により上記活性層及び第
1導電型クラッド層の表面が覆われており、ストライプ
幅方向の断面が順メサ形状であり、ストライプ長方向の
断面が左右対称な六角形形状であるリッジストライプを
形成するものである。
方法は、第1導電型基板の{100}面上に〈0/1
1〉方向に伸びるストライプ状の開口部を有する選択マ
スクを形成し、これをマスクとして上記基板の{10
0}面上に第1導電型クラッド層,活性層,第2導電型
クラッド層を含むダブルヘテロ構造を選択成長させ、上
記第2導電型クラッド層により上記活性層及び第1導電
型クラッド層の表面が覆われており、ストライプ幅方向
の断面が左右対称な六角形形状であり、ストライプ長方
向の断面が等脚台形形状であるリッジストライプを形成
するものである。
方法は、第1導電型基板の{100}面上に〈001〉
方向又は〈010〉方向に伸びるストライプ状の開口部
を有する選択マスクを形成し、これをマスクとして上記
基板の{100}面上に第1導電型クラッド層,活性
層,第2導電型クラッド層を含むダブルヘテロ構造を選
択成長させ、上記第2導電型クラッド層により上記活性
層及び第1導電型クラッド層の表面が覆われている直方
体形状のリッジストライプを形成するものである。
て、上記リッジストライプを形成した後、上記選択マス
クを除去し、上記リッジ周囲の上記基板の{100}面
上に上記活性層よりも禁制帯幅が大きい材料からなる電
流ブロック層を、少なくとも上記リッジの高さに達する
高さまで埋め込み形成し、上記半導体レーザのレーザ端
面を、上記リッジストライプの活性層を有さない領域に
おいて形成するものである。
て、上記リッジの端面を上記半導体レーザの共振器端面
とするものである。
て、上記活性層を構成する材料として、上記リッジを構
成する他の材料よりもマイグレーションしやすい材料を
用い、上記リッジの選択成長を、上記リッジを構成する
材料がマイグレーションしやすい条件で行うものであ
る。
て、上記第2導電型クラッド層はp型クラッド層であ
り、該第2導電型クラッド層を選択成長させる工程を、
p型ドーパントとn型ドーパントを、リッジ側面に形成
される該第2導電型クラッド層が高抵抗になるよう所定
の比率で混合したガスを供給した雰囲気下で行うもので
ある。
て、上記第1導電型クラッド層はp型クラッド層であ
り、該第1導電型クラッド層を選択成長させる工程を、
p型ドーパントとn型ドーパントを、該第1導電型クラ
ッド層のリッジ側面領域が高抵抗になるよう所定の比率
で混合したガスを供給した雰囲気下で行うものである。
1導電型半導体基板の{100}面上に配置された、第
1導電型クラッド層と、該第1導電型クラッド層の{1
00}面上に配置された活性層と、該活性層と上記第1
導電型クラッド層を覆うように配置された第2導電型ク
ラッド層により構成されるダブルヘテロ構造を備えた、
その断面形状が順メサ形状である〈011〉方向に伸び
るストライプ状のリッジを有するものである。
1導電型半導体基板の{100}面上に配置された、第
1導電型クラッド層と、該第1導電型クラッド層の{1
00}面上に配置された活性層と、該活性層と上記第1
導電型クラッド層を覆うように配置された第2導電型ク
ラッド層により構成されるダブルヘテロ構造を備えた、
その断面形状が左右対称な六角形形状である〈0/1
1〉方向に伸びるストライプ状のリッジを有するもので
ある。
1導電型半導体基板の{100}面上に配置された、第
1導電型クラッド層と、該第1導電型クラッド層の{1
00}面上に配置された活性層と、該活性層と上記第1
導電型クラッド層を覆うように配置された第2導電型ク
ラッド層により構成されるダブルヘテロ構造を備えた、
その断面形状が長方形形状である〈001〉方向又は
〈010〉方向に伸びるストライプ状のリッジを有する
ものである。
2導電型クラッド層はリッジのストライプ長方向の端面
を覆うように配置されており、上記リッジはその周囲が
上記活性層よりも禁制帯幅が大きい電流ブロック層で埋
め込まれているものである。
ッジ側面の上記第1導電型クラッド層近傍領域が高抵抗
であるものである。
ッジの端面は共振器端面を構成しており、上記第2導電
型クラッド層は上記半導体レーザの共振器端面におい
て、上記活性層と上記第1導電型クラッド層を覆うよう
に配置されているものである。
ば、基板の{100}面上に第1導電型クラッド層,活
性層,第2導電型クラッド層を含むダブルヘテロ構造を
選択成長させ、上記第2導電型クラッド層により上記活
性層及び第1導電型クラッド層の表面が覆われており、
ストライプ幅方向の断面が順メサ形状であり、ストライ
プ長方向の断面が左右対称な六角形形状であるリッジス
トライプを形成するようにしたから、リッジを形成する
ために結晶成長を行った後、選択エッチングを繰り返し
行う必要がなく、リッジの加工精度のばらつきを減らす
ことができるとともに、容易にリッジを形成することが
できる。また、上記第1導電型クラッド層の側面上に形
成される第2導電型クラッド層や活性層は厚さが薄く、
かつドーパントの取り込み効率が下がっており、リッジ
側面の上記第1導電型クラッド層近傍領域が高抵抗とな
るように形成されるため、該領域において無効電流をブ
ロックして、リッジに注入された電流を全て活性層に注
入させることにより、共振器幅方向への電流の広がりを
抑制することができる。
方法によれば、基板の{100}面上に第1導電型クラ
ッド層,活性層,第2導電型クラッド層を含むダブルヘ
テロ構造を選択成長させ、上記第2導電型クラッド層に
より上記活性層及び第1導電型クラッド層の表面が覆わ
れており、ストライプ幅方向の断面が左右対称な六角形
形状であり、ストライプ長方向の断面が等脚台形形状で
あるリッジストライプを形成するようにしたから、リッ
ジを形成するために結晶成長を行った後、選択エッチン
グを繰り返し行う必要がなく、リッジの加工精度のばら
つきを減らすことができるとともに、容易にリッジを形
成することができる。また、上記第1導電型クラッド層
の側面上に形成される第2導電型クラッド層や活性層は
厚さが薄く、かつドーパントの取り込み効率が下がって
おり、リッジ側面の上記第1導電型クラッド層近傍領域
が高抵抗となるように形成されるため、該領域において
無効電流をブロックして、リッジに注入された電流を全
て活性層に注入させることにより、共振器幅方向への電
流の広がりを抑制することができる。
方法によれば、基板の{100}面上に第1導電型クラ
ッド層,活性層,第2導電型クラッド層を含むダブルヘ
テロ構造を選択成長させ、上記第2導電型クラッド層に
より上記活性層及び第1導電型クラッド層の表面が覆わ
れている直方体形状のリッジストライプを形成するよう
にしたから、リッジを形成するために結晶成長を行った
後、選択エッチングを繰り返し行う必要がなく、リッジ
の加工精度のばらつきを減らすことができるとともに、
容易にリッジを形成することができる。また、上記第1
導電型クラッド層の側面上に形成される第2導電型クラ
ッド層や活性層は厚さが薄く、かつドーパントの取り込
み効率が下がっており、リッジ側面の上記第1導電型ク
ラッド層近傍領域が高抵抗となるように形成されるた
め、該領域において無効電流をブロックして、リッジに
注入された電流を全て活性層に注入させることにより、
共振器幅方向への電流の広がりを抑制することができ
る。
て、上記リッジストライプを形成した後、上記選択マス
クを除去し、上記リッジ周囲の上記基板の{100}面
上に上記活性層よりも禁制帯幅が大きい材料からなる電
流ブロック層を、少なくとも上記リッジの高さに達する
高さまで埋め込み形成し、上記半導体レーザのレーザ端
面を、上記リッジストライプの活性層を有さない領域に
おいて形成するようにしたから、電流ブロック層の形成
工程において、共振器端面に光を吸収しない電流ブロッ
ク層を設けることができ、容易に窓構造を得ることがで
きる。
て、上記リッジの端面を上記半導体レーザの共振器端面
としたから、共振器端面に光を吸収しない第2導電型ク
ラッド層を設けることができ、容易に窓構造を得ること
ができる。
て、上記活性層を構成する材料として、上記リッジを構
成する他の材料よりもマイグレーションしやすい材料を
用い、上記リッジの選択成長を、上記リッジを構成する
材料がマイグレーションしやすい条件で行うようにした
から、第1導電型クラッド層の側面への活性層の形成を
防ぐことができる。
て、上記第2導電型クラッド層をp型クラッド層とし、
該第2導電型クラッド層を選択成長させる工程を、p型
ドーパントとn型ドーパントを、リッジ側面に形成され
る該第2導電型クラッド層が高抵抗になるよう所定の比
率で混合したガスを供給した雰囲気下で行うようにした
から、リッジ側面の第1導電型クラッド層近傍領域をよ
り高抵抗とすることができ、確実に無効電流を低減させ
ることができる。
て、上記第1導電型クラッド層をp型クラッド層とし、
該第1導電型クラッド層を選択成長させる工程を、p型
ドーパントとn型ドーパントを、該第1導電型クラッド
層のリッジ側面領域が高抵抗になるよう所定の比率で混
合したガスを供給した雰囲気下で行うようにしたから、
第1導電型クラッド層の側面領域を高抵抗として、リッ
ジ側面の第1導電型クラッド層近傍領域をより高抵抗と
することができ、確実に無効電流を低減させることがで
きる。
ては、第1導電型半導体基板の{100}面上に配置さ
れた、第1導電型クラッド層と、該第1導電型クラッド
層の{100}面上に配置された活性層と、該活性層と
上記第1導電型クラッド層を覆うように配置された第2
導電型クラッド層により構成されるダブルヘテロ構造を
備えた、その断面形状が順メサ形状である〈011〉方
向に伸びるストライプ状のリッジを有しているから、リ
ッジに注入された電流のほとんどを、レーザ光の発光領
域となるリッジ内の活性層に注入して、共振器幅方向へ
の電流拡がりを抑えることができる。
ては、第1導電型半導体基板の{100}面上に配置さ
れた、第1導電型クラッド層と、該第1導電型クラッド
層の{100}面上に配置された活性層と、該活性層と
上記第1導電型クラッド層を覆うように配置された第2
導電型クラッド層により構成されるダブルヘテロ構造を
備えた、その断面形状が左右対称な六角形形状である
〈0/11〉方向に伸びるストライプ状のリッジを有し
ているから、リッジに注入された電流のほとんどを、レ
ーザ光の発光領域となるリッジ内の活性層に注入して、
共振器幅方向への電流拡がりを抑えることができる。
ては、第1導電型半導体基板の{100}面上に配置さ
れた、第1導電型クラッド層と、該第1導電型クラッド
層の{100}面上に配置された活性層と、該活性層と
上記第1導電型クラッド層を覆うように配置された第2
導電型クラッド層により構成されるダブルヘテロ構造を
備えた、その断面形状が長方形形状である〈001〉方
向又は〈010〉方向に伸びるストライプ状のリッジを
有しているから、リッジに注入された電流のほとんど
を、レーザ光の発光領域となるリッジ内の活性層に注入
して、共振器幅方向への電流拡がりを抑えることができ
る。
2導電型クラッド層はリッジのストライプ長方向の端面
を覆うように配置されており、上記リッジはその周囲が
上記活性層よりも禁制帯幅が大きい電流ブロック層で埋
め込まれているようにしたから、上記第2導電型クラッ
ド層,および電流ブロック層により共振器端面における
光の吸収を抑えることができ、共振器端面を窓構造とし
て機能させることができる。
ッジ側面の上記第1導電型クラッド層近傍領域が高抵抗
となるようにしたから、リッジ側面の高抵抗な第1導電
型クラッド層近傍領域において無効電流をブロックし
て、リッジに注入された電流を全て活性層に注入させる
ことにより、共振器幅方向への電流の広がりをさらに抑
制することができる。
ッジの端面は共振器端面を構成しており、上記第2導電
型クラッド層は上記半導体レーザの共振器端面におい
て、上記活性層と上記第1導電型クラッド層を覆うよう
に配置されるようにしたから、上記第2導電型クラッド
層により共振器端面における光の吸収を抑えることがで
き、共振器端面を窓構造として機能させることができ
る。
ーザの製造方法を示す(011)面と平行な面による断
面工程図であり、図において、1は表面が(100)面
であるn−GaAs基板、3は該n−GaAs基板1の
表面に形成されたn−GaAsバッファ層,2は絶縁膜
からなる第1の選択マスク,4は該n−GaAsバッフ
ァ層3の(100)面上に形成された部分の厚さが約
1.5μmであるn−AlGaInPクラッド層,5は
該n−AlGaInPクラッド層4の(100)面上に
形成された部分の厚さが約数100オングストロームで
あるGaInP活性層である。6は該活性層5の(10
0)面上に形成された部分の厚さが約1.5μmである
p−AlGaInPクラッド層,7は該p−AlGaI
nPクラッド層6の(100)面上に形成された部分の
厚さが約0.1μmであるp−GaInPバンド不連続
緩和層で、その他の材料としては、AlGaInPとG
aAsの間のバンドギャップを有するp−AlGaAs
等の材料が好ましい。8は該p−GaInPバンド不連
続緩和層7の(100)面上に形成された部分の厚さが
約0.3〜0.4μmであるp−GaAsキャップ層
で、n−GaAsバッファ層3,n−AlGaInPク
ラッド層4,活性層5,p−AlGaInPクラッド層
6,p−GaInPバンド不連続緩和層7,p−GaA
sキャップ層8は順メサ形状のリッジ50を形成してい
る。10は該リッジを埋め込むように形成された電流ブ
ロック層で、AlyGa(1-y) InP等の材料からなる
高抵抗層である。従来の半導体レーザでは、クラッド層
と,ブロック層と,コンタクト層とがpnp構造(ある
いは、npn構造)を形成しており、リッジ50以外の
領域を流れる無効電流をブロックしていたが、本実施例
の半導体レーザの構造では、n型の電流ブロック層を設
けてもpnp構造とならないため、無効電流をブロック
できない。そのため、ブロック層を高抵抗層にする必要
があり、AlyGa(1-y) InPやAlInP等の高抵
抗層を用いている。なお、AlyGa(1-y)InP層
は、Al組成比yが高いほど高抵抗になり易い。また、
AlyGa(1-y) InP結晶はアンドープでも高抵抗に
なるが、酸素を混入させても良く、酸素濃度が高い程高
抵抗になり易い傾向にある。この場合、酸素濃度は1.
0E+16/cm3 以上にすることが好ましい。また、A
l組成が高いほど酸素が結晶中に取り込まれ易い傾向に
ある。11はp−GaAsコンタクト層で、コンタクト
層の材料としては、p−GaAsの代わりにGaAs基
板に格子整合するp−Geとしてもよい。p−Geはp
−GaAsより抵抗を下げることができ、電極とのコン
タクトが取りやすくなる。12はn側電極,13はp側
電極、2はSiNや,SiO等の絶縁膜,9はSiN等
の絶縁マスクである。
半導体レーザの製造方法を示す斜視図であり、図におい
て、図1と同一符号は同一又は相当する部分を示してい
る。
法を図1,図2を用いて説明する。まず、図1(a)に示
すn−GaAs基板1の(100)面上にSiNまたは
SiO等の絶縁膜2を成膜し、写真製版により〔01
1〕方向(いわゆる順メサ方向)に伸びるストライプ状
の開口部を形成して第1の選択マスク2を形成する(図
1(b),図2(a))。
2を用いて、有機金属気相成長(Metal Organic Chemica
l Vapor Deposition: MOCVD) 法により、可視光レ
ーザのダブルヘテロ構造部となるn−GaAsバッファ
層3,n−AlGaInPクラッド層4,AlxGa(1
-x) InP活性層5,p−AlGaInPクラッド層
6,バンド不連続緩和層7,及びp−GaAsキャップ
層8を順次選択成長させる。
i,J.Crystal Growth 73(1985)73−76に述べられている
ように、GaAs基板の{100}面上に形成したSi
N膜に〈011〉方向(いわゆる順メサ方向)に伸びた
ストライプ状の開口部をあけ、この開口部にAlGaA
sを成長させると、ストライプ幅方向の断面が順メサ形
状で、ストライプ長方向の断面が、その端部が外側に突
出した三角形形状であり、かつ左右が対称である六角形
形状となるようなリッジ状に結晶成長し、そのストライ
プ長方向の端面の一方は、上部が{111}A面で、下
部が{/111}B面となり、ストライプ幅方向の側面
の一方が{11/1}B面になることが知られている。
ストライプ幅方向の成長が{11/1}B面で止まるの
は、B面での材料の付着係数が小さいためである。この
ため、本実施例においても、図2(b) に示すように、n
−GaAsバッファ層3,n−AlGaInPクラッド
層4,AlxGa(1-x) InP活性層5,p−AlGa
InPクラッド層6,バンド不連続緩和層7,及びp−
GaAsキャップ層8が、順に下層の表面を覆うように
結晶成長して、ストライプ幅方向の断面が順メサ形状
で、ストライプ長方向の断面が、その端部が外側に突出
した三角形形状であり、かつ左右が対称である六角形形
状となるストライプ状のリッジ50が形成される。な
お、{11/1}B面への結晶成長は、{100}面の
平面への成長に比べ非常に遅い速度で成長する。従っ
て、n−GaAsバッファ層3,n−AlGaInPク
ラッド層4,AlxGa1-x InP活性層5,p−Al
GaInPクラッド層6,バンド不連続緩和層7,及び
p−GaAsキャップ層8を連続に成長し、ストライプ
状のリッジ50を形成すると、上記各層がリッジ50の
側面である(11/1)B面に積層される厚さは、(1
00)面と垂直な方向に積層される厚さに対して非常に
薄くなる。この時の断面構造は図1(c) のようになり、
活性層5のリッジストライプ幅方向の両端はクラッド層
6により覆われ、活性層5全体がリッジ中にリッジスト
ライプに沿って埋め込まれるように配置される。
ング等の方法で、第1の選択マスク2を除去し、リッジ
の上部に新たに第2の選択マスク9を形成し、これをマ
スクとして、上記リッジと同じ高さとなるように電流ブ
ロック層10として高抵抗層を成長する(図1(d),図2
(c))。この時、活性層5は、周囲がクラッド層4,及び
クラッド層6により埋め込まれているので、第1の選択
マスク2を除去する工程や、第2の選択マスク9の形成
工程、電流ブロック層10を形成する再成長の工程で、
GaInP活性層5がダメージを受けないように保護さ
れる。その結果、活性層5にダメージを与えることなく
活性層5の両サイドを電流ブロック層10で埋め込むこ
とができる。
ング等の方法を用いて第2の選択マスク9を除去した
後、p−GaAsコンタクト層11を成長し、電極形成
プロセスにより、基板1の裏面側にn型電極12を、ま
た、コンタクト層11表面にp型電極13を形成する
(図1(e),図2(d))。最後に、活性層5が存在する部分
においてへき開を行い、共振器長方向の長さが約650
μmである半導体レーザダイオード素子を得る(図2
(e))。
及びp側電極13に順方向電圧を印加すると、電流は高
抵抗層からなる電流ブロック層10aがあるため、無効
電流がブロックされ、電流はリッジ50に集中して流
れ、リッジ50中に形成されている活性層5に注入され
た電子と正孔の発光再結合により光を発生する。発生し
た光はストライプ状のリッジ50に沿って導波され、一
対のへき開端面(図示せず)の間で反射増幅されレーザ
発振が生じる。このとき、上述したように、(11/
1)B面上では結晶成長速度が遅いため、クラッド層4
のリッジ50の側面上には、活性層5は非常に薄い厚さ
でしか積層されないため、リッジ50の側面に形成され
た活性層5においては、ほとんどレーザ光は発生しな
い。また、クラッド層4の(11/1)面上に形成され
る活性層5及びp−AlGaInPクラッド層6の厚さ
は充分に薄く、抵抗は充分に高くなるため、n−AlG
aInPクラッド層4の(11/1)面を通過しようと
する無効電流は、この高抵抗な活性層5及びp−AlG
aInPクラッド層6によりブロックされる。
置を用いた選択成長により、リッジ50を形成してお
り、従来のようにリッジを形成するために結晶成長を行
った後、選択エッチングを繰り返し行う必要がない。従
って、選択エッチングのばらつき等によるリッジの加工
精度のばらつきの問題が発生せず、かつ工程を短縮して
容易にリッジを形成することができる。
は、n−AlGaInPクラッド層4の(11/1)面
を通過しようとする無効電流は、上述したように、活性
層5及びp−AlGaInPクラッド層6の、n−Al
GaInPクラッド層4の(11/1)面上に形成され
た高抵抗領域でブロックされるため、リッジ50に注入
された電流は全て(100)面上に形成された活性層5
に注入される。従って、共振器幅方向,即ち横方向への
電流広がりを抑制したしきい値の低い、高出力な半導体
レーザを得ることができる。
条件を材料がマイグレーションしやすいように、例えば
低圧、高温、基板を回転させる場合は回転速度を大きく
する等の条件に設定すると{11/1}面上の成長速度
が遅くなる。一方、成長条件を材料がマイグレーション
しにくい方向に設定すると{11/1}面上の成長速度
が速くなる。また、マイグレーションしにくい材料は
{11/1}面上の成長速度が速く、マイグレーション
しやすい材料は{11/1}面上の成長速度が小さい。
例えば、本実施例のように活性層5がGaInPからな
る場合、通常の方法で活性層5を成長させると、図3
(a) に示すようにリッジ50のストライプ幅方向の側面
上に非常に薄い厚さの活性層が形成される場合がある。
しかし、AlGaInPよりGaInPの材料の方がマ
イグレーションしやすいため、AlGaInPに比べG
aInPの{11/1}面上の成長速度が小さくなる。
従って、この性質を利用し、リッジ50を選択成長させ
る際に、各材料がマイグレーションしやすいように成長
条件を設定して活性層5を成長させると、(11/1)
面上においてGaInP活性層5の成長が抑えられ、そ
の後AlGaInPクラッド層6を成長させると、図3
(b) に示すように、(100)面上にのみGaInP活
性層5が形成され、その回りをAlGaInPクラッド
層6に埋めこまれた形となる。このようにすると、(1
1/1)斜面でのレーザ発光を抑えることができ、より
半導体レーザの特性を向上できる。なお、図3におい
て、図2と同一符号は同一又は相当する部分を示してい
る。
〔011〕方向に伸びるストライプ状の開口部を有する
絶縁膜をマスクとして、クラッド層,活性層,およびク
ラッド層を選択成長させて〔011〕方向に伸びるスト
ライプ状のリッジを形成するようにしたから、加工精度
の高いリッジを備えた半導体レーザを容易に形成するこ
とができ、かつ横方向の電流拡がりを抑制した、低しき
い値で、高出力な半導体レーザを提供することができ
る。
-y) InP高抵抗層からなる電流ブロック層を用いた場
合について説明したが、本実施例の半導体レーザは高抵
抗層以外のブロック層を用いることも可能な構造のもの
であり、電流ブロック層の材質や構造を変化させること
で、活性層の両サイドを電流ブロック層で埋め込む構造
の半導体レーザや、活性層の両サイドの屈折率を変える
実屈折率ガイド構造の半導体レーザの特性を向上させる
ことも可能である。以下、本実施例の電流ブロック層の
変形例について示す。
z) As結晶をブロック層に用いてもよい。Alz Ga
(1-z) As結晶はアンドープで高抵抗になり、さらに、
結晶に酸素を混入させることにより抵抗率を向上でき、
Al組成が高いほど、また酸素濃度が高いほど高抵抗に
なるため、AlyGa(1-y) InP高抵抗層と同様の効
果を得ることができる。
抵抗の結晶,例えばAlq In(1-q) As、Feドープ
のInP等の材料からなる層をブロック層に用いても良
い。
ンド不連続を利用して無効電流をブロックするようにし
ても良い。例えば、II-VI 族の結晶(例えばZnSe
等)をブロック層に用いると、II-VI 族の結晶とp−G
aAsコンタクト層の間にバンド不連続が生じ、このバ
ンド不連続により電流をブロックできる。
造としても良く、各層の層厚や組成,結晶を調節するこ
とにより、横方向の光閉じ込め効率の制御が可能とな
る。そして、レーザの発光効率を向上できる。例えば、
埋め込み成長層を2層構造とし、下層をp型GaAs層
に、上層をn型GaAs層にする。これにより、p型ブ
ロック層、n型ブロック層、及びコンタクト層がpnp
構造となり電流をブロックできる。また、上記と同様に
して、埋め込み成長層を2層構造とし、ブロック層の下
層をn型の層にして、この層の上にp型GaAs層とn
型GaAs層との2層を積層するか、高抵抗層を設ける
ようにしてもよい。さらに、上記の2層構造の埋め込み
成長層を2回以上繰り返し形成した多層構造としてもよ
い。
おいて、その多層を構成する一つの層として、高抵抗層
を用いるようにしても良く、この場合、この高抵抗層に
おいて無効電流をブロックするため、上記高抵抗層の
上、または下に積層する層はどのような半導体結晶で
も、いずれの電導型(p型、n型、高抵抗)を示す半導
体結晶であってもよい。例えば、図7に示すように、リ
ッジ50側面及びGaAs基板1上をAlxGa(1-x)
InP高抵抗層14で覆った後、AlGaInP/Ga
InP多層構造でリッジ50を埋め込むようにしてもよ
い。なお、多層構造,及び超格子構造の材料としては、
AlGaInP/GaInP,AlxGa(1-x) InP
(0≦x≦1)/AlvGa(1-v) InP(0≦v≦
1), AlGaInP/GaAs, AlxGa(1-x) I
nP(0≦x≦1)/AlrGa(1-r)As(0≦r≦
1), AlrGa(1-r) As(0≦r≦1)/AltG
a(1-t)As(0≦t≦1),Gax1In(1-x1)Asy1
P(1-y1)(0≦x1≦1,0≦y1≦1)/Gax2In(1-x
2)Asy2P(1-y2)(0≦x2≦1,0≦y2≦1)等を用い
ることが可能である。
の物質,例えばポリイミド等の絶縁膜をブロック層に用
いるようにしてもよい。図8に示すように、リッジ50
を選択成長後、ポリイミド等からなる絶縁膜41でリッ
ジ50の両サイドを埋め込み、リッジ50上,及び絶縁
膜41上に電極42を形成する。上記実施例1の半導体
レーザのリッジ構造においては、リッジ50中に形成さ
れた活性層5はクラッド層の材料で覆われており、結晶
成長後のプロセスでダメージを受けないため、絶縁膜4
1等を埋め込む場合においても、活性層5が保護され、
半導体レーザ特性に劣化等を生じない。したがって、電
流ブロック層の材料の選択の幅が広くなり、設計の自由
度が向上する効果がある。例えば電流ブロック層とし
て、電圧をかけて屈折率を変えられる材料を用いること
もできる。
選択マスクに対して基板上の第1の選択マスクのみを選
択除去可能な材料を用いる場合、リッジの成長後、第1
の選択マスクをマスクとしてリッジ上に第2の選択マス
クを選択成長させるようにしてもよく、このような場合
には、第2の選択マスクの形成工程を容易にすることが
できる効果がある。
ジ形成後、基板上の第1の選択マスクを除去して、リッ
ジの(100)面上に第2の選択マスクを形成し、これ
をマスクとしてリッジを電流ブロック層で埋め込み、さ
らに絶縁膜を除去して、リッジ上及びブロック層上にコ
ンタクト層を形成していたが、図9に示すように、リッ
ジ50形成後、基板1上の第1の選択マスク(図示せ
ず)を除去し、リッジ50全体を覆うようにGaAs等
からなるアンドープ電流ブロック層51、またはp型層
/アンドープ層からなるブロック層を表面が平坦となる
ように埋め込み、リッジ50上のブロック層51の表面
から、リッジ50の上部に達するまでZn拡散を行い、
ブロック層51にZn拡散領域52を形成し、その後、
n側電極(図示せず),p側電極(図示せず)を形成す
るようにしてもよい。このZn拡散の工程は、気相拡散
と固相拡散の2種類の工程がある。気相拡散により行う
場合には、アンドープのブロック層51上に絶縁膜を成
膜し、リッジ上部にストライプ状の開口部を形成し、Z
nの気相拡散を行いリッジ50上部に達するまでZnを
拡散させてZn拡散領域52を形成する。また、固相拡
散により行う場合は、アンドープのブロック層51上の
リッジ50上部のみにストライプ状にZnO、またはZ
nO/SiO(図示せず)を成膜し、熱を加えてZnの
固相拡散を行いリッジ50上部までZnを拡散させてZ
n拡散領域52を形成する。このような実施例2におい
ても上記実施例1と同様の効果を奏する。
コンタクトを良くするため、図10に示すように、電流
ブロック層51上にp−GaAsコンタクト層61を成
長する工程を追加するようにしてもよい。
して、i−GaInP,i−AlGaInP,i−Al
GaAs等のアンドープで高抵抗になる結晶、または、
酸素を混入して高抵抗となった結晶を用いるようにして
もよい。なお、i−GaInP,またはi−AlGaA
sをアンドープ層として用いる際は、p−GaAsコン
タクト層を成長する前に、アンドープ層と同じ結晶でp
型導電性を有するバッファ層を成長するようにする。ま
た、i−AlGaInPを用いる場合は、リッジ50形
成の際に、p−AlGaInPクラッド層までで成長を
止め、p−GaInPバンド不連続緩和層,及びp−G
aAsキャップ層は成長しないようにし、選択マスクを
除去し、リッジ50全体をi−AlGaInPブロック
層で埋め、リッジ50上部のp−AlGaInP層まで
Zn拡散を行った後、p−AlGaInPバッファ層を
成長し、コンタクト層を成長し、結晶成長後、電極を設
けるようにする。このコンタクト層は、バンド不連続を
緩和するため、p−GaAsコンタクト/p−GaIn
Pバンド不連続緩和層構造にする。このようなアンドー
プブロック層を用いた場合においても上記実施例1と同
様の効果を奏する。
を単層構造としたが、埋め込み層の結晶を多層構造にし
てもよい。例えば、p−GaAs/i−GaInP、i
−GaInP/i−AlGaInP、p−GaAs/i
−GaInP/i−AlGaInP等の結晶を用いるよ
うにしてもよい。なお、コンタクト層を設ける際には、
p−GaAs層を用いる。このような場合においても上
記第1の実施例と同様の効果を奏する。
と同じ高さまでリッジ側面を電流ブロック層を埋め込ん
だ後、コンタクト層を設けるようにしたが、図11(a)
に示すように、ダブルヘテロ構造を選択成長させリッジ
50を形成し、リッジ50全体をAlGaInPブロッ
ク層10で完全に埋め込み、リッジ50上部のブロック
層10のみをp−GaAsキャップ層8に達するまで選
択エッチングし、図11(b) に示すように、リッジ50
上,及びブロック層10上にp−GaAsコンタクト層
71を形成するようにしてもよい。なお、上記ブロック
層10のエッチングには、p−GaAsキャップ層8で
エッチングが停止する選択エッチング液を用いるように
する。また、上記ブロック層としては、i−GaIn
P,i−AlGaInP,i−GaAs,i−AlGa
As等のアンドープで高抵抗になる結晶、または酸素を
混入して高抵抗となった結晶を用いるようにしてもよ
い。このような場合のおいても上記実施例1と同様の効
果を奏することができる。
よる半導体レーザの製造方法の主要工程を示す断面図で
あり、図において、図1と同一符号は同一又は相当する
部分を示している。
1で示したリッジ50の選択成長の工程において、p−
AlGaInPクラッド層6の成長時に、図4に示すよ
うに、DEZn等のp型ドーパントとH2 Se,SiH
4 ,Si2 H6 等のn型ドーパントを同時に供給するよ
うにしたものである。(100)GaAs基板を用いて
選択成長を行う際に、p型ドーパントとn型ドーパント
を同時に供給すると、(100)面上に形成される半導
体層はp型になりやすく、選択成長で形成される(10
0)面に対して傾いた斜面はn型になりやすい。この場
合、斜面の角度が急になるほど、n型になる傾向があ
る。従って、選択成長でリッジ50を形成すると(11
/1)B面等の斜面が形成されるが、p−AlGaIn
Pクラッド層6を成長する時に、適切なp/n比を選択
したドーパントを供給することにより、p−AlGaI
nPクラッド層6の(11/1)B面にp型ドーパント
とn型ドーパントを混在させて、該クラッド層6の(1
1/1)B面等の斜面を高抵抗にすることができる。そ
して、リッジ50斜面に流れる電流を低減でき、活性層
5への電流注入効率を向上できる。
る無効電流を低減して、活性層への電流注入効率を向上
させることができるから、上記実施例1の半導体レーザ
に対して、低しきい値で、高出力動作が可能な優れた特
性を有する半導体レーザを得ることができる。
電型がn型の場合について説明したが、本発明は基板の
導電型をp型として導電型を逆にした場合においても適
用できるものであり、このような場合においては、上記
実施例4のn−AlGaInPクラッド層4の代わりに
用いるp−AlGaInP下クラッド層を成長させる際
に、適切なp/n比を選択したドーパントを供給するこ
とにより、該p−AlGaInP下クラッド層の斜面領
域を高抵抗とすることができ、上記実施例4と同様の効
果を得ることができる。
よる半導体レーザの製造方法を示す(0/11)面と平
行な面による断面工程図であり、図において、図1と同
一符号は同一または相当する部分を示しており、60は
リッジである。
半導体レーザの製造方法を示す斜視図であり、図5と同
一符号は同一又は相当する部分を示している。
縁膜に〔011〕方向に伸びるストライプ状の開口部を
設け、該開口部にダブルヘテロ構造からなるリッジを選
択成長させるようにしたが、本実施例5は基板上の絶縁
膜に〔0/11〕方向に伸びるストライプ状の開口部を
設け、該開口部にダブルヘテロ構造からなるリッジを選
択成長させるようにしたものである。
法を図5,及び図6を用いて説明する。まず、図5(a)
に示すn−GaAs基板1の(100)面上にSiNま
たはSiO等の絶縁膜2を成膜し、写真製版により〔0
/11〕方向(いわゆる逆メサ方向)に伸びるストライ
プ状の開口部を設け、第1の選択マスク2を形成する
(図5(b),図6(a))。次に、図5(c) に示すように、第
1の選択マスク2を用いて、有機金属気相成長法により
n−GaAsバッファ層3,n−AlGaInPクラッ
ド層4,GaInP活性層5,p−AlGaInPクラ
ッド層6,バンド不連続緩和層7,及びp−GaAsキ
ャップ層8を順次選択成長させる。
d H.Mori,J.Crystal Growth 73(1985)73−76に述べられ
ているように、GaAs基板の{100}面上に形成し
たSiN膜に〈0/11〉方向(いわゆる逆メサ方向)
に伸びたストライプ状の開口部をあけ、この開口部にA
lGaAsを成長させると、ストライプ長方向の断面が
等脚台形形状で、ストライプ幅方向の断面が、その端部
が外側に凸状に突出した形状であり、かつ左右が対称で
ある六角形形状となるようなリッジ状に結晶成長し、そ
のストライプ幅方向の側面の一方は上部が{111}A
面で、下部が{/111}B面となり、ストライプ長方
向の端面の一方は{11/1}B面になることが知られ
ている。このため、本実施例においても、図6(b) に示
すように、n−GaAsバッファ層3,n−AlGaI
nPクラッド層4,GaInP活性層5,p−AlGa
InPクラッド層6,バンド不連続緩和層7,及びp−
GaAsキャップ層8が、順に下層の表面を覆うように
結晶成長して、ストライプ長方向の断面が等脚台形形状
で、ストライプ幅方向の断面が、その端部が外側に凸状
に突出した形状であり、かつ左右が対称である六角形形
状となるストライプ状のリッジ60が形成される。な
お、{100}面の平面への成長に比べ、{111}A
面、及び{/111}B面等の面への結晶成長は、非常
に遅い速度で成長する。従って、上記リッジ60を構成
する各層がリッジ60の側面である{111}A面、及
び{/111}B面に積層される厚さは、(100)面
と垂直な方向の厚さに対して非常に薄くなる。この時の
断面構造は図5(c) のようになり、活性層5のリッジス
トライプ幅方向の両端はクラッド層6により覆われ、活
性層5全体がリッジ60中にリッジストライプに沿って
埋め込まれるように配置される。
を除去し、リッジ60の上部に第2の選択マスク9を形
成し、これをマスクとして、上記リッジ60を埋め込む
ように電流ブロック層10を成長させ(図5(d),図6
(c))、選択マスク9を除去した後、p−GaAsコンタ
クト層11を成長し、基板1の裏面側にn側電極12
を、また、コンタクト層11表面にp側電極13を形成
し(図5(e),図6(d))、最後に、活性層5が存在する部
分においてへき開を行い、半導体レーザダイオード素子
を得る(図6(e))。
述したように、{111}A面、及び{/111}B面
上では結晶成長速度が遅いため、クラッド層4の側面に
は、活性層5は非常に薄い厚さでしか積層されないた
め、リッジ側面領域に形成された活性層5においては、
ほとんどレーザ光は発生しない。なお、リッジ60の側
面に形成される活性層5をできるだけ薄くしたい場合
は、上記実施例1と同様にマイグレーションしやすい条
件で活性層を成長させるようにすればよい。また、クラ
ッド層4のリッジ60の側面に形成される活性層5及び
p−AlGaInPクラッド層6の厚さは充分に薄く、
抵抗は充分に高くなるため、リッジ60のn−AlGa
InPクラッド層4の側面を通過しようとする無効電流
は、この高抵抗な活性層5及びp−AlGaInPクラ
ッド層6によりブロックされる。なお、上記実施例4に
おいて説明したように、適切なp/n比を選択したp型
ドーパントとn型ドーパントをクラッド層6成長時に供
給することにより、より確実にリッジ60の側面を高抵
抗にするようにしてもよい。
に、〔0/11〕方向に伸びるストライプ状の開口部を
有する第1の選択マスクをマスクとして、n型クラッド
層3,活性層5,およびp型クラッド層6を選択成長さ
せて〔0/11〕方向に伸びるストライプ状のリッジ6
0を形成するようにしたから、上記実施例1と同様に、
エッチングを行うことなく、加工精度の高いリッジを容
易に形成することができ、かつ横方向の電流拡がりを抑
制した、低しきい値で、高出力な半導体レーザを提供す
ることができる。
による半導体レーザの製造方法を示す(001)面と平
行な面による断面工程図であり、図において、図1と同
一符号は同一または相当する部分を示しており、70は
リッジである。
る半導体レーザの製造方法を示す斜視図であり、図12
と同一符号は同一又は相当する部分を示している。
縁膜に〔011〕方向に伸びるストライプ状の開口部を
設け、該開口部にダブルヘテロ構造からなるリッジを選
択成長させるようにしたが、本実施例6は基板上の絶縁
膜に〔001〕方向に伸びるストライプ状の開口部を設
け、該開口部にダブルヘテロ構造からなるリッジを選択
成長させるようにしたものである。
法を図12,図13を用いて説明する。まず、図12
(a)に示すn−GaAs基板1の(100)面上にSi
NまたはSiO等の絶縁膜を成膜し、写真製版により
〔001〕方向に伸びるストライプ状の開口部を設け、
選択マスク2を形成する。(図12(b),図13(a))。
ク2を用いて、有機金属気相成長法により、n−GaA
sバッファ層3,n−AlGaInPクラッド層4,G
aInP活性層5,p−AlGaInPクラッド層6,
バンド不連続緩和層7,及びp−GaAsキャップ層8
を順次選択成長させる。
GaAsバッファ層3,n−AlGaInPクラッド層
4,GaInP活性層5,p−AlGaInPクラッド
層6,バンド不連続緩和層7,及びp−GaAsキャッ
プ層8が、順に下層の表面を覆うように結晶成長して、
直方体形状のストライプ状のリッジ70が形成される。
なお、{100}面の平面上への成長に比べ、{01
0}面等の平面上への結晶成長は、非常に遅い速度で成
長する。従って、リッジ70を構成する各層のリッジス
トライプ幅方向の厚さは、(100)面と垂直な方向の
厚さに対して非常に薄くなる。この時の断面構造は図1
2(c) のようになり、活性層5のリッジストライプ幅方
向の両端はクラッド層6等により覆われ、活性層5全体
がリッジ70中にリッジストライプに沿って埋め込まれ
るように配置される。
を除去し、リッジ70の上部に絶縁マスク9を形成し、
これをマスクとして、上記リッジ70を埋め込むように
電流ブロック層10を成長させ(図12(d),図13
(c))、絶縁マスク9を除去した後、p−GaAsコンタ
クト層11を成長し、基板1の裏面側にn型電極12
を、また、コンタクト層11表面にp型電極13を形成
し(図12(e),図13(d))、最後に、活性層5が存在す
る部分においてへき開を行い、半導体レーザダイオード
素子を得る(図13(e))。
述したように、n型クラッド層4のリッジストライプ幅
方向の側面には、活性層5は非常に薄い厚さでしか積層
されないため、リッジ70の側面領域に形成された活性
層5においては、ほとんどレーザ光は発生しない。な
お、リッジ70の側面に形成される活性層5をできるだ
け薄くしたい場合は、上記実施例1と同様にマイグレー
ションしやすい条件で活性層を成長させるようにすれば
よい。また、クラッド層4の側面に形成される活性層5
及びp−AlGaInPクラッド層6の厚さは充分に薄
く、抵抗は充分に高くなるため、リッジ70のn−Al
GaInPクラッド層4の側面近傍を通過しようとする
無効電流は、この高抵抗な活性層5及びp−AlGaI
nPクラッド層6によりブロックされる。なお、上記実
施例4において説明したように、適切なp/n比を選択
したp型ドーパントとn型ドーパントをp型クラッド層
6成長時に供給することにより、より確実にリッジ70
の側面を高抵抗にするようにしてもよい。
に、〔001〕方向に伸びるストライプ状の開口部を有
する絶縁膜からなる選択マスクを用いて、クラッド層
4,活性層5,およびクラッド層6を選択成長させて
〔001〕方向に伸びるストライプ状のリッジ70を形
成するようにしたから、上記実施例1と同様に、エッチ
ングを行うことなく、加工精度の高いリッジを容易に形
成することができ、かつ横方向への電流の広がりを抑制
した、低しきい値で、高出力な半導体レーザを提供する
ことができる。
開口部のストライプ方向を〔001〕とした場合につい
て説明したが、ストライプ方向を〔010〕方向として
も、リッジは直方体形状に選択成長されるから、本発明
はストライプ方向を〔010〕方向とした場合について
も適用でき、上記実施例6と同様の効果を奏する。
による半導体レーザの構造を示す断面図であり、図にお
いて、図1と同一符号は同一又は相当する部分を示して
おり、20は窓構造である。
形成のためのへき開を、活性層が存在する部分において
行うようにした。しかし、本実施例7の半導体レーザに
おいては、予めリッジの長さをレーザ共振器長に合わせ
た所定の長さにしておき、レーザ端面形成のためのへき
開,あるいは端面形成のためのドライエッチングを、活
性層のストライプ長方向の端部から該方向に所定の距離
を隔てた,活性層を含まない領域において行うようにし
たものである。
ザ共振器長方向の断面は、図14に示すように、半導体
レーザの活性層5の共振器長方向の端面がp−AlGa
InPクラッド層6で覆われており、さらに、半導体レ
ーザの共振器端面近傍が電流ブロック層10により覆わ
れた形状となる。このとき、p−AlGaInPクラッ
ド層7及びAlGaInP高抵抗層からなるブロック層
10は活性層5であるGaInPよりも禁制帯幅が大き
いため、共振器端面近傍部が窓構造20、即ち、端面領
域でレーザ光を吸収しにくくした構造となる。これによ
り高出力動作時においても端面破壊の生じにくい半導体
レーザを得ることができる。
実施例と同様の効果を奏するとともに、活性層5を含ま
ない領域でへき開を行うようにしたから、容易に窓構造
を備えた高出力動作が可能な半導体レーザを得ることが
できる。
による半導体レーザの構造を示す断面図であり、図にお
いて、図5と同一符号は同一又は相当する部分を示して
おり、21は窓構造である。
形成のためのへき開を、活性層が存在する部分において
行うようにした。しかし、本実施例8の半導体レーザに
おいては、予めリッジの長さをレーザ共振器長に合わせ
た所定の長さにしておき、レーザ端面形成のためのへき
開,あるいは端面形成のためのドライエッチングを、活
性層のストライプ長方向の端部から該方向に所定の距離
を隔てた,活性層を含まない領域において行うようにし
たものである。
ザ共振器長方向の断面は、図15に示すように、半導体
レーザの活性層5の共振器長方向の端面がp−AlGa
InPクラッド層6で覆われており、さらに、半導体レ
ーザの共振器端面近傍がブロック層10により覆われた
形状となる。このとき、p−AlGaInPクラッド層
6及びAlGaInP高抵抗層からなるブロック層10
は活性層5であるGaInPよりも禁制帯幅が大きいた
め、共振器端面近傍部が窓構造21、即ち、端面領域で
レーザ光を吸収しにくくした構造となる。これにより高
出力動作時においても端面破壊の生じにくい半導体レー
ザを得ることができる。
実施例5と同様の効果を奏するとともに、活性層5を含
まない領域でへき開を行うようにしたから、容易に窓構
造を備えた高出力動作が可能な半導体レーザを得ること
ができる。
による半導体レーザの構造を示す断面図であり、図にお
いて、図12と同一符号は同一又は相当する部分を示し
ており、22は窓構造である。
形成のためのへき開を、活性層が存在する部分において
行うようにした。しかし、本実施例4の半導体レーザに
おいては、予めリッジの長さをレーザ共振器長に合わせ
た所定の長さにしておき、レーザ端面形成のためのへき
開,あるいは端面形成のためのドライエッチングを、活
性層のストライプ長方向の端部から、該方向に所定の距
離を隔てた,活性層を含まない領域において行うように
したものである。
ザ共振器長方向の断面は、図16に示すように、半導体
レーザの活性層5の共振器長方向の端部がp−AlGa
InPクラッド層6で覆われており、さらに、半導体レ
ーザの共振器端面近傍がブロック層10により覆われた
形状となる。このとき、p−AlGaInPクラッド層
6及びAlGaInP高抵抗層からなるブロック層10
は活性層5であるGaInPよりも禁制帯幅が大きいた
め、共振器端面近傍部が窓構造22、即ち、端面領域で
レーザ光を吸収しにくくした構造となる。これにより高
出力動作時においても、端面破壊の生じにくい半導体レ
ーザを得ることができる。
実施例6と同様の効果を奏するとともに、活性層5を含
まない領域でへき開を行うようにしたから、容易に窓構
造を備えた高出力動作が可能な半導体レーザを得ること
ができる。
は、ブロック層としてAlGaInP高抵抗層を用いた
場合について説明したが、ブロック層として、上記活性
層よりも禁制帯幅が大きく、ブロック層として使用可能
な性質を備えた、その他の材料を用いるようにしてもよ
く、上記第7〜第9の実施例と同様の効果を奏する。
施例による半導体レーザの製造方法の主要工程を示す斜
視図(図17(a),(b)),及び図17(b) のI−I線によ
る断面図(図17(c))であり、図において、図12と同
一符号は同一又は相当する部分を示している。
長方向の端面をブロック層で埋め込むようにして窓構造
を備えた半導体レーザを形成したが、本実施例10の半
導体レーザは、図17に示すように、予め、ストライプ
長が共振器の長さと同じとなるようにリッジ70を形成
しておき、電流ブロック層10を形成する際に、図17
(a) に示すように、選択マスク9をマスクとしてリッジ
70の側面のみをブロック層10で埋め込み、リッジ7
0のストライプ長方向の端面をブロック層10で埋め込
まないようにし、その後、図17(b) に示すように絶縁
マスク9を除去し、コンタクト層11,n側電極12,
p側電極13を形成して半導体レーザを形成するように
したものである。
おいては、上述したように、〔001〕方向,あるいは
〔010〕方向に伸びるように選択成長により形成され
たリッジ70の端面が共振器長方向に対して垂直である
ため、この端面をレーザ端面として使用できる。従っ
て、本実施例においては、へき開を行うことなくレーザ
端面形成が可能となる。また、図17(c) に示すように
活性層5の共振器長方向の端面が活性層5よりも禁制帯
幅の大きいp−AlGaInPクラッド層6で覆われて
いるため、この部分が窓構造として機能する。
うことなく、窓構造を備えた半導体レーザを容易に提供
することができる。
してGaInPを用いた場合について説明したが、他の
材料を用いるようにしてもよい。他の活性層の材料とし
てはAlxGa1-x InP(0≦x≦1)が好ましい。
活性層を用いた場合について説明したが、活性層の構造
は、多重量子井戸(Multi Quantum Well:MQW) 構造
や,二重量子井戸(Double Quantum Well: DQW)構造
や,単量子井戸(Single Quantum Well: SQW)構造で
あってもよい。また活性層近傍が分離閉じ込めヘテロ(S
eparate Confinement Heterostructure:SCH) 構造
や、活性層と多重量子障壁(Multi Quantum Barrier:M
QB)構造とを組み合わせた構造であってもよい。さら
に、上記量子井戸構造の活性層やMQB構造等の超格子
構造に歪みを加えるようにしてもよい。このような場合
においても上記第1の実施例と同様の効果を奏する。
ーザの材料として、可視光レーザであるAlGaInP
系の材料で、n−GaAs基板を用いた場合について説
明したが、AlGaInP系の材料以外の、短波系のA
lGaAs系や長波系のInP系の材料についても適用
でき、上記各実施例と同様の効果を奏する。
電型を有する半導体レーザについても適用できるもので
あり、上記各実施例と同様の効果を奏する。この時、上
記実施例2において示したように、リッジ上部のブロッ
ク層に不純物を拡散させてリッジとのコンタクトを取る
必要がある場合には、コンタクト層には、n−GaA
s、又は、n−Geを用い、Znの代わりにSe,Si
等のn型ドーパントを用いるようにすればよい。
板の表面が(100)面であり、リッジストライプ方向
が〔011〕方向,〔0/11〕方向,〔001〕方向
及び〔010〕方向である場合について説明したが、本
発明は基板表面が(100)面と等価の面,即ち{10
0}であり、リッジストライプ方向が〈011〉方向,
〈0/11〉方向,〈001〉方向及び〈010〉方向
である場合においても適用できるものであり、このよう
な場合においても、上記各実施例と同様の効果を奏す
る。
ッジストライプ形成面として、{100}面を用いた場
合について説明したが、本発明は基板のリッジストライ
プ形成面が{100}面に対して傾いている場合におい
ても適用できるものであり、このような場合において
は、リッジストライプの形状は傾斜角度に応じて変化す
るが、上記各実施例と同様の効果を奏する。
ザの製造方法によれば、基板の{100}面上に第1導
電型クラッド層,活性層,第2導電型クラッド層を含む
ダブルヘテロ構造を選択成長させ、上記第2導電型クラ
ッド層により上記活性層及び第1導電型クラッド層の表
面が覆われており、ストライプ幅方向の断面が順メサ形
状であり、ストライプ長方向の断面が左右対称な六角形
形状であるリッジストライプを形成するようにしたか
ら、リッジの加工精度を向上させ、共振器幅方向への電
流の広がりを抑制して、しきい値が低く、高出力動作が
可能な半導体レーザを容易に提供できる効果がある。
方法によれば、基板の{100}面上に第1導電型クラ
ッド層,活性層,第2導電型クラッド層を含むダブルヘ
テロ構造を選択成長させ、上記第2導電型クラッド層に
より上記活性層及び第1導電型クラッド層の表面が覆わ
れており、ストライプ幅方向の断面が左右対称な六角形
形状であり、ストライプ長方向の断面が等脚台形形状で
あるリッジストライプを形成するようにしたから、リッ
ジの加工精度を向上させ、共振器幅方向への電流の広が
りを抑制して、しきい値が低く、高出力動作が可能な半
導体レーザを容易に提供できる効果がある。
方法によれば、基板の{100}面上に第1導電型クラ
ッド層,活性層,第2導電型クラッド層を含むダブルヘ
テロ構造を選択成長させ、上記第2導電型クラッド層に
より上記活性層及び第1導電型クラッド層の表面が覆わ
れている直方体形状のリッジストライプを形成するよう
にしたから、リッジの加工精度を向上させ、共振器幅方
向への電流の広がりを抑制して、しきい値が低く、高出
力動作が可能な半導体レーザを容易に提供できる効果が
ある。
方法によれば、上記半導体レーザの製造方法において、
上記リッジストライプを形成した後、上記選択マスクを
除去し、上記リッジ周囲の上記基板の{100}面上に
上記活性層よりも禁制帯幅が大きい材料からなる電流ブ
ロック層を、少なくとも上記リッジの高さに達する高さ
まで埋め込み形成し、上記半導体レーザのレーザ端面
を、上記リッジストライプの活性層を有さない領域にお
いて形成するようにしたから、窓構造を備えた高出力動
作が可能な半導体レーザを容易に提供できる効果があ
る。
方法によれば、上記半導体レーザの製造方法において、
上記リッジの端面を上記半導体レーザの共振器端面とし
たから、窓構造を備えた高出力動作が可能な半導体レー
ザを容易に提供できる効果がある。
方法によれば、上記半導体レーザの製造方法において、
上記活性層を構成する材料として、上記リッジを構成す
る他の材料よりもマイグレーションしやすい材料を用
い、上記リッジの選択成長を、上記リッジを構成する材
料がマイグレーションしやすい条件で行うようにしたか
ら、第1導電型クラッド層の側面への活性層の形成を防
ぐことができ、半導体レーザの特性を向上させることが
できる効果がある。
方法によれば、上記半導体レーザの製造方法において、
上記第2導電型クラッド層をp型クラッド層とし、該第
2導電型クラッド層を選択成長させる工程を、p型ドー
パントとn型ドーパントを、リッジ側面に形成される該
第2導電型クラッド層が高抵抗になるよう所定の比率で
混合したガスを供給した雰囲気下で行うようにしたか
ら、リッジ側面の第1導電型クラッド層近傍領域をより
高抵抗とすることができ、確実に無効電流を低減させる
ことができ、半導体レーザの特性を向上させることがで
きる効果がある。
方法によれば、上記半導体レーザの製造方法において、
上記第1導電型クラッド層をp型クラッド層とし、該第
1導電型クラッド層を選択成長させる工程を、p型ドー
パントとn型ドーパントを、該第1導電型クラッド層の
リッジ側面近傍領域が高抵抗になるよう所定の比率で混
合したガスを供給した雰囲気下で行うようにしたから、
リッジ側面の第1導電型クラッド層近傍領域をより高抵
抗とすることができ、確実に無効電流を低減させること
ができ、半導体レーザの特性を向上させることができる
効果がある。
ば、第1導電型半導体基板の{100}面上に配置され
た、第1導電型クラッド層と、該第1導電型クラッド層
の{100}面上に配置された活性層と、該活性層と上
記第1導電型クラッド層を覆うように配置された第2導
電型クラッド層により構成されるダブルヘテロ構造を備
えた、その断面形状が順メサ形状である〈011〉方向
に伸びるストライプ状のリッジを有しているから、共振
器幅方向への電流の広がりを抑制することができ、しき
い値が低く、高出力動作が可能な半導体レーザを容易に
提供できる効果がある。
ば、第1導電型半導体基板の{100}面上に配置され
た、第1導電型クラッド層と、該第1導電型クラッド層
の{100}面上に配置された活性層と、該活性層と上
記第1導電型クラッド層を覆うように配置された第2導
電型クラッド層により構成されるダブルヘテロ構造を備
えた、その断面形状が左右対称な六角形形状である〈0
/11〉方向に伸びるストライプ状のリッジを有してい
るから、共振器幅方向への電流の広がりを抑制すること
ができ、しきい値が低く、高出力動作が可能な半導体レ
ーザを容易に提供できる効果がある。
ば、第1導電型半導体基板の{100}面上に配置され
た、第1導電型クラッド層と、該第1導電型クラッド層
の{100}面上に配置された活性層と、該活性層と上
記第1導電型クラッド層を覆うように配置された第2導
電型クラッド層により構成されるダブルヘテロ構造を備
えた、その断面形状が長方形形状である〈001〉方向
又は〈010〉方向に伸びるストライプ状のリッジを有
しているから、共振器幅方向への電流の広がりを抑制す
ることができ、しきい値が低く、高出力動作が可能な半
導体レーザを容易に提供できる効果がある。
2導電型クラッド層はリッジのストライプ長方向の端面
を覆うように配置されており、上記リッジはその周囲が
上記活性層よりも禁制帯幅が大きい電流ブロック層で埋
め込まれているようにしたから、窓構造を備えた高出力
動作が可能な半導体レーザを容易に提供できる効果があ
る。
ば、上記リッジ側面の上記第1導電型クラッド層近傍領
域が高抵抗となるようにしたから、共振器幅方向への電
流の広がりをさらに抑制して、しきい値が低く、高出力
動作が可能な半導体レーザを容易に提供できる効果があ
る。
ば、上記半導体レーザにおいて、上記リッジの端面は共
振器端面を構成しており、上記第2導電型クラッド層は
上記半導体レーザの共振器端面において、上記活性層と
上記第1導電型クラッド層を覆うように配置されるよう
にしたから、窓構造を備えた高出力動作が可能な半導体
レーザを容易に提供できる効果がある。
の製造方法を示す断面図である。
の製造方法を示す斜視図である。
への活性層の成長速度の成長条件依存性を示す断面図で
ある。
のp/n同時ドーピングを説明するための断面模式図で
ある。
の製造方法を示す断面図である。
の製造方法を示す斜視図である。
構造の電流ブロック層を備えた半導体レーザの構造を説
明するための断面図である。
ブロック層に絶縁膜を用いた半導体レーザの構造を説明
するための断面図である。
の構造を示す断面図である。
導体レーザの構造を示す断面図である。
ザの製造方法の主要工程を示す断面図である。
ザの製造方法を説明するための断面図である。
ザの製造方法を説明するための斜視図である。
ザの構造を示す共振器長方向の断面図である。
ザの構造を示す共振器長方向の断面図である。
ザの構造を示す共振器長方向の断面図である。
ーザの製造方法の主要工程を示す斜視図(図17(a),
(b)),及び構造を示す共振器長方向の断面図(図17
(c))である。
図である。
−GaAsバッファ層、4 n−AlGaInPクラッ
ド層、5,5a GaInP活性層、6 p−AlGa
InPクラッド層、6a,6b 第1,第2のp−Al
GaInPクラッド層、7 p−GaInPバンド不連
続緩和層、8 p−GaAsキャップ層、9 第2の選
択マスク,9a 選択マスク、10 高抵抗電流ブロッ
ク層、10a n−GaAs電流ブロック層、11 p
−GaAsコンタクト層、12 n側電極、13,42
p側電極、14 高抵抗層、15 p−GaInPエ
ッチングストッパ層、16 AlGaInP/GaIn
P多層構造、20,21,22 窓構造部、 41 絶
縁膜、50,60,70 リッジ、51 アンドープG
aAsブロック層、52 Zn拡散領域、61 p−G
aAsコンタクト層、71 p−GaAsコンタクト
層。
Claims (14)
- 【請求項1】 第1導電型基板の{100}面上に〈0
11〉方向に伸びるストライプ状の開口部を有する選択
マスクを形成する工程と、 該選択マスクをマスクとして上記基板の{100}面上
に第1導電型クラッド層,活性層,第2導電型クラッド
層を含むダブルヘテロ構造を選択成長させ、上記第2導
電型クラッド層により上記活性層及び第1導電型クラッ
ド層の表面が覆われており、ストライプ幅方向の断面が
順メサ形状であり、ストライプ長方向の断面が左右対称
な六角形形状であるリッジストライプを形成する工程と
を備えたことを特徴とする半導体レーザの製造方法。 - 【請求項2】 第1導電型基板の{100}面上に〈0
/11〉方向に伸びるストライプ状の開口部を有する選
択マスクを形成する工程と、 該選択マスクをマスクとして上記基板の{100}面上
に第1導電型クラッド層,活性層,第2導電型クラッド
層を含むダブルヘテロ構造を選択成長させ、上記第2導
電型クラッド層により上記活性層及び第1導電型クラッ
ド層の表面が覆われており、ストライプ幅方向の断面が
左右対称な六角形形状であり、ストライプ長方向の断面
が等脚台形形状であるリッジストライプを形成する工程
とを備えたことを特徴とする半導体レーザの製造方法。 - 【請求項3】 第1導電型基板の{100}面上に〈0
01〉方向又は〈010〉方向に伸びるストライプ状の
開口部を有する選択マスクを形成する工程と、 該選択マスクをマスクとして上記基板の{100}面上
に第1導電型クラッド層,活性層,第2導電型クラッド
層を含むダブルヘテロ構造を選択成長させ、上記第2導
電型クラッド層により上記活性層及び第1導電型クラッ
ド層の表面が覆われている直方体形状のリッジストライ
プを形成する工程とを備えたことを特徴とする半導体レ
ーザの製造方法。 - 【請求項4】 請求項1ないし3のいずれかに記載の半
導体レーザの製造方法において、 上記リッジストライプを形成した後、上記選択マスクを
除去し、上記リッジ周囲の上記基板の{100}面上に
上記活性層よりも禁制帯幅が大きい材料からなる電流ブ
ロック層を、少なくとも上記リッジの高さに達する高さ
まで埋め込み形成する工程と、 上記半導体レーザの共振器端面を、上記リッジストライ
プの活性層を有さない領域において形成することを特徴
とする半導体レーザの製造方法。 - 【請求項5】 請求項3記載の半導体レーザの製造方法
において、 上記リッジストライプを形成した後、上記リッジの端面
を上記半導体レーザの共振器端面とすることを特徴とす
る半導体レーザの製造方法。 - 【請求項6】 請求項1ないし3のいずれかに記載の半
導体レーザの製造方法において、 上記活性層を構成する材料として、上記リッジを構成す
る他の材料よりもマイグレーションしやすい材料を用
い、 上記リッジを選択成長させる工程を、上記リッジを構成
する材料がマイグレーションしやすい条件で行うことを
特徴とする半導体レーザの製造方法。 - 【請求項7】 請求項1ないし3のいずれかに記載の半
導体レーザの製造方法において、 上記第2導電型クラッド層はp型クラッド層であり、 上記第2導電型クラッド層を選択成長させる工程は、p
型ドーパントとn型ドーパントを、リッジ側面に形成さ
れる該第2導電型クラッド層が高抵抗になるよう所定の
比率で混合したガスを供給した雰囲気下で行うことを特
徴とする半導体レーザの製造方法。 - 【請求項8】 請求項1ないし3のいずれかに記載の半
導体レーザの製造方法において、 上記第1導電型クラッド層はp型クラッド層であり、 上記第1導電型クラッド層を選択成長させる工程は、p
型ドーパントとn型ドーパントを、該第1導電型クラッ
ド層のリッジ側面領域が高抵抗になるよう所定の比率で
混合したガスを供給した雰囲気下で行うことを特徴とす
る半導体レーザの製造方法。 - 【請求項9】 第1導電型半導体基板の{100}面上
に配置された、第1導電型クラッド層と、該第1導電型
クラッド層の{100}面上に配置された活性層と、該
活性層と上記第1導電型クラッド層を覆うように配置さ
れた第2導電型クラッド層により構成されるダブルヘテ
ロ構造を備えた、そのストライプ幅方向の断面が順メサ
形状である〈011〉方向に伸びるストライプ状のリッ
ジを有していることを特徴とする半導体レーザ。 - 【請求項10】 第1導電型半導体基板の{100}面
上に配置された、第1導電型クラッド層と、該第1導電
型クラッド層の{100}面上に配置された活性層と、
該活性層と上記第1導電型クラッド層を覆うように配置
された第2導電型クラッド層により構成されるダブルヘ
テロ構造を備えた、そのストライプ幅方向の断面が左右
対称な六角形形状である〈0/11〉方向に伸びるスト
ライプ状のリッジを有していることを特徴とする半導体
レーザ。 - 【請求項11】 第1導電型半導体基板の{100}面
上に配置された、第1導電型クラッド層と、該第1導電
型クラッド層の{100}面上に配置された活性層と、
該活性層と上記第1導電型クラッド層を覆うように配置
された第2導電型クラッド層により構成されるダブルヘ
テロ構造を備えた、そのストライプ幅方向の断面が長方
形形状である〈001〉方向又は〈010〉方向に伸び
るストライプ状のリッジを有していることを特徴とする
半導体レーザ。 - 【請求項12】 請求項9ないし11のいずれかに記載
の半導体レーザにおいて、 上記第2導電型クラッド層はリッジのストライプ長方向
の端面を覆うように配置されており、 上記リッジはその周囲が、上記活性層よりも禁制帯幅の
大きい電流ブロック層で埋め込まれていることを特徴と
する半導体レーザ。 - 【請求項13】 請求項9ないし11のいずれかに記載
の半導体レーザにおいて、 上記リッジ側面の上記第1導電型クラッド層近傍領域は
高抵抗であることを特徴とする半導体レーザ。 - 【請求項14】 請求項11記載の半導体レーザにおい
て、 上記リッジ端面は共振器端面を構成しており、 上記第2導電型クラッド層は、上記半導体レーザの共振
器端面において、上記活性層と上記第1導電型クラッド
層を覆うように配置されていることを特徴とする半導体
レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14760295A JP3621155B2 (ja) | 1994-07-25 | 1995-06-14 | 半導体レーザの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17255394 | 1994-07-25 | ||
| JP6-172553 | 1994-07-25 | ||
| JP14760295A JP3621155B2 (ja) | 1994-07-25 | 1995-06-14 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897510A true JPH0897510A (ja) | 1996-04-12 |
| JP3621155B2 JP3621155B2 (ja) | 2005-02-16 |
Family
ID=26478094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14760295A Expired - Fee Related JP3621155B2 (ja) | 1994-07-25 | 1995-06-14 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621155B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923039A (ja) * | 1995-07-06 | 1997-01-21 | Nec Corp | 半導体レーザの製造方法 |
| US5966396A (en) * | 1996-07-26 | 1999-10-12 | Kabushiki Kaisha Toshiba | Gallium nitride-based compound semiconductor laser and method of manufacturing the same |
| JP2006080122A (ja) * | 2004-09-07 | 2006-03-23 | National Institute Of Advanced Industrial & Technology | 量子ナノ構造半導体レーザ |
| JP2007201046A (ja) * | 2006-01-25 | 2007-08-09 | Kyocera Corp | 化合物半導体及び発光素子 |
| JP2008053539A (ja) * | 2006-08-25 | 2008-03-06 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2009076860A (ja) * | 2007-06-26 | 2009-04-09 | Avago Technologies Fiber Ip (Singapore) Pte Ltd | エッチングされるのではなく成長するリッジ構造を有する集積光半導体デバイスおよびそのデバイスの作製方法 |
-
1995
- 1995-06-14 JP JP14760295A patent/JP3621155B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923039A (ja) * | 1995-07-06 | 1997-01-21 | Nec Corp | 半導体レーザの製造方法 |
| US5966396A (en) * | 1996-07-26 | 1999-10-12 | Kabushiki Kaisha Toshiba | Gallium nitride-based compound semiconductor laser and method of manufacturing the same |
| JP2006080122A (ja) * | 2004-09-07 | 2006-03-23 | National Institute Of Advanced Industrial & Technology | 量子ナノ構造半導体レーザ |
| JP2007201046A (ja) * | 2006-01-25 | 2007-08-09 | Kyocera Corp | 化合物半導体及び発光素子 |
| JP2008053539A (ja) * | 2006-08-25 | 2008-03-06 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2009076860A (ja) * | 2007-06-26 | 2009-04-09 | Avago Technologies Fiber Ip (Singapore) Pte Ltd | エッチングされるのではなく成長するリッジ構造を有する集積光半導体デバイスおよびそのデバイスの作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3621155B2 (ja) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319742B1 (en) | Method of forming nitride based semiconductor layer | |
| US5604764A (en) | Semiconductor laser | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JP3864634B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP3621155B2 (ja) | 半導体レーザの製造方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP4028158B2 (ja) | 半導体光デバイス装置 | |
| JP2001057459A (ja) | 半導体レーザ | |
| JP2000058982A (ja) | 半導体発光素子 | |
| JP4163321B2 (ja) | 半導体発光装置 | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| US6686217B2 (en) | Compound semiconductor device manufacturing method | |
| JPH0567836A (ja) | AlGaInP系半導体レーザ素子 | |
| JP2001057458A (ja) | 半導体発光装置 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP3889911B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP3451818B2 (ja) | 半導体レーザー | |
| JPH05259566A (ja) | 半導体発光装置 | |
| JP2546126B2 (ja) | 半導体発光素子 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JP2000332359A (ja) | 半導体発光装置 | |
| JP4240085B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH0513885A (ja) | 可視光半導体レーザの製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040329 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041102 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041117 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20071126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111126 |
|
| LAPS | Cancellation because of no payment of annual fees |