JPH0897728A - 波形データ圧縮装置 - Google Patents
波形データ圧縮装置Info
- Publication number
- JPH0897728A JPH0897728A JP6227930A JP22793094A JPH0897728A JP H0897728 A JPH0897728 A JP H0897728A JP 6227930 A JP6227930 A JP 6227930A JP 22793094 A JP22793094 A JP 22793094A JP H0897728 A JPH0897728 A JP H0897728A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- mode
- prediction
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
- G10L19/16—Vocoder architecture
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Acoustics & Sound (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 ブロック化した一定個数の波形データに対
し、第１モードにおいてはブロック演算処理により最適
な予測係数を求め、第２モードにおいてはこの最適予測
係数に基いてブロック演算処理により予測データを発生
するＡＰＣ方式の波形データ圧縮装置において、各ブロ
ック演算処理の最初の予測演算処理に適切なデータを用
いることを可能とすることである。 【構成】 演算部（ＯＰＲ）に、第２モードにおけるブ
ロック演算処理の最後の予測演算処理に用いられる少な
くとも最後の第１波形データ（ｉｄ）に対応したデータ
を保持するデータ保持部（ＫＰ１、ＫＰ２）と、つぎの
ブロックの各ブロック演算処理の最初の各予測演算処理
に第２遅延部（ＬＴ１、ＬＴ２）に記憶されているデー
タの代りにデータ保持部（ＫＰ１、ＫＰ２）に保持され
たデータを用いるための第１選択部（ＳＷ２、ＳＷ３）
とを設けた。
し、第１モードにおいてはブロック演算処理により最適
な予測係数を求め、第２モードにおいてはこの最適予測
係数に基いてブロック演算処理により予測データを発生
するＡＰＣ方式の波形データ圧縮装置において、各ブロ
ック演算処理の最初の予測演算処理に適切なデータを用
いることを可能とすることである。 【構成】 演算部（ＯＰＲ）に、第２モードにおけるブ
ロック演算処理の最後の予測演算処理に用いられる少な
くとも最後の第１波形データ（ｉｄ）に対応したデータ
を保持するデータ保持部（ＫＰ１、ＫＰ２）と、つぎの
ブロックの各ブロック演算処理の最初の各予測演算処理
に第２遅延部（ＬＴ１、ＬＴ２）に記憶されているデー
タの代りにデータ保持部（ＫＰ１、ＫＰ２）に保持され
たデータを用いるための第１選択部（ＳＷ２、ＳＷ３）
とを設けた。
Description
【０００１】
【産業上の利用分野】本願は、デジタルオーディオ等に
おいて用いられる波形データ圧縮装置に関するものであ
る。
おいて用いられる波形データ圧縮装置に関するものであ
る。
【０００２】
【従来の技術】オーディオ信号等の波形データを圧縮す
る方式のひとつとして、ＡＰＣ（Adaptive Predictive
Coding）方式が知られている。このＡＰＣ方式では、一
定期間すなわち一定個数の波形データを１ブロックと
し、１ブロック単位毎に最適な予測係数を求め、この最
適予測係数に基いて予測データを発生する。そして、予
測データと入力データとの差分（誤差）その他のデータ
をブロック単位で出力する。ＡＰＣ方式では、ブロック
単位で予測演算処理を行うため、予測利得を大きくする
ことが可能となり、符号化の品質が向上する。
る方式のひとつとして、ＡＰＣ（Adaptive Predictive
Coding）方式が知られている。このＡＰＣ方式では、一
定期間すなわち一定個数の波形データを１ブロックと
し、１ブロック単位毎に最適な予測係数を求め、この最
適予測係数に基いて予測データを発生する。そして、予
測データと入力データとの差分（誤差）その他のデータ
をブロック単位で出力する。ＡＰＣ方式では、ブロック
単位で予測演算処理を行うため、予測利得を大きくする
ことが可能となり、符号化の品質が向上する。
【０００３】図３は、上記ＡＰＣ方式を用いた波形デー
タ圧縮装置の従来例を示したブロック図である。
タ圧縮装置の従来例を示したブロック図である。
【０００４】まず、図３に示した波形データ圧縮装置に
ついてその構成を説明する。
ついてその構成を説明する。
【０００５】ブロック化回路ＢＬＫは、オーディオ信号
等のデジタル化された連続する複数の入力波形データの
一定の個数を１ブロックとして（ここでは８個の波形デ
ータで１ブロックを構成するものとする。）ブロック化
するものである。
等のデジタル化された連続する複数の入力波形データの
一定の個数を１ブロックとして（ここでは８個の波形デ
ータで１ブロックを構成するものとする。）ブロック化
するものである。
【０００６】演算回路ＯＰＲは、ブロック化回路ＢＬＫ
でブロック化された８個の入力波形データ“ｉｄ１〜
８”を順次入力して、これらの入力波形データ“ｉｄ１
〜８”（ここではそれぞれ１６ビット構成とする。）に
対して所定の予測演算処理を１ブロック単位で行い（こ
こでは、この１ブロック単位の予測演算処理をブロック
演算処理と呼ぶ。）、予測波形データ“ｐｄ１〜８”
（ここではそれぞれ１６ビット構成とする。）を順次生
成するものである。この演算回路ＯＰＲは、遅延回路と
して機能するラッチＬＴ１およびＬＴ２、乗算器ＭＬ１
およびＭＬ２並びに加算器ＡＤ１およびＡＤ２によって
構成される。
でブロック化された８個の入力波形データ“ｉｄ１〜
８”を順次入力して、これらの入力波形データ“ｉｄ１
〜８”（ここではそれぞれ１６ビット構成とする。）に
対して所定の予測演算処理を１ブロック単位で行い（こ
こでは、この１ブロック単位の予測演算処理をブロック
演算処理と呼ぶ。）、予測波形データ“ｐｄ１〜８”
（ここではそれぞれ１６ビット構成とする。）を順次生
成するものである。この演算回路ＯＰＲは、遅延回路と
して機能するラッチＬＴ１およびＬＴ２、乗算器ＭＬ１
およびＭＬ２並びに加算器ＡＤ１およびＡＤ２によって
構成される。
【０００７】予測係数記憶回路ＣＯＥは、乗算器ＭＬ１
で用いられる予測係数および乗算器ＭＬ２で用いられる
予測係数からなる予測係数セットを複数セット分記憶す
るものである。ここでは、予測係数セット１、予測係数
セット２および予測係数セット３の３セット分が記憶さ
れている。
で用いられる予測係数および乗算器ＭＬ２で用いられる
予測係数からなる予測係数セットを複数セット分記憶す
るものである。ここでは、予測係数セット１、予測係数
セット２および予測係数セット３の３セット分が記憶さ
れている。
【０００８】モード指定回路ＭＯＤは、モード指定信号
“ｍｄ”により第１モードまたは第２モードを指定する
ものである。第１モードが指定されている場合には、予
測係数セット１、２および３それぞれについて上記ブロ
ック演算処理が行われ、その演算結果に基いて後述の最
適データ生成回路ＭＳＴにより予測係数セット１、２ま
たは３のなかから最適な予測係数セットが選択される。
第２モードが指定されている場合には、第１モードで選
択された最適予測係数セットを用いて上記ブロック演算
処理が行われる。
“ｍｄ”により第１モードまたは第２モードを指定する
ものである。第１モードが指定されている場合には、予
測係数セット１、２および３それぞれについて上記ブロ
ック演算処理が行われ、その演算結果に基いて後述の最
適データ生成回路ＭＳＴにより予測係数セット１、２ま
たは３のなかから最適な予測係数セットが選択される。
第２モードが指定されている場合には、第１モードで選
択された最適予測係数セットを用いて上記ブロック演算
処理が行われる。
【０００９】減算器ＳＢ１は、入力波形データ“ｉｄ１
〜８”から予測波形データ“ｐｄ１〜８”を減算して、
入力波形データ“ｉｄ１〜８”と予測波形データ“ｐｄ
１〜８”との差分（誤差）である予測誤差データ“ｐｅ
１〜８”（ここではそれぞれ１６ビット構成とする。）
を生成するものである。
〜８”から予測波形データ“ｐｄ１〜８”を減算して、
入力波形データ“ｉｄ１〜８”と予測波形データ“ｐｄ
１〜８”との差分（誤差）である予測誤差データ“ｐｅ
１〜８”（ここではそれぞれ１６ビット構成とする。）
を生成するものである。
【００１０】最適データ生成回路ＭＳＴは、上記第１モ
ードにおいて生成される予測誤差データ“ｐｅ１〜８”
に基き、最適予測係数セットおよび予測誤差データ“ｐ
ｅ１〜８”を記憶するための最適量子化ステップを、１
ブロック毎に生成するものである。この最適データ生成
回路ＭＳＴは主として、絶対値回路ＡＢＳ、最大値回路
ＭＡＸおよび最小値回路ＭＩＮによって構成されるが、
これらの詳細は後述する。
ードにおいて生成される予測誤差データ“ｐｅ１〜８”
に基き、最適予測係数セットおよび予測誤差データ“ｐ
ｅ１〜８”を記憶するための最適量子化ステップを、１
ブロック毎に生成するものである。この最適データ生成
回路ＭＳＴは主として、絶対値回路ＡＢＳ、最大値回路
ＭＡＸおよび最小値回路ＭＩＮによって構成されるが、
これらの詳細は後述する。
【００１１】量子化器ＱＮＴは、予測誤差データ“ｐｅ
１〜８”を最適データ生成回路ＭＳＴで生成された最適
量子化ステップで量子化して、量子化された予測誤差デ
ータ“ｐｑ１〜８”（ここではそれぞれ５ビット構成と
する。）を、第２モードにおいて生成するものである。
１〜８”を最適データ生成回路ＭＳＴで生成された最適
量子化ステップで量子化して、量子化された予測誤差デ
ータ“ｐｑ１〜８”（ここではそれぞれ５ビット構成と
する。）を、第２モードにおいて生成するものである。
【００１２】データ出力回路ＯＰＴは、上記最適予測係
数セット、最適量子化ステップおよ量子化された予測誤
差データ“ｐｑ１〜８”を、１ブロック単位で記憶回路
ＭＥＭに出力するものである。
数セット、最適量子化ステップおよ量子化された予測誤
差データ“ｐｑ１〜８”を、１ブロック単位で記憶回路
ＭＥＭに出力するものである。
【００１３】減算器ＳＢ２は、予測誤差データ“ｐｅ１
〜８”から量子化された予測誤差データ“ｐｑ１〜８”
を減算して、予測誤差データ“ｐｅ１〜８”と量子化さ
れた予測誤差データ“ｐｑ１〜８”との差分（誤差）で
ある量子化誤差データ“ｑｅ１〜８”（ここではそれぞ
れ５ビット構成とする。）を、第２モードにおいて生成
するものである。
〜８”から量子化された予測誤差データ“ｐｑ１〜８”
を減算して、予測誤差データ“ｐｅ１〜８”と量子化さ
れた予測誤差データ“ｐｑ１〜８”との差分（誤差）で
ある量子化誤差データ“ｑｅ１〜８”（ここではそれぞ
れ５ビット構成とする。）を、第２モードにおいて生成
するものである。
【００１４】ラッチＬＴ３は、量子化誤差データ“ｑｅ
１〜８”をラッチするものであり、遅延回路として機能
する。
１〜８”をラッチするものであり、遅延回路として機能
する。
【００１５】スイッチ回路ＳＷ１は、モード指定回路Ｍ
ＯＤからのモード指定信号“ｍｄ”により、第１モード
においては論理値“０”を選択し、第２モードにおいて
は量子化誤差データ“ｑｅ１〜８”を選択するものであ
る。
ＯＤからのモード指定信号“ｍｄ”により、第１モード
においては論理値“０”を選択し、第２モードにおいて
は量子化誤差データ“ｑｅ１〜８”を選択するものであ
る。
【００１６】つぎに、図３に示した波形データ圧縮装置
の動作を、図４に示したタイミングチャートを参照して
説明する。
の動作を、図４に示したタイミングチャートを参照して
説明する。
【００１７】波形データ圧縮装置は、モード指定回路Ｍ
ＯＤからのモード指定信号“ｍｄ”により、第１モード
または第２モードが指定される。第１モードでは、１ブ
ロックのデータに対して各予測係数セット１〜３毎にブ
ロック演算処理が行われ、予測係数セット１〜３のなか
から最適予測係数が求められる。第２モードでは、この
最適予測係数に基いてブロック演算処理が行われ、１ブ
ロック単位で所定のデータが出力される。なお、図４の
モード指定信号“ｍｄ”において、論理値“０”が第１
モードを、論理値“１”が第２モードを、それぞれ示し
ている。
ＯＤからのモード指定信号“ｍｄ”により、第１モード
または第２モードが指定される。第１モードでは、１ブ
ロックのデータに対して各予測係数セット１〜３毎にブ
ロック演算処理が行われ、予測係数セット１〜３のなか
から最適予測係数が求められる。第２モードでは、この
最適予測係数に基いてブロック演算処理が行われ、１ブ
ロック単位で所定のデータが出力される。なお、図４の
モード指定信号“ｍｄ”において、論理値“０”が第１
モードを、論理値“１”が第２モードを、それぞれ示し
ている。
【００１８】第１モードでは、ブロック化回路ＢＬＫに
おけるブロック化処理、演算回路ＯＰＲにおけるブロッ
ク演算処理、減算器ＳＢ１における予測誤差データ生成
処理および最適データ生成回路ＭＳＴにおける最適値生
成処理等が行われる。以下、第１モードにおける動作の
詳細について説明する。
おけるブロック化処理、演算回路ＯＰＲにおけるブロッ
ク演算処理、減算器ＳＢ１における予測誤差データ生成
処理および最適データ生成回路ＭＳＴにおける最適値生
成処理等が行われる。以下、第１モードにおける動作の
詳細について説明する。
【００１９】まず、ブロック化回路ＢＬＫにおいてブロ
ック化処理が行われる。すなわち、入力制御信号“ｉ
ｃ”により、１ブロック分の入力波形データすなわちデ
ジタル化された８個の連続する入力波形データがブロッ
ク化回路ＢＬＫに入力する。そして、このようにしてブ
ロック化された入力波形データに対して、以下の各処理
が行われる。
ック化処理が行われる。すなわち、入力制御信号“ｉ
ｃ”により、１ブロック分の入力波形データすなわちデ
ジタル化された８個の連続する入力波形データがブロッ
ク化回路ＢＬＫに入力する。そして、このようにしてブ
ロック化された入力波形データに対して、以下の各処理
が行われる。
【００２０】演算回路ＯＰＲでは、以下のようにしてブ
ロック演算処理が行われる。まず、予測係数セット１を
用いたブロック演算処理が行われる。すなわち、演算回
路ＯＰＲでは、ブロック化回路ＢＬＫからブロック化さ
れた８個の連続する入力波形データ“ｉｄ１〜８”が順
次入力され、これらの入力波形データ“ｉｄ１〜８”を
用いた予測演算処理が順次行われ、各入力波形データ
“ｉｄ１〜８”の予測波形データ“ｐｄ１〜８”が順次
出力される。予測演算処理は、ラッチＬＴ１およびＬＴ
２における遅延動作、乗算器ＭＬ１およびＭＬ２におけ
る乗算動作および加算器ＡＤ１およびＡＤ２における加
算動作からなる。なお、加算器ＡＤ１の一方の入力には
スイッチ回路ＳＷ１の出力が接続されているが、第１モ
ードにおいてはモード指定信号“ｍｄ”によってスイッ
チ回路ＳＷ１が論理値“０”を選択しているため、加算
器ＡＤ１では実質的な加算は行なわれない。予測係数セ
ット１を用いたブロック演算処理が終了すると、以下同
様にして、予測係数セット２を用いたブロック演算処理
および予測係数セット２を用いたブロック演算処理が順
次行われる。
ロック演算処理が行われる。まず、予測係数セット１を
用いたブロック演算処理が行われる。すなわち、演算回
路ＯＰＲでは、ブロック化回路ＢＬＫからブロック化さ
れた８個の連続する入力波形データ“ｉｄ１〜８”が順
次入力され、これらの入力波形データ“ｉｄ１〜８”を
用いた予測演算処理が順次行われ、各入力波形データ
“ｉｄ１〜８”の予測波形データ“ｐｄ１〜８”が順次
出力される。予測演算処理は、ラッチＬＴ１およびＬＴ
２における遅延動作、乗算器ＭＬ１およびＭＬ２におけ
る乗算動作および加算器ＡＤ１およびＡＤ２における加
算動作からなる。なお、加算器ＡＤ１の一方の入力には
スイッチ回路ＳＷ１の出力が接続されているが、第１モ
ードにおいてはモード指定信号“ｍｄ”によってスイッ
チ回路ＳＷ１が論理値“０”を選択しているため、加算
器ＡＤ１では実質的な加算は行なわれない。予測係数セ
ット１を用いたブロック演算処理が終了すると、以下同
様にして、予測係数セット２を用いたブロック演算処理
および予測係数セット２を用いたブロック演算処理が順
次行われる。
【００２１】減算器ＳＢ１では、予測誤差データ生成処
理が行われ、入力波形データ“ｉｄ１〜８”と予測波形
データ“ｐｄ１〜８”との差分（誤差）である予測誤差
データ“ｐｅ１〜８”が生成される。この予測誤差デー
タ生成処理もブロック演算処理と同様に、予測係数セッ
ト１、２および３それぞれに対して行われる。
理が行われ、入力波形データ“ｉｄ１〜８”と予測波形
データ“ｐｄ１〜８”との差分（誤差）である予測誤差
データ“ｐｅ１〜８”が生成される。この予測誤差デー
タ生成処理もブロック演算処理と同様に、予測係数セッ
ト１、２および３それぞれに対して行われる。
【００２２】最適データ生成回路ＭＳＴでは、以下のよ
うにして最適値生成処理が行われる。まず、予測係数セ
ット１に対する予測誤差データ“ｐｅ１〜８”が最適デ
ータ生成回路ＭＳＴに入力する。これらの予測誤差デー
タ“ｐｅ１〜８”は絶対値回路ＡＢＳで順次その絶対値
が生成される。そして、絶対値化されたデータは最大値
回路ＭＡＸによりそのなかの最大値が最大値データとし
て求められる。すなわち、予測係数セット１に対する予
測誤差データ“ｐｅ１〜８”のなかで予測誤差が最も大
きなものを選択するわけである。予測係数セット１に対
する処理が終了すると、以下同様にして、予測係数セッ
ト２および予測係数セット３それぞれに対して、予測誤
差データ“ｐｅ１〜８”のなかで予測誤差が最も大きな
ものが最大値データとして選択される。最小値回路ＭＩ
Ｎでは、このようにして選択された各最大値データのな
かで最小の最小値データを求める。そして、この最小値
データに対する予測係数セットが最適予測係数セットと
して定められる。また、この最小値データに基いて、第
２モードにおいて得られる予測誤差データ“ｐｅ１〜
８”を記憶するための最適量子化ステップが、同時に求
められる。このように、最適データ生成回路ＭＳＴにお
ける最適値生成処理では、１ブロック分の入力波形デー
タ“ｉｄ１〜８”に対して最適な予測係数セットおよび
最適な量子化ステップが求められるわけである。なお、
量子化ステップについては後述する。
うにして最適値生成処理が行われる。まず、予測係数セ
ット１に対する予測誤差データ“ｐｅ１〜８”が最適デ
ータ生成回路ＭＳＴに入力する。これらの予測誤差デー
タ“ｐｅ１〜８”は絶対値回路ＡＢＳで順次その絶対値
が生成される。そして、絶対値化されたデータは最大値
回路ＭＡＸによりそのなかの最大値が最大値データとし
て求められる。すなわち、予測係数セット１に対する予
測誤差データ“ｐｅ１〜８”のなかで予測誤差が最も大
きなものを選択するわけである。予測係数セット１に対
する処理が終了すると、以下同様にして、予測係数セッ
ト２および予測係数セット３それぞれに対して、予測誤
差データ“ｐｅ１〜８”のなかで予測誤差が最も大きな
ものが最大値データとして選択される。最小値回路ＭＩ
Ｎでは、このようにして選択された各最大値データのな
かで最小の最小値データを求める。そして、この最小値
データに対する予測係数セットが最適予測係数セットと
して定められる。また、この最小値データに基いて、第
２モードにおいて得られる予測誤差データ“ｐｅ１〜
８”を記憶するための最適量子化ステップが、同時に求
められる。このように、最適データ生成回路ＭＳＴにお
ける最適値生成処理では、１ブロック分の入力波形デー
タ“ｉｄ１〜８”に対して最適な予測係数セットおよび
最適な量子化ステップが求められるわけである。なお、
量子化ステップについては後述する。
【００２３】以上のようにして、第１モードにおける各
処理が行われる。
処理が行われる。
【００２４】第１モードが終了すると、引き続き第２モ
ードに移行する。第２モードでは、演算回路ＯＰＲにお
けるブロック演算処理、減算器ＳＢ１における予測誤差
データ生成処理、量子化器ＱＮＴにおける量子化処理、
減算器ＳＢ２における量子化誤差データ生成処理および
データ出力回路ＯＰＴにおけるデータ出力処理等が行わ
れる。以下、第２モードにおける動作の詳細について説
明する。
ードに移行する。第２モードでは、演算回路ＯＰＲにお
けるブロック演算処理、減算器ＳＢ１における予測誤差
データ生成処理、量子化器ＱＮＴにおける量子化処理、
減算器ＳＢ２における量子化誤差データ生成処理および
データ出力回路ＯＰＴにおけるデータ出力処理等が行わ
れる。以下、第２モードにおける動作の詳細について説
明する。
【００２５】演算回路ＯＰＲでは、第１モードで選択さ
れた最適予測係数セットを用いてブロック演算処理が行
われる。すなわち、演算回路ＯＰＲでは、ブロック化回
路ＢＬＫから第１モードと同一の入力波形データ“ｉｄ
１〜８”が順次入力され、これらの入力波形データ“ｉ
ｄ１〜８”に対して最適予測係数セットを用いた予測演
算処理が順次行われ、各入力波形データ“ｉｄ１〜８”
の予測波形データ“ｐｄ１〜８”が順次出力される。最
適予測係数セットは、最適データ生成回路ＭＳＴから予
測係数記憶回路ＣＯＥへの信号により選択される。な
お、モード指定信号“ｍｄ”によってスイッチ回路ＳＷ
１がラッチＬＴ３の出力を選択しているため、加算器Ａ
Ｄ１の一方の入力にはスイッチ回路ＳＷ１を通してラッ
チＬＴ３の出力が接続されており、特にこの点において
第１モードにおけるブロック演算処理と異なっている。
れた最適予測係数セットを用いてブロック演算処理が行
われる。すなわち、演算回路ＯＰＲでは、ブロック化回
路ＢＬＫから第１モードと同一の入力波形データ“ｉｄ
１〜８”が順次入力され、これらの入力波形データ“ｉ
ｄ１〜８”に対して最適予測係数セットを用いた予測演
算処理が順次行われ、各入力波形データ“ｉｄ１〜８”
の予測波形データ“ｐｄ１〜８”が順次出力される。最
適予測係数セットは、最適データ生成回路ＭＳＴから予
測係数記憶回路ＣＯＥへの信号により選択される。な
お、モード指定信号“ｍｄ”によってスイッチ回路ＳＷ
１がラッチＬＴ３の出力を選択しているため、加算器Ａ
Ｄ１の一方の入力にはスイッチ回路ＳＷ１を通してラッ
チＬＴ３の出力が接続されており、特にこの点において
第１モードにおけるブロック演算処理と異なっている。
【００２６】減算器ＳＢ１では、最適予測係数セットに
対して予測誤差データ生成処理が行われ、入力波形デー
タ“ｉｄ１〜８”と予測波形データ“ｐｄ１〜８”との
差分（誤差）である予測誤差データ“ｐｅ１〜８”が生
成される。
対して予測誤差データ生成処理が行われ、入力波形デー
タ“ｉｄ１〜８”と予測波形データ“ｐｄ１〜８”との
差分（誤差）である予測誤差データ“ｐｅ１〜８”が生
成される。
【００２７】量子化器ＱＮＴでは、予測誤差データ“ｐ
ｅ１〜８”を最適データ生成回路ＭＳＴで生成された最
適量子化ステップで量子化して、量子化された予測誤差
データ“ｐｑ１〜８”を生成する量子化処理が行われ
る。ここで、第１モードで求められる最適量子化ステッ
プについて説明する。入力波形データ“ｉｄ１〜８”お
よび予測波形データ“ｐｄ１〜８”の構成ビット数をそ
れぞれ１６ビットとし、両者の差分である予測誤差デー
タ“ｐｅ１〜８”の構成ビット数も１６ビットとする。
しかしながら、予測誤差データ“ｐｅ１〜８”は差分デ
ータであるため、例えば「0000000101100101」（ただし
最上位ビットは符号ビット）といったように、上位の数
ビットは通常“０”となっている。また、一般的に下位
の数ビットを切り捨てても大きな影響はない。したがっ
て、予測誤差データ“ｐｅ１〜８”については、例えば
５ビット程度で構成することが可能である。上記の数値
例では、量子化された予測誤差データ“ｐｑ１〜８”
は、上位６ビットを省略し下位５ビットを切り捨てて
「01101 」（ただし最上位ビットは符号ビット）と表さ
れる。上記の例では、省略された上位６ビットに対応し
て“６”が最適量子化ステップとなる。このように、最
適量子化ステップとは、一般的に省略あるいは切り捨て
られたビット数に対応した数値データをさす。
ｅ１〜８”を最適データ生成回路ＭＳＴで生成された最
適量子化ステップで量子化して、量子化された予測誤差
データ“ｐｑ１〜８”を生成する量子化処理が行われ
る。ここで、第１モードで求められる最適量子化ステッ
プについて説明する。入力波形データ“ｉｄ１〜８”お
よび予測波形データ“ｐｄ１〜８”の構成ビット数をそ
れぞれ１６ビットとし、両者の差分である予測誤差デー
タ“ｐｅ１〜８”の構成ビット数も１６ビットとする。
しかしながら、予測誤差データ“ｐｅ１〜８”は差分デ
ータであるため、例えば「0000000101100101」（ただし
最上位ビットは符号ビット）といったように、上位の数
ビットは通常“０”となっている。また、一般的に下位
の数ビットを切り捨てても大きな影響はない。したがっ
て、予測誤差データ“ｐｅ１〜８”については、例えば
５ビット程度で構成することが可能である。上記の数値
例では、量子化された予測誤差データ“ｐｑ１〜８”
は、上位６ビットを省略し下位５ビットを切り捨てて
「01101 」（ただし最上位ビットは符号ビット）と表さ
れる。上記の例では、省略された上位６ビットに対応し
て“６”が最適量子化ステップとなる。このように、最
適量子化ステップとは、一般的に省略あるいは切り捨て
られたビット数に対応した数値データをさす。
【００２８】減算器ＳＢ２では、量子化誤差データ生成
処理が行われ、予測誤差データ“ｐｅ１〜８”と量子化
された予測誤差データ“ｐｑ１〜８”との差分である量
子化誤差データ“ｑｅ１〜８”が生成される。この量子
化誤差データ“ｑｅ１〜８”は、ラッチＬＴ３で順次遅
延され、スイッチ回路ＳＷ１を通して加算器ＡＤ１に入
力される。すなわち、量子化誤差を演算回路ＯＰＲにフ
ィードバックすることにより、量子化誤差の影響を低減
するわけである。
処理が行われ、予測誤差データ“ｐｅ１〜８”と量子化
された予測誤差データ“ｐｑ１〜８”との差分である量
子化誤差データ“ｑｅ１〜８”が生成される。この量子
化誤差データ“ｑｅ１〜８”は、ラッチＬＴ３で順次遅
延され、スイッチ回路ＳＷ１を通して加算器ＡＤ１に入
力される。すなわち、量子化誤差を演算回路ＯＰＲにフ
ィードバックすることにより、量子化誤差の影響を低減
するわけである。
【００２９】データ出力回路ＯＰＴでは、データ出力処
理が行われる。すなわち、第１モードで選択された最適
予測係数セットおよび第１モードで求められた最適量子
化ステップ並びに第２モードで生成された量子化された
予測誤差データ“ｐｑ１〜８”が、出力制御信号“ｏ
ｃ”により、１ブロック単位で記憶回路ＭＥＭに出力さ
れる。
理が行われる。すなわち、第１モードで選択された最適
予測係数セットおよび第１モードで求められた最適量子
化ステップ並びに第２モードで生成された量子化された
予測誤差データ“ｐｑ１〜８”が、出力制御信号“ｏ
ｃ”により、１ブロック単位で記憶回路ＭＥＭに出力さ
れる。
【００３０】以上のようにして、同一ブロックのデータ
に対する第１モードおよび第２モードの処理が終了する
と、つぎのブロックのデータに対して同様の処理が行わ
れる。以下同様にして、ブロック単位で連続的に同様の
処理が行われる。
に対する第１モードおよび第２モードの処理が終了する
と、つぎのブロックのデータに対して同様の処理が行わ
れる。以下同様にして、ブロック単位で連続的に同様の
処理が行われる。
【００３１】
【発明が解決しようとする課題】上記従来例では、一の
ブロックに対して合計４回のブロック演算処理（第１モ
ードで３回、第２モードで１回）が行われる。したがっ
て、一のブロックにおいて２回め以後のブロック演算処
理（第１モードにおける２回めおよび３回めのブロック
演算処理並びに第２モードにおけるブロック演算処理）
を行う際、演算回路ＯＰＲ内のラッチＬＴ１およびＬＴ
２には、その前のブロック演算処理（第１モードにおけ
る１回め、２回めおよび３回めのブロック演算処理）の
最後の予測演算処理に係わるデータが記憶されているこ
とになる。その結果、一のブロックにおける２回め以後
のブロック演算処理のそれぞれ最初の予測演算処理に
は、その前のブロックの最後の予測演算処理の効果が反
映されないことになる。したがって、予測誤差が大きく
なってしまうという問題点があった。
ブロックに対して合計４回のブロック演算処理（第１モ
ードで３回、第２モードで１回）が行われる。したがっ
て、一のブロックにおいて２回め以後のブロック演算処
理（第１モードにおける２回めおよび３回めのブロック
演算処理並びに第２モードにおけるブロック演算処理）
を行う際、演算回路ＯＰＲ内のラッチＬＴ１およびＬＴ
２には、その前のブロック演算処理（第１モードにおけ
る１回め、２回めおよび３回めのブロック演算処理）の
最後の予測演算処理に係わるデータが記憶されているこ
とになる。その結果、一のブロックにおける２回め以後
のブロック演算処理のそれぞれ最初の予測演算処理に
は、その前のブロックの最後の予測演算処理の効果が反
映されないことになる。したがって、予測誤差が大きく
なってしまうという問題点があった。
【００３２】また、波形データ圧縮装置が初期状態にな
った後の最初のブロックにおいても、２回め以後のブロ
ック演算処理（第１モードにおける２回めおよび３回め
のブロック演算処理並びに第２モードにおけるブロック
演算処理）を行う際、演算回路ＯＰＲ内のラッチＬＴ１
およびＬＴ２には、その前のブロック演算処理（第１モ
ードにおける１回め、２回めおよび３回めのブロック演
算処理）の最後の予測演算処理に係わるデータが記憶さ
れていることになる。その結果、上記最初のブロックに
おける２回め以後のそれぞれのブロック演算処理の最初
の予測演算処理には、本来無関係であるはずのブロック
演算処理（第１モードにおける１回め、２回めおよび３
回めのブロック演算処理）の効果が反映されてしまうと
いう問題点があった。
った後の最初のブロックにおいても、２回め以後のブロ
ック演算処理（第１モードにおける２回めおよび３回め
のブロック演算処理並びに第２モードにおけるブロック
演算処理）を行う際、演算回路ＯＰＲ内のラッチＬＴ１
およびＬＴ２には、その前のブロック演算処理（第１モ
ードにおける１回め、２回めおよび３回めのブロック演
算処理）の最後の予測演算処理に係わるデータが記憶さ
れていることになる。その結果、上記最初のブロックに
おける２回め以後のそれぞれのブロック演算処理の最初
の予測演算処理には、本来無関係であるはずのブロック
演算処理（第１モードにおける１回め、２回めおよび３
回めのブロック演算処理）の効果が反映されてしまうと
いう問題点があった。
【００３３】本願に係わる発明の目的は、ブロック演算
処理の最初の予測演算処理に適切なデータを用いること
が可能な波形データ圧縮装置を提供することである。
処理の最初の予測演算処理に適切なデータを用いること
が可能な波形データ圧縮装置を提供することである。
【００３４】
（１）本願の波形データ圧縮装置に係わる発明は、演算
部（ＯＰＲ）に、第２モードにおけるブロック演算処理
の最後の予測演算処理に用いられる少なくとも最後の第
１波形データ（ｉｄ８、ｉｄ７）に対応したデータを保
持するデータ保持部（ＫＰ１、ＫＰ２）と、つぎのブロ
ックの第１モードおよび第２モードにおける各ブロック
演算処理の最初の各予測演算処理に第２遅延部（ＬＴ
１、ＬＴ２）に記憶されているデータの代りにデータ保
持部（ＫＰ１、ＫＰ２）に保持されたデータを用いるた
めの第１選択部（ＳＷ２、ＳＷ３）とを設けたことを特
徴とする。
部（ＯＰＲ）に、第２モードにおけるブロック演算処理
の最後の予測演算処理に用いられる少なくとも最後の第
１波形データ（ｉｄ８、ｉｄ７）に対応したデータを保
持するデータ保持部（ＫＰ１、ＫＰ２）と、つぎのブロ
ックの第１モードおよび第２モードにおける各ブロック
演算処理の最初の各予測演算処理に第２遅延部（ＬＴ
１、ＬＴ２）に記憶されているデータの代りにデータ保
持部（ＫＰ１、ＫＰ２）に保持されたデータを用いるた
めの第１選択部（ＳＷ２、ＳＷ３）とを設けたことを特
徴とする。
【００３５】（２）本願の波形データ圧縮装置に係わる
他の発明は、上記（１）に記載の波形データ圧縮装置に
おいて、演算部（ＯＰＲ）にさらに、波形データ圧縮装
置が初期状態になった後の最初のブロックの第１モード
および第２モードにおける各ブロック演算処理の最初の
各予測演算処理に第２遅延部（ＬＴ１、ＬＴ２）に記憶
されているデータの代りにリセットデータを用いるため
の第２選択部（ＳＷ４、ＳＷ５）を設けたことを特徴と
する。
他の発明は、上記（１）に記載の波形データ圧縮装置に
おいて、演算部（ＯＰＲ）にさらに、波形データ圧縮装
置が初期状態になった後の最初のブロックの第１モード
および第２モードにおける各ブロック演算処理の最初の
各予測演算処理に第２遅延部（ＬＴ１、ＬＴ２）に記憶
されているデータの代りにリセットデータを用いるため
の第２選択部（ＳＷ４、ＳＷ５）を設けたことを特徴と
する。
【００３６】（３）本願の波形データ圧縮装置に係わる
他の発明は、上記（１）に記載の波形データ圧縮装置に
おいて、第１遅延部（ＬＴ３）は、当該第１遅延部で順
次遅延された１ブロック分の量子化誤差データ（ｑｅ１
〜８）のなかの最後の量子化誤差データ（ｑｅ８）を保
持する機能を有し、第１加算部（ＡＤ１）は、つぎのブ
ロックの第２モードにおけるブロック演算処理の最初の
予測演算処理において、データ保持部（ＫＰ１）に保持
されたデータと第１遅延部（ＬＴ３）に保持された上記
最後の量子化誤差データ（ｑｅ８）とを加算する機能を
有することを特徴とする。
他の発明は、上記（１）に記載の波形データ圧縮装置に
おいて、第１遅延部（ＬＴ３）は、当該第１遅延部で順
次遅延された１ブロック分の量子化誤差データ（ｑｅ１
〜８）のなかの最後の量子化誤差データ（ｑｅ８）を保
持する機能を有し、第１加算部（ＡＤ１）は、つぎのブ
ロックの第２モードにおけるブロック演算処理の最初の
予測演算処理において、データ保持部（ＫＰ１）に保持
されたデータと第１遅延部（ＬＴ３）に保持された上記
最後の量子化誤差データ（ｑｅ８）とを加算する機能を
有することを特徴とする。
【００３７】（４）本願の波形データ圧縮装置に係わる
他の発明は、上記（３）に記載の波形データ圧縮装置に
おいて、演算部（ＯＰＲ）にさらに、波形データ圧縮装
置が初期状態になった後の最初のブロックの第１モード
および第２モードにおける各ブロック演算処理の最初の
各予測演算処理に第２遅延部に（ＬＴ１、ＬＴ２）記憶
されているデータの代りにリセットデータを用いるため
の第２選択部（ＳＷ４、ＳＷ５）と、波形データ圧縮装
置が初期状態になった後の最初のブロックの第２モード
におけるブロック演算処理の最初の予測演算処理におい
て、第１加算部（ＡＤ１）で加算される第１遅延部（Ｌ
Ｔ３）に記憶されている最後の量子化誤差データ（ｑｅ
８）の代りにリセットデータを用いるための第３選択部
（ＳＷ６）とを設けたことを特徴とする。
他の発明は、上記（３）に記載の波形データ圧縮装置に
おいて、演算部（ＯＰＲ）にさらに、波形データ圧縮装
置が初期状態になった後の最初のブロックの第１モード
および第２モードにおける各ブロック演算処理の最初の
各予測演算処理に第２遅延部に（ＬＴ１、ＬＴ２）記憶
されているデータの代りにリセットデータを用いるため
の第２選択部（ＳＷ４、ＳＷ５）と、波形データ圧縮装
置が初期状態になった後の最初のブロックの第２モード
におけるブロック演算処理の最初の予測演算処理におい
て、第１加算部（ＡＤ１）で加算される第１遅延部（Ｌ
Ｔ３）に記憶されている最後の量子化誤差データ（ｑｅ
８）の代りにリセットデータを用いるための第３選択部
（ＳＷ６）とを設けたことを特徴とする。
【００３８】
【実施例】以下、本願に係わる波形データ圧縮装置の実
施例を、図１および図２を参照して説明する。図１はＡ
ＰＣ方式を用いた波形データ圧縮装置の実施例を示した
ブロック図、図２はその動作を示したタイムチャートで
ある。
施例を、図１および図２を参照して説明する。図１はＡ
ＰＣ方式を用いた波形データ圧縮装置の実施例を示した
ブロック図、図２はその動作を示したタイムチャートで
ある。
【００３９】本実施例の基本的な構成は図１に示した従
来例と近似しているため、図３に示した従来例の構成要
素と対応する構成要素については同一符号を付し、説明
を省略する。
来例と近似しているため、図３に示した従来例の構成要
素と対応する構成要素については同一符号を付し、説明
を省略する。
【００４０】以下、図１に示した波形データ圧縮装置に
ついて、従来例と異なる構成要素について説明する。
ついて、従来例と異なる構成要素について説明する。
【００４１】データ保持回路ＫＰ１およびＫＰ２は、第
２モードにおけるブロック演算処理において最後の予測
演算処理で生成されたデータを保持するものである。す
なわち、データ保持回路ＫＰ１は第２モードにおけるブ
ロック演算処理において最後の予測演算処理に用いられ
る最後の入力波形データ“ｉｄ８”に対応したデータを
保持するものであり、データ保持回路ＫＰ２はその一つ
前の入力波形データ“ｉｄ７”に対応したデータを保持
するものである。なお、図１に示した例では演算回路Ｏ
ＰＲの次数に対応してデータ保持回路を２個設けている
が、演算回路ＯＰＲがｎ次の場合にはｎ個のデータ保持
回路を設ければよい。
２モードにおけるブロック演算処理において最後の予測
演算処理で生成されたデータを保持するものである。す
なわち、データ保持回路ＫＰ１は第２モードにおけるブ
ロック演算処理において最後の予測演算処理に用いられ
る最後の入力波形データ“ｉｄ８”に対応したデータを
保持するものであり、データ保持回路ＫＰ２はその一つ
前の入力波形データ“ｉｄ７”に対応したデータを保持
するものである。なお、図１に示した例では演算回路Ｏ
ＰＲの次数に対応してデータ保持回路を２個設けている
が、演算回路ＯＰＲがｎ次の場合にはｎ個のデータ保持
回路を設ければよい。
【００４２】スイッチ回路ＳＷ２およびＳＷ３は、一の
ブロックに対する各ブロック演算処理（第１モードで３
回、第２モードで１回）において、最初の予測演算処理
を行うときに、ラッチＬＴ１およびＬＴ２のデータを用
いる代わりにデータ保持回路ＫＰ１およびＫＰ２に保持
されたデータを用いるためのものである。
ブロックに対する各ブロック演算処理（第１モードで３
回、第２モードで１回）において、最初の予測演算処理
を行うときに、ラッチＬＴ１およびＬＴ２のデータを用
いる代わりにデータ保持回路ＫＰ１およびＫＰ２に保持
されたデータを用いるためのものである。
【００４３】スイッチ回路ＳＷ４およびＳＷ５は、波形
データ圧縮装置が初期状態になった後の最初のブロック
に対する各ブロック演算処理（第１モードで３回、第２
モードで１回）において、最初の予測演算処理を行うと
きに、ラッチＬＴ１およびＬＴ２のデータを用いる代わ
りに論理値“０”すなわちリセットデータを用いるため
のものである。
データ圧縮装置が初期状態になった後の最初のブロック
に対する各ブロック演算処理（第１モードで３回、第２
モードで１回）において、最初の予測演算処理を行うと
きに、ラッチＬＴ１およびＬＴ２のデータを用いる代わ
りに論理値“０”すなわちリセットデータを用いるため
のものである。
【００４４】スイッチ回路ＳＷ６は、波形データ圧縮装
置が初期状態になった後の最初のブロックに対する第２
モードのブロック演算処理において、最初の予測演算処
理を行うときに、加算器ＡＤ１へのラッチＬＴ３からの
遅延化された量子化誤差データの代りに論理値“０”す
なわちリセットデータを用いるためものである。
置が初期状態になった後の最初のブロックに対する第２
モードのブロック演算処理において、最初の予測演算処
理を行うときに、加算器ＡＤ１へのラッチＬＴ３からの
遅延化された量子化誤差データの代りに論理値“０”す
なわちリセットデータを用いるためものである。
【００４５】つぎに、図１に示した波形データ圧縮装置
の動作を、図２に示したタイミングチャートを参照して
説明する。
の動作を、図２に示したタイミングチャートを参照して
説明する。
【００４６】波形データ圧縮装置は、モード指定回路Ｍ
ＯＤからのモード指定信号“ｍｄ”により、第１モード
または第２モードが指定される。第１モードでは、１ブ
ロックのデータに対して各予測係数セット１〜３毎にブ
ロック演算処理が行われ、予測係数セット１〜３のなか
から最適予測係数が求められる。第２モードでは、この
最適予測係数に基いてブロック演算処理が行われ、１ブ
ロック単位で所定のデータが出力される。なお、図２の
モード指定信号“ｍｄ”において、論理値“０”が第１
モードを、論理値“１”が第２モードを、それぞれ示し
ている。
ＯＤからのモード指定信号“ｍｄ”により、第１モード
または第２モードが指定される。第１モードでは、１ブ
ロックのデータに対して各予測係数セット１〜３毎にブ
ロック演算処理が行われ、予測係数セット１〜３のなか
から最適予測係数が求められる。第２モードでは、この
最適予測係数に基いてブロック演算処理が行われ、１ブ
ロック単位で所定のデータが出力される。なお、図２の
モード指定信号“ｍｄ”において、論理値“０”が第１
モードを、論理値“１”が第２モードを、それぞれ示し
ている。
【００４７】第１モードでは、ブロック化回路ＢＬＫに
おけるブロック化処理、演算回路ＯＰＲにおけるブロッ
ク演算処理、減算器ＳＢ１における予測誤差データ生成
処理および最適データ生成回路ＭＳＴにおける最適値生
成処理等が行われる。以下、第１モードにおける動作の
詳細について説明する。
おけるブロック化処理、演算回路ＯＰＲにおけるブロッ
ク演算処理、減算器ＳＢ１における予測誤差データ生成
処理および最適データ生成回路ＭＳＴにおける最適値生
成処理等が行われる。以下、第１モードにおける動作の
詳細について説明する。
【００４８】まず、ブロック化回路ＢＬＫにおいてブロ
ック化処理が行われる。すなわち、入力制御信号“ｉ
ｃ”により、１ブロック分の入力波形データすなわちデ
ジタル化された８個の連続する入力波形データがブロッ
ク化回路ＢＬＫに入力する。そして、このようにしてブ
ロック化された入力波形データに対して、以下の各処理
が行われる。
ック化処理が行われる。すなわち、入力制御信号“ｉ
ｃ”により、１ブロック分の入力波形データすなわちデ
ジタル化された８個の連続する入力波形データがブロッ
ク化回路ＢＬＫに入力する。そして、このようにしてブ
ロック化された入力波形データに対して、以下の各処理
が行われる。
【００４９】演算回路ＯＰＲでは、以下のようにしてブ
ロック演算処理が行われる。以下、各ブロックに対して
連続的に処理が行なわれている場合と、波形データ圧縮
装置が初期状態になった後の最初のブロックに対して処
理が行われる場合とに分けて説明する。
ロック演算処理が行われる。以下、各ブロックに対して
連続的に処理が行なわれている場合と、波形データ圧縮
装置が初期状態になった後の最初のブロックに対して処
理が行われる場合とに分けて説明する。
【００５０】まず、各ブロックに対して連続的に処理が
行なわれている場合について説明する。まず、予測係数
セット１を用いたブロック演算処理が行われる。すなわ
ち、演算回路ＯＰＲでは、ブロック化回路ＢＬＫからブ
ロック化された８個の連続する入力波形データ“ｉｄ１
〜８”が順次入力され、これらの入力波形データ“ｉｄ
１〜８”を用いた予測演算処理が順次行われ、各入力波
形データ“ｉｄ１〜８”の予測波形データ“ｐｄ１〜
８”が順次出力される。ここで注意すべきことは、最初
の予測演算処理に対しては、ラッチＬＴ１およびＬＴ２
のデータを用いる代わりにデータ保持回路ＫＰ１および
ＫＰ２に保持されてデータを用いることである。すなわ
ち、セット信号“ｓｅ”により、データ保持回路ＫＰ１
に保持されているデータがスイッチ回路ＳＷ４およびス
イッチ回路ＳＷ２を通して加算器ＡＤ１に入力され、デ
ータ保持回路ＫＰ２に保持されているデータがスイッチ
回路ＳＷ５およびスイッチ回路ＳＷ３を通して乗算器Ｍ
Ｌ２に入力される。データ保持回路ＫＰ１には現在のブ
ロックの一つ前のブロックの最後の入力波形データ“ｉ
ｄ８”に対応したデータが保持されており、データ保持
回路ＫＰ２にはその一つ前の入力波形データ“ｉｄ７”
に対応したデータが保持されている。したがって、現在
のブロックの予測演算処理にその前のブロックの最後の
予測演算処理の効果が反映されることになる。なお、加
算器ＡＤ１の一方の入力にはスイッチ回路ＳＷ１の出力
が接続されているが、第１モードにおいてはモード指定
信号“ｍｄ”によってスイッチ回路ＳＷ１が論理値
“０”を選択しているため、加算器ＡＤ１では実質的な
加算は行なわれない。予測係数セット１を用いたブロッ
ク演算処理が終了すると、以下同様にして、予測係数セ
ット２を用いたブロック演算処理および予測係数セット
３を用いたブロック演算処理が順次行われる。
行なわれている場合について説明する。まず、予測係数
セット１を用いたブロック演算処理が行われる。すなわ
ち、演算回路ＯＰＲでは、ブロック化回路ＢＬＫからブ
ロック化された８個の連続する入力波形データ“ｉｄ１
〜８”が順次入力され、これらの入力波形データ“ｉｄ
１〜８”を用いた予測演算処理が順次行われ、各入力波
形データ“ｉｄ１〜８”の予測波形データ“ｐｄ１〜
８”が順次出力される。ここで注意すべきことは、最初
の予測演算処理に対しては、ラッチＬＴ１およびＬＴ２
のデータを用いる代わりにデータ保持回路ＫＰ１および
ＫＰ２に保持されてデータを用いることである。すなわ
ち、セット信号“ｓｅ”により、データ保持回路ＫＰ１
に保持されているデータがスイッチ回路ＳＷ４およびス
イッチ回路ＳＷ２を通して加算器ＡＤ１に入力され、デ
ータ保持回路ＫＰ２に保持されているデータがスイッチ
回路ＳＷ５およびスイッチ回路ＳＷ３を通して乗算器Ｍ
Ｌ２に入力される。データ保持回路ＫＰ１には現在のブ
ロックの一つ前のブロックの最後の入力波形データ“ｉ
ｄ８”に対応したデータが保持されており、データ保持
回路ＫＰ２にはその一つ前の入力波形データ“ｉｄ７”
に対応したデータが保持されている。したがって、現在
のブロックの予測演算処理にその前のブロックの最後の
予測演算処理の効果が反映されることになる。なお、加
算器ＡＤ１の一方の入力にはスイッチ回路ＳＷ１の出力
が接続されているが、第１モードにおいてはモード指定
信号“ｍｄ”によってスイッチ回路ＳＷ１が論理値
“０”を選択しているため、加算器ＡＤ１では実質的な
加算は行なわれない。予測係数セット１を用いたブロッ
ク演算処理が終了すると、以下同様にして、予測係数セ
ット２を用いたブロック演算処理および予測係数セット
３を用いたブロック演算処理が順次行われる。
【００５１】つぎに、波形データ圧縮装置が初期状態に
なった後の最初のブロックに対して処理が行われる場合
について説明する。波形データ圧縮装置が初期状態にな
った後の最初のブロックに対しては、予測係数セット１
〜３に対する各ブロック演算処理の最初の予測演算処理
において、上記の処理とは異なった処理が行われる。す
なわち、リセット信号“ｒｅ”により、リセットデータ
すなわち論理値“０”が、スイッチ回路ＳＷ４およびス
イッチ回路ＳＷ２を通して加算器ＡＤ１に入力され、同
様に論理値“０”がスイッチ回路ＳＷ５およびスイッチ
回路ＳＷ３を通して乗算器ＭＬ２に入力される。このよ
うな処理を行うのは、予測係数セット２に対するブロッ
ク演算処理の最初の予測演算処理を行う際、演算回路Ｏ
ＰＲ内のラッチＬＴ１およびＬＴ２には予測係数セット
１に対するブロック演算処理の最後の予測演算処理に係
わるデータが記憶されており、また予測係数セット３に
対するブロック演算処理の最初の予測演算処理を行う
際、演算回路ＯＰＲ内のラッチＬＴ１およびＬＴ２には
予測係数セット２に対するブロック演算処理の最後の予
測演算処理に係わるデータが記憶されているため、これ
らの本来無関係であるはずのデータが予測係数セット２
および３に対する予測演算処理に反映されてしまうこと
を防止するためである。
なった後の最初のブロックに対して処理が行われる場合
について説明する。波形データ圧縮装置が初期状態にな
った後の最初のブロックに対しては、予測係数セット１
〜３に対する各ブロック演算処理の最初の予測演算処理
において、上記の処理とは異なった処理が行われる。す
なわち、リセット信号“ｒｅ”により、リセットデータ
すなわち論理値“０”が、スイッチ回路ＳＷ４およびス
イッチ回路ＳＷ２を通して加算器ＡＤ１に入力され、同
様に論理値“０”がスイッチ回路ＳＷ５およびスイッチ
回路ＳＷ３を通して乗算器ＭＬ２に入力される。このよ
うな処理を行うのは、予測係数セット２に対するブロッ
ク演算処理の最初の予測演算処理を行う際、演算回路Ｏ
ＰＲ内のラッチＬＴ１およびＬＴ２には予測係数セット
１に対するブロック演算処理の最後の予測演算処理に係
わるデータが記憶されており、また予測係数セット３に
対するブロック演算処理の最初の予測演算処理を行う
際、演算回路ＯＰＲ内のラッチＬＴ１およびＬＴ２には
予測係数セット２に対するブロック演算処理の最後の予
測演算処理に係わるデータが記憶されているため、これ
らの本来無関係であるはずのデータが予測係数セット２
および３に対する予測演算処理に反映されてしまうこと
を防止するためである。
【００５２】減算器ＳＢ１における予測誤差データ生成
処理および最適データ生成回路ＭＳＴにおける最適値生
成処理については、それぞれ図３および図４に示した従
来例と同様であるため、説明は省略する。
処理および最適データ生成回路ＭＳＴにおける最適値生
成処理については、それぞれ図３および図４に示した従
来例と同様であるため、説明は省略する。
【００５３】以上のようにして、第１モードにおける各
処理が行われる。
処理が行われる。
【００５４】第１モードが終了すると、引き続き第２モ
ードに移行する。第２モードでは、演算回路ＯＰＲにお
けるブロック演算処理、減算器ＳＢ１における予測誤差
データ生成処理、量子化器ＱＮＴにおける量子化処理、
減算器ＳＢ２における量子化誤差データ生成処理および
データ出力回路ＯＰＴにおけるデータ出力処理等が行わ
れる。以下、第２モードにおける動作の詳細について説
明する。
ードに移行する。第２モードでは、演算回路ＯＰＲにお
けるブロック演算処理、減算器ＳＢ１における予測誤差
データ生成処理、量子化器ＱＮＴにおける量子化処理、
減算器ＳＢ２における量子化誤差データ生成処理および
データ出力回路ＯＰＴにおけるデータ出力処理等が行わ
れる。以下、第２モードにおける動作の詳細について説
明する。
【００５５】演算回路ＯＰＲでは、第１モードで選択さ
れた最適予測係数セットを用いてブロック演算処理が行
われる。以下、各ブロックに対して連続的に処理が行な
われている場合と、波形データ圧縮装置が初期状態にな
った後の最初のブロックに対して処理が行われる場合と
に分けて説明する。
れた最適予測係数セットを用いてブロック演算処理が行
われる。以下、各ブロックに対して連続的に処理が行な
われている場合と、波形データ圧縮装置が初期状態にな
った後の最初のブロックに対して処理が行われる場合と
に分けて説明する。
【００５６】まず、各ブロックに対して連続的に処理が
行なわれている場合について説明する。ブロック化回路
ＢＬＫから第１モードと同一ブロックの入力波形データ
“ｉｄ１〜８”が順次入力され、これらの入力波形デー
タ“ｉｄ１〜８”に対して最適予測係数セットを用いた
予測演算処理が順次行われ、各入力波形データ“ｉｄ１
〜８”の予測波形データ“ｐｄ１〜８”が順次出力され
る。最適予測係数セットは、最適データ生成回路ＭＳＴ
から予測係数記憶回路ＣＯＥへの信号により選択され
る。この第２モードにおいても上記第１モードと同様
に、最初の予測演算処理に対しては、ラッチＬＴ１およ
びＬＴ２のデータを用いる代わりにデータ保持回路ＫＰ
１およびＫＰ２に保持されてデータが用いられる。すな
わち、セット信号“ｓｅ”により、データ保持回路ＫＰ
１に保持されているデータがスイッチ回路ＳＷ４および
スイッチ回路ＳＷ２を通して加算器ＡＤ１に入力され、
データ保持回路ＫＰ２に保持されているデータがスイッ
チ回路ＳＷ５およびスイッチ回路ＳＷ３を通して乗算器
ＭＬ２に入力される。データ保持回路ＫＰ１には現在の
ブロックの一つ前のブロックの最後の入力波形データ
“ｉｄ８”に対応したデータが保持されており、データ
保持回路ＫＰ２にはその一つ前の入力波形データ“ｉｄ
７”に対応したデータが保持されている。したがって、
現在のブロックの予測演算処理にその前のブロックの最
後の予測演算処理の効果が反映されることになる。な
お、モード指定信号“ｍｄ”によってスイッチ回路ＳＷ
１がスイッチ回路ＳＷ６を通してラッチＬＴ３の出力を
選択しているため、加算器ＡＤ１の一方の入力にはスイ
ッチ回路ＳＷ６およびスイッチ回路ＳＷ１を通してラッ
チＬＴ３の出力が接続されている。
行なわれている場合について説明する。ブロック化回路
ＢＬＫから第１モードと同一ブロックの入力波形データ
“ｉｄ１〜８”が順次入力され、これらの入力波形デー
タ“ｉｄ１〜８”に対して最適予測係数セットを用いた
予測演算処理が順次行われ、各入力波形データ“ｉｄ１
〜８”の予測波形データ“ｐｄ１〜８”が順次出力され
る。最適予測係数セットは、最適データ生成回路ＭＳＴ
から予測係数記憶回路ＣＯＥへの信号により選択され
る。この第２モードにおいても上記第１モードと同様
に、最初の予測演算処理に対しては、ラッチＬＴ１およ
びＬＴ２のデータを用いる代わりにデータ保持回路ＫＰ
１およびＫＰ２に保持されてデータが用いられる。すな
わち、セット信号“ｓｅ”により、データ保持回路ＫＰ
１に保持されているデータがスイッチ回路ＳＷ４および
スイッチ回路ＳＷ２を通して加算器ＡＤ１に入力され、
データ保持回路ＫＰ２に保持されているデータがスイッ
チ回路ＳＷ５およびスイッチ回路ＳＷ３を通して乗算器
ＭＬ２に入力される。データ保持回路ＫＰ１には現在の
ブロックの一つ前のブロックの最後の入力波形データ
“ｉｄ８”に対応したデータが保持されており、データ
保持回路ＫＰ２にはその一つ前の入力波形データ“ｉｄ
７”に対応したデータが保持されている。したがって、
現在のブロックの予測演算処理にその前のブロックの最
後の予測演算処理の効果が反映されることになる。な
お、モード指定信号“ｍｄ”によってスイッチ回路ＳＷ
１がスイッチ回路ＳＷ６を通してラッチＬＴ３の出力を
選択しているため、加算器ＡＤ１の一方の入力にはスイ
ッチ回路ＳＷ６およびスイッチ回路ＳＷ１を通してラッ
チＬＴ３の出力が接続されている。
【００５７】つぎに、波形データ圧縮装置が初期状態に
なった後の最初のブロックに対して処理が行われる場合
について説明する。波形データ圧縮装置が初期状態にな
った後の最初のブロックに対しては、ブロック演算処理
の最初の予測演算処理において、上記の処理とは異なっ
た処理が行われる。すなわち、リセット信号“ｒｅ”に
より、リセットデータすなわち論理値“０”がスイッチ
回路ＳＷ４およびスイッチ回路ＳＷ２を通して加算器Ａ
Ｄ１に入力され、同様に論理値“０”がスイッチ回路Ｓ
Ｗ５およびスイッチ回路ＳＷ３を通して乗算器ＭＬ２に
入力される。このような処理を行うのは、第２モードに
おけるブロック演算処理の最初の予測演算処理を行う
際、演算回路ＯＰＲ内のラッチＬＴ１およびＬＴ２には
予測係数セット３に対するブロック演算処理の最後の予
測演算処理に係わるデータが記憶されているため、この
ような本来無関係であるはずのデータが第２モードの予
測演算処理に反映されてしまうことを防止するためであ
る。また、リセット信号“ｒｅ”により、リセットデー
タすなわち論理値“０”がスイッチ回路ＳＷ６およびス
イッチ回路ＳＷ１を通して加算器ＡＤ１に入力される。
なった後の最初のブロックに対して処理が行われる場合
について説明する。波形データ圧縮装置が初期状態にな
った後の最初のブロックに対しては、ブロック演算処理
の最初の予測演算処理において、上記の処理とは異なっ
た処理が行われる。すなわち、リセット信号“ｒｅ”に
より、リセットデータすなわち論理値“０”がスイッチ
回路ＳＷ４およびスイッチ回路ＳＷ２を通して加算器Ａ
Ｄ１に入力され、同様に論理値“０”がスイッチ回路Ｓ
Ｗ５およびスイッチ回路ＳＷ３を通して乗算器ＭＬ２に
入力される。このような処理を行うのは、第２モードに
おけるブロック演算処理の最初の予測演算処理を行う
際、演算回路ＯＰＲ内のラッチＬＴ１およびＬＴ２には
予測係数セット３に対するブロック演算処理の最後の予
測演算処理に係わるデータが記憶されているため、この
ような本来無関係であるはずのデータが第２モードの予
測演算処理に反映されてしまうことを防止するためであ
る。また、リセット信号“ｒｅ”により、リセットデー
タすなわち論理値“０”がスイッチ回路ＳＷ６およびス
イッチ回路ＳＷ１を通して加算器ＡＤ１に入力される。
【００５８】減算器ＳＢ１における予測誤差データ生成
処理、量子化器ＱＮＴにおける量子化処理、減算器ＳＢ
２における量子化誤差データ生成処理およびデータ出力
回路ＯＰＴにおけるデータ出力処理等については、それ
ぞれ図３および図４に示した従来例と同様であるため、
説明は省略する。
処理、量子化器ＱＮＴにおける量子化処理、減算器ＳＢ
２における量子化誤差データ生成処理およびデータ出力
回路ＯＰＴにおけるデータ出力処理等については、それ
ぞれ図３および図４に示した従来例と同様であるため、
説明は省略する。
【００５９】以上のようにして、同一ブロックのデータ
に対する第１モードおよび第２モードの処理が終了する
と、つぎのブロックのデータに対して同様の処理が行わ
れる。以下同様にして、ブロック単位で連続的に同様の
処理が行われる。
に対する第１モードおよび第２モードの処理が終了する
と、つぎのブロックのデータに対して同様の処理が行わ
れる。以下同様にして、ブロック単位で連続的に同様の
処理が行われる。
【００６０】
【発明の効果】本願に係わる発明では、演算部に、第２
モードにおけるブロック演算処理の最後の予測演算処理
に用いられる少なくとも最後の第１波形データに対応し
たデータを保持するデータ保持部と、つぎのブロックの
第１モードおよび第２モードにおける各ブロック演算処
理の最初の各予測演算処理に第２遅延部に記憶されてい
るデータの代りにデータ保持部に保持されたデータを用
いるための第１選択部とを設けたので、一のブロックに
対する各ブロック演算処理のそれぞれ最初の予測演算処
理に、その前のブロックの最後の予測演算処理の効果を
反映させることが可能となり、予測誤差を低減すること
が可能となる。
モードにおけるブロック演算処理の最後の予測演算処理
に用いられる少なくとも最後の第１波形データに対応し
たデータを保持するデータ保持部と、つぎのブロックの
第１モードおよび第２モードにおける各ブロック演算処
理の最初の各予測演算処理に第２遅延部に記憶されてい
るデータの代りにデータ保持部に保持されたデータを用
いるための第１選択部とを設けたので、一のブロックに
対する各ブロック演算処理のそれぞれ最初の予測演算処
理に、その前のブロックの最後の予測演算処理の効果を
反映させることが可能となり、予測誤差を低減すること
が可能となる。
【００６１】上記演算部にさらに、第２選択部を設けた
もの、あるいは第２および第３選択部を設けたこともの
では、波形データ圧縮装置が初期状態になった後の最初
のブロックに対するブロック演算処理の予測演算処理に
おいて、本来無関係であるはずのその前のブロック演算
処理の効果が反映されることを防止することが可能とな
り、予測誤差を低減することが可能となる。
もの、あるいは第２および第３選択部を設けたこともの
では、波形データ圧縮装置が初期状態になった後の最初
のブロックに対するブロック演算処理の予測演算処理に
おいて、本来無関係であるはずのその前のブロック演算
処理の効果が反映されることを防止することが可能とな
り、予測誤差を低減することが可能となる。
【図１】本願に係わる発明の実施例の構成を示したブロ
ック図
ック図
【図２】図１の実施例の動作を示したタイムチャート
【図３】従来例の構成を示したブロック図
【図４】図３の従来例の動作を示したタイムチャート
ＢＬＫ……ブロック化回路（ブロック化部） ＯＰＲ……演算回路（演算部） ＬＴ１、ＬＴ２……ラッチ（第２遅延部） ＡＤ１……加算器（第１加算部） ＭＬ１、ＭＬ２……乗算器（乗算部） ＡＤ２……加算器（第２加算部） ＣＯＥ……予測係数記憶回路（予測係数記憶部） ＭＯＤ……モード指定回路（モード指定部） ＳＢ１……減算器（予測誤差生成部） ＭＳＴ……最適データ生成回路（最適データ生成部） ＱＮＴ……量子化器（量子化部） ＳＢ２……減算器（量子化誤差生成部） ＬＴ３……ラッチ（第１遅延部） ＯＰＴ……データ出力回路（データ出力部） ＫＰ１、ＫＰ２……データ保持回路（データ保持部） ＳＷ２、ＳＷ３……スイッチ回路（第１選択部） ＳＷ４、ＳＷ５……スイッチ回路（第２選択部） ＳＷ６……スイッチ回路（第３選択部） ｉｄ………入力波形データ（第１波形データ） ｐｄ………予測波形データ（第２波形データ） ｍｄ………モード指定信号 ｐｅ………予測誤差データ（第１予測誤差データ） ｐｑ………予測誤差データ（第２予測誤差データ） ｑｅ………量子化誤差データ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 正義 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 斎藤 昌孝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】 デジタル化された連続する複数の第１波
形データの一定の個数を１ブロックとしてブロック化す
るブロック化部と、 上記第１波形データを順次入力して上記第１波形データ
の予測データである第２波形データを順次生成する予測
演算処理を１ブロック単位で行うブロック演算処理を行
う演算部と、 複数の予測係数から構成される予測係数セットを複数セ
ット分記憶する予測係数記憶部と、 第１モードまたは第２モードを指定するモード指定回路
と、 上記第１波形データと上記第２波形データとの差分であ
る第１予測誤差データを生成する予測誤差生成部と、 上記第１モードにおいて生成された複数の上記第１予測
誤差データに基き、１ブロック分の上記第１波形データ
に対する最適予測係数セットおよび当該１ブロック分の
上記第１予測誤差データを記憶するための最適量子化ス
テップを、上記第１モードにおいて生成する最適データ
生成部と、 上記最適量子化ステップで上記第１予測誤差データを量
子化した第２予測誤差データを、上記第２モードにおい
て生成する量子化部と、 上記第１予測誤差データと上記第２予測誤差データとの
差分である量子化誤差データを、上記第２モードにおい
て生成する量子化誤差生成部と、 上記量子化誤差データを順次遅延する第１遅延部と、 上記最適予測係数セット、上記最適量子化ステップおよ
び上記第２予測誤差データを１ブロック単位で出力する
データ出力部とを有し、 上記演算部は、上記ブロック化部からの上記第１波形デ
ータを順次遅延させる複数の第２遅延部と、上記第１波
形データと上記第１遅延部で遅延された量子化誤差デー
タとを上記第２モードにおいて加算する第１加算部と、
上記各第２遅延部から出力される各遅延データに上記予
測係数セットを構成する各予測係数を乗じる複数の乗算
部と、上記各乗算部から出力される各乗算データを加算
して上記第２波形データを生成する第２加算部とを有
し、第１モードにおいては単一のブロックに対して上記
予測係数セットの数に対応した回数の上記ブロック演算
処理を行い、第２モードにおいては上記複数の予測係数
セットのなかから選択された上記最適予測係数セットを
用いて上記ブロック演算処理を行うものである波形デー
タ圧縮装置において、 上記演算部に、上記第２モードにおける上記ブロック演
算処理の最後の上記予測演算処理に用いられる少なくと
も最後の上記第１波形データに対応したデータを保持す
るデータ保持部と、つぎのブロックの上記第１モードお
よび第２モードにおける各上記ブロック演算処理の最初
の各上記予測演算処理に上記第２遅延部に記憶されてい
るデータの代りに上記データ保持部に保持されたデータ
を用いるための第１選択部とを設けたことを特徴とする
波形データ圧縮装置。 - 【請求項２】 請求項１に記載の波形データ圧縮装置に
おいて、 上記演算部にさらに、上記波形データ圧縮装置が初期状
態になった後の最初のブロックの上記第１モードおよび
第２モードにおける各上記ブロック演算処理の最初の各
上記予測演算処理に上記第２遅延部に記憶されているデ
ータの代りにリセットデータを用いるための第２選択部
を設けたことを特徴とする波形データ圧縮装置。 - 【請求項３】 請求項１に記載の波形データ圧縮装置に
おいて、 上記第１遅延部は、当該第１遅延部で順次遅延された１
ブロック分の上記量子化誤差データのなかの最後の量子
化誤差データを保持する機能を有し、 上記第１加算部は、つぎのブロックの上記第２モードに
おける上記ブロック演算処理の最初の上記予測演算処理
において、上記データ保持部に保持されたデータと上記
第１遅延部に保持された上記最後の量子化誤差データと
を加算する機能を有することを特徴とする波形データ圧
縮装置。 - 【請求項４】 請求項３に記載の波形データ圧縮装置に
おいて、 上記演算部にさらに、上記波形データ圧縮装置が初期状
態になった後の最初のブロックの上記第１モードおよび
第２モードにおける各上記ブロック演算処理の最初の各
上記予測演算処理に上記第２遅延部に記憶されているデ
ータの代りにリセットデータを用いるための第２選択部
と、上記波形データ圧縮装置が初期状態になった後の最
初のブロックの上記第２モードにおける上記ブロック演
算処理の最初の上記予測演算処理において、上記第１加
算部で加算される上記第１遅延部に記憶されている上記
最後の量子化誤差データの代りにリセットデータを用い
るための第３選択部とを設けたことを特徴とする波形デ
ータ圧縮装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6227930A JP2770137B2 (ja) | 1994-09-22 | 1994-09-22 | 波形データ圧縮装置 |
| US08/528,457 US5727085A (en) | 1994-09-22 | 1995-09-14 | Waveform data compression apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6227930A JP2770137B2 (ja) | 1994-09-22 | 1994-09-22 | 波形データ圧縮装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897728A true JPH0897728A (ja) | 1996-04-12 |
| JP2770137B2 JP2770137B2 (ja) | 1998-06-25 |
Family
ID=16868521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6227930A Expired - Fee Related JP2770137B2 (ja) | 1994-09-22 | 1994-09-22 | 波形データ圧縮装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5727085A (ja) |
| JP (1) | JP2770137B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4362895B2 (ja) * | 1999-06-21 | 2009-11-11 | ソニー株式会社 | データ処理装置およびデータ処理方法、並びに記録媒体 |
| US6654713B1 (en) * | 1999-11-22 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Method to compress a piecewise linear waveform so compression error occurs on only one side of the waveform |
| JP4670169B2 (ja) * | 2000-11-15 | 2011-04-13 | ソニー株式会社 | 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置、並びに情報記録媒体 |
| JP4696388B2 (ja) * | 2000-11-15 | 2011-06-08 | ソニー株式会社 | 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置、係数データ生成装置、並びに情報記録媒体 |
| JP3767692B2 (ja) * | 2002-05-08 | 2006-04-19 | ソニー株式会社 | 信号処理装置および方法、記録媒体、並びにプログラム |
| EP1557789A2 (en) * | 2004-01-22 | 2005-07-27 | Sony Corporation | Interpolation with prestored training pairs |
| US7288066B2 (en) * | 2004-11-01 | 2007-10-30 | Medtronic, Inc. | Data compression method for implantable medical devices |
| US8260611B2 (en) * | 2005-04-01 | 2012-09-04 | Qualcomm Incorporated | Systems, methods, and apparatus for highband excitation generation |
| PT1875463T (pt) * | 2005-04-22 | 2019-01-24 | Qualcomm Inc | Sistemas, métodos e aparelho para nivelamento de fator de ganho |
| JP4517300B2 (ja) * | 2006-01-06 | 2010-08-04 | ソニー株式会社 | 表示装置および表示方法、学習装置および学習方法、並びにプログラム |
| US10210854B2 (en) | 2015-09-15 | 2019-02-19 | Casio Computer Co., Ltd. | Waveform data structure, waveform data storage device, waveform data storing method, waveform data extracting device, waveform data extracting method and electronic musical instrument |
| JP6146686B2 (ja) * | 2015-09-15 | 2017-06-14 | カシオ計算機株式会社 | データ構造、データ格納装置、データ取り出し装置および電子楽器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5054103A (en) * | 1987-09-24 | 1991-10-01 | Matsushita Electric Works, Ltd. | Picture encoding system |
| WO1991004552A1 (fr) * | 1989-09-12 | 1991-04-04 | Institut Fiziologii Imeni A.I.Karaeva Akademii Nauk Azerbaidzhanskoi Ssr | Dispositif de compression d'informations |
| JPH082107B2 (ja) * | 1990-03-02 | 1996-01-10 | 国際電信電話株式会社 | 動画像のハイブリッド符号化方法及びその装置 |
| JPH0766448B2 (ja) * | 1991-06-25 | 1995-07-19 | 富士ゼロックス株式会社 | 画像信号分析装置 |
| DE69225365T2 (de) * | 1991-08-30 | 1998-11-19 | Fuji Xerox Co Ltd | Bildsignalkodierungsvorrichtung |
-
1994
- 1994-09-22 JP JP6227930A patent/JP2770137B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-14 US US08/528,457 patent/US5727085A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5727085A (en) | 1998-03-10 |
| JP2770137B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770137B2 (ja) | 波形データ圧縮装置 | |
| JPH0451200A (ja) | 音声符号化方式 | |
| JP3208001B2 (ja) | 副バンドコーディングシステムの信号処理装置 | |
| US5808923A (en) | Denormalization device and method for multichannel audio decoder | |
| JP2552102B2 (ja) | ディジタルデータのフォーマッチング／ディフォーマッチング回路 | |
| KR0147758B1 (ko) | Mpeg-2 오디오 복호화기의 합성 필터 | |
| JPH09167154A (ja) | Ｍｐｅｇ−２多チャンネルオーディオ復号化器の逆変換器 | |
| US5519394A (en) | Coding/decoding apparatus and method | |
| JP3224127B2 (ja) | 画像データ変換処理装置 | |
| JP3235510B2 (ja) | 符号化方法及び符号化装置、復号化方法及び復号化装置 | |
| JP3154293B2 (ja) | 音声信号帯域合成復号化装置 | |
| KR100551458B1 (ko) | 디지탈신호처리동작실행방법및디지탈신호처리기 | |
| EP0864968A1 (en) | Denormalization circuit | |
| GB2243469A (en) | Digital signal processor | |
| JP3336537B2 (ja) | 符号化装置、復号化装置、符号化・復号化装置及び算術符号化装置 | |
| JPS6356020A (ja) | 圧縮復号化装置 | |
| JP3258526B2 (ja) | 圧縮音声伸長装置 | |
| KR0181587B1 (ko) | 엠펙-1 오디오 복호기의 합성 필터링 장치 및 방법 | |
| JP3080702B2 (ja) | 逆量子化器 | |
| JPH05167395A (ja) | ディジタル信号プロセッサの係数データ変更処理方式 | |
| JPH0438541A (ja) | デジタル信号処理装置 | |
| JPS62214732A (ja) | デ−タ圧縮復号化装置 | |
| JPH07118660B2 (ja) | デ−タ圧縮符号化装置 | |
| JPH05165873A (ja) | ディジタル信号プロセッサ | |
| JPH0410055A (ja) | ディジタル信号プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980219 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |