JPH0897929A

JPH0897929A - 通信端末装置

Info

Publication number: JPH0897929A
Application number: JP6228316A
Authority: JP
Inventors: Eiji Imaeda; 英二今枝
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-09-22
Filing date: 1994-09-22
Publication date: 1996-04-12
Also published as: US5751700A

Abstract

(57)【要約】【目的】マルチメディア通信において簡単な構成及び
処理により折り返し通信を行うことのできる通信端末装
置を得る。【構成】回線制御部３１９は通信回線３３１に対して
送信データを送信し、受信データを受信する。多重化部
３１７はカメラ、マイク、ＬＳＤ通信部等からの情報を
多重化して送信データを作り回線制御部３１９に送る。
分離部３１８は回線制御部３１９からの各種受信データ
を分離し、分離されたデータは復号されると共に、折り
返しパス３３０を通じて多重化部３１７に折り返され、
再び送信される。上記多重化及び分離化のタイミング信
号は回線制御部３１９内の同期手段からの送信同期タイ
ミング信号により同期して行われるので、折り返しデー
タを送信データと同期させることができる。【効果】折り返し通信を行う場合に折り返しデータの
同期を取り直す処理を省略できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信端末装置に関し、特
に多地点間のマルチメディア通信を行う通信端末装置の
データ受信およびデータ送信の方式に関するものであ
る。

【０００２】

【従来の技術】近年、デジタル通信回線として、ＩＴＵ
−ＴＳ（旧ＣＣＩＴＴ：国際電信電話諮問委員会）にお
いて、ＩＳＤＮ（総合サービスデジタル網）インタフェ
ースが標準化され、その実用化が進められている。この
種のＩＳＤＮサービスを利用し音声や映像等のメディア
を取り扱う通信端末として、テレビ電話等に代表される
マルチメディア通信端末がある。このようなマルチメデ
ィア通信端末では、お互いの有する機能のなかから共通
する機能を用いて通信を行う。従って、このようなマル
チメディア通信端末の間では、通信回線上で音声、映
像、その他のデータといった各メディア信号を多重化す
る伝送フレームの構造を共通にしておく必要がある。こ
の伝送フレーム構造は上記ＩＴＵーＴＳの勧告Ｈ．２２
１で規定されている。また、相互に通信する端末間の各
種伝送モードに関しては、上記ＩＴＵ−ＴＳの勧告Ｈ．
２４２で定義されている。

【０００３】上記Ｈ．２２１で定義されている伝送フレ
ーム構造の一例を図１９に示す。図１９において、ＦＡ
Ｓはフレーム同期信号で、フレーム化情報、制御情報、
警報情報等で構成されている。またＢＡＳはビットレー
ト割当信号で、フレーム内のチャンネルを様々に構造化
する端末能力等で構成されている。図１９のビット番号
毎に縦に８０ビットの構成はサブチャンネルと呼ばれ、
先頭ビットのあるサブチャンネルから、サブチャンネル
＃１、サブチャンネル＃２、…、サブチャンネル＃８と
順次番号付けされている。サブチャンネル＃８は、はじ
めの１６ビットがＦＡＳとＢＡＳに割り当てられている
ため、残りの６４ビットのデータで構成される。伝送す
る各メディアのデータは、上記サブチャンネル単位で割
り当てられる。上記Ｈ．２２１に従ったフレーム構造で
データを伝送する場合、ＦＡＳおよびＢＡＳは各フレー
ムに１つづつ付加される。

【０００４】上記フレームは、偶数フレームと奇数フレ
ームの２組でサブマルチフレームを構成し、さらに８組
のサブマルチフレームでマルチフレームを構成する。上
記ＦＡＳとＢＡＳは、偶数フレームと奇数フレームのペ
アで規定されており、偶数フレームのＦＡＳと奇数フレ
ームのＦＡＳには、ＦＡＷと呼ばれるフレーム同期ワー
ドのビットパターンが挿入される。図２０に示すよう
に、ＦＡＷのビットパターンは、偶数フレームがオクテ
ット＃２〜＃８に“００１１０１１”、奇数フレームが
オクテット＃２に“１”である。

【０００５】

【発明が解決しようとする課題】しかしながら上述のフ
レーム構造でデータを伝送する場合、従来は受信データ
のデータ種別毎の分離は、上記ＦＡＳのタイミングに同
期して処理するため、送信データの多重化タイミングと
受信データの分離タイミングとは非同期であった。従っ
て、受信データを送信データの多重化部に折り返す折り
返し通信を行うには、折り返しデータの同期を取り直す
処理が必要となり、回路および処理が複雑になるという
問題があった。

【０００６】本発明は、上記の問題を解決するために成
されたもので、容易に受信データを送信多重化部に折り
返すことを可能とし、折り返し通信されたデータの復号
処理を簡単にするマルチメディア通信端末装置を提供す
ることを目的としている。

【０００７】

【課題を解決するための手段】請求項１に記載の発明に
係るマルチメディア通信を行う通信端末装置は、通信回
線に接続して複数種類の情報を送受信する回線制御手段
と、上記複数種類の情報を多重化して上記回線制御手段
に送信データを送る多重化手段と、上記多重化手段の送
信同期タイミング信号を生成する同期手段と、上記回線
制御手段からの受信データを上記送信同期タイミング信
号に同期して情報の種別毎に分離する分離手段とを設け
ている。

【０００８】また、請求項２に記載の発明は、上記分離
手段で分離した上記種別毎の受信データを上記多重化手
段に折り返して入力する折り返しパスを設けたことを特
徴としている。

【０００９】また、請求項３に記載の発明は、上記分離
手段から上記折り返しパスを介して上記多重化手段に折
り返す上記種別毎の受信データを選択する折り返しデー
タ選択手段を設けたことを特徴としている。

【００１０】また、請求項４に記載の発明は、上記折り
返しデータ選択手段により選択されたデータを上記多重
化手段により多重化する際にダミーデータを挿入するこ
とを特徴としている。

【００１１】

【作用】上記構成によれば、送信同期タイミング信号に
より、多重化部における送信データの多重化タイミング
と分離部における受信データの分離タイミングとを同期
させることができ、受信データを多重化部に折り返す折
り返し通信を行う場合の構成と処理が簡単になる。

【００１２】

【実施例】

〔第１の実施例〕図１は本発明によるマルチメディア通
信端末装置の構成図である。図において、３０１は送信
する映像を入力するカメラ、３０２は送信する音声を入
力するマイク、３０３は受信した映像を表示する映像表
示部。３０４は受信した音声を再生するスピーカ、３０
５は送信する映像信号を予め定めた通信データ形式に変
換する映像符号化部、３０６は送信する音声信号を予め
定めた通信データ形式に変換する音声符号化部、３０７
〜３１０は受信した映像の受信データを映像信号に復元
する映像復号化部、３１１〜３１４は受信した音声の通
信データを音声信号に復元する音声復号化部、３１５は
映像復号化部３０７〜３１０で復元した４種の映像信号
の中から任意の１つもしくは複数の映像を選択して映像
表示部３０３に表示する表示制御部、３１６は音声復号
化部３１１〜３１４で復元した４種の音声信号の中から
任意の１つもしくは複数の音声を選択し、それぞれを加
算してスピーカ３０４から再生する音声信号制御部であ
る。

【００１３】３２０、３２１は端末間のデータ通信の制
御を行うＬＳＤ通信部、３１７は通信相手に送信するメ
ディアを選択して予め定めた形式に多重化する多重化
部、３１８は通信相手から受信した通信データをメディ
ア毎に分離する分離部、３１９は通信回線の接続制御と
通信回線にデータを送受信する制御とを行う回線制御
部、３２２は操作者が本装置の制御を行う操作部、３２
３は本マルチメディア通信端末装置の動作全体を制御す
る全体制御部、３３１は通信回線で、本実施例ではＩＳ
ＤＮ基本インターフェ−ス（２Ｂ＋Ｄ）である。３３０
は分離部３１８から多重化部３１７への折り返しパスで
ある。

【００１４】映像符号化部３０５は、前記ＩＴＵ−ＴＳ
のＨ．２６１勧告に従って映像信号の符号化を行い、多
重化部３１７に入力する。上記Ｈ．２６１勧告は、映像
信号のフレーム間相関を利用し、Ｉｎｔｅｒ（Ｉｎｔｅ
ｒＦｒａｍｅｓ）、ＩＮＴＲＡ（ＩｎｔｒａＦｒａ
ｍｅ）、ＭＣ（ＭｏｔｉｏｎＣｏｍｐｅｎｓａｔｉｏ
ｎ）の３つの符号化方式で適応的に高能率符号化する映
像信号の符号化方式である。上記Ｈ．２６１勧告に従っ
た符号化方式では、符号化データのデータ発生量を適応
的に制御可能なため、通信データの任意のビットレート
に対応した符号化が可能である。映像復号化部３０７〜
３１０は上記Ｈ．２６１勧告に従って符号化された受信
データを分離部３１８から受け取り、映像信号に復元す
る。

【００１５】音声符号化部３０６は、前記ＩＴＵ−ＴＳ
のＧ．７１１勧告またはＧ．７２６勧告に従って音声信
号の符号化を行い、多重化部３１７に入力する。上記
Ｇ．７１１勧告は、４ｋＨｚ帯域までの音声信号を８ｂ
ｉｔの量子化データに変換するＰＣＭ符号化方式で、デ
ータの発生量は６４ｋｂｉｔ／ｓｅｃである。上記Ｇ．
７２６勧告は、上記Ｇ．７１１勧告でＰＣＭ符号化した
データを、ＡＤＰＣＭ方式でさらにデータ圧縮する符号
化方式で、４種の符号化モードが有り、データの発生符
号量はそれぞれ４０ｋ，３２ｋ、２４ｋ，１６ｋｂｉｔ
／ｓｅｃである。音声復号化部３１１〜３１４は、上記
Ｇ．７１１または上記Ｇ．７２６に従って符号化された
受信データを分離部３１８から受け取り、音声信号に復
元する。

【００１６】ＬＳＤ通信部３２０とＬＳＤ通信部３２１
は、通信を行っている端末間のデータ通信機能を処理す
る。通信のプロトコルは、本実施例ではＨＤＬＣプロト
コルを使用する。ＨＤＬＣプロトコルは既に公知である
ので、説明は省略する。ＬＳＤ通信部３２０およびＬＳ
Ｄ通信部３２１のデータ転送レートは任意の値が設定可
能で有る。データ通信するデータの内容は、装置のアプ
リケーションに依存するが、たとえば文書等のテキスト
ファイルのデータや、端末装置間の通信回線接続情報な
どである。

【００１７】多重化部３１７は、映像符号化部３０５、
音声符号化部３０６、ＬＳＤ通信部３２０、ＬＳＤ通信
部３２１の中から任意のメディアのデータを選択して、
予め定めた多重化方式に従って多重化する。分離部３１
８は、受信した通信データをメディア毎に分離して、そ
れぞれのデータを映像復号化部３０７〜映像復号化部３
１０、音声復号化部３１１〜音声復号化部３１４、ＬＳ
Ｄ通信部３２０、ＬＳＤ通信部３２１に割り当てる。分
離部３１８から多重化部３１７に折り返している折り返
しパス３３０は、受信した任意のメディアのデータを折
り返して、新たに他の送信データと多重化して送信する
パスである。多重化の方式は、前述した図１９に示した
サブチャンネルの１つまたは複数を任意のメディアのデ
ータチャンネルに割り当てる方式で、通信に先立ち、送
信する端末と受信する端末間でお互いに同じ割当に設定
する。サブチャンネル割当の例を図２に示す。

【００１８】図２ではサブチャンネル＃１と＃２を音声
データ１に割り当て、サブチャンネル＃３と＃４を音声
データ２に割り当てている。サブチャンネルあたり８ｋ
ｂｐｓのデータを送受するので、音声データ１、２はそ
れぞれ１６ｋｂｐｓの音声データ通信となる。サブチャ
ンネル＃５は映像データ１に、サブチャンネル＃７は映
像データ２に割り当てている。どちらもサブチャンネル
１つなので、映像データ１と２は８ｋｂｐｓのデータレ
ートとなる。サブチャンネル＃６はＬＳＤ１に、サブチ
ャンネル＃８はＬＳＤ２に割り当てているが、サブチャ
ンネル＃６にはダミーのＦＡＳ／ＢＡＳ割当があり、従
ってサブチャンネル＃６とサブチャンネル＃８のデータ
レートは、ともに６．４ｋｂｐｓとなる。ダミーのＦＡ
Ｓ／ＢＡＳについては、後で説明する。

【００１９】回線制御部３１９は、通信回線３３１を介
して通信相手との呼設定制御とデータの送受信を行う。
本実施例では、通信回線３３１はＩＳＤＮの基本インタ
ーフェース（２Ｂ＋Ｄ）である。ＩＳＤＮの基本インタ
ーフェースは、Ｂｃｈと呼ばれる６４ｋｂｐｓの論理的
な通信回線が２本と、Ｄｃｈと呼ばれる呼設定のための
通信回線（１６ｋｂｐｓ）が１本で構成されている。Ｂ
ｃｈは通信相手とのデータ送受信を行うための通信チャ
ンネルである。Ｄｃｈは、端末と網が呼設定情報を通信
するための通信チャンネルである。通信回線３３１は、
１９２ｋｂｉｔ／ｓｅｃのビットレートでシリアルにデ
ータ列を送信および受信している。回線制御部３１９は
このデータ列から２種のＢｃｈのデータを分離し、１オ
クテット（８ビット）毎に時分割多重したデータ形式で
分離部３１８にデータ入力する。また回線制御部３１９
は、２種のＢｃｈデータを時分割多重して通信回線３３
１に送出する。

【００２０】回線制御部３１９内の同期手段（図示せ
ず）より点線で示すように、多重化部３１７に、１２８
ｋＨｚの送信同期クロックと送信チャンネル同期信号と
を送信同期タイミング信号として供給し、多重化部３１
７は回線制御部３１９に、上記送信同期クロックに同期
して送信データを送出する。送信データは、Ｂ１チャン
ネルとＢ２チャンネルを１オクテット毎に時分割多重し
て回線制御部３１９におくる。上記送信チャンネル同期
信号は、送信データがＢ１チャンネルであるのかＢ２チ
ャンネルであるのかを示す信号である。

【００２１】回線制御部３１９内の上記同期手段は分離
部３１８に点線で示すように、１２８ｋＨｚの受信同期
クロックと受信チャンネル同期信号と、そして上記受信
同期クロックに同期した受信データとを送出する。受信
データは、送信データと同様にＢ１チャンネルとＢ２チ
ャンネルのデータを１オクテット毎に時分割多重してい
る。上記受信チャンネル同期信号は受信データがＢ１チ
ャンネルであるのか、Ｂ２チャンネルであるのかを示す
信号である。図３に受信同期クロック、受信チャンネル
同期信号、受信データのタイミングチャートを示す。送
信側の上記送信同期タイミング信号も同様のタイミング
である。

【００２２】表示制御部３１５は、映像復号化部３０７
〜映像復号化部３１０から送られてくる映像信号を合成
して映像表示部３０３に表示する。表示の一例を図４に
示す。表示画面は１１０１〜１１０４に４分割され、画
面１１０１は映像復号化部３０７からの映像を表示し、
画面１１０２は映像復号化部３０８からの映像を表示
し、画面１１０３は映像復号化部３０９からの映像を表
示し、そして画面１１０４は映像復号化部３１０からの
映像を表示する。

【００２３】音声信号制御部３１６は、音声復号化部３
１１〜音声復号化部３１４から送られてくる音声信号を
合成してスピーカ３０４から再生する。

【００２４】操作部３２２は、本端末の操作者が本端末
の動作を制御するための制御情報入力部であり、操作部
３２２からの制御情報入力に従って、全体制御部３２３
が上記の各機能ブロックの動作を制御する。

【００２５】図５は、多重化部３１７、分離部３１８、
折り返しパス３３０の構成を詳細に示したブロック図で
ある。４００は本ブロックの制御ＣＰＵで、多重化部３
１７、分離部３１８、折り返しパス３３０の各動作制御
を行う。４０２はＲＯＭで、ＣＰＵ４００の動作プログ
ラムが格納されている。４０１はＲＡＭで、ＣＰＵ４０
０のワークメモリと送信データおよび受信データの一時
蓄積とに用いる。４３０はＣＰＵ４００のデータバスで
ある。

【００２６】４０３はＳ／Ｐ変換器で、映像符号化部３
０５から送られてくる送信ビデオデータ、音声符号化部
３０６から送られてくる送信音声データ、ＬＳＤ通信部
３２０から送られてくる送信ＬＳＤ１、ＬＳＤ通信部３
２１から送られてくる送信ＬＳＤ２の各シリアルのデー
タ列をパラレルのデータに変換する。

【００２７】４０４はスロット配分器で、各メディアか
らのデータおよび折り返しデータをそれぞれ前記サブチ
ャンネルの任意のスロットに割り振る。Ｉ／Ｏポート４
０５とＩ／Ｏポート４０６は、スロット配分器４０４か
らの送信データをＣＰＵ４００が読み込むためのＩ／Ｏ
ポートである。Ｉ／Ｏポート４０７とＩ／Ｏポート４０
８は、ＣＰＵ４００から送信データをチャンネル切替器
４０９に送るためのＩ／Ｏポートである。

【００２８】チャンネル切替器４０９は、Ｉ／Ｏポート
４０７とＩ／Ｏポート４０８に書き込まれた２種の送信
データを、回線制御部３１９の２種のＢｃｈのどちらか
に割り当てるかを切り替える。Ｐ／Ｓ変換器４１０は、
チャンネル切替器４０９からのパラレルデータを、２種
のＢｃｈデータを多重化したシリアルの送信データに変
換するパラレル／シリアル変換器である。

【００２９】４１１は遅延回路で、受信したデータ列を
１オクテットの時間だけ遅延させる。４１２はチャンネ
ル切替器で、受信したデータと遅延回路４１１を経由し
たデータの２種のデータを、それぞれＦＡＷ検出器４１
３とＦＡＷ検出器４１４のどちらかに接続するかを切り
替える。ＦＡＷ検出器４１３、４１４は、受信したデー
タ列の中から前記Ｈ．２２１勧告に規定されているフレ
ーム同期信号ＦＡＷの検出を行う。

【００３０】Ｉ／Ｏポート４１５とＩ／Ｏポート４１６
は、ＦＡＷ検出器４１３、４１４で検出したＦＡＷタイ
ミングに同期して受信データをＣＰＵ４００が読み込む
ためのＩ／Ｏポートである。Ｉ／Ｏポート４１７とＩ／
Ｏポート４１８は、受信したデータをＰ／Ｓ変換器４１
９と折り返しポート４２０に送るためのＩ／Ｏポートで
ある。

【００３１】Ｐ／Ｓ変換器４１９は、Ｉ／Ｏポートに書
き込まれたパラレルデータを、各機能ブロック毎のシリ
アルデータに変換し、映像復号化部３０７〜３１０に送
る受信ビデオーデータ１〜４、音声復号化部３１１〜３
１４に送る受信音声データ１〜４、ＬＳＤ通信部３２
０、３２１に送る受信ＬＳＤ１、２として各機能ブロッ
クに送る。

【００３２】折り返しポート４２０はデータ選択手段で
あり、Ｉ／Ｏポート４１７、４１８に書き込まれた受信
データから折り返すデータを選択し、スロット分配器４
０４に送る。本折り返しポート４２０で折り返されたデ
ータは任意の送信サブチャンネルに割り当てて送信され
る。

【００３３】折り返し通信の一例の概念図を図６に示
す。１２０１〜１２０５は端末Ａ〜Ｅを示し、以下端末
Ａ〜Ｅと記す。これらの端末Ａ〜Ｅはそれぞれ異なった
地点に配置された本実施例によるマルチメディア通信端
末装置であり、各地点間がＢｃｈの６４ｋｂｐｓデータ
チャンネルで接続されている状態を示している。なお、
ＩＳＤＮの基本インターフェースは、１本の回線ｉ／ｆ
で、Ｂｃｈと呼ばれる論理的な回線が２本収容されてお
り、それぞれのＢｃｈは別々の通信相手と呼設定可能で
ある。端末Ａに着目すると、２本のＢｃｈがそれぞれＢ
地点とＥ地点に１本づつ接続されている。ここで、各端
末のカメラで撮影された送信映像のビデオデータをそれ
ぞれＶａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅとし、また各端末の
マイク３０２で入力された送信音声の音声データをそれ
ぞれＡａ、Ａｂ、Ａｃ、Ａｄ、Ａｅとする。

【００３４】この場合の端末Ａの各Ｂｃｈで送受される
通信データのサブチャンネル構造を図７に示す。図７
（１）のＢｂ／ａ−Ｒｘは端末Ａが端末Ｂから受信する
受信Ｂｃｈの構造、（２）のＢａ／ｂ−Ｔｘは端末Ａか
ら端末Ｂに送信する送信Ｂｃｈの構造、（３）のＢｅ／
ａ−Ｒｘは端末Ａが端末Ｅから受信するＢｃｈの構造、
（４）のＢａ／ｅ−Ｔｘは端末Ａから端末Ｅに送信され
るＢｃｈの構造で、それぞれ８本のサブチャンネルを持
ち、合計６４ｋｂｐｓのデータレートを持っている。

【００３５】１３０１、１３１１、１３２１、１３３１
はそれぞれＦＡＳ／ＢＡＳで、１３０２、１３１２、１
３２２、１３３２はそれぞれダミーのＦＡＳ／ＢＡＳで
ある。ダミーのＦＡＳ／ＢＡＳには、ＦＡＳ／ＢＡＳと
同じビット数だけ空きビットを確保してあり、この空き
ビット部分には何もデータを挿入しない。

【００３６】（１）のＢｂ／ａ−Ｒｘにおいて、サブチ
ャンネル＃１と＃２には端末Ｃの音声データＡｃ（１３
０６）が、サブチャンネル＃３と＃４には端末Ｂの音声
データＡｂ（１３０５）が、サブチャンネル＃５と＃６
には端末Ｃの映像データＶｃ（１３０４）が、サブチャ
ンネル＃７と＃８には端末Ｂの映像データＶｂ（１３０
１）が、それぞれ割り当てられて受信される。

【００３７】（３）のＢｅ／ａ−Ｒｘにおいては、サブ
チャンネル＃１と＃２には端末Ｄの音声データＡｄ（１
３２６）が、サブチャンネル＃３と＃４には端末Ｅの音
声データＡｃ（１３２５）が、サブチャンネル＃５と＃
６には端末Ｄの映像データＶｄ（１３２４）が、サブチ
ャンネル＃７と＃８には端末Ｅの映像データＶｅ（１３
２１）が、それぞれ割り当てられて受信される。

【００３８】（２）のＢａ／ｂ−Ｔｘでは、まず自端末
Ａの送信ビデオデータＶａ（１３１３）をサブチャンネ
ル＃７と＃８に、自端末Ａの送信音声データＡａ（１３
１５）を、サブチャンネル＃３と＃４に割り当てて送信
する。また送信先端末Ｂとは反対側の端末Ｅから受信し
たデータから、隣接している端末Ｅの映像データＶｅ
（１３２５）と音声データＡｅ（１３２３）を折り返し
て、サブチャンネル＃５と＃６の送信ビデオデータＶｅ
（１３１４）と、サブチャンネル＃１と＃２の送信音声
データＡｅ（１３１６）に割り当てて送信する。

【００３９】（４）のＢａ／ｅ−Ｔｘでは、まず自端末
Ａの送信ビデオデータＶａ（１３３３）をサブチャンネ
ル＃７と＃８に、自端末Ａの送信音声データＡａ（１３
３５）を、サブチャンネル＃３と＃４に割り当てて送信
する。また送信先端末Ｅとは反対側の端末Ｂから受信し
たデータから、隣接している端末Ｂの映像データＶｂ
（１３０１）と音声データＡｂ（１３０５）を折り返し
て、サブチャンネル＃５と＃６の送信ビデオデータＶｂ
（１３３２）と、サブチャンネル＃１と＃２の送信音声
データＡｂ（１３３６）に割り当てて送信する。

【００４０】つまり、端末Ａは端末Ｂ側から受信した端
末Ｃと端末Ｂのデータの中から隣接する端末Ｂのデータ
のみを折り返し、自端末Ａのデータと多重化して反対側
の端末Ｅに送信し、さらに端末Ｅから受信した端末Ｄと
端末Ｅのデータの中から、隣接する端末Ｅのデータのみ
を折り返し、自端末Ａのデータと多重化して、反対側の
端末Ｂに送信する。折り返すときにサブチャンネルの割
当位置を入れ替えて、隣接する端末のデータを常にサブ
チャンネル＃３、＃４、＃７、＃８に割り当てているの
で、データがループし続けることは無い。

【００４１】例えば、端末Ａの送信データは、端末Ｂ経
由で端末Ｃに送信された時点で折り返しは終了し、また
端末Ｅ経由で端末Ｄに送信された時点で折り返しが終了
する。同様にして、端末Ｂ〜Ｅの全てが端末Ａと同じ方
式でデータ折り返しすることにより、各端末は、全ての
端末からの音声データおよび映像データを受信できる。

【００４２】ここで、ダミーのＦＡＳ／ＢＡＳについて
説明する。ＦＡＳおよびＢＡＳは、互いに通信を行って
いる端末間のフレーム同期及び通信能力を設定するため
の信号であるため、互いに通信している端末間のＦＡＳ
およびＢＡＳを、上記端末間とは異なった端末間通信に
折り返す必要はない。しかし、図７（１）のサブチャン
ネル＃８のＦＡＳ／ＢＡＳを抜き取り、受信ビデオデー
タＶｂ（１３２３）を送信ビデオデータＶｂ（１３１
４）に折り返すと、データ量は同じなため、サブチャン
ネル＃６のＦＡＳ／ＢＡＳの位置にデータの無い空きビ
ットが発生する。そこでこの空きビット位置を予めダミ
ーＦＡＳ／ＢＡＳ位置として設定しておき、受信時には
このビット位置のデータを無視するようにする。これが
図７の受信データのサブチャンネル＃６にあるダミーＦ
ＡＳ／ＢＡＳ（１３０２、１３２２）で、受信端末はこ
のビット位置のデータを無視する。

【００４３】図８は遅延回路４１１とチャンネル切替器
４１２の回路、及び周辺回路の詳細な構成図である。５
０１〜５０８はＤフリップフロップ、５０９と５１２〜
５１５はＡＮＤゲート、５１０、５１１はＯＲゲート、
である。なお、各ゲートの入出力端子部にある丸記号は
負論理入出力を表している。

【００４４】５２０は通信の開始に先立ってＣＰＵ４０
０が遅延回路５１０を初期化する初期化信号で、この初
期化信号５２０の入力によってＤフリップフロップ５０
１〜５０８はＨレベルに初期化される。５２１は回線制
御部３１９から送られてくる受信データで、２つのＢチ
ャンネルデータがオクテット単位に時分割多重されてい
る。

【００４５】５２２は受信データの受信同期クロック
で、本実施例では１２８ｋＨｚである。５２３は受信チ
ャンネル同期信号で、時分割多重されている受信データ
５２１がＢ１チャンネルのデータであるのか、Ｂ２チャ
ンネルのデータであるのかを示す。５２４は、ＣＰＵ４
００が制御する受信チャンネル選択子信号で、ＦＡＷ検
出器４１３とＦＡＷ検出器４１４のそれぞれにＢ１チャ
ンネルとＢ２チャンネルのどちらを接続するかを決定す
る信号である。

【００４６】図３に受信チャンネル選択信号５２４がＨ
の時、遅延回路４１１およびチャンネル切替器４１２の
動作タイミングを示す。遅延回路４１１は受信データを
受信同期クロック５２２に同期して８クロック順次バッ
ファし、受信データ５２１を１オクテット遅らせた受信
データ５２５を生成する。

【００４７】受信チャンネル同期信号がＨの時は、受信
データ５２１はＡＮＤゲート５１２とＯＲゲート５１０
を経由して受信データ１（５２６）としてＦＡＷ検出器
４１３に入力され、遅延データ５２５がＡＮＤゲート５
１３とＯＲゲート５１１を経由して受信データ２（５２
７）としてＦＡＷ検出器４１４に入力される。受信同期
クロック５２２は受信チャンネル同期信号でＡＮＤゲー
ト５０９でゲートされ、受信データ同期クロック５２８
を生成する。受信データ同期クロック５２８は図３に示
すように歯抜けのクロックとなり、ＦＡＷ検出器４１３
およびＦＡＷ検出器４１４に、受信データ１（５２６）
および受信データ２（５２７）のデータ同期クロックと
して入力する。

【００４８】受信チャンネル信号がＬの時は、受信デー
タ５２１はＡＮＤゲート５１５とＯＲゲート５１１を経
由して受信データ２（５２７）としてＦＡＷ検出器４１
４に入力され、遅延データ５２５がＡＮＤゲート５１４
とＯＲゲート５１０を経由して受信データ１（５２６）
としてＦＡＷ検出器４１３に入力される。受信データ同
期クロックは前述の場合と同じである。

【００４９】図９はＦＡＷ検出器４１３の詳細構成図で
ある。ＦＡＷ検出器４１３とＦＡＷ検出器４１４とは同
じ構成であるので、図９では一方の構成のみ示した。７
０１〜７０７は遅延回路で、構成は前述の遅延回路４１
１と同じである。７０８〜７１４はＤフリップフロッ
プ、４１５は８ビットのレジスタである。７２４は同期
検出ゲートで、入力ＦＡＷ同期パターンの一部である
“００１１０１１”を検出した時にＨレベルを出力す
る。７２５はプリセットおよびリセット可能なＤフリッ
プフロップである。７２６、７２７はＡＮＤゲート、７
２８はＤフリップフロップ、７２９と７２８はインバー
タ、７３０は８０進カウンタ、７３１は１６進カウン
タ、７３２はＯＲゲート、７３３と７３４は切替回路で
ある。

【００５０】検出回路初期化信号７４０は、本ＦＡＷ検
出器４１３を初期化する信号で、通信に先立ちＣＰＵ４
００が初期化制御する。次ＦＡＷ検出イネーブル信号７
４２は、本ＦＡＷ検出器４１３のＦＡＷ検索を開始する
ための制御信号で、ＣＰＵ４００が制御する。スルーモ
ード設定信号７４１は、受信データが本ＦＡＷ検出器４
１３をバイパスするか否かをＣＰＵ４００が設定する信
号である。

【００５１】まず、Ｂ１チャンネルのデータを選択し、
ＦＡＷ検出器４１３をバイパスする場合について説明す
る。スルーモード設定信号７４１によってスルーモード
が選択されると、切替回路７３３と７３４は、それぞれ
受信データ１（５２６）と受信チャンネル同期信号（５
２３）の出力信号に切り替わる。従って、受信データ１
（５２６）はデータ切替回路７３３を経由してＤフリッ
プフロップ７０８に接続され、受信データ１（５２６）
は受信データ同期クロック５２８に同期して順次Ｄフリ
ップフロップ７０８〜７１４にシフトしながら入力され
ていく。

【００５２】図３の６０１で示すタイミングのときに
は、レジスタ４１５のＤ０入力には受信データ１（５２
６）がそのまま接続されて書き込まれる。さらにレジス
タ４１５のＤ１入力には、受信データ１（５２６）に１
サイクル前に入力されたデータである。Ｄフリップフロ
ップ７０８の出力が接続されて書き込まれる。同様に順
次１サイクルづつ以前のデータに該当するＤフリップフ
ロップ７０９〜７１４のデータがレジスタ４１５のＤ２
〜Ｄ７入力に接続されて書き込まれる。

【００５３】従って、本ＦＡＷ検出器４１３は、図３の
タイミングチャートに示すＤ１〜Ｄ８のシリアルデータ
をパラレルに変換して、６０１のタイミングでレジスタ
４１５に書き込む。そして次に、Ｄ１７〜Ｄ２４のシリ
アルデータをパラレルに変換して、次の受信チャンネル
同期信号の立ち上がりタイミングでレジスタ４１５に書
き込む。こうして順次Ｂ１チャンネルのデータのみシリ
アル／パラレル変換してレジスタ４１５に書き込んでい
く。Ｂ２チャンネルのデータを選択して、ＦＡＷ検出器
をバイパスする場合は、上述と同様にして、図３のタイ
ミングチャートのＤ９〜Ｄ１６のシリアルデータをパラ
レルに変換して６０１のタイミングでレジスタ４１５に
書き込む。

【００５４】次に、Ｂ１チャンネルのデータを選択し、
ＦＡＷ検出器をバイパスしない場合について、本ＦＡＷ
検出器４１３の動作を説明する。はじめに、図９の検出
回路初期化信号７４０はＣＰＵ４００によって制御され
る信号で、通信の開始に先立ちＦＡＷ検出器を初期化す
る信号である。また、受信ＦＡＷ検出器イネーブル信号
７４２は、ＣＰＵ４００によって制御される信号で、Ｆ
ＡＷ検出を行うときには、検出に先立ってＤフリップフ
ロップ７２５の出力を一旦Ｌレベルにクリアしてゲート
７２６を閉じ、処理中のサブマルチフレームの期間経過
した後に、再びＦＡＷ検出を開始するための信号であ
る。

【００５５】ＦＡＷの検出は、通信の最初に行うほか
に、通信中の何らかの要因によりデータエラー等が発生
してＦＡＷのビットパターンが所定のビット位置に見つ
からず、前記Ｈ．２２１フレームの同期が外れたと判断
した時に、再びフレーム同期を確立するためにデータビ
ット列の中からＦＡＷの再検出を行う。ＦＡＷ同期イネ
ーブル信号７４３は、ＦＡＷ検出による本ＦＡＷ検出器
４１３のフレーム同期信号発生回路の初期化を有効にす
るかどうかをＣＰＵ４００が制御する信号である。

【００５６】フレーム同期信号発生回路は、受信オクテ
ット同期信号１（７５２）を発生する１６進カウンタ７
３１と、受信フレーム同期信号１（７５１）を発生する
８０進カウンタ７３０と、受信サブマルチフレーム同期
信号１（７５０）を発生する２進カウンタ７２８とで構
成されている。１６進カウンタ７３１は受信同期クロッ
ク５２２に同期してカウントアップするカウンタで、ゲ
ート７２７の出力信号で０に初期化され、カウント値が
０の時にＬレベルをゲート７３２と８０進カウンタ７３
０とに出力する。８０進カウンタ７３０は、ゲート７２
７の出力信号で０に初期化され、１６進カウンタ７３１
の出力に同期してカウントアップするカウンタで、１番
目のカウントの時、すなわちカウント値が０の時にＬレ
ベルを２進カウンタ７２８に出力する。２進カウンタ
は、ゲート７２７の出力信号で０に初期化され、８０進
カウンタ７３０の出力に同期してＬレベルとＨレベルの
出力を繰り返す。これらのカウンタの動作タイミングチ
ャートを図１０に示す。

【００５７】チャンネル切替器４１２から出力された受
信データ５２６および受信データ同期クロック５２８
は、まず遅延回路７０１に入力されるとともに、同期検
出ゲート７２４に入力される。遅延回路７０１で１オク
テット遅延した受信データ７６２は次段の遅延回路７０
２と同期検出ゲート７２４に入力される。遅延回路７０
２でさらに１オクテット遅延し、合計２オクテット遅延
した受信データ７６３は、さらに次段の遅延回路７０３
と同期検出ゲート７２４に入力される。

【００５８】以下同様に、遅延回路７０３で１オクテッ
ト遅延し、合計３オクテット遅延した受信データ７６４
は、次段の遅延回路７０４と同期検出ゲート７２４に入
力される。遅延回路７０４で１オクテット遅延し、合計
４オクテット遅延した受信データ７６５は、次段の遅延
回路７０５と同期検出ゲート７２４に入力される。遅延
回路７０５で１オクテット遅延し、合計５オクテット遅
延した受信データ７６６は、次段の遅延回路７０６と同
期検出ゲート７２４に入力される。遅延回路７０６で１
オクテット遅延し、合計６オクテット遅延した受信デー
タ７６７は、次段の遅延回路７０７と同期検出ゲート７
２４に入力される。

【００５９】遅延回路７０７で１オクテット遅延し、合
計７オクテット遅延した受信データ７６８は、切替回路
７３３を経由してＤフリップフロップ７０８に入力され
る。従って、同期検出ゲート７２４には、シリアルな受
信データ列から１オクテット間隔のビットが合計７ビッ
ト、順次入力されることになる。

【００６０】ここで前述の図１９で示したＨ．２２１フ
レーム構造に戻るが、Ｈ．２２１のフレーム構造は、奇
数フレームと偶数フレームのペアでサブマルチフレーム
構造を構成している。偶数フレームのＦＡＳの位置には
フレーム同期をとるために、常に２〜８オクテットの位
置に、ＦＡＷ信号の一部である。“００１１０１１”の
同期ビットパターンが挿入してある。つまり、偶数フレ
ームには、シリアルなデータ列の中にビット毎に１オク
テット間隔で“０・・０・・１・・１・・０・・１・・
１”のビットパターンが存在することになる。

【００６１】従って、シリアルのデータ列から１オクテ
ット間隔で“００１１０１１”の同期パターンを監視
し、この同期パターンが検出されたら、検出された時点
の先頭ビットより１５ビットさかのぼったビットから偶
数フレームが構成されている、と判定できる。同期検出
ゲート７２４は、この“００１１０１１”の検出ゲート
に該当し、“００１１０１１”を検出すると、Ｈレベル
を出力する。そしてこの時のＤフリップフロップ７１４
のＱ出力はフレームの先頭ビットデータに該当し、レジ
スタジスタ４１５にはフレームの第１オクテットのデー
タが入力されることになる。

【００６２】通信開始時の初期状態では、Ｄフリップフ
ロップ７２５の出力はＨレベルで、ゲート７２６はＯＮ
になっている。従って、ＦＡＷ同期イネーブル信号７４
３を有効にした後、同期検出ゲート７２４が“００１１
０１１”のビットパターンを検出すると、１６進カウン
タ７３１と８０進カウンタ７３０と２進カウンタ７２８
とが初期化される。図１０の破線８０１で示したＦＡＷ
検出タイミングが、上記カウンタの初期化タイミングで
ある。

【００６３】一旦ＦＡＷが検出されてフレーム同期が確
立すれば、受信データ１（５２６）は、遅延回路７０１
〜７０７とＤフリップフロップ７０８〜７１４を順次シ
フトしていき、受信オクテット同期信号１（７５２）に
同期してフレーム構造のオクテットデータがレジスタ４
１５に書き込まれる。

【００６４】次に本ＦＡＷ検出器４１３の動作制御フロ
ーを図１１を用いて説明する。ＣＰＵ４００は通信に先
立ち、まずＦＡＷ検出器４１３の初期化を行う。初期化
（ステップＳ１４０２、以下、ステップを省略する）で
は、ＣＰＵ４００が初期化信号５２０と検出回路初期化
信号７４０を制御してＤフリップフロップをＨレベルに
セットする。次にＦＡＷ同期検出機能を有効にする（Ｓ
１４０３）ために、ＣＰＵ４００がＦＡＷ同期イネーブ
ル信号７４３を制御しゲート７２７をＯＮにする。そし
て受信オクテット同期信号１（７５２）の検出を持って
（Ｓ１４０４）、オクテットタイミング時にレジスタ７
１６のデータをＣＰＵ４００が読み込み（Ｓ１４０
５）、ＲＡＭ４０１に転送する。

【００６５】つづいて、ＦＡＷ検出信号７５４が検出さ
れているかをＣＰＵ４００が検査（Ｓ１４０６）し、Ｆ
ＡＷが検出されていないときは、フレーム同期が確立し
ていないと判断し、ループ（Ｓ１４２０）する。ＦＡＷ
が検出されてフレーム同期が確立すると、１６進カウン
タ７３１と８０進カウンタ７３０と２進カウンタ７２８
が、それぞれカウント０に初期化される。そこで、ＣＰ
Ｕ４００がＦＡＷを検出すると、ＦＡＷ同期イネーブル
信号をＯＦＦにし（Ｓ１４０７）、１６進カウンタ７３
１と８０進カウンタ７３０と２進カウンタ７２８の次Ｆ
ＡＷ検出時の初期化を禁止する。

【００６６】Ｓ１４０８は、通信の終了時に終了１４１
８に分岐するための処理である。通信中はそのまま次の
（Ｓ１４０９）に進み、受信オクテット同期信号１（７
５２）の検出を待ってＳ１４０９をループ（Ｓ１４２
１）する。この間、ＦＡＷ検出器１（４１３）は、シリ
アルデータをオクテット単位のパラレルデータに変換し
ている。受信オクテット同期信号１（７５２）がＬにな
ると、ＣＰＵ４００はまずレジスタ４１５のデータを読
み込み（Ｓ１４１０）、ＲＡＭに４０１に転送する。

【００６７】次に、読み込んだデータが偶数フレームの
第１オクテットデータであるかどうかを判定する（Ｓ１
４１１）ために、受信サブマルチフレーム同期信号１
（７５０）と受信フレーム同期信号１（７５１）から、
受信サブマルチフレーム同期信号１（７５０）がＬレベ
ル、すなわち偶数フレームで、かつ受信フレーム同期信
号１（７５１）がＬレベル、すなわち第１オクテットデ
ータ、であることを検査する。この２つの条件を満たさ
ない場合には、分枝Ｓ１４２１を経て、Ｓ１４０８〜１
４１１を繰り返す。

【００６８】上述の２つの条件を全て満たした場合に
は、偶数フレームの第１オクテットデータを読み込んだ
と判断して、ＦＡＷ検出信号７５４が検出されたかどう
かを検査（Ｓ１４１２）する。ＦＡＷ検出信号が検出さ
れた場合は、それまでにレジスタ４１５から読み込んだ
データを、１サブマルチフレームのデータとして処理
（Ｓ１４１７）する。

【００６９】偶数フレームの第１オクテットタイミング
時（Ｓ１４１１）にＦＡＷが検出（Ｓ１４１２）出来な
い場合には、、フレーム同期が外れたと判断してＣＰＵ
４００は次のＦＡＷを検出するために、次ＦＡＷ検出イ
ネ−ブル信号７４２とＦＡＷ同期イネ−ブル信号７４３
をＯＮ（Ｓ１４１３）にする。そして、オクテットタイ
ミングに同期（Ｓ１４１４）してＦＡＷ検出信号７５４
を検査し（Ｓ１４１５）、ＦＡＷ検出信号７５４が検出
されたら、フレーム同期が再確立したと判断してＦＡＷ
同期イネーブル信号７４３をＯＦＦ（Ｓ１４１６）に
し、再びサブマルチフレームデータの読み込みルーチン
Ｓ１４０８〜Ｓ１４１２、Ｓ１４１７のループに戻る
（Ｓ１４２１）。以上の処理を通信が終了するまで（Ｓ
１４０８）くり返す。

【００７０】図１２は上記ＦＡＷ検出動作時のＤフリッ
プフロップ７２５の動作タイミングチャートの例であ
る。Ｄ−ＦＦのＣＫとはＤフリップフロップ７２５のク
ロック入力で、立ち上がりエッジタイミングで動作す
る。図１２に示すように、次ＦＡＷ検出イネーブル信号
のＨレベルでＤフリップフロップ７２５はクリアされ
て、動作中のタイミングでの次の偶数フレーム、即ちサ
ブマルチフレームの先頭までＦＡＷ検出のゲ−ト７２６
がＯＦＦする。

【００７１】サブマルチフレームの先頭でゲートがＯＮ
した時、ＦＡＷ同期検出ゲート７２４に入力している受
信データは、図９の受信データ１（５２６）と遅延回路
７０１〜７０６の出力であり、このデータはサブマルチ
フレームの先頭から２番目のクロックタイミング、つま
り図１２のクロックタイミング９０１で遅延回路７０１
〜７０７に取り込まれる。即ち動作中のタイミングでサ
ブマルチフレームの先頭から１サイクル遅れたビット位
置からＦＡＷの検索を開始する。従って、動作中の従来
の検出タイミングから１クロック遅らしたビット位置か
らＦＡＷ同期信号パターンの検索を開始することにな
る。

【００７２】ＦＡＷ検出器４１４はＦＡＷ検出器４１３
と同じ構成で、動作も上述の説明と同じである。ＦＡＷ
検出器４１３とＦＡＷ検出器４１４に入力される受信デ
ータは、遅延回路４１１の作用によってＢ１チャンネ
ル、Ｂ２チャンネルのいづれの場合でも同じになる。Ｃ
ＰＵ４００のＩ／Ｏポート４１５とＩ／Ｏポート４１６
のレジスタ読みだしタイミングは、それぞれＦＡＷ検出
器４１３とＦＡＷ検出器４１４から出力される受信オク
テット同期信号１（７５２）とオクテット同期信号２に
同期して読み出す。

【００７３】一方、Ｉ／Ｏポート４０５〜４０８、４１
７、４１８は、それぞれ同じ送信データのオクテットデ
ータ転送タイミングに同期して、読み出しと書き込みを
行う。Ｉ／Ｏポート４１７、Ｉ／Ｏポート４１８とＰ／
Ｓ変換器４１９の詳細な構成を図１３に示す。

【００７４】図１３において、４１７、４１８はＩ／Ｏ
レジスタで、それぞれレジスタが２重構造になってい
る。一段目のレジスタ４１７ａと４１８ａは、入力側の
Ｄ０〜Ｄ７がＣＰＵ４００のデータバス４３０に接続さ
れており、ＣＰＵ４００からの受信レジスタ書き込み信
号１６１０と１６１１に従ってデータの書き込みを行
う。２段目のレジスタ４１７ｂと４１８ｂは、一段目の
レジスタの出力がそのままＤ０〜Ｄ７にそれぞれ接続さ
れており、送信オクテット同期信号１（１６１４）に同
期してデータの取り込みを行う。このように２段構造に
することで、ＣＰＵからのレジスタ４１７、４１８への
書き込みは、送信オクテット同期と非同期タイミングで
書き込み可能で、かつレジスタ４１７、４１８の出力は
送信オクテット同期と同期することが可能になる。

【００７５】１６進カウンタ１５０５は、送信データの
ビットタイミングと同期してカウントアップするカウン
タで、送信データのオクテットタイミングに同期して０
に初期化され、Ｃ４〜Ｃ１が“００００”から“１１１
１まで順次カウントアップする。１６０１は１６進デコ
ーダで、ｉｎ４〜ｉｎ１の入力値に従って出力Ｏ０〜Ｏ
１５の中の何れか１つがＨレベルを出力する。入力ｉｎ
４〜ｉｎ１にはカウント出力Ｃ４〜Ｃ１が接続されてい
るので、１６進デコーダ１６０１の出力Ｏ０〜Ｏ１５
は、送信オクテットタイミングの初めにＯ０がＨレベル
に、Ｏ１〜Ｏ１５がＬレベルになり、１クロック後には
Ｏ１がＨレベルに、Ｏ０とＯ２〜Ｏ１５がＬレベルにな
り、以後送信クロックに同期して順次ＬレベルがＯ２、
Ｏ３、…、Ｏ１５、Ｏ０、Ｏ１、…とシフトして行く。

【００７６】ゲート１６０３と１６０４は、１６進デー
コダ１６０１のＨレベル出力に従って、入力ＳＤ０〜Ｓ
Ｄ１５の中から何れか１つを選択し、ＯＲゲート１６０
２を経由してシリアルに変換された受信データ１６１２
を出力する。１６進カウンタ１５０５は、送信データタ
イミングの１２８ｋＨz に同期してカウント動作してい
るので、本回路はＩ／Ｏレジスタ４１７と４１８に書き
込まれたパラレルの受信データを、１２８ｋＨz のシリ
アルデータに変換するＳ／Ｐ変換回路４１９となる。

【００７７】Ｒ−Ｖ１イネーブル１６２０〜Ｒ−Ｖ４イ
ネーブル１６２１は、それぞれ第１〜第４の受信映像デ
ータが、Ｈ．２２１のフレーム内のどのサブチャンネル
に割り当てられているのかを示す信号である。例えば、
第１の受信映像データがマスタフレームのサブチャンネ
ル＃７とサブチャンネル＃８に割り当てられているとき
には、１６進デコーダ１６０１のＯ６とＯ７がＨレベル
を出力しているときに、Ｒ−Ｖ１イネーブル信号（１６
２０）もＨレベルになり、その他のタイミングではＲ−
Ｖ１イネーブル信号（１６２０）はＬレベルになる。Ｒ
−Ｖ２イネーブル（１６２１）〜Ｒ−Ｖ４イネーブル
（１６２３）も同様である。該当する受信映像データが
割り当てられていない時には常にＬのままである。

【００７８】Ｒ−Ａ１イネーブル（１６２４）〜Ｒ−Ａ
４イネーブル（１６２７）は、それぞれ第１〜第４の受
信音声データが、Ｈ．２２１フレーム内のどのサブチャ
ンネルに割り当てられているのかを示す信号である。動
作は上述のＲ−Ｖ１イネーブル（１６２０）と同様に、
該当サブチャンネルのタイミング時にＨレベルを出力す
る。

【００７９】Ｒ−Ｌ１イネーブル（１６２８）とＲ−Ｌ
２イネーブル（１６２９）は、それぞれ第１〜第４の受
信ＬＳＤ通信データが、Ｈ．２２１フレーム内のどのサ
ブチャンネルに割り当てられているのかを示す信号であ
る。動作は上述のＲ−Ｖ１イネーブル（１６２０）と同
様で、該当サブチャンネルのタイミング時にＨレベルを
出力する。

【００８０】受信ＦＡＳ／ＢＡＳマスク信号１５２０
は、シリアルデータ１６１２の該当ビットが、Ｈ．２２
１フレーム構造のＦＳＡもしくはＢＡＳのビット位置タ
イミングであることを示す信号で、ＦＡＳ及びＢＡＳの
ビット位置タイミングの時にはＬレベルであり、その他
のビットタイミングの時にはＨレベルである。

【００８１】シリアルの受信データ１６１２は、各デー
タ種別ごとのイネーブル信号１６２０〜１６２９と受信
ＦＡＳ／ＢＡＳマスク信号１５２０でそれぞれゲート１
６０５、１６０６、１６０７をかけられ、各画像復号化
部３０７〜３１０への受信ビデオデータ１〜４（１６３
４〜１６３３）と、各音声復号化部３１１〜３１４への
受信音声データ１〜４（１６３４〜１６３７）と、各Ｌ
ＳＤ通信部３２０〜３２１への受信ＬＳＤ１〜２（１６
３８〜１６３９）、を出力する。

【００８２】映像復号化部３０７はＲ−Ｖ１イネーブル
（１６２０）がＨレベルで、かつ受信ＦＡＳ／ＢＡＳマ
スク信号Ｈレベルの時に、受信ビデオデータ１（１６３
０）を有効受信データと認識して読み込み復号化する。
映像復号化部３０８〜３１０も同様に、各Ｒ−Ｖ２イネ
ーブル〜Ｒ−Ｖ４イネーブル（１６２１〜１６２３）と
受信ＦＡＳ／ＢＡＳマスク信号１５２０が共にＨレベル
の時に、各受信ビデオデータ２〜４（１６３１〜１６３
３）を有効と認識して読み込み復号化する。音声復号化
部１〜４（３１１〜３１４）も映像符号化部と同様に、
各Ｒ−Ａ１イネーブル〜Ｒ−Ａ４イネーブル（１６２４
〜１６２７）と受信ＦＡＳ／ＢＡＳマスク信号１６２０
がＨレベルの時に、各受信音声データ１〜４（１６３４
〜１６３７）を有効と認識して読み込み復号化する。Ｌ
ＳＤ通信部３２０〜３２１もまた同様に、各Ｒ−Ｌ１イ
ネーブル〜Ｒ−Ｌ２（１６２８〜１６２９）と受信ＦＡ
Ｓ／ＢＡＳマスク信号１６２０がＨレベルの時に、各受
信ＬＳＤデータ１〜２（１６３８〜１６３９）を有効と
認識して読み込む。

【００８３】図１４は受信ＦＡＳ／ＢＡＳマスク信号１
５２０の生成回路である。１５０５は送信データクロッ
クに同期してカウントタアップする１６進カウンタで、
送信オクテットタイミングに同期して０に初期化され
る。１５０６は８０進カウンタで、送信オクテットタイ
ミングに同期してカウンタアップする。この８０進カウ
ンタは、送信データのＨ．２２１フレーム構造を構成す
るタイミングを生成している。

【００８４】１５０１は８進デコーダで、入力カウント
値ｉｎ２〜ｉｎ０に値に従ってカウント値に該当する出
力Ｏ０〜Ｏ７の内の何れか１つが順次Ｈレベルを出力す
る。入力ｉｎ２〜ｉｎ０には１６進カウンタと１５０５
のカウント出力Ｃ４〜Ｃ１の下位３ビット（１５１０〜
１５１２）のみ接続しているので、例えば８進デコーダ
１５０１の出力Ｏ７（１５１７）は、１６進カウンタ１
５０５が８カウント目の７と１６カウント目の１５の時
にＨレベルを出力する。従って。８進デコーダ１５０１
の出力Ｏ０〜Ｏ７は、それぞれマスタ送信フレームとス
レーブ送信フレームの各サブチャンネル＃１〜＃８のタ
イミングを示していることになる。

【００８５】１５０２は８進デコーダで、８進デコーダ
１５０１と同様に、入力カウント値ｉｎ２〜ｉｎ０の値
に従ってカウント値に該当する出力Ｏ０〜Ｏ７の内の何
れか１つが順次Ｈレベルを出力する。入力ｉｎ２〜ｉｎ
０には８０進カウンタと１５０６のカウント出力の上位
３ビットＣ７（１５１５）〜Ｃ５（１５１２）が接続さ
れているのでＯ０は８０進カウンタ１５０５が０〜１５
の時にＨレベルを出力し、０１は８０進カウンタ１５０
６が１６〜３１の時にＨレベルを出力し、以下同様にオ
クテットタイミングの１６カウント毎に順次Ｏ２〜Ｏ７
がＬレベルを出力する。

【００８６】１５２１の信号は、サブチャンネル＃６の
ダミー受信ＦＡＳ／ＢＡＳマスク信号１５１６を有効に
するか否かをＣＰＵ４００が制御する信号で、Ｌレベル
の時はダミーＦＡＳ／ＢＡＳが有効になり、Ｈレベルの
時にはダミーＦＡＳ／ＢＡＳ信号が有効になる。

【００８７】１５２２の信号は、受信ＦＡＳ／ＢＡＳマ
スクを有効にするか否かをＣＰＵ４００が制御する信号
で、Ｈレベルの時は受信データのＦＡＳ／ＢＡＳマスク
を有効にし、Ｌレベルの時には受信データのＦＡＳ／Ｂ
ＡＳマスクを無効にする。ＦＡＳ／ＢＡＳマスクの無効
は、通信データがＨ．２２１フレーム構造をとらない場
合と、Ｈ．２２１非フレームモードの場合に発生する。

【００８８】受信ＦＡＳ／ＢＡＳマスク信号のタイミン
グチャートの例を図１５に示す。図１５において、Ｍサ
ブマルチフレーム同期信号は、送信データＨ．２２１フ
レームのマスタチャンネル側のサブマルチフレーム同期
信号で、Ｌレベルの時には偶数フレームであることを示
し、Ｈレベルの時には奇数フレームであることを示す。
ＯＣＴ１６マスク信号は第１オクテットタイミングから
第１６オクテットタイミングの期間を示す信号で、図１
４の８進デコーダ１５０２のＯ０出力信号１５１８であ
る。＃６／＃８マスク信号はサブチャンネル＃６とサブ
チャンネル＃８のタイミングを示す信号で、図１４のゲ
ート１５０３の出力信号１５１９である。

【００８９】この図１５から受信ＦＡＳ／ＢＡＳマスク
信号を用いてシリアルデータ１６１２にゲートをかけれ
ば、図２に示したＦＡＳ／ＢＡＳとダミーＦＡＳ／ＢＡ
Ｓのビット位置のデータを除去できることがわかる。

【００９０】図１６は送信ビデオデータ、送信音声デー
タ、等の送信シリアルデータをパラレルデータに変換す
るＳ／Ｐ変換器４０３の構成を詳細に示した図である。
Ｔ−Ｖイネーブル１８３２は映像符号化部３０５からの
送信ビデオデータ１８３３の読み出しを示す信号、Ｔ−
Ａイネーブル１８３４は音声符号化部３０６からの送信
音声データ１８３５の読み出しを示す信号、Ｔ−Ｌ１イ
ネーブル１８３６はＬＳＤ通信部３２０からの送信デー
タ１８３７の読み出しを示す信号、Ｔ−Ｌ２イネーブル
１８３８はＬＳＤ通信部３２１からの送信データ１８３
９の読み出しを示す信号である。Ｄフリップフロップ１
８０１〜１８１６は１６段のシフトレジスタを構成して
おり、送信同期クロック１８３１に同期してイネーブル
となっている送信データを順次読み込んでいく。

【００９１】一例として、Ｂ１チャンネルを用いて通信
を行い、図２に示すフレーム構成でデータ送信する場合
について説明する。この場合、Ｔ−Ｖイネーブル１８３
２は送信フレームのサブチャンネル＃５のタイミングで
有効になり、ＴーＡイネーブル１８３４は送信フレーム
のサブチャンネル＃１と＃２のタイミングで有効にな
る。また、Ｔ−Ｌ１イネーブル１８３６は送信フレーム
のサブチャンネル＃６のタイミングで有効になる。音声
符号化部３０６はＴ−Ａイネーブル１８３４がＨレベル
で、かつ送信ＦＡＳ／ＢＡＳマスク信号１８４０がＨレ
ベルの時に有効な送信音声データ１８３５を出力する。
映像符号化部３０５は、Ｔ−Ｖイネーブル１８３２がＨ
レベルで、かつ送信ＦＡＳ／ＢＡＳマスク信号１８４０
がＨレベルの時に有効な送信ビデオデータ１８３３を出
力する。

【００９２】ＬＳＤ通信部３２０はＴ−Ｌ１イネーブル
１８３６がＨレベルで、かつ送信ＦＡＳ／ＢＡＳマスク
信号１８４０がＨレベルの時に有効な送信ＬＳＤ１８３
７を出力する。ＬＳＤ通信部３２１はＴ−Ｌ２イネーブ
ル１８３８がＨレベルで、かつ送信ＦＡＳ／ＢＡＳマス
ク信号１８４０がＨレベルの時に有効な送信ＬＳＤ２１
８３９を出力する。

【００９３】従って、送信同期クロック１８３１に同期
して、まず送信音声データ１８３５がＤフリップフロッ
プ１８１６に順次入力されてシフトしていく。サブチャ
ンネル＃３と＃４の期間はすべてのイネーブル信号がＬ
レベルになり、その結果Ｈレベルの無効データがＤフリ
ップフロップ１８１６に入力される。続いて送信ビデオ
データ１８３３と送信ＬＳＤ１（１８３７）が順次Ｄフ
リップフロップ１８１６に入力されてシフトしていく。
サブチャンネル＃７と＃８の期間もすべてのイネーブル
信号がＬレベルになり、Ｈレベルの無効データがＤフリ
ップフロップ１８１６に入力される。

【００９４】続いてＢ２チャンネルのデータを入力する
が、本例ではＢ１チャンネルのみの通信であるため、Ｂ
２チャンネルの期間、つまり８クロックの期間はすべて
のイネーブル信号がＬレベルになり、Ｈレベルの無効デ
ータがＤフリップフロップ１８１６に入力されシフトし
ていく。こうして１６クロックの期間シフトしていく
と、はじめに入力した送信音声データはＤフリップフロ
ップ１８０１と１８０２に、送信映像データはＤフリッ
プフロップ１８０５に、ＬＳＤ１の送信データはＤフリ
ップフロップ１８０６にそれぞれ格納された状態にな
る。従って、Ｄフリップフロップ１８０１〜１８１６各
出力を読みだせば、シリアルの送信ビデオデータ、送信
音声データ、送信ＬＳＤ１のデータがそれぞれのサブチ
ャンネルに割り当てられたパラレルデータ１８３０とし
て読み出せる。

【００９５】図１７は、折り返しポート４２０とスロッ
ト分配器４０４、及びＩ／Ｏポート１（４０５）、Ｉ／
Ｏポート２（４０６）、の構成を詳細に示した図であ
る。１９０１、１９０２、１９０５、１９０６は８ビッ
トのデータレジスタである。１９０３、１９０４はＣＰ
Ｕ（４００）が制御する８×８構成の切替回路、１９０
７、１９０８はＣＰＵ（４００）が制御する入力選択回
路である。

【００９６】Ｉ／Ｏポート４１７、Ｉ／Ｏポート４１８
から折り返された折り返しデータ１６１２は、受信のス
レーブ側のレジスタ４１８ｂのデータＳＤ８〜ＳＤ１５
を送信のマスタ側のレジスタ１９０１の入力Ｄ０〜Ｄ７
に接続し、受信のマスタ側のレジスタ４１８ｂのデータ
ＳＤ０〜ＳＤ７を送信のスレーブ側のレジスタ１９０２
の入力Ｄ０〜Ｄ７に接続する。レジスタ１９０１、１９
０２は、送信オクテット同期信号１（１６１４）に同期
して折り返しデータＳＤ０〜１５を取り込み、各出力Ｄ
０〜Ｄ７から切替回路１９０３、１９０４に接続する。

【００９７】切替回路１９０３は、ＣＰＵ（４００）か
らの制御に従いレジスタ１９０１のＤ０〜Ｄ７出力から
任意のビットを選択して、任意のビット位置ＴＰＤ０〜
ＴＰＤ７に接続する。切替回路１９０３も同様にＣＰＵ
（４００）からの制御に従いレジスタ１９０２に、Ｄ０
〜Ｄ７出力の任意のビットを任意のビット位置ＴＰＤ８
〜ＴＰＤ１５に接続する。

【００９８】入力選択回路１９０７は、ＣＰＵ４００の
制御に従いＬＰＤ０〜ＬＰＤ７とＴＰＤ０〜ＴＰＤ７の
どちらか一方をビット毎に選択して、マスタ側のレジス
タ１９０５のＤ０〜Ｄ７入力に接続する。レジスタ１９
０５は、選択されたデータを送信オクテット同期信号１
（１６１４）に同期して取り込む。入力選択回路１９０
８も同様に、ＣＰＵ４００の制御に従いＬＰＤ８〜ＬＰ
Ｄ１５とＴＰＤ８〜ＴＰＤ１５の各ビット毎にどちらか
一方を選択して、スレーブ側のレジスタ１９０６のＤ０
〜Ｄ７入力に接続する。レジスタ１９０５と１９０６の
出力は、それぞれＩ／Ｏポート４０５、Ｉ／Ｏポート４
０６を介してデータバス４３０に接続してあり、ＣＰＵ
４００からのマスタレジスタ読出し信号１９１３及びス
レーブレジスタ読出し信号１９１４にしたがってＣＰＵ
４００が読出すことができる。

【００９９】図１８はチャンネル切替器４０９、Ｐ／Ｓ
変換器４１０、Ｉ／Ｏポート４０７、Ｉ／Ｏポート４０
８の構成を詳細に示した図である。４０７、４０８、２
００３、２００４はそれぞれ８ビットのレジスタであ
る。２００１、２００２は切替回路である。２００６、
２００７はＡＮＤゲート、２００８はＯＲゲートであ
る。

【０１００】ＣＰＵ４００はマスタ送信レジスタ書込み
信号及びスレーブ送信レジスタ書込み信号によって、送
信するマスタフレームのデータをデータバス４３０経由
でレジスタ４０７に、送信するスレーブフレームのデー
タをデータバス４０３経由でレジスタ４０８にそれぞれ
書込む。レジスタ４０７、４０８に書込まれた送信デー
タは、切替回路２００１、２００２を経由してレジスタ
２００３、２００４に、送信オクテット同期信号１（１
６１４）に同期して書き込まれる。

【０１０１】切替回路２００１と２００２は、ＣＰＵ４
００によって制御される送信チャンネル選択信号２０１
４がＨレベルの時は、入力Ａ０〜Ａ７が出力Ｓ０〜Ｓ７
に接続され、送信チャンネル選択信号２０１４がＬレベ
ルの時は、入力Ｂ０〜Ｂ７が出力Ｓ０〜Ｓ７に接続され
る。レジスタ２００３、２００４に書き込まれた送信デ
ータは、１６進デコーダの出力によって１ビット毎に順
次選択され、シリアルデータに変換されて出力２０１３
され、回線制御部３１９に送られる。

【０１０２】上記実施例では、１本のＩＳＤＮの基本レ
ートで各々のＢｃｈを別々の地点に接続するように説明
したが、複数の基本レートを使用し、それぞれの基本レ
ート回線を別々の地点に接続するようにしても良い。ま
た、ＩＳＤＮの基本レートに限らず、より高速なデータ
通信回線であってもよく、もちろん低速な通信回線であ
ってもよく、さらにモデムを用いて既存の電話回線に接
続する形態であってもよい。

【０１０３】また、擬似同期信号であるダミーＦＡＳ／
ＢＡＳ信号を付加するチャンネルのデータはどの種類の
データであってもよい。また、本実施例ではハードウエ
アとソフトウエアの組み合わせで機能を実現している
が、全てハードウエアで実現してもよく、また全てソフ
トウエアで実現してもよい。またハードウエア処理とソ
フトウエア処理の分担を換えてもよいことは言うまでも
ない。

【０１０４】

【発明の効果】以上説明したように請求項１に記載の発
明によれば、通信回線に接続して情報を送受信する回線
制御手段に、複数種類の情報を多重化手段で多重化して
送信データを送ると共に、この多重化の際の送信同期タ
イミング信号を生成し、分離手段により回線制御手段か
らの受信データを上記送信同期タイミング信号に同期し
て情報の種別毎に分離するように構成したことにより、
送信同期タイミング信号に同期して受信データを多重化
手段に折り返すことができるようになり、これによって
折り返し通信を行う場合の回線構成及び処理が簡単にな
る効果がある。

【０１０５】従って、請求項２に記載の発明によれば、
折り返し通信を簡単な構成により達成できる効果があ
る。

【０１０６】請求項３に記載の発明によれば、折り返し
データの多重化順序を適切に選択できる効果がある。

【０１０７】請求項４に記載の発明によれば、折り返し
通信されたデータを受信する受信側でのデータの復号処
理が簡単になる効果がある。

【図面の簡単な説明】

【図１】本発明の実施例による通信端末装置のブロック
図である。

【図２】ダミーＦＡＳ／ＢＡＳのビット配置を示した構
成図である。

【図３】遅延回路及びチャンネル切替回路の動作を示し
たタイミングチャートである。

【図４】多地点通信時の表示画面の表示例を示した構成
図である。

【図５】本発明の実施例による通信端末装置における多
重化部、分離部、折り返し部の構成を示した図である。

【図６】通信端末装置による多地点通信時の地点間接続
を示したブロック図である。

【図７】通信端末装置による多地点通信時のフレーム構
造を示した構成図である。

【図８】遅延回路、チャンネル切替器の回路を示した構
成図である。

【図９】ＦＡＷ検出部の回路を示した構成図である。

【図１０】１６進カウンタ、８０進カウンタ、２審カウ
ンタの動作を示したタイミングチャートである。

【図１１】ＦＡＷ検出器の動作制御を示したフローチャ
ートである。

【図１２】次ＦＡＷを検出する時のＦＡＷ検出部の動作
を示したタイミングチャートであえる。

【図１３】Ｉ／Ｏポート５、Ｉ／Ｏポート６、Ｐ／Ｓ変
換器３の詳細な回路構成を示した構成図である。

【図１４】受信ＦＡＳ／ＢＡＳマスク信号生成回路を示
した構成図である。

【図１５】受信ＦＡＳ／ＢＡＳマスク信号生成回路の動
作を示したタイミングチャートである。

【図１６】Ｓ／Ｐ変換器１の詳細な回路構成を示した構
成図である。

【図１７】折り返しポート、スロット分配器、Ｉ／Ｏポ
ート１、Ｉ／Ｏポート２の詳細な回路構成を示した構成
図である。

【図１８】Ｉ／Ｏポート３、Ｉ／Ｏポート４、チャンネ
ル切替器１、Ｐ／Ｓ変換器２の詳細な回路構成を示した
構成図である。

【図１９】Ｈ．２２１で定義されるフレーム構造を示し
た構成図である。

【図２０】ＦＡＷの同期ワードのビット配置を示した構
成図である。

【符号の説明】

３１７多重化部３１８分離部３１９回線制御部３２３全体制御部３３０折り返しパス３３１通信回線４２０折り返しポート

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/04 Ａ 7/08 7/081 7/10

Claims

【特許請求の範囲】

【請求項１】複数種類の情報のマルチメディア通信を
行う通信端末装置において、通信回線に接続して上記複数種類の情報を送受信する回
線制御手段と、上記複数種類の情報を多重化して送信データを作り、こ
の送信データを上記回線制御手段に送る多重化手段と、上記多重化手段の送信同期タイミング信号を生成する同
期手段と、上記回線制御手段からの受信データを、上記同期手段で
生成した上記送信同期タイミング信号に同期して情報の
種別毎に分離する分離手段とを設けたことを特徴とする
通信端末装置。
【請求項２】上記分離手段で分離した上記種別毎の受
信データを上記多重化手段に折り返して入力する折り返
しパスを設けたことを特徴とする請求項１記載の通信端
末装置。
【請求項３】上記分離手段から上記折り返しパスを介
して上記多重化手段に折り返す上記種別毎の受信データ
を選択する折り返しデータ選択手段を設けたことを特徴
とする請求項２記載の通信端末装置。
【請求項４】上記折り返しデータ選択手段により選択
されたデータを上記多重化手段により多重化する際に、
ダミーデータを挿入することを特徴とする請求項３記載
の通信端末装置。