JPH0898521A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0898521A JPH0898521A JP6228553A JP22855394A JPH0898521A JP H0898521 A JPH0898521 A JP H0898521A JP 6228553 A JP6228553 A JP 6228553A JP 22855394 A JP22855394 A JP 22855394A JP H0898521 A JPH0898521 A JP H0898521A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- resistor
- fet
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】スイッチング素子としてのＦＥＴが完全にオン
動作をするようにする。 【構成】スイッチング素子としてのＦＥＴ３の開閉制御
回路をＦＥＴ３に並列に接続されたダイオード１５およ
びコンデンサ１６からなる直列回路と、この直列回路の
ダイオード１５とコンデンサ１６の接続点とＦＥＴ３の
ゲートとの間に接続されたゲート抵抗８と、そのコレク
タが抵抗１０を介しＦＥＴ３のゲートにそのエミッタが
コンデンサ５とインダクタ６の接続点に接続され、その
ベースに電圧検出回路４０からの検出信号が入力される
トランジスタ１１からなる開閉制御回路４２で構成す
る。
動作をするようにする。 【構成】スイッチング素子としてのＦＥＴ３の開閉制御
回路をＦＥＴ３に並列に接続されたダイオード１５およ
びコンデンサ１６からなる直列回路と、この直列回路の
ダイオード１５とコンデンサ１６の接続点とＦＥＴ３の
ゲートとの間に接続されたゲート抵抗８と、そのコレク
タが抵抗１０を介しＦＥＴ３のゲートにそのエミッタが
コンデンサ５とインダクタ６の接続点に接続され、その
ベースに電圧検出回路４０からの検出信号が入力される
トランジスタ１１からなる開閉制御回路４２で構成す
る。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は漏電警報付配線用遮断器
の内部電源などに用いられるスイッチング電源装置に関
する。
の内部電源などに用いられるスイッチング電源装置に関
する。
【０００２】
【従来の技術】図１３はこの種のスイッチング電源装置
の従来例を示す回路図である。図１３において、スイッ
チング電源装置は正側直流電源端子Ｐと負側直流電源端
子Ｎとの間に、接続されたスイッチング素子としてのＦ
ＥＴ３のドレイン・ソース，ダイオード４のアノード・
カソード，コンデンサ５およびインダクタ６からなる直
列回路と、ダイオード４のカソードと負側直流電源端子
Ｎとの間に接続されたダイオード７のカソード・アノー
ドと、コンデンサ５に並列に接続されたツェナーダイオ
ード１２のカソード・アノードおよび抵抗１３とからな
り、これらツェナーダイオード１２と抵抗１３の接続点
から検出信号を出力する電圧検出回路４０と、そのコレ
クタが抵抗１０を介しＦＥＴ３のゲートに、そのエミッ
タがコンデンサ５とインダクタ６の接続点に、そのベー
スに限流抵抗１４を介し電圧検出回路４０からの検出信
号が入力されるトランジスタ１１と、ＦＥＴ３のドレイ
ン・ゲート間に接続されたゲート抵抗８と、ＦＥＴ３の
ソース・ゲート間に接続されたツェナーダイオード９の
アノード・カソードとから構成され、負荷２はコンデン
サ５に並列に接続される。ここでゲート抵抗８，抵抗１
０，限流抵抗１４およびトランジスタ１１は、ＦＥＴ３
の開閉制御回路４５を構成する。なお、ツェナーダイオ
ード９はＦＥＴ３のゲート・ソース間電圧の過電圧防止
用のツェナーダイオードである。
の従来例を示す回路図である。図１３において、スイッ
チング電源装置は正側直流電源端子Ｐと負側直流電源端
子Ｎとの間に、接続されたスイッチング素子としてのＦ
ＥＴ３のドレイン・ソース，ダイオード４のアノード・
カソード，コンデンサ５およびインダクタ６からなる直
列回路と、ダイオード４のカソードと負側直流電源端子
Ｎとの間に接続されたダイオード７のカソード・アノー
ドと、コンデンサ５に並列に接続されたツェナーダイオ
ード１２のカソード・アノードおよび抵抗１３とからな
り、これらツェナーダイオード１２と抵抗１３の接続点
から検出信号を出力する電圧検出回路４０と、そのコレ
クタが抵抗１０を介しＦＥＴ３のゲートに、そのエミッ
タがコンデンサ５とインダクタ６の接続点に、そのベー
スに限流抵抗１４を介し電圧検出回路４０からの検出信
号が入力されるトランジスタ１１と、ＦＥＴ３のドレイ
ン・ゲート間に接続されたゲート抵抗８と、ＦＥＴ３の
ソース・ゲート間に接続されたツェナーダイオード９の
アノード・カソードとから構成され、負荷２はコンデン
サ５に並列に接続される。ここでゲート抵抗８，抵抗１
０，限流抵抗１４およびトランジスタ１１は、ＦＥＴ３
の開閉制御回路４５を構成する。なお、ツェナーダイオ
ード９はＦＥＴ３のゲート・ソース間電圧の過電圧防止
用のツェナーダイオードである。
【０００３】このスイッチング電源装置の動作は次の通
りである。正側および負側直流電源端子Ｐ，Ｎ間に直流
電圧を印加すると、この直流電圧はゲート抵抗８を介し
てＦＥＴ３のゲートに入力されてこのゲート・ソース間
容量が充電されてゲート電圧が上昇し、ＦＥＴ３がオン
する。ＦＥＴ３がオンするとダイオード４を通してコン
デンサ５が充電される。充電によってコンデンサ５の電
圧が上昇し、電圧検出回路４０のツェナーダイオード１
２の電圧を越えると、検出信号が出力され、この検出信
号は限流抵抗１４を介してトランジスタ１１のベースに
入力され、トランジスタ１１がオンする。トランジスタ
１１がオンするとＦＥＴ３のゲート電圧が低下してＦＥ
Ｔ３がオフし、インダクタ６からコンデンサ５を通して
このインダクタ６に蓄積されたエネルギの放出が終るま
で、充電電流が流れる。コンデンサ５に並列に接続され
た負荷２への通電などによりコンデンサ５の電圧が低下
し、ツェナーダイオード１２の電圧以下に下がると、ト
ランジスタ１１のベース電流が遮断されてトランジスタ
１１がオフする。トランジスタ１１がオフするとＦＥＴ
３のゲート電圧が上昇しＦＥＴ３がオンする。この動作
は繰り返されて、コンデンサ５の両端子間にほぼ一定の
直流電圧が得られる。
りである。正側および負側直流電源端子Ｐ，Ｎ間に直流
電圧を印加すると、この直流電圧はゲート抵抗８を介し
てＦＥＴ３のゲートに入力されてこのゲート・ソース間
容量が充電されてゲート電圧が上昇し、ＦＥＴ３がオン
する。ＦＥＴ３がオンするとダイオード４を通してコン
デンサ５が充電される。充電によってコンデンサ５の電
圧が上昇し、電圧検出回路４０のツェナーダイオード１
２の電圧を越えると、検出信号が出力され、この検出信
号は限流抵抗１４を介してトランジスタ１１のベースに
入力され、トランジスタ１１がオンする。トランジスタ
１１がオンするとＦＥＴ３のゲート電圧が低下してＦＥ
Ｔ３がオフし、インダクタ６からコンデンサ５を通して
このインダクタ６に蓄積されたエネルギの放出が終るま
で、充電電流が流れる。コンデンサ５に並列に接続され
た負荷２への通電などによりコンデンサ５の電圧が低下
し、ツェナーダイオード１２の電圧以下に下がると、ト
ランジスタ１１のベース電流が遮断されてトランジスタ
１１がオフする。トランジスタ１１がオフするとＦＥＴ
３のゲート電圧が上昇しＦＥＴ３がオンする。この動作
は繰り返されて、コンデンサ５の両端子間にほぼ一定の
直流電圧が得られる。
【０００４】
【発明が解決しようとする課題】前述のスイッチング電
源装置では、スイッチング素子としてのＦＥＴは正側直
流電源端子とこのＦＥＴのゲート間に接続したゲート抵
抗を通してゲートに印加される電圧によって、ゲート・
ソース間容量が充電され、所定のゲート電圧を越えると
オン動作するが、ＦＥＴがオン動作を始めるとＦＥＴの
ドレイン・ソース間の抵抗値が低下するので、ゲートに
印加される電圧が低下してＦＥＴが完全にオン動作せ
ず、オン損失が増加する問題がある。このために、通常
ゲート抵抗の抵抗値を、ＦＥＴのドレイン・ソース間容
量の充電電流を供給するのに必要な抵抗値より低く設定
してゲートに印加される電圧の低下を防止しているが、
ゲート抵抗の抵抗値を低く設定すると、ＦＥＴのオフ時
にこのゲート抵抗を通して電源に帰流する電流が増え、
ゲート抵抗の損失が増大する問題を生じる。
源装置では、スイッチング素子としてのＦＥＴは正側直
流電源端子とこのＦＥＴのゲート間に接続したゲート抵
抗を通してゲートに印加される電圧によって、ゲート・
ソース間容量が充電され、所定のゲート電圧を越えると
オン動作するが、ＦＥＴがオン動作を始めるとＦＥＴの
ドレイン・ソース間の抵抗値が低下するので、ゲートに
印加される電圧が低下してＦＥＴが完全にオン動作せ
ず、オン損失が増加する問題がある。このために、通常
ゲート抵抗の抵抗値を、ＦＥＴのドレイン・ソース間容
量の充電電流を供給するのに必要な抵抗値より低く設定
してゲートに印加される電圧の低下を防止しているが、
ゲート抵抗の抵抗値を低く設定すると、ＦＥＴのオフ時
にこのゲート抵抗を通して電源に帰流する電流が増え、
ゲート抵抗の損失が増大する問題を生じる。
【０００５】本発明の目的はゲート抵抗の抵抗値を低く
設定してゲート損失を増大させることなく、スイッチン
グ素子としてのＦＥＴが完全にオン動作するようにした
スイッチング電源装置を提供することにある。
設定してゲート損失を増大させることなく、スイッチン
グ素子としてのＦＥＴが完全にオン動作するようにした
スイッチング電源装置を提供することにある。
【０００６】
【課題を解決するための手段】前述の目的を達成するた
めに、請求項１に記載した第１の発明のスイッチング電
源装置は正側および負側直流電源端子との間に接続され
たＦＥＴ，ダイオード，コンデンサおよびインダクタか
らなる直列回路と、前記ダイオードと前記コンデンサの
接続点と負側直流電源端子との間に接続されたダイオー
ドと、前記コンデンサに並列に接続された電圧検出回路
と、この電圧検出回路の検出信号が入力され、前記コン
デンサの電圧が一定になるように前記ＦＥＴを開閉制御
する開閉制御回路とを備えたスイッチング電源装置にお
いて、前記開閉制御回路は前記ＦＥＴに並列に接続され
たダイオードおよびコンデンサからなる直列回路と、こ
の直列回路のダイオードとコンデンサの接続点と前記Ｆ
ＥＴのゲートとの間に接続されたゲート抵抗と、そのコ
レクタが抵抗を介し前記ＦＥＴのゲートにそのエミッタ
が前記コンデンサと前記インダクタの接続点に接続さ
れ、そのベースに前記電圧検出回路からの検出信号が入
力されるトランジスタとからなるようにする。
めに、請求項１に記載した第１の発明のスイッチング電
源装置は正側および負側直流電源端子との間に接続され
たＦＥＴ，ダイオード，コンデンサおよびインダクタか
らなる直列回路と、前記ダイオードと前記コンデンサの
接続点と負側直流電源端子との間に接続されたダイオー
ドと、前記コンデンサに並列に接続された電圧検出回路
と、この電圧検出回路の検出信号が入力され、前記コン
デンサの電圧が一定になるように前記ＦＥＴを開閉制御
する開閉制御回路とを備えたスイッチング電源装置にお
いて、前記開閉制御回路は前記ＦＥＴに並列に接続され
たダイオードおよびコンデンサからなる直列回路と、こ
の直列回路のダイオードとコンデンサの接続点と前記Ｆ
ＥＴのゲートとの間に接続されたゲート抵抗と、そのコ
レクタが抵抗を介し前記ＦＥＴのゲートにそのエミッタ
が前記コンデンサと前記インダクタの接続点に接続さ
れ、そのベースに前記電圧検出回路からの検出信号が入
力されるトランジスタとからなるようにする。
【０００７】また、請求項２に記載した第２の発明のス
イッチング電源装置は前記開閉制御回路は正側電源端子
と前記ＦＥＴのゲートとの間に接続されたゲート抵抗
と、そのコレクタが抵抗を介し前記ＦＥＴのゲートにそ
のエミッタが前記コンデンサと前記インダクタとの間に
接続され、そのベースに前記電圧検出回路からの検出信
号が入力されるトランジスタと、前記コンデンサと並列
に接続された第１の抵抗，コンデンサおよび第２の抵抗
からなり、この第１の抵抗とコンデンサの接続点が抵抗
およびダイオードを介し前記ＦＥＴのゲートに接続され
た直列回路と、この第１の抵抗とコンデンサに並列に接
続され前記トランジスタと相反した開閉動作をするトラ
ンジスタとからなるようにする。
イッチング電源装置は前記開閉制御回路は正側電源端子
と前記ＦＥＴのゲートとの間に接続されたゲート抵抗
と、そのコレクタが抵抗を介し前記ＦＥＴのゲートにそ
のエミッタが前記コンデンサと前記インダクタとの間に
接続され、そのベースに前記電圧検出回路からの検出信
号が入力されるトランジスタと、前記コンデンサと並列
に接続された第１の抵抗，コンデンサおよび第２の抵抗
からなり、この第１の抵抗とコンデンサの接続点が抵抗
およびダイオードを介し前記ＦＥＴのゲートに接続され
た直列回路と、この第１の抵抗とコンデンサに並列に接
続され前記トランジスタと相反した開閉動作をするトラ
ンジスタとからなるようにする。
【０００８】更に請求項２に記載の発明において、請求
項３に記載の発明のようにそのコレクタが抵抗を介しＦ
ＥＴのゲートにそのエミッタがコンデンサとインダクタ
との間に接続され、そのベースに電圧検出回路からの検
出信号が入力されるトランジスタのコレクタと前記抵抗
との間にツェナーダイオードを介挿すると好便である。
更にまた、前述の各発明において、請求項４に記載の発
明のように電圧検出回路とコンデンサとの間に抵抗を介
挿すると好適である。
項３に記載の発明のようにそのコレクタが抵抗を介しＦ
ＥＴのゲートにそのエミッタがコンデンサとインダクタ
との間に接続され、そのベースに電圧検出回路からの検
出信号が入力されるトランジスタのコレクタと前記抵抗
との間にツェナーダイオードを介挿すると好便である。
更にまた、前述の各発明において、請求項４に記載の発
明のように電圧検出回路とコンデンサとの間に抵抗を介
挿すると好適である。
【０００９】
【作用】請求項１に記載の発明では、スイッチング素子
としてのＦＥＴがオン動作を始め、このＦＥＴのドレイ
ン・ソース間抵抗が低下しても、ＦＥＴのゲートにはこ
のＦＥＴに並列に接続されたダイオードおよびコンデン
サからなる直列回路のコンデンサに充電された電荷がゲ
ート抵抗を通して印加されるのでゲートに印加される電
圧が低下することはなく、ＦＥＴは完全にオン動作をす
る。従って、従来例のようにゲート抵抗の抵抗値をＦＥ
Ｔのゲート・ソース間容量の充電電流を供給するに必要
な抵抗値より低く設定する必要はなくなる。
としてのＦＥＴがオン動作を始め、このＦＥＴのドレイ
ン・ソース間抵抗が低下しても、ＦＥＴのゲートにはこ
のＦＥＴに並列に接続されたダイオードおよびコンデン
サからなる直列回路のコンデンサに充電された電荷がゲ
ート抵抗を通して印加されるのでゲートに印加される電
圧が低下することはなく、ＦＥＴは完全にオン動作をす
る。従って、従来例のようにゲート抵抗の抵抗値をＦＥ
Ｔのゲート・ソース間容量の充電電流を供給するに必要
な抵抗値より低く設定する必要はなくなる。
【００１０】請求項２に記載の発明では、ＦＥＴがオン
動作を始め、このＦＥＴのドレイン・ソース間抵抗が低
下したとき、コンデンサに並列に接続された第１の抵
抗，コンデンサおよび第２の抵抗からなる直列回路のコ
ンデンサに充電された電圧が、そのコレクタが抵抗を介
しＦＥＴのゲートにそのコレクタがコンデンサとインダ
クタとの間に接続され、そのゲートに電圧検出回路から
の検出信号が入力されトランジスタと相反した開閉動作
をするトランジスタのオフ動作によってＦＥＴのゲート
に印加されるので、このＦＥＴのゲートに印加される電
圧が、請求項１に記載の発明と同様に低下することはな
い。
動作を始め、このＦＥＴのドレイン・ソース間抵抗が低
下したとき、コンデンサに並列に接続された第１の抵
抗，コンデンサおよび第２の抵抗からなる直列回路のコ
ンデンサに充電された電圧が、そのコレクタが抵抗を介
しＦＥＴのゲートにそのコレクタがコンデンサとインダ
クタとの間に接続され、そのゲートに電圧検出回路から
の検出信号が入力されトランジスタと相反した開閉動作
をするトランジスタのオフ動作によってＦＥＴのゲート
に印加されるので、このＦＥＴのゲートに印加される電
圧が、請求項１に記載の発明と同様に低下することはな
い。
【００１１】請求項３に記載の発明は、請求項２に記載
の発明でそのコレクタが抵抗を介しＦＥＴのゲートにそ
のエミッタがコンデンサとインダクタとの間に接続さ
れ、そのベースに電圧検出回路からの検出信号が入力さ
れるトランジスタのコレクタと前記抵抗との間にツェナ
ーダイオードを介挿したので、このトランジスタがオン
したとき、このツェナーダイオードの電圧分コレクタ電
圧がより低下するので、このトランジスタと相反した開
閉動作をするトランジスタのオフ動作がより確実にな
る。
の発明でそのコレクタが抵抗を介しＦＥＴのゲートにそ
のエミッタがコンデンサとインダクタとの間に接続さ
れ、そのベースに電圧検出回路からの検出信号が入力さ
れるトランジスタのコレクタと前記抵抗との間にツェナ
ーダイオードを介挿したので、このトランジスタがオン
したとき、このツェナーダイオードの電圧分コレクタ電
圧がより低下するので、このトランジスタと相反した開
閉動作をするトランジスタのオフ動作がより確実にな
る。
【００１２】請求項４に記載の発明は、前述の各発明に
おいて電圧検出回路とコンデンサとの間に抵抗を介挿し
たもので、この抵抗を介挿することにより電圧検出回路
にはコンデンサの電圧とこのコンデンサの充電電流が流
れる抵抗の電圧降下の和が入力されるので、電圧検出回
路の検出信号がより大きくなる。
おいて電圧検出回路とコンデンサとの間に抵抗を介挿し
たもので、この抵抗を介挿することにより電圧検出回路
にはコンデンサの電圧とこのコンデンサの充電電流が流
れる抵抗の電圧降下の和が入力されるので、電圧検出回
路の検出信号がより大きくなる。
【００１３】
【実施例】図１は第１の発明のスイッチング電源装置の
一実施例を示す回路図である。図１に示す実施例が図１
３に示す実施例と異なるところは、スイッチング素子と
してのＦＥＴ３のドレイン・ソース間にダイオード１５
のアノード・カソードおよびコンデンサ１６からなる直
列回路を接続してゲート抵抗８をこのダイオード１５の
カソードとコンデンサ１６の接続点とＦＥＴ３のゲート
の間に接続し、これらダイオード１５，コンデンサ１
６，トランジスタ１１，ゲート抵抗８，抵抗１０および
限流抵抗１４で開閉制御回路４２を構成した点にある。
一実施例を示す回路図である。図１に示す実施例が図１
３に示す実施例と異なるところは、スイッチング素子と
してのＦＥＴ３のドレイン・ソース間にダイオード１５
のアノード・カソードおよびコンデンサ１６からなる直
列回路を接続してゲート抵抗８をこのダイオード１５の
カソードとコンデンサ１６の接続点とＦＥＴ３のゲート
の間に接続し、これらダイオード１５，コンデンサ１
６，トランジスタ１１，ゲート抵抗８，抵抗１０および
限流抵抗１４で開閉制御回路４２を構成した点にある。
【００１４】この実施例では、正側および負側直流電源
端子Ｐ，Ｎ間に直流電圧を印加すると、この直流電圧は
ダイオード１５を介してコンデンサ１６に印加されてコ
ンデンサ１６を充電し、同時にダイオード１５およびゲ
ート抵抗８を介してＦＥＴ３のゲートに印加されてゲー
ト・ソース間容量を充電してこのゲート電圧が上昇し、
ＦＥＴ３はオンする。この場合ＦＥＴ３がオン動作を始
め、このＦＥＴ３のドレイン・ソース間抵抗が低下して
も、ＦＥＴ３のゲートにはコンデンサ１６に充電された
電荷がゲート抵抗８を通して印加されるので、ゲートに
印加される電圧が低下することはなく、ＦＥＴ３は完全
にオン動作をする。従って図１３に示す従来例のよう
に、ゲート抵抗の抵抗値をＦＥＴ３のゲート・ソース間
容量の充電電流を供給するに必要な抵抗値より低く設定
する必要はなく、ゲート損失が増大することはない。な
お、運転に入ればコンデンサ１６は、コンデンサ５の電
圧が上昇しＦＥＴ３がオフしたときに充電され、次のサ
イクルでＦＥＴ３がオンするまで保持される。
端子Ｐ，Ｎ間に直流電圧を印加すると、この直流電圧は
ダイオード１５を介してコンデンサ１６に印加されてコ
ンデンサ１６を充電し、同時にダイオード１５およびゲ
ート抵抗８を介してＦＥＴ３のゲートに印加されてゲー
ト・ソース間容量を充電してこのゲート電圧が上昇し、
ＦＥＴ３はオンする。この場合ＦＥＴ３がオン動作を始
め、このＦＥＴ３のドレイン・ソース間抵抗が低下して
も、ＦＥＴ３のゲートにはコンデンサ１６に充電された
電荷がゲート抵抗８を通して印加されるので、ゲートに
印加される電圧が低下することはなく、ＦＥＴ３は完全
にオン動作をする。従って図１３に示す従来例のよう
に、ゲート抵抗の抵抗値をＦＥＴ３のゲート・ソース間
容量の充電電流を供給するに必要な抵抗値より低く設定
する必要はなく、ゲート損失が増大することはない。な
お、運転に入ればコンデンサ１６は、コンデンサ５の電
圧が上昇しＦＥＴ３がオフしたときに充電され、次のサ
イクルでＦＥＴ３がオンするまで保持される。
【００１５】図２は第１の発明のスイッチング電源装置
の異なる実施例を示す回路図である。図２に示す実施例
が図１に示す実施例と異なるところは、電圧検出回路４
０に変えて電圧検出回路４１を設けた点にある。電圧検
出回路４１はコンデンサ５に並列に接続された抵抗３０
およびツェナーダイオード１２のカソード・アノードか
らなる直列回路と、この直列回路に並列に接続されたト
ランジスタ２８のエミッタ・コレクタ，抵抗２６および
抵抗２７とからなる直列回路とから構成され、このトラ
ンジスタ２８のベースは抵抗２９を介し、抵抗３０とツ
ェナーダイオード１２のカソードに接続され、抵抗２６
と抵抗２７の接続点から検出信号が出力される。そして
開閉制御回路４２のトランジスタ１１のベースには、電
圧検出回路４１からの検出信号が入力される。なお、こ
の場合電圧検出回路４１の抵抗２６および抵抗２７は限
流抵抗としても作用するので、図１における限流抵抗１
４は必要ない。
の異なる実施例を示す回路図である。図２に示す実施例
が図１に示す実施例と異なるところは、電圧検出回路４
０に変えて電圧検出回路４１を設けた点にある。電圧検
出回路４１はコンデンサ５に並列に接続された抵抗３０
およびツェナーダイオード１２のカソード・アノードか
らなる直列回路と、この直列回路に並列に接続されたト
ランジスタ２８のエミッタ・コレクタ，抵抗２６および
抵抗２７とからなる直列回路とから構成され、このトラ
ンジスタ２８のベースは抵抗２９を介し、抵抗３０とツ
ェナーダイオード１２のカソードに接続され、抵抗２６
と抵抗２７の接続点から検出信号が出力される。そして
開閉制御回路４２のトランジスタ１１のベースには、電
圧検出回路４１からの検出信号が入力される。なお、こ
の場合電圧検出回路４１の抵抗２６および抵抗２７は限
流抵抗としても作用するので、図１における限流抵抗１
４は必要ない。
【００１６】この電圧検出回路４１はツェナーダイオー
ド１２に流れる電流をトランジスタ２８で増幅したもの
であり、この図２に示す実施例は図１に示す実施例に比
較して、出力電圧の精度が向上する。図３は第２の発明
のスイッチング電源装置の一実施例を示す回路図であ
る。図３に示す実施例が図１３に示す従来例と異なると
ころは、図１３に示す回路にコンデンサ５に並列に接続
された抵抗１９（第１の抵抗），コンデンサ１８および
抵抗２０（第２の抵抗）からなる直列回路と、ダイオー
ド４のカソードとトランジスタ１１のコレクタとの間に
接続された抵抗２４およびダイオード２３のアノード・
カソードからなる直列回路と、ＦＥＴ３のゲートと抵抗
１９とコンデンサ１８の接続点ｂの間に接続されたダイ
オード２１のカソード・アノードおよび抵抗２２からな
る直列回路と、そのコレクタがダイオード４のアノード
にそのエミッタがコンデンサ１８と抵抗２０の接続点ａ
にそのベースがダイオード２３のアノードに接続された
トランジスタ１７とを設け、ゲート抵抗８，抵抗１０，
トランジスタ１１，限流抵抗１４，抵抗１９，コンデン
サ１８，抵抗２０，トランジスタ１７，抵抗２４，ダイ
オード２３で開閉制御回路４３を構成した点にある。
ド１２に流れる電流をトランジスタ２８で増幅したもの
であり、この図２に示す実施例は図１に示す実施例に比
較して、出力電圧の精度が向上する。図３は第２の発明
のスイッチング電源装置の一実施例を示す回路図であ
る。図３に示す実施例が図１３に示す従来例と異なると
ころは、図１３に示す回路にコンデンサ５に並列に接続
された抵抗１９（第１の抵抗），コンデンサ１８および
抵抗２０（第２の抵抗）からなる直列回路と、ダイオー
ド４のカソードとトランジスタ１１のコレクタとの間に
接続された抵抗２４およびダイオード２３のアノード・
カソードからなる直列回路と、ＦＥＴ３のゲートと抵抗
１９とコンデンサ１８の接続点ｂの間に接続されたダイ
オード２１のカソード・アノードおよび抵抗２２からな
る直列回路と、そのコレクタがダイオード４のアノード
にそのエミッタがコンデンサ１８と抵抗２０の接続点ａ
にそのベースがダイオード２３のアノードに接続された
トランジスタ１７とを設け、ゲート抵抗８，抵抗１０，
トランジスタ１１，限流抵抗１４，抵抗１９，コンデン
サ１８，抵抗２０，トランジスタ１７，抵抗２４，ダイ
オード２３で開閉制御回路４３を構成した点にある。
【００１７】この実施例では、スイッチング電源装置が
動作し、コンデンサ５の電圧が上昇してＦＥＴ３がオフ
している状態では、トランジスタ１１はオン，トランジ
スタ１７はオフする。ここでトランジスタ１７がオフす
るとコンデンサ１８は抵抗１９および２０を通して充電
される。そしてコンデンサ５の電圧が低下してトランジ
スタ１１がオフすると、トランジスタ１７がオンし、コ
ンデンサ１８と抵抗２０の接続点ａの電圧はコンデンサ
５の電圧まで上昇するので、抵抗１９とコンデンサ１８
の接続点ｂの電圧は、このコンデンサ１８の充電電圧分
が更に上昇する。このコンデンサ１８の電圧は抵抗２
２，ダイオード２１を介してＦＥＴ３のゲートに印加さ
れるので、ゲートに印加される電圧が低下することはな
く、ＦＥＴ３は完全にオン動作をする。その他の動作に
ついては図１３に示す従来例と同様である。
動作し、コンデンサ５の電圧が上昇してＦＥＴ３がオフ
している状態では、トランジスタ１１はオン，トランジ
スタ１７はオフする。ここでトランジスタ１７がオフす
るとコンデンサ１８は抵抗１９および２０を通して充電
される。そしてコンデンサ５の電圧が低下してトランジ
スタ１１がオフすると、トランジスタ１７がオンし、コ
ンデンサ１８と抵抗２０の接続点ａの電圧はコンデンサ
５の電圧まで上昇するので、抵抗１９とコンデンサ１８
の接続点ｂの電圧は、このコンデンサ１８の充電電圧分
が更に上昇する。このコンデンサ１８の電圧は抵抗２
２，ダイオード２１を介してＦＥＴ３のゲートに印加さ
れるので、ゲートに印加される電圧が低下することはな
く、ＦＥＴ３は完全にオン動作をする。その他の動作に
ついては図１３に示す従来例と同様である。
【００１８】図４は第２の発明のスイッチング電源装置
の異なる実施例を示す回路図である。図４に示す実施例
が図３に示す実施例と異なるところは、電圧検出回路４
０に変えて電圧検出回路４１を設けた点にある。その作
用・効果は図２に示す実施例と同様である。図５および
図６はそれぞれ第２の発明のスイッチング電源装置の更
に異なる実施例を示す回路図である。図５および図６に
示す各実施例が図３および図４に示す各実施例と異なる
ところは、開閉制御回路４３の抵抗１０とトランジスタ
１１のコレクタの間にツェナーダイオード２５のカソー
ド・アノードを介挿して開閉制御回路４４とした点にあ
る。
の異なる実施例を示す回路図である。図４に示す実施例
が図３に示す実施例と異なるところは、電圧検出回路４
０に変えて電圧検出回路４１を設けた点にある。その作
用・効果は図２に示す実施例と同様である。図５および
図６はそれぞれ第２の発明のスイッチング電源装置の更
に異なる実施例を示す回路図である。図５および図６に
示す各実施例が図３および図４に示す各実施例と異なる
ところは、開閉制御回路４３の抵抗１０とトランジスタ
１１のコレクタの間にツェナーダイオード２５のカソー
ド・アノードを介挿して開閉制御回路４４とした点にあ
る。
【００１９】ツェナーダイオード２５の介挿によってト
ランジスタ１１のコレクタ電圧がこのツェナーダイオー
ドの電圧分低下するので、ダイオード２３が導通し易く
なりトランジスタ１１がオンしたときトランジスタ１７
のオフ動作がより確実になる。その他は図３および図４
に示す実施例と同様である。図７および図８は第１の発
明のスイッチング電源装置の更に異なる実施例を示す回
路図、図９ないし図１２は第２の発明のスイッチング電
源装置の更に異なる実施例を示す回路図である。図７な
いし図１２に示す各実施例が図１ないし図６に示す各実
施例と異なるところは、それぞれ電圧検出回路４０ある
いは４１とコンデンサ５との間に抵抗３１を介挿した点
にある。
ランジスタ１１のコレクタ電圧がこのツェナーダイオー
ドの電圧分低下するので、ダイオード２３が導通し易く
なりトランジスタ１１がオンしたときトランジスタ１７
のオフ動作がより確実になる。その他は図３および図４
に示す実施例と同様である。図７および図８は第１の発
明のスイッチング電源装置の更に異なる実施例を示す回
路図、図９ないし図１２は第２の発明のスイッチング電
源装置の更に異なる実施例を示す回路図である。図７な
いし図１２に示す各実施例が図１ないし図６に示す各実
施例と異なるところは、それぞれ電圧検出回路４０ある
いは４１とコンデンサ５との間に抵抗３１を介挿した点
にある。
【００２０】抵抗３１を介挿することにより電圧検出回
路４０あるいは４１にはコンデンサ５の電圧と、このコ
ンデンサ５の充電電流が流れる抵抗３１の電圧降下の和
が入力されるので、電圧検出回路の検出信号が大きくな
り、ＦＥＴ３のオン・オフ動作がより確実になる。
路４０あるいは４１にはコンデンサ５の電圧と、このコ
ンデンサ５の充電電流が流れる抵抗３１の電圧降下の和
が入力されるので、電圧検出回路の検出信号が大きくな
り、ＦＥＴ３のオン・オフ動作がより確実になる。
【００２１】
【発明の効果】以上に説明したように請求項１，２に記
載した発明のスイッチング電源装置では、スイッチング
素子としてのＦＥＴが完全にオン動作するので、従来例
のように、ＦＥＴのオン動作を完全にするためＦＥＴの
ゲート抵抗の抵抗値をＦＥＴのドレイン・ソース間容量
の充電電流を供給するに必要な抵抗値より低く設定する
必要はなく、ゲート抵抗値を低く設定することによって
生じるゲート損失の増大が防止され、効率が向上する。
載した発明のスイッチング電源装置では、スイッチング
素子としてのＦＥＴが完全にオン動作するので、従来例
のように、ＦＥＴのオン動作を完全にするためＦＥＴの
ゲート抵抗の抵抗値をＦＥＴのドレイン・ソース間容量
の充電電流を供給するに必要な抵抗値より低く設定する
必要はなく、ゲート抵抗値を低く設定することによって
生じるゲート損失の増大が防止され、効率が向上する。
【図１】第１の発明のスイッチング電源装置の一実施例
を示す回路図
を示す回路図
【図２】第１の発明のスイッチング電源装置の異なる実
施例を示す回路図
施例を示す回路図
【図３】第２の発明のスイッチング電源装置の一実施例
を示す回路図
を示す回路図
【図４】第２の発明のスイッチング電源装置の異なる実
施例を示す回路図
施例を示す回路図
【図５】第２の発明のスイッチング電源装置の更に異な
る実施例を示す回路図
る実施例を示す回路図
【図６】第２の発明のスイッチング電源装置の更に異な
る実施例を示す回路図
る実施例を示す回路図
【図７】第２の発明のスイッチング電源装置の更に異な
る実施例を示す回路図
る実施例を示す回路図
【図８】第２の発明のスイッチング電源装置の更に異な
る実施例を示す回路図
る実施例を示す回路図
【図９】第１の発明のスイッチング電源装置の更に異な
る実施例を示す回路図
る実施例を示す回路図
【図１０】第１の発明のスイッチング電源装置の更に異
なる実施例を示す回路図
なる実施例を示す回路図
【図１１】第２の発明のスイッチング電源装置の更に異
なる実施例を示す回路図
なる実施例を示す回路図
【図１２】第２の発明のスイッチング電源装置の更に異
なる実施例を示す回路図
なる実施例を示す回路図
【図１３】従来のスイッチング電源装置の一例を示す回
路図
路図
３ ＦＥＴ ４ ダイオード ５ コンデンサ ６ インダクタ ７ ダイオード ８ ゲート抵抗 １０ 抵抗 １１ トランジスタ １５ ダイオード １６ コンデンサ １７ トランジスタ １８ コンデンサ １９ 第１の抵抗 ２０ 第２の抵抗 ２１ ダイオード ２２ 抵抗 ２３ ダイオード ２５ ツェナーダイオード ３１ 抵抗 ４０ 電圧検出回路 ４１ 電圧検出回路 ４２ 開閉制御回路 ４３ 開閉制御回路 ４４ 開閉制御回路
Claims (4)
- 【請求項１】正側および負側直流電源端子との間に接続
されたＦＥＴ，ダイオード，コンデンサおよびインダク
タからなる直列回路と、前記ダイオードと前記コンデン
サの接続点と負側直流電源端子との間に接続されたダイ
オードと、前記コンデンサに並列に接続された電圧検出
回路と、この電圧検出回路の検出信号が入力され、前記
コンデンサの電圧が一定になるように前記ＦＥＴを開閉
制御する開閉制御回路とを備えたスイッチング電源装置
において、前記開閉制御回路は前記ＦＥＴに並列に接続
されたダイオードおよびコンデンサからなる直列回路
と、この直列回路のダイオードとコンデンサの接続点と
前記ＦＥＴのゲートとの間に接続されたゲート抵抗と、
そのコレクタが抵抗を介し前記ＦＥＴのゲートにそのエ
ミッタが前記コンデンサと前記インダクタの接続点に接
続され、そのベースに前記電圧検出回路からの検出信号
が入力されるトランジスタとからなることを特徴とする
スイッチング電源装置。 - 【請求項２】正側および負側直流電源端子との間に接続
されたＦＥＴ，ダイオード，コンデンサおよびインダク
タからなる直列回路と、前記ダイオードと前記コンデン
サの接続点と負側直流電源端子との間に接続されたダイ
オードと、前記コンデンサに並列に接続された電圧検出
回路と、この電圧検出回路の検出信号が入力され、前記
コンデンサの電圧が一定になるように前記ＦＥＴを開閉
制御する開閉制御回路とを備えたスイッチング電源装置
において、前記開閉制御回路は正側電源端子と前記ＦＥ
Ｔのゲートとの間に接続されたゲート抵抗と、そのコレ
クタが抵抗を介し前記ＦＥＴのゲートにそのエミッタが
前記コンデンサと前記インダクタとの間に接続され、そ
のベースに前記電圧検出回路からの検出信号が入力され
るトランジスタと、前記コンデンサと並列に接続された
第１の抵抗，コンデンサおよび第２の抵抗からなり、こ
の第１の抵抗とコンデンサの接続点が抵抗およびダイオ
ードを介し前記ＦＥＴのゲートに接続された直列回路
と、この第１の抵抗とコンデンサに並列に接続され前記
トランジスタと相反した開閉動作をするトランジスタと
からなることを特徴とするスイッチング電源装置。 - 【請求項３】請求項２に記載のスイッチング電源装置に
おいて、そのコレクタが抵抗を介しＦＥＴのゲートにそ
のエミッタがコンデンサとインダクタとの間に接続さ
れ、そのベースに電圧検出回路からの検出信号が入力さ
れるトランジスタのコレクタと前記抵抗との間にツェナ
ーダイオードを介挿したことを特徴とするスイッチング
電源装置。 - 【請求項４】請求項１ないし３のいずれかに記載のスイ
ッチング電源装置において、電圧検出回路とコンデンサ
との間に抵抗を介挿したことを特徴とするスイッチング
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6228553A JPH0898521A (ja) | 1994-09-26 | 1994-09-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6228553A JPH0898521A (ja) | 1994-09-26 | 1994-09-26 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0898521A true JPH0898521A (ja) | 1996-04-12 |
Family
ID=16878183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6228553A Pending JPH0898521A (ja) | 1994-09-26 | 1994-09-26 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0898521A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109995354A (zh) * | 2019-05-08 | 2019-07-09 | 博为科技有限公司 | 一种基于上升沿采样的抗电压波动的延时开关电路 |
-
1994
- 1994-09-26 JP JP6228553A patent/JPH0898521A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109995354A (zh) * | 2019-05-08 | 2019-07-09 | 博为科技有限公司 | 一种基于上升沿采样的抗电压波动的延时开关电路 |
| CN109995354B (zh) * | 2019-05-08 | 2024-04-09 | 博为科技有限公司 | 一种基于上升沿采样的抗电压波动的延时开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4267865B2 (ja) | 負荷駆動装置 | |
| US7403366B2 (en) | Control circuit for an electromagnetic drive | |
| JP3633522B2 (ja) | 負荷駆動回路 | |
| EP0763882A1 (en) | Load driving device | |
| US20210075312A1 (en) | Power source input circuit and inverter-integrated electric compressor for vehicle comprising said circuit | |
| US7710700B2 (en) | DC/DC converter with current limit protection | |
| CN100392966C (zh) | 降压变换器 | |
| US6784645B2 (en) | Step-down converter | |
| CN101002375B (zh) | 限制开关模式电源最大初级电流的方法和电路装置及电源 | |
| JP2002084174A (ja) | 負荷駆動回路 | |
| JPS63501539A (ja) | 低リ−ク交流近接スイッチ回路 | |
| JPH0898521A (ja) | スイッチング電源装置 | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| CN112421970A (zh) | 一种同步整流装置及其控制方法 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP4517579B2 (ja) | 電流制御回路 | |
| JP2005102474A (ja) | 異常電流検出装置 | |
| JPH11164549A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6310331B1 (en) | Circuit configuration for driving an ignition coil | |
| JP2876172B2 (ja) | スイッチ回路 | |
| JPH07288981A (ja) | 定電圧装置 | |
| SU748630A1 (ru) | Устройство дл защиты электроустановки от перегрузки | |
| RU2121190C1 (ru) | Устройство для управления электромагнитным реле | |
| JP2696168B2 (ja) | 交流２線式無接点スイッチ | |
| JPH05127762A (ja) | シリーズレギユレータ電源回路 |