JPH09101499A - ２端子型非線形抵抗素子を用いた液晶表示装置 - Google Patents
２端子型非線形抵抗素子を用いた液晶表示装置Info
- Publication number
- JPH09101499A JPH09101499A JP7257536A JP25753695A JPH09101499A JP H09101499 A JPH09101499 A JP H09101499A JP 7257536 A JP7257536 A JP 7257536A JP 25753695 A JP25753695 A JP 25753695A JP H09101499 A JPH09101499 A JP H09101499A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scan
- period
- polarity
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】２端子型非線形抵抗素子の電流−電圧特性のド
リフトを均一化し、焼付きの発生を抑える。 【解決手段】 ２端子型非線形抵抗素子を有する液晶表
示素子１０を、ライン反転駆動するとともに、選択期間
と非選択期間で形成するライン期間において選択期間を
第１の期間と第２の期間に２分し、非選択期間に画素の
スイッチング素子である２端子型非線形抵抗素子にかか
る電圧を、非選択走査電圧レベルV1（V4）を信号電圧の
ＯＦＦレベルV2（V3）と等しいか、それに近い値とす
る。
リフトを均一化し、焼付きの発生を抑える。 【解決手段】 ２端子型非線形抵抗素子を有する液晶表
示素子１０を、ライン反転駆動するとともに、選択期間
と非選択期間で形成するライン期間において選択期間を
第１の期間と第２の期間に２分し、非選択期間に画素の
スイッチング素子である２端子型非線形抵抗素子にかか
る電圧を、非選択走査電圧レベルV1（V4）を信号電圧の
ＯＦＦレベルV2（V3）と等しいか、それに近い値とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は２端子型非線形抵抗
素子をスイッチング素子に用いた液晶表示素子の駆動に
関する。
素子をスイッチング素子に用いた液晶表示素子の駆動に
関する。
【０００２】
【従来の技術】液晶表示装置は薄型、軽量、低消費電力
の特長を活かしてパーソナルＯＡ機器やＴＶなどのディ
スプレイに利用されているが、さらに大容量表示や高品
位表示が低廉に実現されることが望まれている。
の特長を活かしてパーソナルＯＡ機器やＴＶなどのディ
スプレイに利用されているが、さらに大容量表示や高品
位表示が低廉に実現されることが望まれている。
【０００３】こうした液晶表示装置としてネマティック
液晶を用いたＴＮ（Twisted Nematic ）型やＳＴＮ（Su
per Twisted Nematic ）型の表示装置があるが、ＴＮ型
は大容量表示を得るためにスイッチング素子を必要と
し、一方ＳＴＮ型は液晶自身の電気光学特性におけるし
きい値特性の急峻性を利用できるので、シンプルマトリ
クス型の大容量表示が可能であるが、表示部分（ＯＮ、
オン画素）と非表示部分（ＯＦＦ、オフ画素）のコント
ラスト比の点では、２００本程度の走査電極を有する場
合でも不十分になり、さらに走査電極が４００本以上の
大規模、大容量のマトリクス表示を行う場合には、コン
トラスト比の低下が致命的であった。また、応答速度は
１００msec乃至３００msecと遅く、コンピュータの端末
ディスプレイなどの高度な利用に適さなかった。
液晶を用いたＴＮ（Twisted Nematic ）型やＳＴＮ（Su
per Twisted Nematic ）型の表示装置があるが、ＴＮ型
は大容量表示を得るためにスイッチング素子を必要と
し、一方ＳＴＮ型は液晶自身の電気光学特性におけるし
きい値特性の急峻性を利用できるので、シンプルマトリ
クス型の大容量表示が可能であるが、表示部分（ＯＮ、
オン画素）と非表示部分（ＯＦＦ、オフ画素）のコント
ラスト比の点では、２００本程度の走査電極を有する場
合でも不十分になり、さらに走査電極が４００本以上の
大規模、大容量のマトリクス表示を行う場合には、コン
トラスト比の低下が致命的であった。また、応答速度は
１００msec乃至３００msecと遅く、コンピュータの端末
ディスプレイなどの高度な利用に適さなかった。
【０００４】これを改善する方法として、マトリクス配
列の個々の画素を直接にスイッチ駆動するアクティブマ
トリクス方式があり、応答速度も５０msec程度と短くク
ロストークという表示むらもない。ただし、そのスイッ
チング素子として薄膜トランジスタ（ＴＦＴ）や２端子
型非線形抵抗素子（ＭＩＭ）を用いるためにシンプルマ
トリクス方式に比べて製造コストがあがる。しかし、２
端子の場合は３端子のＴＦＴに比べて構造が簡単であり
製造が容易であるために、製品歩留まりの向上が期待で
き、装置のコスト低下が可能であるという利点がある。
列の個々の画素を直接にスイッチ駆動するアクティブマ
トリクス方式があり、応答速度も５０msec程度と短くク
ロストークという表示むらもない。ただし、そのスイッ
チング素子として薄膜トランジスタ（ＴＦＴ）や２端子
型非線形抵抗素子（ＭＩＭ）を用いるためにシンプルマ
トリクス方式に比べて製造コストがあがる。しかし、２
端子の場合は３端子のＴＦＴに比べて構造が簡単であり
製造が容易であるために、製品歩留まりの向上が期待で
き、装置のコスト低下が可能であるという利点がある。
【０００５】
【発明が解決しようとする課題】シンプルマトリクス方
式の駆動には、６レベルの電位Ｖ0 、Ｖ1 、Ｖ2 、Ｖ
3、Ｖ4 、Ｖ5 かつＶ0 ＞Ｖ1 ＞Ｖ2 ＞Ｖ3 ＞Ｖ4 ＞Ｖ5
を用意して、各電圧レベルの差を選択的に液晶層に供
給する。ＳＴＮ型は（Ｖ0 −Ｖ1 ）と（Ｖ1 −Ｖ2）
（極性反転時は｜Ｖ5 −Ｖ4 ｜＝｜Ｖ4 −Ｖ3 ｜）を一
致させることにより、フレーム反転駆動方式において、
バランスのとれた電圧印加を行っている。
式の駆動には、６レベルの電位Ｖ0 、Ｖ1 、Ｖ2 、Ｖ
3、Ｖ4 、Ｖ5 かつＶ0 ＞Ｖ1 ＞Ｖ2 ＞Ｖ3 ＞Ｖ4 ＞Ｖ5
を用意して、各電圧レベルの差を選択的に液晶層に供
給する。ＳＴＮ型は（Ｖ0 −Ｖ1 ）と（Ｖ1 −Ｖ2）
（極性反転時は｜Ｖ5 −Ｖ4 ｜＝｜Ｖ4 −Ｖ3 ｜）を一
致させることにより、フレーム反転駆動方式において、
バランスのとれた電圧印加を行っている。
【０００６】このような駆動は、シンプルマトリクス方
式に、ＭＩＭ素子のような２端子型非線形抵抗素子を付
加した形態の２端子型アクティブマトリクス型液晶装置
にも適用することができるが、シンプルマトリクス方式
と異なりＭＩＭ素子が原因の焼付き現象が生じる。
式に、ＭＩＭ素子のような２端子型非線形抵抗素子を付
加した形態の２端子型アクティブマトリクス型液晶装置
にも適用することができるが、シンプルマトリクス方式
と異なりＭＩＭ素子が原因の焼付き現象が生じる。
【０００７】この現象を改善するために、選択走査期間
を第１の期間と第２の期間の２区分にし、第２の期間を
書き込み期間、これに先行する第１の期間を消去期間と
して第２の期間に対して極性反転した電圧を供給するよ
うにした方法が提案されている。しかしこのような駆動
を用いても焼付きを解消することが十分でないという不
都合があった。
を第１の期間と第２の期間の２区分にし、第２の期間を
書き込み期間、これに先行する第１の期間を消去期間と
して第２の期間に対して極性反転した電圧を供給するよ
うにした方法が提案されている。しかしこのような駆動
を用いても焼付きを解消することが十分でないという不
都合があった。
【０００８】本発明はこのような不都合を考慮して、焼
付き現象を解消する２端子型非線形抵抗素子を用いた液
晶表示装置を得るものである。
付き現象を解消する２端子型非線形抵抗素子を用いた液
晶表示装置を得るものである。
【０００９】
【課題を解決するための手段】本発明は、複数の画素を
形成する表示領域に列設され前記領域のライン方向に延
在する複数の走査電極と、前記走査電極に交差する方向
に延在する複数の信号電極と、前記信号電極に画素ごと
に接続された２端子型非線形抵抗素子と、前記２端子型
非線形抵抗素子に接続され画素ごとに配置された画素電
極と、前記走査電極と画素電極間に挟持された液晶層と
を有し、前記走査電極と前記信号電極間に各画素ごとに
走査電極−液晶層−画素電極−２端子型非線形抵抗素子
−信号電極の直列回路が形成される液晶表示素子と；電
圧レベルがＶ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 の６段
階でかつＶ0 ＞Ｖ1＞Ｖ2 ＞Ｖ3 ＞Ｖ4 ＞Ｖ5 でなり、
｜Ｖ0 −Ｖ1 ｜＝｜Ｖ5 −Ｖ4 ｜、｜Ｖ0 −Ｖ2 ｜＝｜
Ｖ5 −Ｖ3 ｜である電圧を発生する電源回路と；前記走
査電極に、走査選択期間と走査非選択期間とからなる１
走査期間において前記走査選択期間に走査選択電圧Ｖ0
（極性反転時はＶ5 ）を印加し、前記走査非選択期間に
走査非選択電圧Ｖ１（極性反転時はＶ4 ）を印加する走
査電極駆動回路と；前記信号電極に、前記走査選択期間
に同期して信号電圧オンレベルＶ0 （極性反転時はＶ5
）および信号電圧オフレベルＶ2 （極性反転時はＶ3
）を印加する信号電極駆動回路と；を具備する２端子
型非線形抵抗素子を用いた液晶表示装置において、前記
走査選択期間を前記走査選択電圧が前記直列回路の前記
走査電極側から前記信号電極側に正または負の電圧が印
加される第１の期間と、前記第１の期間とは逆極性の電
圧が印加される第２の期間とに分割する手段と；前記走
査非選択電圧は、前記１走査期間周期で交流化する手段
と；前記走査電極駆動回路の出力電圧波形が、走査非選
択電圧Ｖ1 （極性反転時はＶ4 ）が、常に（Ｖ0 −Ｖ1
）（極性反転時は｜Ｖ5 −Ｖ4 ｜）＞（Ｖ1 −Ｖ2）
（極性反転時は｜Ｖ4 −Ｖ3 ｜）になるように設定する
手段と；を具備することを特徴とする２端子型非線形抵
抗素子を用いた液晶表示装置を得るものである。
形成する表示領域に列設され前記領域のライン方向に延
在する複数の走査電極と、前記走査電極に交差する方向
に延在する複数の信号電極と、前記信号電極に画素ごと
に接続された２端子型非線形抵抗素子と、前記２端子型
非線形抵抗素子に接続され画素ごとに配置された画素電
極と、前記走査電極と画素電極間に挟持された液晶層と
を有し、前記走査電極と前記信号電極間に各画素ごとに
走査電極−液晶層−画素電極−２端子型非線形抵抗素子
−信号電極の直列回路が形成される液晶表示素子と；電
圧レベルがＶ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 の６段
階でかつＶ0 ＞Ｖ1＞Ｖ2 ＞Ｖ3 ＞Ｖ4 ＞Ｖ5 でなり、
｜Ｖ0 −Ｖ1 ｜＝｜Ｖ5 −Ｖ4 ｜、｜Ｖ0 −Ｖ2 ｜＝｜
Ｖ5 −Ｖ3 ｜である電圧を発生する電源回路と；前記走
査電極に、走査選択期間と走査非選択期間とからなる１
走査期間において前記走査選択期間に走査選択電圧Ｖ0
（極性反転時はＶ5 ）を印加し、前記走査非選択期間に
走査非選択電圧Ｖ１（極性反転時はＶ4 ）を印加する走
査電極駆動回路と；前記信号電極に、前記走査選択期間
に同期して信号電圧オンレベルＶ0 （極性反転時はＶ5
）および信号電圧オフレベルＶ2 （極性反転時はＶ3
）を印加する信号電極駆動回路と；を具備する２端子
型非線形抵抗素子を用いた液晶表示装置において、前記
走査選択期間を前記走査選択電圧が前記直列回路の前記
走査電極側から前記信号電極側に正または負の電圧が印
加される第１の期間と、前記第１の期間とは逆極性の電
圧が印加される第２の期間とに分割する手段と；前記走
査非選択電圧は、前記１走査期間周期で交流化する手段
と；前記走査電極駆動回路の出力電圧波形が、走査非選
択電圧Ｖ1 （極性反転時はＶ4 ）が、常に（Ｖ0 −Ｖ1
）（極性反転時は｜Ｖ5 −Ｖ4 ｜）＞（Ｖ1 −Ｖ2）
（極性反転時は｜Ｖ4 −Ｖ3 ｜）になるように設定する
手段と；を具備することを特徴とする２端子型非線形抵
抗素子を用いた液晶表示装置を得るものである。
【００１０】さらに、走査非選択電圧Ｖ１（極性反転時
はＶ4 ）を信号電圧オフレベルＶ2（極性反転時はＶ3
）に等しくすることを特徴とする２端子型非線形抵抗
素子を用いた液晶表示装置を得るものである。
はＶ4 ）を信号電圧オフレベルＶ2（極性反転時はＶ3
）に等しくすることを特徴とする２端子型非線形抵抗
素子を用いた液晶表示装置を得るものである。
【００１１】画面の表示パターンは画素単位の面積に対
比して大きな面積領域で同じ傾向の明度領域を有してい
るのが普通であり、１水平ラインの画素に隣接する後続
のラインの画素も同じような明度表示を行う。このた
め、図４（ａ）のように、１フレーム中で１信号電極に
連なる画素が数ラインすなわち数本の走査電極にわた
り、ＯＮまたはＯＦＦ表示をする状態が生じる。
比して大きな面積領域で同じ傾向の明度領域を有してい
るのが普通であり、１水平ラインの画素に隣接する後続
のラインの画素も同じような明度表示を行う。このた
め、図４（ａ）のように、１フレーム中で１信号電極に
連なる画素が数ラインすなわち数本の走査電極にわた
り、ＯＮまたはＯＦＦ表示をする状態が生じる。
【００１２】図４（ａ）中の画素Ａのような状態、すな
わち１フレーム内において複数ラインにわたってＯＮ状
態の画素を表示する場合の画素の電圧波形は、図４
（ｂ）に示すようになり、選択期間と非選択期間の１画
素に印加される画素にかかる電圧Ｖdrと画素電極の電位
レベルＶA は走査電圧のＯＦＦレベルＶSOFFを基準にす
ると、両電位がレベルＶSOFFよりも常に高いレベルとな
り、Ｖdr−ＶP の斜線で表示する領域が２端子型非線形
素子にかかる電圧となる。
わち１フレーム内において複数ラインにわたってＯＮ状
態の画素を表示する場合の画素の電圧波形は、図４
（ｂ）に示すようになり、選択期間と非選択期間の１画
素に印加される画素にかかる電圧Ｖdrと画素電極の電位
レベルＶA は走査電圧のＯＦＦレベルＶSOFFを基準にす
ると、両電位がレベルＶSOFFよりも常に高いレベルとな
り、Ｖdr−ＶP の斜線で表示する領域が２端子型非線形
素子にかかる電圧となる。
【００１３】一方、図４（ｄ）中の画素Ｂのような状
態、すなわち１フレーム中で複数ラインにわたってＯＦ
Ｆ状態の画素を表示する場合、図４（ｅ）に示すよう
に、選択期間と非選択期間の１画素に印加される画素に
かかる電圧ＶdrがレベルＶSOFFよりも低く画素電極の電
位レベルＶA と極性が反対になるために、斜線領域のリ
ーク電流は逆方向になり、したがって同じＯＮ表示でも
非選択期間に印加される電圧値が異なる。
態、すなわち１フレーム中で複数ラインにわたってＯＦ
Ｆ状態の画素を表示する場合、図４（ｅ）に示すよう
に、選択期間と非選択期間の１画素に印加される画素に
かかる電圧ＶdrがレベルＶSOFFよりも低く画素電極の電
位レベルＶA と極性が反対になるために、斜線領域のリ
ーク電流は逆方向になり、したがって同じＯＮ表示でも
非選択期間に印加される電圧値が異なる。
【００１４】そこで、１ラインごとに画素にかかる電圧
波形を極性反転すると、図４に示すように、図４（ａ）
中の画素Ａでは（ｃ）のようになり、図４（ｄ）中の画
素Ｂでは（ｆ）のようになる。すなわち、すなわちその
他の画素の表示内容によらず、ほぼ同様の電圧が素子に
かかるようになる。ところが、図４（ｄ）中の画素Ｂ´
のような状態、すなわちＯＦＦ状態を表示する場合の電
圧波形は（ｇ）のように、非選択期間の正逆の電圧はバ
ランスするが、（ｃ）に示すようにＯＮ画素ではバラン
スしない。
波形を極性反転すると、図４に示すように、図４（ａ）
中の画素Ａでは（ｃ）のようになり、図４（ｄ）中の画
素Ｂでは（ｆ）のようになる。すなわち、すなわちその
他の画素の表示内容によらず、ほぼ同様の電圧が素子に
かかるようになる。ところが、図４（ｄ）中の画素Ｂ´
のような状態、すなわちＯＦＦ状態を表示する場合の電
圧波形は（ｇ）のように、非選択期間の正逆の電圧はバ
ランスするが、（ｃ）に示すようにＯＮ画素ではバラン
スしない。
【００１５】本発明は、上記ライン反転に加え、さらに
次の手段を適用して、どのような表示パターンでも２端
子型非線形抵抗素子に流れる正逆リーク電流の均一化を
はかるものである。
次の手段を適用して、どのような表示パターンでも２端
子型非線形抵抗素子に流れる正逆リーク電流の均一化を
はかるものである。
【００１６】すなわち、（１）走査選択期間の走査選択
電圧が１画素を形成する直列回路の走査電極側から信号
電極側に正または負の電圧が印加される第１の期間と、
第１の期間とは逆極性の電圧が印加される第２の期間と
に分割し、（２）走査非選択電圧は、１走査期間周期で
交流化し、（３）走査電極駆動回路の出力電圧波形が、
走査非選択電圧Ｖ1 （極性反転時はＶ4 ）が、常に（Ｖ
0 −Ｖ1 ）（極性反転時は｜Ｖ5 −Ｖ4 ｜）＞（Ｖ1 −
Ｖ2）（極性反転時は｜Ｖ4 −Ｖ3 ｜）になるように設
定する。
電圧が１画素を形成する直列回路の走査電極側から信号
電極側に正または負の電圧が印加される第１の期間と、
第１の期間とは逆極性の電圧が印加される第２の期間と
に分割し、（２）走査非選択電圧は、１走査期間周期で
交流化し、（３）走査電極駆動回路の出力電圧波形が、
走査非選択電圧Ｖ1 （極性反転時はＶ4 ）が、常に（Ｖ
0 −Ｖ1 ）（極性反転時は｜Ｖ5 −Ｖ4 ｜）＞（Ｖ1 −
Ｖ2）（極性反転時は｜Ｖ4 −Ｖ3 ｜）になるように設
定する。
【００１７】これにより第１の期間に第２の期間の走査
選択電圧に対して逆極性の走査非選択電圧Ｖ1 （Ｖ4 ）
を、Ｖ2 （Ｖ3 ）に近いか等しい電圧で印加するもので
ある。
選択電圧に対して逆極性の走査非選択電圧Ｖ1 （Ｖ4 ）
を、Ｖ2 （Ｖ3 ）に近いか等しい電圧で印加するもので
ある。
【００１８】このようにして得られる波形を図５に示
す。
す。
【００１９】図はＯＮ画素が続いた場合（ａ）も、ＯＦ
Ｆ画素が続いた場合（ｂ）も非線形抵抗素子に印加され
る電圧が、１フレーム期間を通じてリーク電流が均一化
されていることを示している。この図において画素にか
かる電圧Ｖdrを基準にしてその上下で２端子型非線形抵
抗素子にかかる電圧の極性が逆になることを示してい
る。
Ｆ画素が続いた場合（ｂ）も非線形抵抗素子に印加され
る電圧が、１フレーム期間を通じてリーク電流が均一化
されていることを示している。この図において画素にか
かる電圧Ｖdrを基準にしてその上下で２端子型非線形抵
抗素子にかかる電圧の極性が逆になることを示してい
る。
【００２０】なお、上記駆動は１ライン極性反転におい
て、行う場合であるが、２以上数ラインごとの極性反転
においても効果が得られるものである。
て、行う場合であるが、２以上数ラインごとの極性反転
においても効果が得られるものである。
【００２１】
（実施形態１）図１は本発明の一実施形態を示すもの
で、スーパーツイスト型液晶表示素子１０に走査電極駆
動部２０、信号電極駆動部３０、制御部４０、駆動電圧
発生回路５０が接続されている。
で、スーパーツイスト型液晶表示素子１０に走査電極駆
動部２０、信号電極駆動部３０、制御部４０、駆動電圧
発生回路５０が接続されている。
【００２２】図２（ａ）、（ｂ）、（ｃ）に示すように
液晶表示素子１０は２枚のガラス基板１１、１２のそれ
ぞれの対向する面に、酸化インジウム錫からなる透明導
電体の細条を一定間隔で多数平行に配列した電極群（電
極線）Ｘ、Ｙを形成しており、電極の延長方向を相互に
直交してマトリクスを形成するように基板を組み合わ
せ、その間に液晶層１３を封入したものである。水平方
向に延在する電極群が走査電極群Ｙ1 、Ｙ2 、Ｙ3 、
…、Ｙ320 、垂直方向に延長する電極群が信号電極群Ｘ
1 、Ｘ2 、Ｘ3 …、Ｘ480 で、その各交点Ｘi Ｙj 近傍
の電極群が囲む領域の一方の基板の面に画素電極１４ij
を配置し、画素電極に隣接して配置された非線形抵抗素
子であるＭＩＭ素子ＤIJを介して信号電極Ｘi に接続さ
れている。この領域が画面の１画素を形成する。
液晶表示素子１０は２枚のガラス基板１１、１２のそれ
ぞれの対向する面に、酸化インジウム錫からなる透明導
電体の細条を一定間隔で多数平行に配列した電極群（電
極線）Ｘ、Ｙを形成しており、電極の延長方向を相互に
直交してマトリクスを形成するように基板を組み合わ
せ、その間に液晶層１３を封入したものである。水平方
向に延在する電極群が走査電極群Ｙ1 、Ｙ2 、Ｙ3 、
…、Ｙ320 、垂直方向に延長する電極群が信号電極群Ｘ
1 、Ｘ2 、Ｘ3 …、Ｘ480 で、その各交点Ｘi Ｙj 近傍
の電極群が囲む領域の一方の基板の面に画素電極１４ij
を配置し、画素電極に隣接して配置された非線形抵抗素
子であるＭＩＭ素子ＤIJを介して信号電極Ｘi に接続さ
れている。この領域が画面の１画素を形成する。
【００２３】表示素子は各画素すなわちドット数が４８
０×３２０ドットであり、走査電極群の電極本数は３２
０本、信号電極群の電極本数は４８０本であり、各電極
は個々に給電端を走査電極駆動部２０または信号電極駆
動部３０に接続される。
０×３２０ドットであり、走査電極群の電極本数は３２
０本、信号電極群の電極本数は４８０本であり、各電極
は個々に給電端を走査電極駆動部２０または信号電極駆
動部３０に接続される。
【００２４】表示素子１０パネルはセル厚約７μｍで、
ラビング配向処理を施したポリイミド配向層を備え、液
晶素子内で液晶分子が９０°ねじれた構成をもってい
る。
ラビング配向処理を施したポリイミド配向層を備え、液
晶素子内で液晶分子が９０°ねじれた構成をもってい
る。
【００２５】制御部４０は電圧平均化法の駆動波形を得
るもので、走査電極駆動手段２０と信号電極駆動手段３
０を構成しているシフトレジスタ、ラッチ回路、極性反
転回路などを動作させ、走査電極駆動部２０の走査電極
ドライバーＩＣからは一定の周期で走査電極を駆動する
走査電圧パルスを発生させ、信号電極駆動部３０の信号
電極ライバーＩＣからは、信号電極を駆動する表示入力
信号にしたがった信号電圧パルスを出力させる。
るもので、走査電極駆動手段２０と信号電極駆動手段３
０を構成しているシフトレジスタ、ラッチ回路、極性反
転回路などを動作させ、走査電極駆動部２０の走査電極
ドライバーＩＣからは一定の周期で走査電極を駆動する
走査電圧パルスを発生させ、信号電極駆動部３０の信号
電極ライバーＩＣからは、信号電極を駆動する表示入力
信号にしたがった信号電圧パルスを出力させる。
【００２６】各ドライバーＩＣはＴＡＢ方式で液晶表示
パネルに接続されている。デューティ比１／３２０、バ
イアス比１／９、フレーム周波数７０Ｈｚで駆動した。
パネルに接続されている。デューティ比１／３２０、バ
イアス比１／９、フレーム周波数７０Ｈｚで駆動した。
【００２７】駆動電圧発生回路５０は走査電圧の選択電
位、非選択電位および信号電圧のＯＮ、ＯＦＦ電位をそ
れぞれ発生させる電源である。
位、非選択電位および信号電圧のＯＮ、ＯＦＦ電位をそ
れぞれ発生させる電源である。
【００２８】駆動電圧発生回路５０は電源電圧VOP （＝
V0）を分圧してV0(VXO,VYO) 、V1(VY1) 、V2(VX2) 、V3
(VX3) 、V4(VY4) 、V5(VX5,VY5) の各電位を供給するた
めに、複数の分圧抵抗Ｒ1 乃至Ｒ5 を有しており、各抵
抗の接続点から所定の電位の電圧を取り出す。
V0）を分圧してV0(VXO,VYO) 、V1(VY1) 、V2(VX2) 、V3
(VX3) 、V4(VY4) 、V5(VX5,VY5) の各電位を供給するた
めに、複数の分圧抵抗Ｒ1 乃至Ｒ5 を有しており、各抵
抗の接続点から所定の電位の電圧を取り出す。
【００２９】これらの電圧のうち、V0、V2、V3、V5、
（Vx0,Vx2,Vx3,Vx5 ）は信号電極駆動部３０の駆動用電
圧入力端子へ、またV0、V1、V4、V5（VY0,VY1,VY4,VY5
）は走査電極駆動部２０の駆動用電圧入力端子へそれ
ぞれ供給される。
（Vx0,Vx2,Vx3,Vx5 ）は信号電極駆動部３０の駆動用電
圧入力端子へ、またV0、V1、V4、V5（VY0,VY1,VY4,VY5
）は走査電極駆動部２０の駆動用電圧入力端子へそれ
ぞれ供給される。
【００３０】信号電極駆動部の出力波形の切り替えは、
制御部４０から出力された１走査電極分の時間を決定す
るラッチ信号ＬＰと、表示データを転送するパルスであ
るクロックＳＣＰとでつくられるスイッチ制御信号によ
り行われる。このスイッチ制御信号のデューティ比は所
望の時定数に合わせて調整する。このタイミングでは信
号電極駆動手段３０に供給される電位は１走査電極ごと
に必ず走査電極駆動手段の非選択電位をとるように動作
する。
制御部４０から出力された１走査電極分の時間を決定す
るラッチ信号ＬＰと、表示データを転送するパルスであ
るクロックＳＣＰとでつくられるスイッチ制御信号によ
り行われる。このスイッチ制御信号のデューティ比は所
望の時定数に合わせて調整する。このタイミングでは信
号電極駆動手段３０に供給される電位は１走査電極ごと
に必ず走査電極駆動手段の非選択電位をとるように動作
する。
【００３１】信号電極駆動部３０では駆動信号発生回路
からの信号を受けて、スイッチ部５３を通して出力電位
をVx0,Vx2,Vx3,Vx5 のなかから一つ選択設定する。入力
されたデータが選択データならば、選択電位Vx5 （極性
反転時には電圧Vx0 ）、非選択データならば非選択電位
Vx3 （極性反転時には電圧Vx2 ）を選択し、各信号電極
に出力する。このようにして図３に示すような信号電極
駆動波形を得た。すなわち図３は液晶表示素子に印加す
る駆動波形であり、実線は走査電圧印加波形、点線は信
号電圧印加波形であり、液晶表示素子はこの差の波形す
なわち駆動波形により駆動される。図３は画素がＯＮ表
示の場合の各電圧波形を示しており、（ａ）は信号電圧
波形Vx、（ｂ）は走査電圧波形Vy、（ｃ）は画素の直列
回路すなわち画素単位の個々のＭＩＭ素子と液晶層のつ
くる直列回路にかかる駆動電圧波形（Vx−Vy）である。
からの信号を受けて、スイッチ部５３を通して出力電位
をVx0,Vx2,Vx3,Vx5 のなかから一つ選択設定する。入力
されたデータが選択データならば、選択電位Vx5 （極性
反転時には電圧Vx0 ）、非選択データならば非選択電位
Vx3 （極性反転時には電圧Vx2 ）を選択し、各信号電極
に出力する。このようにして図３に示すような信号電極
駆動波形を得た。すなわち図３は液晶表示素子に印加す
る駆動波形であり、実線は走査電圧印加波形、点線は信
号電圧印加波形であり、液晶表示素子はこの差の波形す
なわち駆動波形により駆動される。図３は画素がＯＮ表
示の場合の各電圧波形を示しており、（ａ）は信号電圧
波形Vx、（ｂ）は走査電圧波形Vy、（ｃ）は画素の直列
回路すなわち画素単位の個々のＭＩＭ素子と液晶層のつ
くる直列回路にかかる駆動電圧波形（Vx−Vy）である。
【００３２】図３において選択期間は第１の期間と第２
の期間に２区分され、ＯＮ表示の場合、信号電圧は
（ａ）に示すように第１の期間が極性反転のＯＦＦ電圧
V3、第２の期間がＯＮ電圧V0、走査電圧は第１の期間が
極性反転の選択電圧V0、第２の期間が選択電圧V5であ
る。これにより選択期間の第２の期間において、画素の
直列回路のＭＩＭ素子は導通しその液晶層がＯＮ状態に
なる。
の期間に２区分され、ＯＮ表示の場合、信号電圧は
（ａ）に示すように第１の期間が極性反転のＯＦＦ電圧
V3、第２の期間がＯＮ電圧V0、走査電圧は第１の期間が
極性反転の選択電圧V0、第２の期間が選択電圧V5であ
る。これにより選択期間の第２の期間において、画素の
直列回路のＭＩＭ素子は導通しその液晶層がＯＮ状態に
なる。
【００３３】一方、非選択期間において、走査電圧波形
は、極性反転時は非選択電圧V1、極性反転時はV4とな
る。
は、極性反転時は非選択電圧V1、極性反転時はV4とな
る。
【００３４】ここでＶ１の値は（ｂ）に示すように点線
の値をV3とV5の中間値（極性反転時はV0とV2の中間値）
とすると、V4（V1）がV3（V2）側にΔＶ偏倚するように
設定する。すなわち常に（V0−V1）（極性反転時は｜V5
−V4｜）＞（V1−V2）（極性反転時は｜V4−V3｜）にな
るように設定する。
の値をV3とV5の中間値（極性反転時はV0とV2の中間値）
とすると、V4（V1）がV3（V2）側にΔＶ偏倚するように
設定する。すなわち常に（V0−V1）（極性反転時は｜V5
−V4｜）＞（V1−V2）（極性反転時は｜V4−V3｜）にな
るように設定する。
【００３５】本実施形態では、駆動電圧発生回路５０の
複数の分圧抵抗Ｒ1 乃至Ｒ5 の値を、Ｒ1 ＝Ｒ5 、Ｒ2
＝Ｒ4 、Ｒ1 ≠Ｒ2 （Ｒ5 ≠Ｒ4 ）としたとき、Ｒ1 ：
Ｒ2：Ｒ3 ＝１：３：１０とした。このときのV0−V5＝
３５Ｖである。
複数の分圧抵抗Ｒ1 乃至Ｒ5 の値を、Ｒ1 ＝Ｒ5 、Ｒ2
＝Ｒ4 、Ｒ1 ≠Ｒ2 （Ｒ5 ≠Ｒ4 ）としたとき、Ｒ1 ：
Ｒ2：Ｒ3 ＝１：３：１０とした。このときのV0−V5＝
３５Ｖである。
【００３６】これにより（ｂ）に示す実線の電圧波形と
なり、駆動電圧波形は（ｃ）の実線に示すように非選択
期間において階段状の波形Ｖdrとなる。同点線の波形Ｖ
drは走査電圧の非選択電圧の値を点線の値に選んだとき
の波形である。波形は図５（ａ）に示すＯＮ表示の場合
と、図５（ｂ）に示すＯＦＦ表示の場合ともに、１フレ
ーム期間を通して極性反転により変化する電圧のバラン
スがとれ、ＭＩＭ素子にかかる電圧はオンとオフでバラ
ンスがよい。
なり、駆動電圧波形は（ｃ）の実線に示すように非選択
期間において階段状の波形Ｖdrとなる。同点線の波形Ｖ
drは走査電圧の非選択電圧の値を点線の値に選んだとき
の波形である。波形は図５（ａ）に示すＯＮ表示の場合
と、図５（ｂ）に示すＯＦＦ表示の場合ともに、１フレ
ーム期間を通して極性反転により変化する電圧のバラン
スがとれ、ＭＩＭ素子にかかる電圧はオンとオフでバラ
ンスがよい。
【００３７】上記駆動波形で１時間一定のパターンを表
示させ、その後、中間調のラスター表示にして観察した
ところ、焼付きは見られなかった。これに比べて図３の
点線の波形Ｖdrで同様にして駆動しその結果を観察した
ところ、以前表示のパターンの残像が１０分間残った。
示させ、その後、中間調のラスター表示にして観察した
ところ、焼付きは見られなかった。これに比べて図３の
点線の波形Ｖdrで同様にして駆動しその結果を観察した
ところ、以前表示のパターンの残像が１０分間残った。
【００３８】以上のように非線形抵抗素子にかかる電圧
波形が均一化されるので、電圧−電流特性のドリフト量
を均一化でき、焼付きの発生が抑えられたものである。
波形が均一化されるので、電圧−電流特性のドリフト量
を均一化でき、焼付きの発生が抑えられたものである。
【００３９】（実施形態２）実施形態１の液晶表示装置
において走査電圧レベルV1（V4）をV2（V3）と同一の電
圧にした。図６に本実施形態の駆動電圧発生回路６０を
示す。電源電圧ＶCCを抵抗Ｒ4 、Ｒ5 で分圧することに
より各液晶駆動電圧レベルを作製している。本実施形態
ではＲ4 ：Ｒ5 ＝２：５とした。これにより走査非選択
電圧レベル出力を信号電圧ＯＦＦレベルで兼ねることが
できるので、素子数を縮小することができ、また消費電
力を抑えることができた。なお、図において符号６１は
バッファ増幅器を示す。
において走査電圧レベルV1（V4）をV2（V3）と同一の電
圧にした。図６に本実施形態の駆動電圧発生回路６０を
示す。電源電圧ＶCCを抵抗Ｒ4 、Ｒ5 で分圧することに
より各液晶駆動電圧レベルを作製している。本実施形態
ではＲ4 ：Ｒ5 ＝２：５とした。これにより走査非選択
電圧レベル出力を信号電圧ＯＦＦレベルで兼ねることが
できるので、素子数を縮小することができ、また消費電
力を抑えることができた。なお、図において符号６１は
バッファ増幅器を示す。
【００４０】このようにして得られた波形で１時間一定
のパターンを表示させ、その後、中間調のラスター表示
にして観察したところ、焼付きは見られなかった。
のパターンを表示させ、その後、中間調のラスター表示
にして観察したところ、焼付きは見られなかった。
【００４１】このようにして、表示パターンの違いによ
る非線形抵抗阻止にかかる電圧波形が均一化されるの
で、電圧−電流特性のドリフト量が均一化でき、その結
果焼付きの発生を抑えることができる。
る非線形抵抗阻止にかかる電圧波形が均一化されるの
で、電圧−電流特性のドリフト量が均一化でき、その結
果焼付きの発生を抑えることができる。
【００４２】
【発明の効果】本発明は、２端子型非線形抵抗素子の電
流−電圧特性のドリフトを均一化することができ焼付き
の発生を抑えることができる。
流−電圧特性のドリフトを均一化することができ焼付き
の発生を抑えることができる。
【図１】本発明の一実施形態を示す回路図。
【図２】本発明の一実施形態の液晶表示素子を示すもの
で、（ａ）は断面略図、（ｂ）は平面略図、（ｃ）は略
断面図。
で、（ａ）は断面略図、（ｂ）は平面略図、（ｃ）は略
断面図。
【図３】本発明の実施形態の駆動波形を示すもので、
（ａ）は信号電圧波形図、（ｂ）は走査電圧波形図、
（ｃ）は駆動電圧波形図。
（ａ）は信号電圧波形図、（ｂ）は走査電圧波形図、
（ｃ）は駆動電圧波形図。
【図４】（ａ）乃至（ｇ）は駆動による画素の電圧の状
態を説明する略図。
態を説明する略図。
【図５】本発明の作用を説明する波形図。
【図６】本発明の他の実施形態の駆動電圧発生回路を示
す回路略図。
す回路略図。
１０： 液晶表示素子 ２０： 走査電極駆動部 ３０： 信号電極駆動部 ４０： 制御部 ５０： 駆動電圧発生回路 Ｒ1 〜Ｒ5 ：分圧抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮武 正樹 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 三宅 和志 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内
Claims (2)
- 【請求項１】 複数の画素を形成する表示領域に列設さ
れ前記領域のライン方向に延在する複数の走査電極と、
前記走査電極に交差する方向に延在する複数の信号電極
と、前記信号電極に画素ごとに接続された２端子型非線
形抵抗素子と、前記２端子型非線形抵抗素子に接続され
画素ごとに配置された画素電極と、前記走査電極と画素
電極間に挟持された液晶層とを有し、前記走査電極と前
記信号電極間に各画素ごとに走査電極−液晶層−画素電
極−２端子型非線形抵抗素子−信号電極の直列回路が形
成される液晶表示素子と；電圧レベルがＶ0 、Ｖ1 、Ｖ
2 、Ｖ3 、Ｖ4 、Ｖ5 の６段階でかつＶ0 ＞Ｖ1＞Ｖ2
＞Ｖ3 ＞Ｖ4 ＞Ｖ5 でなり、｜Ｖ0 −Ｖ1 ｜＝｜Ｖ5 −
Ｖ4 ｜、｜Ｖ0 −Ｖ2 ｜＝｜Ｖ5 −Ｖ3 ｜である電圧を
発生する電源回路と；前記走査電極に、走査選択期間と
走査非選択期間とからなる１走査期間において前記走査
選択期間に走査選択電圧Ｖ0 （極性反転時はＶ5 ）を印
加し、前記走査非選択期間に走査非選択電圧Ｖ１（極性
反転時はＶ4 ）を印加する走査電極駆動回路と；前記信
号電極に、前記走査選択期間に同期して信号電圧オンレ
ベルＶ0 （極性反転時はＶ5 ）および信号電圧オフレベ
ルＶ2 （極性反転時はＶ3 ）を印加する信号電極駆動回
路と；を具備する２端子型非線形抵抗素子を用いた液晶
表示装置において、 前記走査選択期間を前記走査選択電圧が前記直列回路の
前記走査電極側から前記信号電極側に正または負の電圧
が印加される第１の期間と、前記第１の期間とは逆極性
の電圧が印加される第２の期間とに分割する手段と；前
記走査非選択電圧は、前記１走査期間周期で交流化する
手段と；前記走査電極駆動回路の出力電圧波形が、走査
非選択電圧Ｖ1 （極性反転時はＶ4 ）が、常に（Ｖ0 −
Ｖ1 ）（極性反転時は｜Ｖ5 −Ｖ4 ｜）＞（Ｖ1 −Ｖ
2）（極性反転時は｜Ｖ4 −Ｖ3 ｜）になるように設定
する手段と；を具備することを特徴とする２端子型非線
形抵抗素子を用いた液晶表示装置。 - 【請求項２】 走査非選択電圧Ｖ１（極性反転時はＶ4
）を信号電圧オフレベルＶ2 （極性反転時はＶ3 ）に
等しくしてなることを特徴とする請求項１に記載の２端
子型非線形抵抗素子を用いた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7257536A JPH09101499A (ja) | 1995-10-04 | 1995-10-04 | ２端子型非線形抵抗素子を用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7257536A JPH09101499A (ja) | 1995-10-04 | 1995-10-04 | ２端子型非線形抵抗素子を用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09101499A true JPH09101499A (ja) | 1997-04-15 |
Family
ID=17307654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7257536A Pending JPH09101499A (ja) | 1995-10-04 | 1995-10-04 | ２端子型非線形抵抗素子を用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09101499A (ja) |
-
1995
- 1995-10-04 JP JP7257536A patent/JPH09101499A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154191A (en) | System and method for driving a nematic liquid crystal | |
| KR0147917B1 (ko) | 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법 | |
| US9183793B2 (en) | Method for driving electrophoretic display apparatus, electrophoretic display apparatus, electronic apparatus, and electronic timepiece | |
| JPS62218943A (ja) | 液晶表示装置 | |
| JPH04269792A (ja) | マトリクス表示装置の駆動方法及びこの方法で動作し得るマトリクス表示装置 | |
| JPH10104576A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0954299A (ja) | 液晶表示装置 | |
| CA2051251A1 (en) | Electrooptical device | |
| JP2608403B2 (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JPH1062741A (ja) | 表示装置 | |
| JP3193462B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
| JPH09101499A (ja) | ２端子型非線形抵抗素子を用いた液晶表示装置 | |
| JPH05158439A (ja) | 液晶表示装置 | |
| JP2575196B2 (ja) | 表示装置の駆動法 | |
| JPH0980384A (ja) | ２端子型非線形抵抗素子を用いた液晶表示装置 | |
| JP2637515B2 (ja) | 液晶装置及び液晶素子の駆動法 | |
| JPH07248483A (ja) | 液晶表示装置 | |
| KR100304912B1 (ko) | 액정표시소자의구조및구동방법 | |
| JP2770981B2 (ja) | マトリクス形強誘電性液晶パネルの駆動法 | |
| JP3233925B2 (ja) | 強誘電液晶素子の駆動方法 | |
| JPH11149068A (ja) | マトリクスアレイ型装置およびその駆動方法 | |
| JPH0980385A (ja) | ２端子型非線形抵抗素子を用いた液晶表示装置 | |
| JPS62182714A (ja) | 液晶表示装置の駆動方式 | |
| JPH0279816A (ja) | アトリクス形強誘電性液晶パネルの駆動法 |