JPH09101763A - 画像表示装置の駆動回路 - Google Patents
画像表示装置の駆動回路Info
- Publication number
- JPH09101763A JPH09101763A JP7259037A JP25903795A JPH09101763A JP H09101763 A JPH09101763 A JP H09101763A JP 7259037 A JP7259037 A JP 7259037A JP 25903795 A JP25903795 A JP 25903795A JP H09101763 A JPH09101763 A JP H09101763A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling pulse
- sampling
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 データラッチ回路などでサンプリングタイミ
ングとデータとの位相合わせを行っていないドライバを
有する画像表示装置において、ビデオ信号として非連続
的信号が入力される場合に、表示におけるデータの欠落
を防止する。 【解決手段】 デコード回路３は、ＰＬＬ回路２により
生成されたタイミング信号に基づき、サンプリングパル
スタイミング信号であり互いに位相が異なる２つの信号
ＣＬＤ１・ＣＬＤ２を生成して信号切替回路１２に出力
する。信号切替回路１２は、ＦＦ回路１１から入力され
る信号ＦＲ１・ＦＲ２のレベルに従い、２つの信号ＣＬ
Ｄ１・ＣＬＤ２から１水平期間ごとに１つずつ交互に選
択し信号ＣＬＤをソースドライバ内のシフトレジスタに
出力する。信号生成回路１は、また２つの信号ＣＬＤ１
・ＣＬＤ２により４フィールド間において信号ＣＬＤの
切替えを行う。
ングとデータとの位相合わせを行っていないドライバを
有する画像表示装置において、ビデオ信号として非連続
的信号が入力される場合に、表示におけるデータの欠落
を防止する。 【解決手段】 デコード回路３は、ＰＬＬ回路２により
生成されたタイミング信号に基づき、サンプリングパル
スタイミング信号であり互いに位相が異なる２つの信号
ＣＬＤ１・ＣＬＤ２を生成して信号切替回路１２に出力
する。信号切替回路１２は、ＦＦ回路１１から入力され
る信号ＦＲ１・ＦＲ２のレベルに従い、２つの信号ＣＬ
Ｄ１・ＣＬＤ２から１水平期間ごとに１つずつ交互に選
択し信号ＣＬＤをソースドライバ内のシフトレジスタに
出力する。信号生成回路１は、また２つの信号ＣＬＤ１
・ＣＬＤ２により４フィールド間において信号ＣＬＤの
切替えを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
の画像表示装置の駆動回路に関し、特に、ＴＶ信号によ
る画像表示とコンピュータ信号による画像表示とが可能
で、例えば車載用ＴＶとナビゲーションシステムとの併
用なども可能な画像表示装置の駆動回路に関する。
の画像表示装置の駆動回路に関し、特に、ＴＶ信号によ
る画像表示とコンピュータ信号による画像表示とが可能
で、例えば車載用ＴＶとナビゲーションシステムとの併
用なども可能な画像表示装置の駆動回路に関する。
【０００２】
【従来の技術】自動車の位置情報や、各種の走行案内な
どの情報を提供する車載用ナビゲーションシステムの表
示用モニタとして、小型、軽量、省電力などの特徴を有
する液晶表示装置が一般に用いられている。また、こう
した表示装置がＴＶ表示のためのモニタとして共用され
ることも多い。
どの情報を提供する車載用ナビゲーションシステムの表
示用モニタとして、小型、軽量、省電力などの特徴を有
する液晶表示装置が一般に用いられている。また、こう
した表示装置がＴＶ表示のためのモニタとして共用され
ることも多い。
【０００３】図１１は．スイッチング素子としてＴＦＴ
（Thin Film Transistor；薄膜トランジスタ）が用いら
れているアクティブマトリクス駆動方式の液晶表示装置
の従来の駆動回路の一構成例を示すブロック図である。
（Thin Film Transistor；薄膜トランジスタ）が用いら
れているアクティブマトリクス駆動方式の液晶表示装置
の従来の駆動回路の一構成例を示すブロック図である。
【０００４】信号生成回路６０には、位相比較器５０
ａ、積分器５０ｂ、電圧制御発振器（ＶＣＯ）５０ｃ、
および分周器（Ｈカウンタ）５０ｄを備えるＰＬＬ回路
５０が設けられている。ＰＬＬ回路５０には、入力信号
として複合同期信号ＣＳＹＮが入力される。電圧制御発
振器５０ｃは、入力される複合同期信号ＣＳＹＮの水平
同期信号ＨＳＹＮに応じた周波数によって信号を発振す
る。この発振信号は、分周器５０ｄに入力される。分周
器５０ｄは、この発振信号をクロックとして、水平方向
のタイミング信号を生成する。このタイミング信号は、
分周器５０ｄからデコード回路５１に出力される。
ａ、積分器５０ｂ、電圧制御発振器（ＶＣＯ）５０ｃ、
および分周器（Ｈカウンタ）５０ｄを備えるＰＬＬ回路
５０が設けられている。ＰＬＬ回路５０には、入力信号
として複合同期信号ＣＳＹＮが入力される。電圧制御発
振器５０ｃは、入力される複合同期信号ＣＳＹＮの水平
同期信号ＨＳＹＮに応じた周波数によって信号を発振す
る。この発振信号は、分周器５０ｄに入力される。分周
器５０ｄは、この発振信号をクロックとして、水平方向
のタイミング信号を生成する。このタイミング信号は、
分周器５０ｄからデコード回路５１に出力される。
【０００５】デコード回路５１は、タイミング信号をソ
ースドライバ用制御信号に変換するとともに、分周器
（Ｖカウンタ）５２に出力するための信号ＣＫＶを発生
する。分周器５２は、この信号ＣＫＶをクロックとし
て、垂直方向のタイミング信号を生成し、デコード回路
５３に出力する。分周器５２は、複合同期信号ＣＳＹＮ
の垂直同期信号ＶＳＹＮによってリセットがかかり、こ
の垂直同期信号ＶＳＹＮを基準として動作する。デコー
ド回路５３は、分周器５２から出力されるタイミング信
号をゲートドライバ用制御信号に変換する。ゲートドラ
イバ用制御信号は、具体的には２つの信号ＳＰＳ・ＣＬ
Ｓからなり、両信号ＳＰＳ・ＣＬＳは、デコード回路５
３からゲートドライバ５４に出力される。ゲートドライ
バ５４は、ＴＦＴのスイッチング用として、垂直方向の
制御を行う。
ースドライバ用制御信号に変換するとともに、分周器
（Ｖカウンタ）５２に出力するための信号ＣＫＶを発生
する。分周器５２は、この信号ＣＫＶをクロックとし
て、垂直方向のタイミング信号を生成し、デコード回路
５３に出力する。分周器５２は、複合同期信号ＣＳＹＮ
の垂直同期信号ＶＳＹＮによってリセットがかかり、こ
の垂直同期信号ＶＳＹＮを基準として動作する。デコー
ド回路５３は、分周器５２から出力されるタイミング信
号をゲートドライバ用制御信号に変換する。ゲートドラ
イバ用制御信号は、具体的には２つの信号ＳＰＳ・ＣＬ
Ｓからなり、両信号ＳＰＳ・ＣＬＳは、デコード回路５
３からゲートドライバ５４に出力される。ゲートドライ
バ５４は、ＴＦＴのスイッチング用として、垂直方向の
制御を行う。
【０００６】デコード回路５１によって生成されるソー
スドライバ用制御信号は、データのサンプル・ホールド
に用いられ、具体的には２つの信号ＳＰＤ・ＣＬＤから
なる。信号ＳＰＤは、サンプリングの開始を制御する開
始制御信号であり、信号ＣＬＤは、サンプリングパルス
タイミング信号である。両信号ＳＰＤ・ＣＬＤは、デコ
ード回路５１からソースドライバ５５のシフトレジスタ
に出力される。シフトレジスタの各ユニットは、両信号
ＳＰＤ・ＣＬＤをもとに、サンプリングパルスを１水平
期間ごとに１回発生し、ソースドライバ５５内の後述す
るサンプル・ホールド回路５８に出力する。
スドライバ用制御信号は、データのサンプル・ホールド
に用いられ、具体的には２つの信号ＳＰＤ・ＣＬＤから
なる。信号ＳＰＤは、サンプリングの開始を制御する開
始制御信号であり、信号ＣＬＤは、サンプリングパルス
タイミング信号である。両信号ＳＰＤ・ＣＬＤは、デコ
ード回路５１からソースドライバ５５のシフトレジスタ
に出力される。シフトレジスタの各ユニットは、両信号
ＳＰＤ・ＣＬＤをもとに、サンプリングパルスを１水平
期間ごとに１回発生し、ソースドライバ５５内の後述す
るサンプル・ホールド回路５８に出力する。
【０００７】図１２は、ソースドライバ５５におけるサ
ンプル・ホールド回路５８の簡略化した構成を示す説明
図である。サンプル・ホールド回路５８は、図１１に示
す液晶パネル５６中のソースバスラインＳＬ…の数と同
数存在する。また、各サンプル・ホールド回路５８に
は、液晶（ＴＦＴ）専用のビデオ信号Ｖｓが入力され
る。ビデオ信号Ｖｓは、液晶への直流電圧の印加を防止
するために、また表示におけるフリッカ防止のために、
１水平期間および１垂直期間ごとにその極性を反転させ
ている。
ンプル・ホールド回路５８の簡略化した構成を示す説明
図である。サンプル・ホールド回路５８は、図１１に示
す液晶パネル５６中のソースバスラインＳＬ…の数と同
数存在する。また、各サンプル・ホールド回路５８に
は、液晶（ＴＦＴ）専用のビデオ信号Ｖｓが入力され
る。ビデオ信号Ｖｓは、液晶への直流電圧の印加を防止
するために、また表示におけるフリッカ防止のために、
１水平期間および１垂直期間ごとにその極性を反転させ
ている。
【０００８】サンプリングパルスによってスイッチＳＷ
１が開かれる間に、ビデオ信号Ｖｓの電圧がサンプリン
グコンデンサＣ１に充電される。充電された電圧は、１
水平期間保持された後に、トランスファーパルスによっ
てスイッチＳＷ２が開かれると、ホールドコンデンサＣ
２に移される。移された電圧は、インピーダンス変換器
（出力バッファ）５９を介して液晶パネル５６中のソー
スバスラインＳＬ…に信号電圧として出力される。
１が開かれる間に、ビデオ信号Ｖｓの電圧がサンプリン
グコンデンサＣ１に充電される。充電された電圧は、１
水平期間保持された後に、トランスファーパルスによっ
てスイッチＳＷ２が開かれると、ホールドコンデンサＣ
２に移される。移された電圧は、インピーダンス変換器
（出力バッファ）５９を介して液晶パネル５６中のソー
スバスラインＳＬ…に信号電圧として出力される。
【０００９】図１１を参照して、液晶パネル５６では、
多数のゲートバスライン（水平走査線）ＧＬ…と、多数
のソースバスラインＳＬ…とが交差する状態で配されて
いる。隣接するゲートバスラインＧＬ・ＧＬと隣接する
ソースバスラインＳＬ・ＳＬとで囲まれた領域には、画
素５７が１つずつ形成されており、全体で画素５７…は
マトリクス状に配列されている。各画素５７には、スイ
ッチング素子としてのＴＦＴと、液晶に信号電圧を印加
するための画素電極とが形成されている。各画素５７に
おいて、ＴＦＴのゲートはゲートバスラインＧＬに接続
されており、画素電極はＴＦＴのドレインおよびソース
を介してソースバスラインＳＬに接続されている。
多数のゲートバスライン（水平走査線）ＧＬ…と、多数
のソースバスラインＳＬ…とが交差する状態で配されて
いる。隣接するゲートバスラインＧＬ・ＧＬと隣接する
ソースバスラインＳＬ・ＳＬとで囲まれた領域には、画
素５７が１つずつ形成されており、全体で画素５７…は
マトリクス状に配列されている。各画素５７には、スイ
ッチング素子としてのＴＦＴと、液晶に信号電圧を印加
するための画素電極とが形成されている。各画素５７に
おいて、ＴＦＴのゲートはゲートバスラインＧＬに接続
されており、画素電極はＴＦＴのドレインおよびソース
を介してソースバスラインＳＬに接続されている。
【００１０】また、この液晶パネル５６は、赤色、緑
色、および青色のフィルタが縞状に順次繰り返されて形
成されたストライプ配列のカラーフィルタを備えてい
る。このカラーフィルタに応じて、隣接する一続きの３
つの画素５７が、それぞれ、赤色を表示するための画
素、緑色を表示するための画素、および青色を表示する
ための画素となり、表示用の１組のドットとなってい
る。
色、および青色のフィルタが縞状に順次繰り返されて形
成されたストライプ配列のカラーフィルタを備えてい
る。このカラーフィルタに応じて、隣接する一続きの３
つの画素５７が、それぞれ、赤色を表示するための画
素、緑色を表示するための画素、および青色を表示する
ための画素となり、表示用の１組のドットとなってい
る。
【００１１】ソースドライバ５５からソースバスライン
ＳＬ…に信号電圧が出力されるのと同期して、ゲートド
ライバ５４内のシフトレジスタからＴＦＴのスイッチン
グ用パルスが、液晶パネル５６中のゲートバスラインＧ
Ｌに出力される。このＯＮパルスが入力されるゲートバ
スラインＧＬ上の画素５７にのみ電圧が書き込まれ、画
素５７は、この電圧をＯＦＦ期間（１垂直期間）保持す
る。これをゲートバスラインＧＬの１番目のラインから
最終ラインまで繰り返すことによって、１垂直期間の絵
を表示する。
ＳＬ…に信号電圧が出力されるのと同期して、ゲートド
ライバ５４内のシフトレジスタからＴＦＴのスイッチン
グ用パルスが、液晶パネル５６中のゲートバスラインＧ
Ｌに出力される。このＯＮパルスが入力されるゲートバ
スラインＧＬ上の画素５７にのみ電圧が書き込まれ、画
素５７は、この電圧をＯＦＦ期間（１垂直期間）保持す
る。これをゲートバスラインＧＬの１番目のラインから
最終ラインまで繰り返すことによって、１垂直期間の絵
を表示する。
【００１２】上記サンプル・ホールド回路５８に入力さ
れるビデオ信号Ｖｓが、例えばＴＶ信号のように連続的
信号（アナログ信号）の場合、サンプリングの方法とし
ては、液晶パネル５６のドット数に応じて、図１３に示
すように、入力されるビデオ信号Ｖｓの表示範囲を時分
割する。同図においては、サンプリングパルスＳ１・Ｓ
２・Ｓ３によって、それぞれビデオ信号Ｖｓの第１行
（１水平期間）の電圧Ｖ１・Ｖ２・Ｖ３をサンプリング
し、サンプリングパルスＳ４・Ｓ５・Ｓ６によって、そ
れぞれビデオ信号Ｖｓの第２行（１水平期間）の電圧−
Ｖ１・−Ｖ２・−Ｖ３をサンプリングしている。なお、
上記のサンプリングパルスにおいて、Ｓ１とＳ４、Ｓ２
とＳ５、およびＳ３とＳ６は、同一回路のサンプリング
パルスである。また、このサンプリングにおいて、ビデ
オ信号ＶｓとサンプリングパルスＳ１〜Ｓ６とは、デー
タラッチ回路などで直接同期合わせを行っていない。さ
らに、液晶パネル５６のカラーフィルタの配列がストラ
イプ配列なので、サンプリングのタイミングは各ライン
（各水平期間）において常に同相である。
れるビデオ信号Ｖｓが、例えばＴＶ信号のように連続的
信号（アナログ信号）の場合、サンプリングの方法とし
ては、液晶パネル５６のドット数に応じて、図１３に示
すように、入力されるビデオ信号Ｖｓの表示範囲を時分
割する。同図においては、サンプリングパルスＳ１・Ｓ
２・Ｓ３によって、それぞれビデオ信号Ｖｓの第１行
（１水平期間）の電圧Ｖ１・Ｖ２・Ｖ３をサンプリング
し、サンプリングパルスＳ４・Ｓ５・Ｓ６によって、そ
れぞれビデオ信号Ｖｓの第２行（１水平期間）の電圧−
Ｖ１・−Ｖ２・−Ｖ３をサンプリングしている。なお、
上記のサンプリングパルスにおいて、Ｓ１とＳ４、Ｓ２
とＳ５、およびＳ３とＳ６は、同一回路のサンプリング
パルスである。また、このサンプリングにおいて、ビデ
オ信号ＶｓとサンプリングパルスＳ１〜Ｓ６とは、デー
タラッチ回路などで直接同期合わせを行っていない。さ
らに、液晶パネル５６のカラーフィルタの配列がストラ
イプ配列なので、サンプリングのタイミングは各ライン
（各水平期間）において常に同相である。
【００１３】
【発明が解決しようとする課題】ところが、上述のよう
な駆動回路を備える液晶表示装置を、例えば車載用ＴＶ
とナビゲーションシステムとの併用が可能な表示装置と
して用いた場合、以下のような問題が生じる。
な駆動回路を備える液晶表示装置を、例えば車載用ＴＶ
とナビゲーションシステムとの併用が可能な表示装置と
して用いた場合、以下のような問題が生じる。
【００１４】上記サンプル・ホールド回路５８に入力さ
れるビデオ信号Ｖｓが、例えばコンピュータから出力さ
れるディジタル信号のように非連続的信号の場合、図１
４に示すように、ビデオ信号Ｖｓとサンプリングパルス
Ｓａとの位相関係が例えばＶｓ１とＳａ１との位相関係
であれば、サンプリングコンデンサＣ１には電圧Ｖｄが
蓄積される。しかし、ビデオ信号Ｖｓとサンプリングパ
ルスＳａとの位相関係が例えばＶｓ２とＳａ２との位相
関係であれば、サンプリングコンデンサＣ１には電圧が
蓄積されない。したがって、液晶には電圧が印加され
ず、適切な表示を行うことができない。例えば、このビ
デオ信号Ｖｓ２のタイミングで縦線を表示しようとする
場合、この縦線は表示されないことになる。
れるビデオ信号Ｖｓが、例えばコンピュータから出力さ
れるディジタル信号のように非連続的信号の場合、図１
４に示すように、ビデオ信号Ｖｓとサンプリングパルス
Ｓａとの位相関係が例えばＶｓ１とＳａ１との位相関係
であれば、サンプリングコンデンサＣ１には電圧Ｖｄが
蓄積される。しかし、ビデオ信号Ｖｓとサンプリングパ
ルスＳａとの位相関係が例えばＶｓ２とＳａ２との位相
関係であれば、サンプリングコンデンサＣ１には電圧が
蓄積されない。したがって、液晶には電圧が印加され
ず、適切な表示を行うことができない。例えば、このビ
デオ信号Ｖｓ２のタイミングで縦線を表示しようとする
場合、この縦線は表示されないことになる。
【００１５】このように、従来の駆動においては、サン
プリングパルスＳａとデータであるビデオ信号Ｖｓとの
位相がずれてサンプリングができない結果、表示におい
てデータが欠落する場合があった。例えば、ビデオ信号
Ｖｓがコンピュータから出力されるディジタル信号であ
って、パネルのドット数（水平３２０ドット）より若干
多いデータ（水平３６０ドット）の場合に、上述のよう
にデータが欠落することがあった。
プリングパルスＳａとデータであるビデオ信号Ｖｓとの
位相がずれてサンプリングができない結果、表示におい
てデータが欠落する場合があった。例えば、ビデオ信号
Ｖｓがコンピュータから出力されるディジタル信号であ
って、パネルのドット数（水平３２０ドット）より若干
多いデータ（水平３６０ドット）の場合に、上述のよう
にデータが欠落することがあった。
【００１６】本発明は、上記の問題点を解決するために
なされたもので、その目的は、ビデオ信号として非連続
的信号が入力される場合も、データを取り込むことがで
き、表示におけるデータの欠落を防止することができる
画像表示装置の駆動回路を提供することにある。
なされたもので、その目的は、ビデオ信号として非連続
的信号が入力される場合も、データを取り込むことがで
き、表示におけるデータの欠落を防止することができる
画像表示装置の駆動回路を提供することにある。
【００１７】
【課題を解決するための手段】請求項１の発明に係る画
像表示装置の駆動回路は、上記の課題を解決するため
に、入力される複合同期信号に基づいて、入力されるビ
デオ信号をサンプリングするためのサンプリングの開始
を制御する開始制御信号およびサンプリングのタイミン
グを決定するサンプリングパルスタイミング信号を生成
する信号生成手段と、前記開始制御信号および前記サン
プリングパルスタイミング信号に基づいて、サンプリン
グパルスを生成するサンプリングパルス生成手段と、前
記サンプリングパルスのタイミングで、入力されるビデ
オ信号を各水平走査線の水平期間ごとにサンプリングし
て保持するサンプル・ホールド回路とを備える画像表示
装置の駆動回路において、前記ビデオ信号として非連続
的信号が入力される場合に、前記信号生成手段は、相互
に位相が異なる複数の種類のサンプリングパルスタイミ
ング信号を生成するとともに、該複数の種類のサンプリ
ングパルスタイミング信号から１水平期間ごとに１種類
ずつ順番に選択して、前記サンプリングパルス生成手段
に出力することを特徴としている。
像表示装置の駆動回路は、上記の課題を解決するため
に、入力される複合同期信号に基づいて、入力されるビ
デオ信号をサンプリングするためのサンプリングの開始
を制御する開始制御信号およびサンプリングのタイミン
グを決定するサンプリングパルスタイミング信号を生成
する信号生成手段と、前記開始制御信号および前記サン
プリングパルスタイミング信号に基づいて、サンプリン
グパルスを生成するサンプリングパルス生成手段と、前
記サンプリングパルスのタイミングで、入力されるビデ
オ信号を各水平走査線の水平期間ごとにサンプリングし
て保持するサンプル・ホールド回路とを備える画像表示
装置の駆動回路において、前記ビデオ信号として非連続
的信号が入力される場合に、前記信号生成手段は、相互
に位相が異なる複数の種類のサンプリングパルスタイミ
ング信号を生成するとともに、該複数の種類のサンプリ
ングパルスタイミング信号から１水平期間ごとに１種類
ずつ順番に選択して、前記サンプリングパルス生成手段
に出力することを特徴としている。
【００１８】上記の構成により、サンプリングパルスと
ビデオ信号との位相関係を１水平期間ごとに変えること
ができるので、データラッチ回路などでサンプリングタ
イミングとデータとの位相合わせを行っていないドライ
バを有する画像表示装置においても、ビデオ信号として
非連続的信号が入力される場合に、サンプリングパルス
とデータであるビデオ信号との位相のずれにより取り込
むことができなかったデータを取り込むことができる。
ビデオ信号との位相関係を１水平期間ごとに変えること
ができるので、データラッチ回路などでサンプリングタ
イミングとデータとの位相合わせを行っていないドライ
バを有する画像表示装置においても、ビデオ信号として
非連続的信号が入力される場合に、サンプリングパルス
とデータであるビデオ信号との位相のずれにより取り込
むことができなかったデータを取り込むことができる。
【００１９】特に、表示用パネルのドット数よりデータ
量が多いビデオ信号が入力される場合に、またはドット
数が増えサンプリング時間が不足する場合にサンプリン
グすることができなかったデータ電圧を補正し、表示す
ることができる。
量が多いビデオ信号が入力される場合に、またはドット
数が増えサンプリング時間が不足する場合にサンプリン
グすることができなかったデータ電圧を補正し、表示す
ることができる。
【００２０】したがって、従来より多くのデータを取り
込むことができるので、表示画像を改善して、良好な表
示を得ることができる。
込むことができるので、表示画像を改善して、良好な表
示を得ることができる。
【００２１】請求項２の発明に係る画像表示装置の駆動
回路は、上記の課題を解決するために、請求項１の構成
に加えて、前記信号生成手段によって生成される複数の
種類のサンプリングパルスタイミング信号は２種類のサ
ンプリングパルスタイミング信号からなり、前記信号生
成手段は、前記２種類のサンプリングパルスタイミング
信号から１水平期間ごとに１種類ずつ交互に選択して、
前記サンプリングパルス生成手段に出力することを特徴
としている。
回路は、上記の課題を解決するために、請求項１の構成
に加えて、前記信号生成手段によって生成される複数の
種類のサンプリングパルスタイミング信号は２種類のサ
ンプリングパルスタイミング信号からなり、前記信号生
成手段は、前記２種類のサンプリングパルスタイミング
信号から１水平期間ごとに１種類ずつ交互に選択して、
前記サンプリングパルス生成手段に出力することを特徴
としている。
【００２２】上記の構成により、信号生成手段は、比較
的簡単な回路構成で２種類のサンプリングパルスタイミ
ング信号の生成を実現するとともに、これらから１水平
期間ごとに１種類ずつ交互に選択してサンプリングパル
ス生成手段に出力する。これにより、サンプリングパル
スとビデオ信号との位相関係を１水平期間ごとに変える
ことが可能になる。
的簡単な回路構成で２種類のサンプリングパルスタイミ
ング信号の生成を実現するとともに、これらから１水平
期間ごとに１種類ずつ交互に選択してサンプリングパル
ス生成手段に出力する。これにより、サンプリングパル
スとビデオ信号との位相関係を１水平期間ごとに変える
ことが可能になる。
【００２３】請求項３の発明に係る画像表示装置の駆動
回路は、上記の課題を解決するために、請求項２の構成
に加えて、前記信号生成手段は、同一水平走査線に対し
て前記２種類のサンプリングパルスタイミング信号を２
フィールドごとに交互に切り替えて、前記サンプリング
パルス生成手段に出力することを特徴としている。
回路は、上記の課題を解決するために、請求項２の構成
に加えて、前記信号生成手段は、同一水平走査線に対し
て前記２種類のサンプリングパルスタイミング信号を２
フィールドごとに交互に切り替えて、前記サンプリング
パルス生成手段に出力することを特徴としている。
【００２４】上記の構成により、同一水平走査線上のド
ットに印加される電圧をサンプリングする際に、サンプ
リングパルスとビデオ信号との位相関係を２フィールド
ごとに変えることができる。したがって、４フィールド
間において各水平走査線のドットには必ず電圧が印加さ
れることになるので、表示におけるデータの欠落を確実
に防止することができる。
ットに印加される電圧をサンプリングする際に、サンプ
リングパルスとビデオ信号との位相関係を２フィールド
ごとに変えることができる。したがって、４フィールド
間において各水平走査線のドットには必ず電圧が印加さ
れることになるので、表示におけるデータの欠落を確実
に防止することができる。
【００２５】さらに、入力されるビデオ信号の極性を１
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を２フィールドごとに変え
ることにより、各ドットへ印加される電圧の交流化を実
現することができるので、液晶表示装置に用いて好適な
駆動回路を提供することができる。
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を２フィールドごとに変え
ることにより、各ドットへ印加される電圧の交流化を実
現することができるので、液晶表示装置に用いて好適な
駆動回路を提供することができる。
【００２６】請求項４の発明に係る画像表示装置の駆動
回路は、上記の課題を解決するために、請求項２の構成
に加えて、前記信号生成手段は、同一水平走査線に対し
て前記２種類のサンプリングパルスタイミング信号を４
フィールド間において切り替えて、前記サンプリングパ
ルス生成手段に出力することを特徴としている。
回路は、上記の課題を解決するために、請求項２の構成
に加えて、前記信号生成手段は、同一水平走査線に対し
て前記２種類のサンプリングパルスタイミング信号を４
フィールド間において切り替えて、前記サンプリングパ
ルス生成手段に出力することを特徴としている。
【００２７】上記の構成により、同一水平走査線上のド
ットに印加される電圧をサンプリングする際に、サンプ
リングパルスとビデオ信号との位相関係を４フィールド
間において変えることができる。したがって、４フィー
ルド間において各水平走査線のドットには必ず電圧が印
加されることになるので、表示におけるデータの欠落を
確実に防止することができる。
ットに印加される電圧をサンプリングする際に、サンプ
リングパルスとビデオ信号との位相関係を４フィールド
間において変えることができる。したがって、４フィー
ルド間において各水平走査線のドットには必ず電圧が印
加されることになるので、表示におけるデータの欠落を
確実に防止することができる。
【００２８】請求項５の発明に係る画像表示装置の駆動
回路は、上記の課題を解決するために、請求項２の構成
に加えて、前記信号生成手段は、同一水平走査線に対し
て前記２種類のサンプリングパルスタイミング信号を４
フィールド間において少なくとも１種類のサンプリング
パルスが２フィールドで連続するように切り替えて、前
記サンプリングパルス生成手段に出力することを特徴と
している。
回路は、上記の課題を解決するために、請求項２の構成
に加えて、前記信号生成手段は、同一水平走査線に対し
て前記２種類のサンプリングパルスタイミング信号を４
フィールド間において少なくとも１種類のサンプリング
パルスが２フィールドで連続するように切り替えて、前
記サンプリングパルス生成手段に出力することを特徴と
している。
【００２９】上記の構成により、同一水平走査線上のド
ットに印加される電圧をサンプリングする際に、サンプ
リングパルスとビデオ信号との位相関係を４フィールド
間において少なくとも１種類のサンプリングパルスが２
フィールドで連続するように変えることができる。した
がって、４フィールド間において各水平走査線のドット
には必ず電圧が印加されることになるので、表示におけ
るデータの欠落を確実に防止することができる。
ットに印加される電圧をサンプリングする際に、サンプ
リングパルスとビデオ信号との位相関係を４フィールド
間において少なくとも１種類のサンプリングパルスが２
フィールドで連続するように変えることができる。した
がって、４フィールド間において各水平走査線のドット
には必ず電圧が印加されることになるので、表示におけ
るデータの欠落を確実に防止することができる。
【００３０】さらに、入力されるビデオ信号の極性を１
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を１種類のサンプリングパ
ルスが２フィールドで連続するように変えることによ
り、各ドットへ印加される電圧の交流化を実現すること
ができるので、液晶表示装置に用いて好適な駆動回路を
提供することができる。
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を１種類のサンプリングパ
ルスが２フィールドで連続するように変えることによ
り、各ドットへ印加される電圧の交流化を実現すること
ができるので、液晶表示装置に用いて好適な駆動回路を
提供することができる。
【００３１】請求項６の発明に係る画像表示装置の駆動
回路は、上記の課題を解決するために、請求項１、２、
３、または５の構成に加えて、前記画像表示装置は、液
晶パネルにストライプ配列のカラーフィルタを備える液
晶表示装置であることを特徴としている。
回路は、上記の課題を解決するために、請求項１、２、
３、または５の構成に加えて、前記画像表示装置は、液
晶パネルにストライプ配列のカラーフィルタを備える液
晶表示装置であることを特徴としている。
【００３２】上記の構成により、ストライプ配列のカラ
ーフィルタを備えるとともに、データラッチ回路などで
サンプリングタイミングとデータとのタイミング合わせ
を行っていないアナログソースドライバを有する液晶表
示装置においても、ビデオ信号として非連続的信号が入
力される場合に、従来より多くのデータを取り込むこと
ができる。したがって、表示画像を改善して、良好な表
示を得ることができる。
ーフィルタを備えるとともに、データラッチ回路などで
サンプリングタイミングとデータとのタイミング合わせ
を行っていないアナログソースドライバを有する液晶表
示装置においても、ビデオ信号として非連続的信号が入
力される場合に、従来より多くのデータを取り込むこと
ができる。したがって、表示画像を改善して、良好な表
示を得ることができる。
【００３３】
【発明の実施の形態】本発明の実施の一形態について図
１〜図１０に基づいて説明すれば、以下の通りである。
１〜図１０に基づいて説明すれば、以下の通りである。
【００３４】図１は、本形態に係る液晶表示装置の信号
生成回路１の構成を示すブロック図である。この信号生
成回路１は、入力される複合同期信号ＣＳＹＮの水平同
期信号ＨＳＹＮと垂直同期信号ＶＳＹＮとに基づいて生
成した信号を、後述のゲートドライバ６およびソースド
ライバ７に出力する回路であり、大略的に、ＰＬＬ回路
２、デコード回路３、分周器（Ｖカウンタ）４、デコー
ド回路５、ＦＦ（フリップフロップ）回路１１、および
信号切替回路（ＡＮＤ−ＡＮＤ−ＯＲゲート）１２を備
えている。
生成回路１の構成を示すブロック図である。この信号生
成回路１は、入力される複合同期信号ＣＳＹＮの水平同
期信号ＨＳＹＮと垂直同期信号ＶＳＹＮとに基づいて生
成した信号を、後述のゲートドライバ６およびソースド
ライバ７に出力する回路であり、大略的に、ＰＬＬ回路
２、デコード回路３、分周器（Ｖカウンタ）４、デコー
ド回路５、ＦＦ（フリップフロップ）回路１１、および
信号切替回路（ＡＮＤ−ＡＮＤ−ＯＲゲート）１２を備
えている。
【００３５】図２は、上記信号生成回路１を備える液晶
表示装置の液晶パネル９の構成を概略的に示す説明図で
ある。液晶パネル９は、画素アレイ（表示部）８と、ゲ
ートドライバ６と、ソースドライバ７とを備えている。
画素アレイ８には、多数のゲートバスライン（水平走査
線）ＧＬ…と、多数のソースバスラインＳＬ…とが交差
する状態で配されている。ゲートドライバ６は、信号生
成回路１で生成されたゲートドライバ用制御信号に基づ
いて、ゲートバスラインＧＬ…にＴＦＴ（薄膜トランジ
スタ）のスイッチング用パルスを出力する。一方、ソー
スドライバ７は、信号生成回路１で生成されたソースド
ライバ用制御信号に基づいて、ビデオ信号を信号電圧と
してサンプル・ホールドした後、ソースバスラインＳＬ
…に出力する。
表示装置の液晶パネル９の構成を概略的に示す説明図で
ある。液晶パネル９は、画素アレイ（表示部）８と、ゲ
ートドライバ６と、ソースドライバ７とを備えている。
画素アレイ８には、多数のゲートバスライン（水平走査
線）ＧＬ…と、多数のソースバスラインＳＬ…とが交差
する状態で配されている。ゲートドライバ６は、信号生
成回路１で生成されたゲートドライバ用制御信号に基づ
いて、ゲートバスラインＧＬ…にＴＦＴ（薄膜トランジ
スタ）のスイッチング用パルスを出力する。一方、ソー
スドライバ７は、信号生成回路１で生成されたソースド
ライバ用制御信号に基づいて、ビデオ信号を信号電圧と
してサンプル・ホールドした後、ソースバスラインＳＬ
…に出力する。
【００３６】画素アレイ８において、隣接するゲートバ
スラインＧＬ・ＧＬと隣接するソースバスラインＳＬ・
ＳＬとで囲まれた領域には、画素１０が１つずつ形成さ
れており、全体で画素１０…はマトリクス状に配列され
ている。各画素１０には、スイッチング素子としてのＴ
ＦＴと、液晶に信号電圧を印加するための画素電極とが
形成されている。各画素１０において、ＴＦＴのゲート
はゲートバスラインＧＬに接続されており、画素電極は
ＴＦＴのドレインおよびソースを介してソースバスライ
ンＳＬに接続されている。
スラインＧＬ・ＧＬと隣接するソースバスラインＳＬ・
ＳＬとで囲まれた領域には、画素１０が１つずつ形成さ
れており、全体で画素１０…はマトリクス状に配列され
ている。各画素１０には、スイッチング素子としてのＴ
ＦＴと、液晶に信号電圧を印加するための画素電極とが
形成されている。各画素１０において、ＴＦＴのゲート
はゲートバスラインＧＬに接続されており、画素電極は
ＴＦＴのドレインおよびソースを介してソースバスライ
ンＳＬに接続されている。
【００３７】上記液晶パネル９は、さらに図３に示すよ
うに、赤色Ｒ、緑色Ｇ、青色Ｂのフィルタが図中左右方
向に縞状に順次繰り返されて形成されたストライプ配列
のカラーフィルタを備えている。このカラーフィルタに
応じて、隣接する一続きの３つの画素１０が、図２に示
すように、それぞれ、赤色を表示するための画素１０
ｒ、緑色を表示するための画素１０ｇ、および青色を表
示するための画素１０ｂとなり、表示用の１組のドット
となっている。
うに、赤色Ｒ、緑色Ｇ、青色Ｂのフィルタが図中左右方
向に縞状に順次繰り返されて形成されたストライプ配列
のカラーフィルタを備えている。このカラーフィルタに
応じて、隣接する一続きの３つの画素１０が、図２に示
すように、それぞれ、赤色を表示するための画素１０
ｒ、緑色を表示するための画素１０ｇ、および青色を表
示するための画素１０ｂとなり、表示用の１組のドット
となっている。
【００３８】上記液晶表示装置において、各画素電極に
印加される信号電圧に従って液晶の光透過率が変化し、
これにより入射される光を変調して透過させることによ
って画像表示が行われる。
印加される信号電圧に従って液晶の光透過率が変化し、
これにより入射される光を変調して透過させることによ
って画像表示が行われる。
【００３９】次に、信号生成回路１、ゲートドライバ
６、およびソースドライバ７によって液晶パネル９の各
画素電極に信号電圧を印加する方法について説明する。
６、およびソースドライバ７によって液晶パネル９の各
画素電極に信号電圧を印加する方法について説明する。
【００４０】図１を参照して、ＰＬＬ回路２は、位相比
較器２ａ、積分器２ｂ、電圧制御発振器（ＶＣＯ）２
ｃ、および分周器（Ｈカウンタ）２ｄを備えている。電
圧制御発振器２ｃは、位相比較器２ａに入力される複合
同期信号ＣＳＹＮの水平同期信号ＨＳＹＮに応じた周波
数によって信号を発振する。積分器２ｂは、位相比較器
２ａからの出力を平滑化して電圧制御発振器２ｃに与え
る。また、分周器２ｄは、電圧制御発振器２ｃからの発
振信号をクロックとして水平方向のタイミング信号を生
成し、デコード回路３に出力する。
較器２ａ、積分器２ｂ、電圧制御発振器（ＶＣＯ）２
ｃ、および分周器（Ｈカウンタ）２ｄを備えている。電
圧制御発振器２ｃは、位相比較器２ａに入力される複合
同期信号ＣＳＹＮの水平同期信号ＨＳＹＮに応じた周波
数によって信号を発振する。積分器２ｂは、位相比較器
２ａからの出力を平滑化して電圧制御発振器２ｃに与え
る。また、分周器２ｄは、電圧制御発振器２ｃからの発
振信号をクロックとして水平方向のタイミング信号を生
成し、デコード回路３に出力する。
【００４１】上記デコード回路３は、分周器２ｄから出
力されるタイミング信号に基づいて、ソースドライバ用
制御信号を生成するとともに、ＦＦ回路１１に出力する
ための１水平期間のパルスＦＲ、および分周器４に出力
するための信号ＣＫＶを発生する。分周器４は、信号Ｃ
ＫＶをクロックとして、垂直方向のタイミング信号を生
成し、デコード回路５に出力する。分周器４は、複合同
期信号ＣＳＹＮの垂直同期信号ＶＳＹＮによってリセッ
トがかかり、この垂直同期信号ＶＳＹＮを基準として動
作する。デコード回路５は、分周器４から出力されるタ
イミング信号をゲートドライバ用制御信号に変換する。
ゲートドライバ用制御信号は、具体的には２つの信号Ｓ
ＰＳ・ＣＬＳからなり、両信号ＳＰＳ・ＣＬＳは、デコ
ード回路５からゲートドライバ６に出力される。
力されるタイミング信号に基づいて、ソースドライバ用
制御信号を生成するとともに、ＦＦ回路１１に出力する
ための１水平期間のパルスＦＲ、および分周器４に出力
するための信号ＣＫＶを発生する。分周器４は、信号Ｃ
ＫＶをクロックとして、垂直方向のタイミング信号を生
成し、デコード回路５に出力する。分周器４は、複合同
期信号ＣＳＹＮの垂直同期信号ＶＳＹＮによってリセッ
トがかかり、この垂直同期信号ＶＳＹＮを基準として動
作する。デコード回路５は、分周器４から出力されるタ
イミング信号をゲートドライバ用制御信号に変換する。
ゲートドライバ用制御信号は、具体的には２つの信号Ｓ
ＰＳ・ＣＬＳからなり、両信号ＳＰＳ・ＣＬＳは、デコ
ード回路５からゲートドライバ６に出力される。
【００４２】上記ソースドライバ用制御信号は、データ
のサンプル・ホールドに用いられ、デコード回路３から
３つの信号ＳＰＤ・ＣＬＤ１・ＣＬＤ２が出力される。
信号ＳＰＤは、サンプリングの開始を制御する開始制御
信号であり、信号ＣＬＤ１・ＣＬＤ２は、ともにサンプ
リングパルスタイミング信号である。但し、両信号ＣＬ
Ｄ１・ＣＬＤ２の位相は、図４の（ｅ）および（ｆ）に
示すように、相互に若干異なっている。
のサンプル・ホールドに用いられ、デコード回路３から
３つの信号ＳＰＤ・ＣＬＤ１・ＣＬＤ２が出力される。
信号ＳＰＤは、サンプリングの開始を制御する開始制御
信号であり、信号ＣＬＤ１・ＣＬＤ２は、ともにサンプ
リングパルスタイミング信号である。但し、両信号ＣＬ
Ｄ１・ＣＬＤ２の位相は、図４の（ｅ）および（ｆ）に
示すように、相互に若干異なっている。
【００４３】デコード回路３によって生成された２つの
信号ＣＬＤ１・ＣＬＤ２は、それぞれ信号切替回路１２
の入力端子Ｂ・Ｄに送られる。また、パルスＦＲは、Ｆ
Ｆ回路１１に送られて１／２分周される。このＦＦ回路
１１のＱ出力信号ＦＲ１とバーＱ出力信号ＦＲ２とが、
それぞれ信号切替回路１２の入力端子Ａ・Ｃに送られ
る。
信号ＣＬＤ１・ＣＬＤ２は、それぞれ信号切替回路１２
の入力端子Ｂ・Ｄに送られる。また、パルスＦＲは、Ｆ
Ｆ回路１１に送られて１／２分周される。このＦＦ回路
１１のＱ出力信号ＦＲ１とバーＱ出力信号ＦＲ２とが、
それぞれ信号切替回路１２の入力端子Ａ・Ｃに送られ
る。
【００４４】図４に示すように、信号ＦＲ１がＨレベル
のとき、信号ＣＬＤ２が出力信号ＣＬＤとして信号切替
回路１２からソースドライバ７に出力される。一方、信
号ＦＲ１がＬレベルのとき、信号ＣＬＤ１が出力信号Ｃ
ＬＤとして信号切替回路１２からソースドライバ７に出
力される。これにより信号生成回路１は、互いに位相が
異なる２つの信号ＣＬＤ１・ＣＬＤ２を、１水平期間ご
とに交互にソースドライバ７に出力することができる。
のとき、信号ＣＬＤ２が出力信号ＣＬＤとして信号切替
回路１２からソースドライバ７に出力される。一方、信
号ＦＲ１がＬレベルのとき、信号ＣＬＤ１が出力信号Ｃ
ＬＤとして信号切替回路１２からソースドライバ７に出
力される。これにより信号生成回路１は、互いに位相が
異なる２つの信号ＣＬＤ１・ＣＬＤ２を、１水平期間ご
とに交互にソースドライバ７に出力することができる。
【００４５】さらに信号生成回路１は、後述するよう
に、２つの信号ＣＬＤ１・ＣＬＤ２により４フィールド
間において出力信号ＣＬＤの切替えを行っている。
に、２つの信号ＣＬＤ１・ＣＬＤ２により４フィールド
間において出力信号ＣＬＤの切替えを行っている。
【００４６】信号切替回路１２からの出力信号ＣＬＤお
よびデコード回路３から出力された信号ＳＰＤは、図５
に示すように、ソースドライバ７内のシフトレジスタ７
ａに入力される。シフトレジスタ７ａの各ユニットは、
両信号ＳＰＤ・ＣＬＤに基づいて、サンプリングパルス
Ｓを１水平期間ごとに１回発生し、ソースドライバ７内
のサンプル・ホールド回路７ｂに出力する。サンプル・
ホールド回路７ｂは、ソースドライバ７内にソースバス
ラインＳＬの数と同数存在し、各サンプル・ホールド回
路７ｂにそれぞれサンプリングパルスＳが入力される。
例えば図７に示すように、シフトレジスタ７ａにおいて
信号ＳＰＤの立ち下がりから信号ＣＬＤの３クロック目
にサンプリングパルスＳが順次発生する場合、各サンプ
ル・ホールド回路７ｂ1 ・７ｂ2 ・７ｂ3 にそれぞれサ
ンプリングパルスＳ１・Ｓ２・Ｓ３が入力される。
よびデコード回路３から出力された信号ＳＰＤは、図５
に示すように、ソースドライバ７内のシフトレジスタ７
ａに入力される。シフトレジスタ７ａの各ユニットは、
両信号ＳＰＤ・ＣＬＤに基づいて、サンプリングパルス
Ｓを１水平期間ごとに１回発生し、ソースドライバ７内
のサンプル・ホールド回路７ｂに出力する。サンプル・
ホールド回路７ｂは、ソースドライバ７内にソースバス
ラインＳＬの数と同数存在し、各サンプル・ホールド回
路７ｂにそれぞれサンプリングパルスＳが入力される。
例えば図７に示すように、シフトレジスタ７ａにおいて
信号ＳＰＤの立ち下がりから信号ＣＬＤの３クロック目
にサンプリングパルスＳが順次発生する場合、各サンプ
ル・ホールド回路７ｂ1 ・７ｂ2 ・７ｂ3 にそれぞれサ
ンプリングパルスＳ１・Ｓ２・Ｓ３が入力される。
【００４７】図６は、各サンプル・ホールド回路７ｂの
構成を概略的に示す説明図であり、各サンプル・ホール
ド回路７ｂは、サンプリングパルスＳ、トランスファー
パルスＴによってそれぞれ開かれるスイッチＳＷ１・Ｓ
Ｗ２と、サンプリングコンデンサＣ１と、ホールドコン
デンサＣ２とを備えている。また、各サンプル・ホール
ド回路７ｂには液晶専用のビデオ信号Ｖｓが入力され
る。入力されるビデオ信号Ｖｓは、液晶への直流電圧の
印加を防止するために、また表示におけるフリッカ防止
のために、１水平期間および１垂直期間ごとにその極性
を反転させている。
構成を概略的に示す説明図であり、各サンプル・ホール
ド回路７ｂは、サンプリングパルスＳ、トランスファー
パルスＴによってそれぞれ開かれるスイッチＳＷ１・Ｓ
Ｗ２と、サンプリングコンデンサＣ１と、ホールドコン
デンサＣ２とを備えている。また、各サンプル・ホール
ド回路７ｂには液晶専用のビデオ信号Ｖｓが入力され
る。入力されるビデオ信号Ｖｓは、液晶への直流電圧の
印加を防止するために、また表示におけるフリッカ防止
のために、１水平期間および１垂直期間ごとにその極性
を反転させている。
【００４８】各サンプル・ホールド回路７ｂにおいて、
スイッチＳＷ１がサンプリングパルスＳによって開かれ
ている間、ビデオ信号Ｖｓの電圧がサンプリングコンデ
ンサＣ１に充電される。充電された電圧は１水平期間保
持された後に、トランスファーパルスＴによってスイッ
チＳＷ２が開かれると、ホールドコンデンサＣ２に移さ
れる。この信号電圧がインピーダンス変換器（出力バッ
ファ）７ｃを介して、液晶パネル９中のソースバスライ
ンＳＬに出力される。また、この出力と同期して、ゲー
トドライバ６内のシフトレジスタよりＴＦＴのスイッチ
ング用パルスが液晶パネル９中のゲートバスラインＧＬ
に出力される。このＯＮパルスが入力されるゲートバス
ラインＧＬ上の画素１０にのみ信号電圧が印加され、各
画素１０はＯＦＦ期間（１垂直期間）この電圧を保持す
る。これをゲートバスラインＧＬの最初のラインから最
後のラインまで繰り返すことにより、１垂直期間の画像
を表示する。
スイッチＳＷ１がサンプリングパルスＳによって開かれ
ている間、ビデオ信号Ｖｓの電圧がサンプリングコンデ
ンサＣ１に充電される。充電された電圧は１水平期間保
持された後に、トランスファーパルスＴによってスイッ
チＳＷ２が開かれると、ホールドコンデンサＣ２に移さ
れる。この信号電圧がインピーダンス変換器（出力バッ
ファ）７ｃを介して、液晶パネル９中のソースバスライ
ンＳＬに出力される。また、この出力と同期して、ゲー
トドライバ６内のシフトレジスタよりＴＦＴのスイッチ
ング用パルスが液晶パネル９中のゲートバスラインＧＬ
に出力される。このＯＮパルスが入力されるゲートバス
ラインＧＬ上の画素１０にのみ信号電圧が印加され、各
画素１０はＯＦＦ期間（１垂直期間）この電圧を保持す
る。これをゲートバスラインＧＬの最初のラインから最
後のラインまで繰り返すことにより、１垂直期間の画像
を表示する。
【００４９】上記サンプル・ホールド回路７ｂに入力さ
れるビデオ信号Ｖｓが非連続的な信号である場合、ビデ
オ信号ＶｓとサンプリングパルスＳとの位相関係が図８
（ａ）に示すような関係であれば、ビデオ信号Ｖｓの電
圧がサンプリングコンデンサＣ１に充電されるが、ビデ
オ信号ＶｓとサンプリングパルスＳとの位相関係が図８
（ｂ）に示すような関係であれば、ビデオ信号Ｖｓの電
圧をサンプリングコンデンサＣ１に十分に充電すること
ができず、したがって液晶に十分な信号電圧を印加する
ことができず、良好な表示を得ることができない。
れるビデオ信号Ｖｓが非連続的な信号である場合、ビデ
オ信号ＶｓとサンプリングパルスＳとの位相関係が図８
（ａ）に示すような関係であれば、ビデオ信号Ｖｓの電
圧がサンプリングコンデンサＣ１に充電されるが、ビデ
オ信号ＶｓとサンプリングパルスＳとの位相関係が図８
（ｂ）に示すような関係であれば、ビデオ信号Ｖｓの電
圧をサンプリングコンデンサＣ１に十分に充電すること
ができず、したがって液晶に十分な信号電圧を印加する
ことができず、良好な表示を得ることができない。
【００５０】本形態では、前述のように、信号ＦＲ１が
Ｈレベルのとき信号ＣＬＤ２が出力信号ＣＬＤとして信
号切替回路１２からソースドライバ７内のシフトレジス
タ７ａに出力され、信号ＦＲ１がＬレベルのとき信号切
替回路１２から信号ＣＬＤ１が出力信号ＣＬＤとしてシ
フトレジスタ７ａに出力される。これにより、出力信号
ＣＬＤに基づいて生成されるサンプリングパルスＳとビ
デオ信号Ｖｓとの位相関係を１水平期間ごとに変えるこ
とが可能になる。
Ｈレベルのとき信号ＣＬＤ２が出力信号ＣＬＤとして信
号切替回路１２からソースドライバ７内のシフトレジス
タ７ａに出力され、信号ＦＲ１がＬレベルのとき信号切
替回路１２から信号ＣＬＤ１が出力信号ＣＬＤとしてシ
フトレジスタ７ａに出力される。これにより、出力信号
ＣＬＤに基づいて生成されるサンプリングパルスＳとビ
デオ信号Ｖｓとの位相関係を１水平期間ごとに変えるこ
とが可能になる。
【００５１】但しこれだけでは、各フィールドの同ライ
ン上の画素１０に印加される信号電圧を形成するための
出力信号ＣＬＤは、常に信号ＣＬＤ１であるか、または
常に信号ＣＬＤ２となる。この場合、例えば図９に示す
ように、ｍフィールドのｎライン目のサンプリングパル
スＳ４が信号ＣＬＤ１に基づいて生成され、ｎ＋１ライ
ン目のサンプリングパルスＳ５が信号ＣＬＤ２に基づい
て生成され、ｎ＋２ライン目のサンプリングパルスＳ６
が信号ＣＬＤ１に基づいて生成され、さらにビデオ信号
Ｖｓと各サンプリングパルスＳとの位相関係が同図に示
すものであるとすると、サンプリングコンデンサＣ１に
充電されるサンプリング電圧Ｖｄは、ｍフィールドのｎ
ライン目のサンプリング電圧Ｖｄ４＝０、ｎ＋１ライン
目のサンプリング電圧Ｖｄ５＝−Ｖ、ｎ＋２ライン目の
サンプリング電圧Ｖｄ６＝０となる。さらに、ｍ＋１フ
ィールドのｎライン目のサンプリングパルスＳ７が信号
ＣＬＤ１に基づいて生成され、ｎ＋１ライン目のサンプ
リングパルスＳ８が信号ＣＬＤ２に基づいて生成される
ので、ｍ＋１フィールドのｎライン目のサンプリング電
圧Ｖｄ７＝０、ｎ＋１ライン目のサンプリング電圧Ｖｄ
８＝＋Ｖとなる。この状態であると、ｎラインのドット
には電圧が印加されず、縦ラインはギザギザと表示され
る。
ン上の画素１０に印加される信号電圧を形成するための
出力信号ＣＬＤは、常に信号ＣＬＤ１であるか、または
常に信号ＣＬＤ２となる。この場合、例えば図９に示す
ように、ｍフィールドのｎライン目のサンプリングパル
スＳ４が信号ＣＬＤ１に基づいて生成され、ｎ＋１ライ
ン目のサンプリングパルスＳ５が信号ＣＬＤ２に基づい
て生成され、ｎ＋２ライン目のサンプリングパルスＳ６
が信号ＣＬＤ１に基づいて生成され、さらにビデオ信号
Ｖｓと各サンプリングパルスＳとの位相関係が同図に示
すものであるとすると、サンプリングコンデンサＣ１に
充電されるサンプリング電圧Ｖｄは、ｍフィールドのｎ
ライン目のサンプリング電圧Ｖｄ４＝０、ｎ＋１ライン
目のサンプリング電圧Ｖｄ５＝−Ｖ、ｎ＋２ライン目の
サンプリング電圧Ｖｄ６＝０となる。さらに、ｍ＋１フ
ィールドのｎライン目のサンプリングパルスＳ７が信号
ＣＬＤ１に基づいて生成され、ｎ＋１ライン目のサンプ
リングパルスＳ８が信号ＣＬＤ２に基づいて生成される
ので、ｍ＋１フィールドのｎライン目のサンプリング電
圧Ｖｄ７＝０、ｎ＋１ライン目のサンプリング電圧Ｖｄ
８＝＋Ｖとなる。この状態であると、ｎラインのドット
には電圧が印加されず、縦ラインはギザギザと表示され
る。
【００５２】しかしながら本形態では、信号生成回路１
が２つの信号ＣＬＤ１・ＣＬＤ２により４フィールド間
において出力信号ＣＬＤの切替えを行っている。この場
合、例えば図１０に示すように、４フィールド間におい
て、ｍフィールドのｎライン目のサンプリングパルスＳ
９が信号ＣＬＤ１に基づいて生成され、ｍ＋１フィール
ドのｎライン目のサンプリングパルスＳ１０が信号ＣＬ
Ｄ２に基づいて生成され、ｍ＋２フィールドのｎライン
目のサンプリングパルスＳ１１が信号ＣＬＤ２に基づい
て生成され、ｍ＋３フィールドのｎライン目のサンプリ
ングパルスＳ１２が信号ＣＬＤ１に基づいて生成される
ように出力信号ＣＬＤの切替えが行われ、さらにビデオ
信号Ｖｓと各サンプリングパルスＳとの位相関係が同図
に示すものであるとすると、サンプリングコンデンサＣ
１に充電されるサンプリング電圧Ｖｄは、ｍフィールド
のｎライン目のサンプリング電圧Ｖｄ９＝０、ｍ＋１フ
ィールドのｎライン目のサンプリング電圧Ｖｄ１０＝−
Ｖ、ｍ＋２フィールドのｎライン目のサンプリング電圧
Ｖｄ１１＝＋Ｖ、ｍ＋３フィールドのｎライン目のサン
プリング電圧Ｖｄ１２＝０となり、ドットには必ず電圧
が印加されて表示を改善することができる。
が２つの信号ＣＬＤ１・ＣＬＤ２により４フィールド間
において出力信号ＣＬＤの切替えを行っている。この場
合、例えば図１０に示すように、４フィールド間におい
て、ｍフィールドのｎライン目のサンプリングパルスＳ
９が信号ＣＬＤ１に基づいて生成され、ｍ＋１フィール
ドのｎライン目のサンプリングパルスＳ１０が信号ＣＬ
Ｄ２に基づいて生成され、ｍ＋２フィールドのｎライン
目のサンプリングパルスＳ１１が信号ＣＬＤ２に基づい
て生成され、ｍ＋３フィールドのｎライン目のサンプリ
ングパルスＳ１２が信号ＣＬＤ１に基づいて生成される
ように出力信号ＣＬＤの切替えが行われ、さらにビデオ
信号Ｖｓと各サンプリングパルスＳとの位相関係が同図
に示すものであるとすると、サンプリングコンデンサＣ
１に充電されるサンプリング電圧Ｖｄは、ｍフィールド
のｎライン目のサンプリング電圧Ｖｄ９＝０、ｍ＋１フ
ィールドのｎライン目のサンプリング電圧Ｖｄ１０＝−
Ｖ、ｍ＋２フィールドのｎライン目のサンプリング電圧
Ｖｄ１１＝＋Ｖ、ｍ＋３フィールドのｎライン目のサン
プリング電圧Ｖｄ１２＝０となり、ドットには必ず電圧
が印加されて表示を改善することができる。
【００５３】すなわち、図８（ｃ）に示すように、両信
号ＣＬＤ１・ＣＬＤ２に基づいてそれぞれサンプリング
パルスＳａ・Ｓｂが生成され、サンプリングパルスＳａ
・Ｓｂによってビデオ信号Ｖｓの電圧がそれぞれＶ1 ・
Ｖ2 （図中、斜線部）としてサンプリングコンデンサＣ
１に充電されるとすると、同ラインにおいて実際液晶に
印加される電圧は、（Ｖ1 ＋Ｖ2 ）／２となる。
号ＣＬＤ１・ＣＬＤ２に基づいてそれぞれサンプリング
パルスＳａ・Ｓｂが生成され、サンプリングパルスＳａ
・Ｓｂによってビデオ信号Ｖｓの電圧がそれぞれＶ1 ・
Ｖ2 （図中、斜線部）としてサンプリングコンデンサＣ
１に充電されるとすると、同ラインにおいて実際液晶に
印加される電圧は、（Ｖ1 ＋Ｖ2 ）／２となる。
【００５４】以上のように、本形態に係る信号生成回路
１は、互いに位相が異なる２つの信号ＣＬＤ１・ＣＬＤ
２を、１水平期間ごとに交互にソースドライバ７に出力
するとともに、フィールド間においても両信号ＣＬＤ１
・ＣＬＤ２により出力信号ＣＬＤの切替えを行ってい
る。これによって、従来サンプリングパルスＳとビデオ
信号Ｖｓとの位相のずれによりサンプリングできなかっ
たサンプリング電圧（データ電圧）を補正して、良好な
表示を得ることができる。
１は、互いに位相が異なる２つの信号ＣＬＤ１・ＣＬＤ
２を、１水平期間ごとに交互にソースドライバ７に出力
するとともに、フィールド間においても両信号ＣＬＤ１
・ＣＬＤ２により出力信号ＣＬＤの切替えを行ってい
る。これによって、従来サンプリングパルスＳとビデオ
信号Ｖｓとの位相のずれによりサンプリングできなかっ
たサンプリング電圧（データ電圧）を補正して、良好な
表示を得ることができる。
【００５５】なお、本形態では、４フィールド間におけ
るｎライン目の出力信号ＣＬＤの切替えを、ｍフィール
ドでは信号ＣＬＤ１、ｍ＋１フィールドでは信号ＣＬＤ
２、ｍ＋２フィールドでは信号ＣＬＤ２、ｍ＋３フィー
ルドでは信号ＣＬＤ１としているが、液晶に直流電圧が
印加されることのないように出力信号ＣＬＤの切替えを
行えばよいのであって、例えば２フィールドごとに出力
信号ＣＬＤの切替えを行ってもよい。この場合、ｍフィ
ールドおよびｍ＋１フィールドでは信号ＣＬＤ１、ｍ＋
２フィールドおよびｍ＋３フィールドでは信号ＣＬＤ２
として、出力信号ＣＬＤの切替えが行われるか、あるい
は、ｍフィールドおよびｍ＋１フィールドでは信号ＣＬ
Ｄ２、ｍ＋２フィールドおよびｍ＋３フィールドでは信
号ＣＬＤ１として、出力信号ＣＬＤの切替えが行われ
る。
るｎライン目の出力信号ＣＬＤの切替えを、ｍフィール
ドでは信号ＣＬＤ１、ｍ＋１フィールドでは信号ＣＬＤ
２、ｍ＋２フィールドでは信号ＣＬＤ２、ｍ＋３フィー
ルドでは信号ＣＬＤ１としているが、液晶に直流電圧が
印加されることのないように出力信号ＣＬＤの切替えを
行えばよいのであって、例えば２フィールドごとに出力
信号ＣＬＤの切替えを行ってもよい。この場合、ｍフィ
ールドおよびｍ＋１フィールドでは信号ＣＬＤ１、ｍ＋
２フィールドおよびｍ＋３フィールドでは信号ＣＬＤ２
として、出力信号ＣＬＤの切替えが行われるか、あるい
は、ｍフィールドおよびｍ＋１フィールドでは信号ＣＬ
Ｄ２、ｍ＋２フィールドおよびｍ＋３フィールドでは信
号ＣＬＤ１として、出力信号ＣＬＤの切替えが行われ
る。
【００５６】また、信号生成回路１の構成は、上記構成
に限らず、出力信号ＣＬＤとして互いに位相が異なる２
つの信号ＣＬＤ１・ＣＬＤ２を１水平期間ごとに交互に
出力するための様々な回路構成が可能である。
に限らず、出力信号ＣＬＤとして互いに位相が異なる２
つの信号ＣＬＤ１・ＣＬＤ２を１水平期間ごとに交互に
出力するための様々な回路構成が可能である。
【００５７】さらに、液晶パネル９の構成は、上記構成
に限られるものではなく、例えばスイッチング素子はＴ
ＦＴ以外でもよいし、ソースドライバ７を画素アレイ８
の両側に設ける構成としてもよい。
に限られるものではなく、例えばスイッチング素子はＴ
ＦＴ以外でもよいし、ソースドライバ７を画素アレイ８
の両側に設ける構成としてもよい。
【００５８】さらに、本発明の駆動回路は、液晶表示装
置に限らず、サンプリングのタイミングとデータとの位
相合わせを行っていないデータドライバを有する画像表
示装置などに様々に適用可能である。
置に限らず、サンプリングのタイミングとデータとの位
相合わせを行っていないデータドライバを有する画像表
示装置などに様々に適用可能である。
【００５９】
【発明の効果】請求項１の発明に係る画像表示装置の駆
動回路は、以上のように、前記ビデオ信号として非連続
的信号が入力される場合に、前記信号生成手段は、相互
に位相が異なる複数の種類のサンプリングパルスタイミ
ング信号を生成するとともに、該複数の種類のサンプリ
ングパルスタイミング信号から１水平期間ごとに１種類
ずつ順番に選択して、前記サンプリングパルス生成手段
に出力する構成である。
動回路は、以上のように、前記ビデオ信号として非連続
的信号が入力される場合に、前記信号生成手段は、相互
に位相が異なる複数の種類のサンプリングパルスタイミ
ング信号を生成するとともに、該複数の種類のサンプリ
ングパルスタイミング信号から１水平期間ごとに１種類
ずつ順番に選択して、前記サンプリングパルス生成手段
に出力する構成である。
【００６０】これにより、サンプリングパルスとビデオ
信号との位相関係を１水平期間ごとに変えることができ
るので、データラッチ回路などでサンプリングタイミン
グとデータとの位相合わせを行っていないドライバを有
する画像表示装置においても、ビデオ信号として非連続
的信号が入力される場合に、サンプリングパルスとデー
タであるビデオ信号との位相のずれにより取り込むこと
ができなかったデータを取り込むことができる。
信号との位相関係を１水平期間ごとに変えることができ
るので、データラッチ回路などでサンプリングタイミン
グとデータとの位相合わせを行っていないドライバを有
する画像表示装置においても、ビデオ信号として非連続
的信号が入力される場合に、サンプリングパルスとデー
タであるビデオ信号との位相のずれにより取り込むこと
ができなかったデータを取り込むことができる。
【００６１】特に、表示用パネルのドット数よりデータ
量が多いビデオ信号が入力される場合に、またはドット
数が増えサンプリング時間が不足する場合にサンプリン
グすることができなかったデータ電圧を補正し、表示す
ることができる。
量が多いビデオ信号が入力される場合に、またはドット
数が増えサンプリング時間が不足する場合にサンプリン
グすることができなかったデータ電圧を補正し、表示す
ることができる。
【００６２】それゆえ、従来より多くのデータを取り込
むことができるので、表示画像を改善して、良好な表示
を得ることができる。
むことができるので、表示画像を改善して、良好な表示
を得ることができる。
【００６３】請求項２の発明に係る画像表示装置の駆動
回路は、以上のように、請求項１の構成に加えて、前記
信号生成手段によって生成される複数の種類のサンプリ
ングパルスタイミング信号は２種類のサンプリングパル
スタイミング信号からなり、前記信号生成手段は、前記
２種類のサンプリングパルスタイミング信号から１水平
期間ごとに１種類ずつ交互に選択して、前記サンプリン
グパルス生成手段に出力する構成である。
回路は、以上のように、請求項１の構成に加えて、前記
信号生成手段によって生成される複数の種類のサンプリ
ングパルスタイミング信号は２種類のサンプリングパル
スタイミング信号からなり、前記信号生成手段は、前記
２種類のサンプリングパルスタイミング信号から１水平
期間ごとに１種類ずつ交互に選択して、前記サンプリン
グパルス生成手段に出力する構成である。
【００６４】これにより、信号生成手段は、比較的簡単
な回路構成で２種類のサンプリングパルスタイミング信
号の生成を実現するとともに、これらから１水平期間ご
とに１種類ずつ交互に選択してサンプリングパルス生成
手段に出力する。
な回路構成で２種類のサンプリングパルスタイミング信
号の生成を実現するとともに、これらから１水平期間ご
とに１種類ずつ交互に選択してサンプリングパルス生成
手段に出力する。
【００６５】それゆえ、比較的簡単な回路構成でサンプ
リングパルスとビデオ信号との位相関係を１水平期間ご
とに変えることができる。
リングパルスとビデオ信号との位相関係を１水平期間ご
とに変えることができる。
【００６６】請求項３の発明に係る画像表示装置の駆動
回路は、以上のように、請求項２の構成に加えて、前記
信号生成手段は、同一水平走査線に対して前記２種類の
サンプリングパルスタイミング信号を２フィールドごと
に交互に切り替えて、前記サンプリングパルス生成手段
に出力する構成である。
回路は、以上のように、請求項２の構成に加えて、前記
信号生成手段は、同一水平走査線に対して前記２種類の
サンプリングパルスタイミング信号を２フィールドごと
に交互に切り替えて、前記サンプリングパルス生成手段
に出力する構成である。
【００６７】これにより、同一水平走査線上のドットに
印加される電圧をサンプリングする際に、サンプリング
パルスとビデオ信号との位相関係を２フィールドごとに
変えることができる。
印加される電圧をサンプリングする際に、サンプリング
パルスとビデオ信号との位相関係を２フィールドごとに
変えることができる。
【００６８】それゆえ、４フィールド間において各水平
走査線のドットには必ず電圧が印加されることになるの
で、表示におけるデータの欠落を確実に防止することが
できる。
走査線のドットには必ず電圧が印加されることになるの
で、表示におけるデータの欠落を確実に防止することが
できる。
【００６９】さらに、入力されるビデオ信号の極性を１
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を２フィールドごとに変え
ることにより、各ドットへ印加される電圧の交流化を実
現することができるので、液晶表示装置に用いて好適な
駆動回路を提供することができる。
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を２フィールドごとに変え
ることにより、各ドットへ印加される電圧の交流化を実
現することができるので、液晶表示装置に用いて好適な
駆動回路を提供することができる。
【００７０】請求項４の発明に係る画像表示装置の駆動
回路は、以上のように、請求項２の構成に加えて、前記
信号生成手段は、同一水平走査線に対して前記２種類の
サンプリングパルスタイミング信号を４フィールド間に
おいて切り替えて、前記サンプリングパルス生成手段に
出力する構成である。
回路は、以上のように、請求項２の構成に加えて、前記
信号生成手段は、同一水平走査線に対して前記２種類の
サンプリングパルスタイミング信号を４フィールド間に
おいて切り替えて、前記サンプリングパルス生成手段に
出力する構成である。
【００７１】これにより、同一水平走査線上のドットに
印加される電圧をサンプリングする際に、サンプリング
パルスとビデオ信号との位相関係を４フィールド間にお
いて変えることができる。
印加される電圧をサンプリングする際に、サンプリング
パルスとビデオ信号との位相関係を４フィールド間にお
いて変えることができる。
【００７２】それゆえ、４フィールド間において各水平
走査線のドットには必ず電圧が印加されることになるの
で、表示におけるデータの欠落を確実に防止することが
できる。
走査線のドットには必ず電圧が印加されることになるの
で、表示におけるデータの欠落を確実に防止することが
できる。
【００７３】請求項５の発明に係る画像表示装置の駆動
回路は、以上のように、請求項２の構成に加えて、前記
信号生成手段は、同一水平走査線に対して前記２種類の
サンプリングパルスタイミング信号を４フィールド間に
おいて少なくとも１種類のサンプリングパルスが２フィ
ールドで連続するように切り替えて、前記サンプリング
パルス生成手段に出力する構成である。
回路は、以上のように、請求項２の構成に加えて、前記
信号生成手段は、同一水平走査線に対して前記２種類の
サンプリングパルスタイミング信号を４フィールド間に
おいて少なくとも１種類のサンプリングパルスが２フィ
ールドで連続するように切り替えて、前記サンプリング
パルス生成手段に出力する構成である。
【００７４】これにより、同一水平走査線上のドットに
印加される電圧をサンプリングする際に、サンプリング
パルスとビデオ信号との位相関係を４フィールド間にお
いて少なくとも１種類のサンプリングパルスが２フィー
ルドで連続するように変えることができる。
印加される電圧をサンプリングする際に、サンプリング
パルスとビデオ信号との位相関係を４フィールド間にお
いて少なくとも１種類のサンプリングパルスが２フィー
ルドで連続するように変えることができる。
【００７５】それゆえ、４フィールド間において各水平
走査線のドットには必ず電圧が印加されることになるの
で、表示におけるデータの欠落を確実に防止することが
できる。
走査線のドットには必ず電圧が印加されることになるの
で、表示におけるデータの欠落を確実に防止することが
できる。
【００７６】さらに、入力されるビデオ信号の極性を１
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を１種類のサンプリングパ
ルスが２フィールドで連続するように変えることによ
り、各ドットへ印加される電圧の交流化を実現すること
ができるので、液晶表示装置に用いて好適な駆動回路を
提供することができる。
垂直期間ごとに反転させている場合、サンプリングパル
スとビデオ信号との位相関係を１種類のサンプリングパ
ルスが２フィールドで連続するように変えることによ
り、各ドットへ印加される電圧の交流化を実現すること
ができるので、液晶表示装置に用いて好適な駆動回路を
提供することができる。
【００７７】請求項６の発明に係る画像表示装置の駆動
回路は、以上のように、請求項１、２、３、または５の
構成に加えて、前記画像表示装置は、液晶パネルにスト
ライプ配列のカラーフィルタを備える液晶表示装置とす
る構成である。
回路は、以上のように、請求項１、２、３、または５の
構成に加えて、前記画像表示装置は、液晶パネルにスト
ライプ配列のカラーフィルタを備える液晶表示装置とす
る構成である。
【００７８】これにより、ストライプ配列のカラーフィ
ルタを備えるとともに、データラッチ回路などでサンプ
リングタイミングとデータとのタイミング合わせを行っ
ていないアナログソースドライバを有する液晶表示装置
においても、ビデオ信号として非連続的信号が入力され
る場合に、従来より多くのデータを取り込むことができ
る。
ルタを備えるとともに、データラッチ回路などでサンプ
リングタイミングとデータとのタイミング合わせを行っ
ていないアナログソースドライバを有する液晶表示装置
においても、ビデオ信号として非連続的信号が入力され
る場合に、従来より多くのデータを取り込むことができ
る。
【００７９】それゆえ、液晶表示装置の表示画像を改善
して、良好な表示を得ることができる。
して、良好な表示を得ることができる。
【図１】本発明の一形態に係る液晶表示装置の信号生成
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図２】前記液晶表示装置の液晶パネルの構成を概略的
に示す説明図である。
に示す説明図である。
【図３】ストライプ配列のカラーフィルタの構成を概略
的に示す説明図である。
的に示す説明図である。
【図４】各信号のｎライン目およびｎ＋１ライン目にお
ける波形を示すタイミングチャートである。
ける波形を示すタイミングチャートである。
【図５】前記液晶表示装置におけるソースドライバの構
成を概略的に示す説明図である。
成を概略的に示す説明図である。
【図６】前記液晶表示装置におけるサンプル・ホールド
回路の構成を概略的に示す説明図である。
回路の構成を概略的に示す説明図である。
【図７】前記液晶表示装置内のシフトレジスタにおける
サンプリングパルスの生成を説明するための波形図であ
る。
サンプリングパルスの生成を説明するための波形図であ
る。
【図８】ビデオ信号、サンプリングパルス、およびサン
プリングコンデンサに充電されるサンプリング電圧の関
係を示す説明図である。
プリングコンデンサに充電されるサンプリング電圧の関
係を示す説明図である。
【図９】ビデオ信号、サンプリングパルス、およびサン
プリングコンデンサに充電されるサンプリング電圧の関
係を示す説明図である。
プリングコンデンサに充電されるサンプリング電圧の関
係を示す説明図である。
【図１０】本形態に係るビデオ信号、サンプリングパル
ス、およびサンプリングコンデンサに充電されるサンプ
リング電圧の関係を示す説明図である。
ス、およびサンプリングコンデンサに充電されるサンプ
リング電圧の関係を示す説明図である。
【図１１】液晶表示装置の従来の駆動回路の一構成例を
示すブロック図である。
示すブロック図である。
【図１２】図１１に示す駆動回路に用いられるサンプル
・ホールド回路の簡略化した構成を示す説明図である。
・ホールド回路の簡略化した構成を示す説明図である。
【図１３】図１１に示す駆動回路にビデオ信号として連
続的信号が入力される場合のサンプリングの状態を示す
説明図である。
続的信号が入力される場合のサンプリングの状態を示す
説明図である。
【図１４】図１１に示す駆動回路にビデオ信号として非
連続的信号が入力される場合のサンプリングの状態を示
す説明図である。
連続的信号が入力される場合のサンプリングの状態を示
す説明図である。
１ 信号生成回路（信号生成手段） ２ ＰＬＬ回路 ３ デコード回路 ４ 分周器 ５ デコード回路 ６ ゲートドライバ ７ａ シフトレジスタ（サンプリングパルス生成手段） ７ｂ サンプル・ホールド回路 １１ ＦＦ回路 １２ 信号切替回路 ＧＬ ゲートバスライン（水平走査線） ＳＬ ソースバスライン ＳＰＤ 開始制御信号 ＣＬＤ サンプリングパルスタイミング信号 ＦＲ １水平期間のパルス
Claims (6)
- 【請求項１】入力される複合同期信号に基づいて、入力
されるビデオ信号をサンプリングするためのサンプリン
グの開始を制御する開始制御信号およびサンプリングの
タイミングを決定するサンプリングパルスタイミング信
号を生成する信号生成手段と、 前記開始制御信号および前記サンプリングパルスタイミ
ング信号に基づいて、サンプリングパルスを生成するサ
ンプリングパルス生成手段と、 前記サンプリングパルスのタイミングで、入力されるビ
デオ信号を各水平走査線の水平期間ごとにサンプリング
して保持するサンプル・ホールド回路とを備える画像表
示装置の駆動回路において、 前記ビデオ信号として非連続的信号が入力される場合
に、前記信号生成手段は、相互に位相が異なる複数の種
類のサンプリングパルスタイミング信号を生成するとと
もに、該複数の種類のサンプリングパルスタイミング信
号から１水平期間ごとに１種類ずつ順番に選択して、前
記サンプリングパルス生成手段に出力することを特徴と
する画像表示装置の駆動回路。 - 【請求項２】前記信号生成手段によって生成される複数
の種類のサンプリングパルスタイミング信号は２種類の
サンプリングパルスタイミング信号からなり、前記信号
生成手段は、前記２種類のサンプリングパルスタイミン
グ信号から１水平期間ごとに１種類ずつ交互に選択し
て、前記サンプリングパルス生成手段に出力することを
特徴とする請求項１記載の画像表示装置の駆動回路。 - 【請求項３】前記信号生成手段は、同一水平走査線に対
して前記２種類のサンプリングパルスタイミング信号を
２フィールドごとに交互に切り替えて、前記サンプリン
グパルス生成手段に出力することを特徴とする請求項２
記載の画像表示装置の駆動回路。 - 【請求項４】前記信号生成手段は、同一水平走査線に対
して前記２種類のサンプリングパルスタイミング信号を
４フィールド間において切り替えて、前記サンプリング
パルス生成手段に出力することを特徴とする請求項２記
載の画像表示装置の駆動回路。 - 【請求項５】前記信号生成手段は、同一水平走査線に対
して前記２種類のサンプリングパルスタイミング信号を
４フィールド間において少なくとも１種類のサンプリン
グパルスが２フィールドで連続するように切り替えて、
前記サンプリングパルス生成手段に出力することを特徴
とする請求項２記載の画像表示装置の駆動回路。 - 【請求項６】前記画像表示装置は、液晶パネルにストラ
イプ配列のカラーフィルタを備える液晶表示装置である
ことを特徴とする請求項１、２、３、または５に記載の
画像表示装置の駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7259037A JPH09101763A (ja) | 1995-10-05 | 1995-10-05 | 画像表示装置の駆動回路 |
| US08/726,363 US6011534A (en) | 1995-10-05 | 1996-10-04 | Driving circuit for image display device including signal generator which generates at least two types of sampling pulse timing signals having phases that differ from each other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7259037A JPH09101763A (ja) | 1995-10-05 | 1995-10-05 | 画像表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09101763A true JPH09101763A (ja) | 1997-04-15 |
Family
ID=17328464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7259037A Pending JPH09101763A (ja) | 1995-10-05 | 1995-10-05 | 画像表示装置の駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6011534A (ja) |
| JP (1) | JPH09101763A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH117268A (ja) * | 1997-06-18 | 1999-01-12 | Sony Corp | サンプルホールド回路 |
| TW500939B (en) * | 1998-01-28 | 2002-09-01 | Toshiba Corp | Flat display apparatus and its display method |
| KR100259265B1 (ko) * | 1998-02-09 | 2000-06-15 | 윤종용 | 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치 |
| JP4156075B2 (ja) * | 1998-04-23 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
| US6538648B1 (en) * | 1998-04-28 | 2003-03-25 | Sanyo Electric Co., Ltd. | Display device |
| JPH11338427A (ja) * | 1998-05-22 | 1999-12-10 | Fujitsu Ltd | 表示装置 |
| US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
| US6934772B2 (en) | 1998-09-30 | 2005-08-23 | Hewlett-Packard Development Company, L.P. | Lowering display power consumption by dithering brightness |
| US6326961B1 (en) * | 1998-09-30 | 2001-12-04 | Ctx Opto-Electronics Corp. | Automatic detection method for tuning the frequency and phase of display and apparatus using the method |
| TW580665B (en) * | 2002-04-11 | 2004-03-21 | Au Optronics Corp | Driving circuit of display |
| JP4516280B2 (ja) * | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| KR100920353B1 (ko) * | 2003-03-14 | 2009-10-07 | 삼성전자주식회사 | 표시 장치용 광원의 구동 장치 |
| KR100665060B1 (ko) * | 2004-12-21 | 2007-01-09 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257683A (ja) * | 1984-06-01 | 1985-12-19 | Sharp Corp | 液晶表示装置の駆動回路 |
| US5229761A (en) * | 1989-12-28 | 1993-07-20 | Casio Computer Co., Ltd. | Voltage generating circuit for driving liquid crystal display device |
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| US5610627A (en) * | 1990-08-10 | 1997-03-11 | Sharp Kabushiki Kaisha | Clocking method and apparatus for display device with calculation operation |
| JPH075870A (ja) * | 1993-06-18 | 1995-01-10 | Toshiba Corp | 表示制御システム |
| JPH0728426A (ja) * | 1993-07-12 | 1995-01-31 | Sanyo Electric Co Ltd | 表示装置 |
| JPH07319420A (ja) * | 1994-05-19 | 1995-12-08 | Sanyo Electric Co Ltd | 画素同期装置 |
| US5748167A (en) * | 1995-04-21 | 1998-05-05 | Canon Kabushiki Kaisha | Display device for sampling input image signals |
| JP3922736B2 (ja) * | 1995-10-18 | 2007-05-30 | 富士通株式会社 | 液晶表示装置 |
-
1995
- 1995-10-05 JP JP7259037A patent/JPH09101763A/ja active Pending
-
1996
- 1996-10-04 US US08/726,363 patent/US6011534A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6011534A (en) | 2000-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100485766C (zh) | 图像显示装置及其驱动方法 | |
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| EP0565167B1 (en) | Multi-standard video matrix display apparatus and its method of operation | |
| EP0351253B1 (en) | Liquid crystal projection apparatus and driving method thereof | |
| JPH09101763A (ja) | 画像表示装置の駆動回路 | |
| KR100288023B1 (ko) | 평면표시장치및표시방법 | |
| JP2001100710A (ja) | 電気光学装置、その駆動方法、その走査線駆動回路および電子機器 | |
| JPH11259053A (ja) | 液晶表示装置 | |
| EP0980060A1 (en) | Method and apparatus for displaying image | |
| JPH0916132A (ja) | 液晶駆動装置 | |
| JPH11231822A (ja) | 画像表示装置およびその駆動方法 | |
| JPS62137981A (ja) | 液晶表示装置の駆動回路 | |
| JP2795845B2 (ja) | 液晶パネル駆動装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH03172085A (ja) | 液晶表示装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JP3270077B2 (ja) | 液晶テレビジョンの駆動方法 | |
| JPH08248929A (ja) | 液晶表示装置 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JP2748201B2 (ja) | 液晶パネル駆動回路 | |
| JPH0744670B2 (ja) | 液晶表示装置 | |
| JP3311581B2 (ja) | 液晶表示装置 | |
| JPH0851584A (ja) | 液晶駆動回路 | |
| KR100256974B1 (ko) | 멀티 스캔 장치 |