JPH09101979A - 仮想配線長見積り方法 - Google Patents

仮想配線長見積り方法

Info

Publication number
JPH09101979A
JPH09101979A JP7259776A JP25977695A JPH09101979A JP H09101979 A JPH09101979 A JP H09101979A JP 7259776 A JP7259776 A JP 7259776A JP 25977695 A JP25977695 A JP 25977695A JP H09101979 A JPH09101979 A JP H09101979A
Authority
JP
Japan
Prior art keywords
circuit
wiring length
model
partial
extracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7259776A
Other languages
English (en)
Inventor
Yoichiro Mae
洋一郎 前
Miwaka Takahashi
美和夏 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7259776A priority Critical patent/JPH09101979A/ja
Publication of JPH09101979A publication Critical patent/JPH09101979A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 レイアウト設計より以前の段階で、配線遅延
を予測するための配線長を見積もる方法を提供し、設計
早期に精度の高い配線遅延予測を行なうことを可能とす
ることを目的とする。 【解決手段】 レイアウト設計されたモデル回路72か
ら配線長を求める配線長抽出手段1と、抽出された配線
長から配線長計算式75を生成する配線長計算式生成手
段2と、前記モデル回路72の構造的特徴73を抽出す
るモデル回路構造的特徴抽出手段3と、対象論理回路7
1の構造的特徴74を抽出する対象論理回路構造的特徴
抽出手段4と、前記配線長計算式と、前記対象論理回路
構造的特徴と、前記モデル回路構造的特徴から、仮想配
線長76を生成する仮想配線長生成手段5を備えた仮想
配線見積り方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レイアウト設計よ
り以前の段階で、配線遅延を予測するための配線長を見
積る技術に関し、特に、回路の構造的特徴に応じた仮想
配線長見積る技術に関する。
【0002】
【従来の技術】仮想配線長見積り方法の一例としては、
特開平3−175656号公報に示されているように、
あるチップサイズの範囲で配線長の分布を調べ、経験則
で大方の配線長を全配線に対する配線長とし、CPUコ
アなどをを含み、バス配線として特異的に長い線が予想
される場合には、インタラクティブに配線長を入力する
手段で仮想配線モデルを生成する方式がある。即ち、C
PUコアを含まない回路に対しては、あるチップサイズ
と配線長の関係から抽出した仮想配線長情報をモデル化
する方式である。
【0003】また、他の一例として、図37に従来の仮
想配線長見積り方法の概略を示す。1は、レイアウト設
計されたモデル回路72から配線長を求める配線長抽出
手段であり、2は、抽出された配線長から配線長計算式
75を生成する配線長計算式生成手段であり、13は、
前記モデル回路72のモデル回路セル数77を抽出する
モデル回路セル数抽出手段であり、14は、対象論理回
路71の対象論理回路セル数78を抽出する対象論理回
路セル数抽出手段であり、5は、前記配線長計算式と、
前記対象論理回路セル数78と、前記モデル回路セル数
77から、仮想配線長76を生成する仮想配線長生成手
段である。
【0004】他に、各々の回路から抽出する回路の構造
的特徴が、セル数ではなく、ゲート数あるいはセル面積
の場合もある。
【0005】
【発明が解決しようとする課題】しかしながら従来技術
のような構成では、回路の構造的特徴が、ゲート数ある
いはセル数である場合、同一ゲート数あるいはセル数で
ありながら、各々の数が占めるセル面積が異なる場合が
あるために、正確な配線長を見積ることができなかっ
た。又、回路の構造的特徴が特開平3−175656号
公報に示されているようなチップサイズあるいはセル面
積である場合、同一チップサイズあるいはセル面積であ
りながら、セル間を結ぶネット数によって配線経路が大
きく異なるために、正確な配線長を見積ることができな
かった。
【0006】
【課題を解決するための手段】本発明に係る仮想配線長
見積り方法は、回路の構造的特徴を、セル面積とネット
数で表し、その構造的特徴から対応する仮想配線長を選
択するものである。
【0007】また、本発明に係る仮想配線長見積り方法
は、回路分割を行い、部分回路毎の構造的特徴を部分回
路セル面積とネット数とで表し、その構造的特徴から対
応する仮想配線長を部分回路毎に選択し、部分回路間の
構造的特徴をセル面積と部分回路間のネット数で表し、
その構造的特徴から対応する仮想配線長を部分回路間の
ネットに対して選択するものである。
【0008】さらに、回路または回路を分割した部分回
路の構造的特徴を、セル面積とネット数とセル数で表
し、その構造的特徴から対応する仮想配線長を選択する
ものである。
【0009】
【発明の実施の形態】上記本発明の仮想配線長見積り方
法は、回路の構造的特徴を、セル面積とネット数で表
し、この構造的特徴を使用する事によって、正確な仮想
配線長の生成を可能とし、設計早期に精度の高い配線遅
延予測を行うことを可能とするものである。
【0010】また、回路分割を行ない、部分回路の構造
的特徴を、部分回路セル面積とネット数で表し、部分回
路間の構造的特徴をセル面積と部分回路間のネット数で
表し、これらの構造的特徴を使用する事によって、正確
な仮想配線長の生成を可能とし、設計早期に精度の高い
配線遅延予測を行うことを可能とするものである。
【0011】さらに、回路または部分回路の構造的特徴
を、セル面積とネット数とセル数で表し、この構造的特
徴を使用する事によって、さらに正確な仮想配線長の生
成を可能とし、設計早期に精度の高い配線遅延予測を行
うことを可能とするものである。
【0012】
【実施例】
(第1の実施例)以下、本発明の第1の実施例に係わる
仮想配線長見積り方法を図面に基づいて説明する。第1
の実施例に係わる仮想配線長見積り方法は、仮想配線長
の見積りにおいて、回路の構造的特徴であるセル面積と
ネット数を考慮するものである。
【0013】図1は本発明第1の実施例に係る仮想配線
長見積り方法の概略を示す手段の流れ図である。
【0014】1は、レイアウト設計されたモデル回路7
2から配線長を求める配線長抽出手段であり、2は、抽
出された配線長から配線長計算式75を生成する配線長
計算式生成手段であり、3は、前記モデル回路72の構
造的特徴73を抽出するモデル回路構造的特徴抽出手段
であり、4は、対象論理回路71の構造的特徴74を抽
出する対象論理回路構造的特徴抽出手段であり、5は、
前記配線長計算式と、前記対象論理回路構造的特徴と、
前記モデル回路構造的特徴から、仮想配線長76を生成
する仮想配線長生成手段である。
【0015】以下、第1の実施例に係わる仮想配線長見
積り方法の詳細について図面を参照しながら説明する。
【0016】図2は、手順3のモデル回路構造的特徴で
あるセル面積とネット数を抽出する手順を示す流れ図で
ある。
【0017】31は、モデル回路72中に存在するセル
面積を抽出するセル面積抽出手段であり、32は、モデ
ル回路72中に存在するネット数を抽出するネット数抽
出手段である。
【0018】図3は、手順4の対象論理回路構造的特徴
であるセル面積とネット数を抽出する手順を示す流れ図
である。
【0019】41は、対象論理回路71中に存在するセ
ル名及びそのセル個数を抽出するセル情報抽出手段であ
り、42は、セルレイアウトデータからセル単体の面積
を単体セル面積抽出する手段であり、43は、手順41
で抽出した前記セル名及び前記セル個数と、手順42で
抽出した前記単体セル面積から、回路中のセル面積を算
出するセル面積算出手段であり、44は、対象論理回路
中71に存在するネット数を抽出するネット数抽出手段
である。
【0020】図4は、手順5の仮想配線長生成手段を示
す流れ図である。51は、対象論理回路構造的特徴74
と合致するモデル回路構造的特徴73を選択するモデル
回路選択手段であり、52は、モデル回路構造的特徴7
3を有するモデル回路72から生成した配線長計算式7
5を選択する仮想配線長選択手段である。
【0021】次に第1の実施例に係わる仮想配線長見積
り方法の具体例について説明する。例えば、レイアウト
設計されたモデル回路が、図7に示す(a),(b),
(c)であり、対象論理回路が第5図に示す回路である
場合を説明する。
【0022】図7は、モデル回路(a),(b),
(c)のレイアウト概略図であり、1矩形で1セルを表
し、X軸Y軸で相対座標を示している。クロス記号はセ
ルの端子を表し、端子は、Y軸方向にはセル高の1/2
の位置に、X軸方向にはセル幅を端子数で均等割りした
位置に存在し、端子を結ぶ線は配線を表している。これ
らのモデル回路に対して、図1に示した流れ図の手順1
の配線長抽出手段で配線毎の配線長を表1のように抽出
し、手順2の配線長計算式生成手段によって図8に示す
配線長計算式を生成する。図8の配線長計算式は、
(a),(b),(c)各々のモデルに対して、配線長
Lを配線分岐数αという変数を用い、関数fa(α),
fb(α),fc(α)として算出する。
【0023】
【表1】
【0024】手順3のモデル回路構造的特徴抽出手段に
よって抽出した(a),(b),(c)各々のモデル回
路構造的特徴を図9に示す。
【0025】図5の対象論理回路である場合、図1で示
す対象論理回路構造的特徴抽出手段である図3の手順4
1〜43で表2の様にセル名、セル数、単体セル面積を
抽出し、数1からセル面積を5と算出する。
【0026】
【表2】
【0027】
【数1】
【0028】手順44でネット数3を抽出し、図6に示
す対象論理回路構造的特徴として抽出する。
【0029】次に、図4で示した手順51のモデル回路
選択手段において、図6で示した対象論理回路構造的特
徴と図9で示したモデル回路構造的特徴と図8に示した
配線長計算式を入力し、対象論理回路構造的特徴と合致
するモデル回路構造的特徴(a)を選択し、手順52の
仮想配線長選択手段において、手順51で選択されたモ
デル回路構造的特徴を含む図7で示したモデル回路の配
線長計算式(a)を選択し、L=fa(α)を対象論理
回路の仮想配線長として生成する。
【0030】従来の技術では、構造的特徴をセル数ある
いはゲート数として仮想配線長を生成する場合、図9の
モデル回路構造的特徴によると、モデル回路(a)と
(b)がセル数あるいはゲート数4で等しくなるが、表
1に示す配線長から生成した配線長計算式(a)と
(b)は異なる計算式であり、どちらか一方を誤って選
択することにより、精度の低い仮想配線長を生成するこ
とになる。また、構造的特徴が面積である場合も同様
に、図9のモデル回路構造的特徴によると、モデル回路
(a)と(c)がセル面積5で等しくなるが、表1に示
す配線長から生成した配線長計算式(a)と(c)は、
異なる計算式である。
【0031】(第2の実施例)第1の実施例では、回路
の構造的特徴であるセル面積とネット数を考慮したが、
さらにセル数を考慮することによってより正確な仮想配
線長見積りができる。
【0032】以下、本発明の第2の実施例に係わる仮想
配線長見積り方法を図面に基づいて説明する。第2の実
施例に係わる仮想配線長見積り方法は、仮想配線長の見
積りにおいて、回路の構造的特徴であるセル面積とネッ
ト数とセル数を考慮するものである。
【0033】本発明第2の実施例に係る想配線長見積方
法の概略を示す手段の流れは、第1の実施例図1と同様
である。
【0034】以下、第2の実施例に係わる仮想配線長見
積り方法の詳細について図面を参照しながら説明する。
【0035】図10は、図1手順3のモデル回路構造的
特徴であるセル面積とネット数とセル数を抽出する手順
を示す流れ図である。
【0036】31は、モデル回路中に存在するセル面積
を抽出するセル面積抽出手段であり、32は、前記モデ
ル回路中に存在するネット数を抽出するネット数抽出手
段であり、33は、前記モデル回路中に存在するセル数
を抽出するセル数抽出手段である。
【0037】図11は、図1手順4の対象論理回路構造
的特徴であるセル面積とネット数とセル数を抽出する手
順を示す流れ図である。
【0038】41は、回路中に存在するセル名及び前記
セルの存在する個数を抽出するセル情報抽出手段であ
り、42は、セルレイアウトデータからセル単体の面積
を単体セル面積抽出する手段であり、43は、手順41
で抽出した前記セル名及び前記個数と、手順42で抽出
した前記単体のセル面積から、回路中のセル面積を算出
するセル面積算出手段であり、44は、前記回路中に存
在するネット数を抽出するネット数抽出手段であり、4
5は、前記セル情報中のセル数の合計を算出する手段で
ある。
【0039】手順5の仮想配線長生成手段を示す流れ
は、図4と同様である。次に第2の実施例に係わる仮想
配線長見積り方法の具体例について説明する。
【0040】例えば、レイアウト設計されたモデル回路
が、図14に示す(d),(e)であり、対象論理回路
が図12に示す回路である場合を説明する。
【0041】図14は、モデル回路(d),(e)のレ
イアウト概略図であり、記号の説明は、第1の実施例と
同様である。これらのモデル回路に対して、第1図に示
した流れ図の手順1の配線長抽出手段で配線毎の配線長
を表3のように抽出し、手順2の配線長計算式生成手段
によって図15に示す配線長計算式を生成する。図15
の配線長計算式は、(d),(e)各々のモデルに対し
て、配線長Lを配線分岐数αという変数を用い、関数f
d(α),fe(α)を算出する。
【0042】
【表3】
【0043】手順3のモデル回路構造的特徴抽出手段に
よって抽出した(d),(e)各々のモデル回路構造的
特徴を図16に示す。
【0044】図12の対象論理回路である場合、図1で
示す対象論理回路構造的特徴抽出手段である図11の手
順41〜43で表4の様にセル名、セル数、単体セル面
積を抽出し、数2からセル面積を8と算出する。
【0045】
【表4】
【0046】
【数2】
【0047】手順44でネット数4を抽出し、手順45
で表3を用いて数3からセル数合計を4と算出し、図1
3に示す対象論理回路構造的特徴として抽出する。
【0048】
【数3】
【0049】次に、図4で示した手順51のモデル回路
選択手段において、図13で示した対象論理回路構造的
特徴と図16で示したモデル回路構造的特徴と図15に
示した配線長計算式を入力し、対象論理回路構造的特徴
と合致するモデル回路構造的特徴(d)を選択し、手順
52の仮想配線長選択手段において、手順51で選択さ
れたモデル回路構造的特徴を含む図15で示したモデル
回路の配線長計算式(d)を選択し、L=fd(α)を
対象論理回路の仮想配線長として生成する。
【0050】(第3の実施例)以下、本発明の第3の実
施例に係わる仮想配線長見積り方法を図面に基づいて説
明する。第3の実施例に係わる仮想配線長見積り方法
は、仮想配線長の見積りにおいて、回路をいくつかの部
分回路に分割し、部分回路毎と部分回路間の構造的特徴
として、部分回路のセル面積とネット数および部分回路
面積と部分回路間のネット数を考慮するものである。
【0051】図17は本発明第3の実施例に係る仮想配
線長見積り方法の概略を示す手段の流れ図である。
【0052】1は、レイアウト設計されたモデル回路7
2から配線長を求める配線長抽出手段であり、102
は、レイアウト設計されたモデル回路72を部分回路に
回路分割するモデル回路分割手段であり、103は、対
象論理回路71を部分回路に回路分割する対象論理回路
分割手段であり、201は、抽出された配線長から、モ
デル回路分割手段102により分割された部分回路毎お
よび部分回路間の配線に対する配線長計算式生成手段で
あり、301は、モデル回路分割手段102により分割
された部分回路毎の構造的特徴731を抽出するモデル
部分回路毎構造的特徴抽出手段であり、302は、モデ
ル回路分割手段102により分割された部分回路間の構
造的特徴732を抽出するモデル部分回路間構造的特徴
抽出手段であり、401は、対象論理回路分割手段10
3により分割された部分回路毎の構造的特徴741を抽
出する対象論理部分回路毎構造的特徴抽出手段であり、
402は、モデル回路分割手段103により分割された
部分回路間の構造的特徴742を抽出する対象論理部分
回路間構造的特徴抽出手段であり、501は、部分回路
毎配線長計算式751と、モデル部分回路毎構造的特徴
731と、対象論理部分回路毎構造的特徴741から部
分回路毎仮想配線長761を生成する部分回路毎仮想配
線長生成手段であり、502は、部分回路間配線長計算
式752と、モデル部分回路間構造的特徴732と、対
象論理部分回路間構造的特徴742から部分回路間仮想
配線長762を生成する部分回路間仮想配線長生成手段
である。
【0053】以下、第3の実施例に係わる仮想配線長見
積り方法について図面を参照しながら説明する。
【0054】図18は、手順102のモデル回路分割手
段の手順を示す流れ図である。112は、モデル回路7
2に対して、セルを節点にネットを枝にマッピングする
ことによりモデル回路グラフ122を生成するモデル回
路グラフ生成手段である。
【0055】132は、モデル回路グラフ122を部分
グラフに分割し、モデル回路分割データ142を生成す
るグラフ分割手段である。
【0056】図19は、手順103のモデル回路分割手
段の手順を示す流れ図である。113は、対象論理回路
71に対して、セルを節点にネットを枝にマッピングす
ることにより対象論理回路グラフ123を生成する対象
論理回路グラフ生成手段である。
【0057】133は、対象論理回路グラフ123を部
分グラフに分割し、対象論理回路分割データ143を生
成するグラフ分割手段である。
【0058】図20は、手順301のモデル部分回路毎
構造的特徴である部分回路セル面積と部分回路内ネット
数を抽出する手順を示す流れ図である。
【0059】311は、モデル部分回路中に存在するセ
ル面積を抽出する部分回路セル面積抽出手段であり、3
21は、モデル部分回路中ネット数を抽出するモデル部
分回路ネット数抽出手段である。
【0060】図21は、手順302のモデル部分回路間
構造的特徴であるセル面積とネット数を抽出する手順を
示す流れ図である。
【0061】31は、モデル回路中に存在するセル面積
を抽出するセル面積抽出手段であり、322は、モデル
部分回路間ネット数を抽出するモデル部分回路間ネット
数抽出手段である。
【0062】図22は、手順401の対象論理部分回路
回路の構造的特徴である部分回路セル面積と部分回路内
ネット数を抽出する手順を示す流れ図である。
【0063】411は、部分回路中に存在するセル名及
びそのセル個数を抽出するセル情報抽出手段であり、4
2は、セルレイアウトデータからセル単体の面積を単体
セル面積抽出する手段であり、431は、対象論理部分
回路中のセル面積を算出するセル面積算出手段であり、
441は、対象論理部分回路中に存在するネット数を抽
出するネット数抽出手段である。
【0064】図23は、手順402の対象論理部分回路
回路間の構造的特徴であるセル面積と部分回路間ネット
数を抽出する手順を示す流れ図である。
【0065】41は、対象論理中に存在するセル名及び
そのセル個数を抽出するセル情報抽出手段であり、42
は、セルレイアウトデータからセル単体の面積を単体セ
ル面積抽出する手段であり、43は、手順41で抽出し
た前記セル名及び前記セル個数と、手順42で抽出した
前記単体セル面積から、回路中のセル面積を算出するセ
ル面積算出手段であり、442は、対象論理部分回路間
のネット数を抽出するネット数抽出手段である。
【0066】図24は、手順501の部分回路毎仮想配
線長生成手段を示す流れ図である。511は、対象論理
部分回路毎構造的特徴741と合致するモデル回路毎構
造的特徴731を選択するモデル部分回路選択手段であ
り、521は、モデル回路毎構造的特徴731を有する
モデル回路72から生成した部分回路毎配線長計算式7
51を選択する仮想配線長選択手段である。
【0067】図25は、手順502の部分回路間仮想配
線長生成手段を示す流れ図である。512は、対象論理
部分回路間構造的特徴742と合致するモデル回路間構
造的特徴732を選択するモデル部分回路選択手段であ
り、522は、モデル回路間構造的特徴732を有する
モデル回路72から生成した部分回路間配線長計算式7
52を選択する仮想配線長選択手段である。
【0068】例えば、モデル回路または対象論理回路が
与えられ、手順112または手順113により図26に
示すグラフに変換された場合、これは図27に示すグラ
フに分割され、図28に示す部分回路間グラフが得られ
る。この分割には、例えば文献1:AlbertoSangiovanni
-Vincentelli,他、"An Efficient Heuristic ClusterAl
gorithm forTearing Large-Scale Networks"(IEEE Tran
sactions on circuits andsystems,VOL.CAS-24,No.12,D
ECEMBER 1977)において開示されている方法を用いるこ
とができる。
【0069】例えば、レイアウト設計されたモデル回路
が複数与えられ第17図に示した流れ図の手順1の配線
長抽出手段で配線毎の配線長を抽出し、手順102のモ
デル回路分割手段によってモデル回路を部分回路に分割
し、手順201の配線長計算式生成手段によって図29
に部分回路内の配線長計算式と、図30に示す部分回路
間の配線長計算式を生成する。図30の配線長計算式は
部分回路毎、部分回路間に対して配線分岐数αの関数で
ある。
【0070】手順301のモデル部分回路毎構造的抽出
手段により抽出したモデル部分回路毎構造的特徴を図3
1に、手順302のモデル部分回路間構造的抽出手段に
より抽出したモデル部分回路間構造的特徴を図32に示
す。
【0071】次に、実施例1と同様に手順521、手順
522の仮想配線長選択手段により、図29、図30、
図31、図32に示してある回路の構造的特徴と対象論
理回路に対して、手順103の対象論理回路分割手段に
よって対象論理回路を部分回路に分割し、手順401の
対象論理部分回路毎構造的特徴抽出手段により抽出した
構造的特徴と、手順402の対象論理部分回路間構造的
特徴抽出手段により抽出した構造的特徴とが合致する仮
想配線長計算式を部分回路間と部分回路毎に選択し、対
象論理回路の部分回路間と部分回路毎の仮想配線長とし
て生成する。
【0072】(第4の実施例)以下、本発明の第4の実
施例に係わる仮想配線長見積り方法を図面に基づいて説
明する。第4の実施例に係わる仮想配線長見積り方法
は、仮想配線長の見積りにおいて、回路をいくつかの部
分回路に分割し、部分回路毎と部分回路間の構造的特徴
として、部分回路のセル面積と部分回路内ネット数と部
分回路内セル数および部分回路面積と部分回路間のネッ
ト数と部分回路数を考慮するものである。
【0073】以下、第4の実施例に係わる仮想配線長見
積り方法について図面を参照しながら説明する。
【0074】図33は、手順401の対象論理部分回路
回路の構造的特徴である部分回路セル面積と部分回路内
ネット数を抽出する手順を示す流れ図である。
【0075】411は、部分回路中に存在するセル名及
びそのセル個数を抽出するセル情報抽出手段であり、4
2は、セルレイアウトデータからセル単体の面積を単体
セル面積抽出する手段であり、43は、手順41で抽出
した前記セル名及び前記セル個数と、手順42で抽出し
た前記単体セル面積から、回路中のセル面積を算出する
セル面積算出手段であり、44は、対象論理回路中71
に存在するネット数を抽出するネット数抽出手段であ
る。
【0076】431は、対象論理部分回路中のセル面積
を算出するセル面積算出手段であり、441は、対象論
理部分回路中に存在するネット数を抽出するネット数抽
出手段である。
【0077】451は、対象論理部分回路中に存在する
前記セル情報中のセル数の合計を算出する手段である。
【0078】図34は、手順402の対象論理部分回路
回路間の構造的特徴であるセル面積と部分回路間ネット
数を抽出する手順を示す流れ図である。
【0079】41は、対象論理中に存在するセル名及び
そのセル個数を抽出するセル情報抽出手段であり、42
は、セルレイアウトデータからセル単体の面積を単体セ
ル面積抽出する手段であり、43は、手順41で抽出し
た前記セル名及び前記セル個数と、手順42で抽出した
前記単体セル面積から、回路中のセル面積を算出するセ
ル面積算出手段であり、442は、対象論理部分回路間
のネット数を抽出するネット数抽出手段である。
【0080】451は、対象論理回路中に存在する部分
回路数の合計を算出する手段である。
【0081】手順501の部分回路毎仮想配線長生成手
段は図24と、手順502の部分回路間仮想配線長生成
手段は図25と同様である。
【0082】例えば、レイアウト設計されたモデル回路
が複数与えられ第17図に示した流れ図の手順1の配線
長抽出手段で配線毎の配線長を抽出し、手順102のモ
デル回路分割手段によってモデル回路を部分回路に分割
し、手順201の配線長計算式生成手段によって図29
に部分回路内の配線長計算式と、図30に示す部分回路
間の配線長計算式を生成する。図30の配線長計算式は
部分回路毎、部分回路間に対して配線分岐数αの関数で
ある。
【0083】手順301のモデル部分回路毎構造的抽出
手段により抽出したモデル部分回路毎構造的特徴を図3
5に、手順302のモデル部分回路間構造的抽出手段に
より抽出したモデル部分回路間構造的特徴を図36に示
す。
【0084】次に、実施例2と同様に手順521、手順
522の仮想配線長選択手段により、図29、図30、
図35、図36に示してある回路の構造的特徴と対象論
理回路に対して、手順103の対象論理回路分割手段に
よって対象論理回路を部分回路に分割し、手順401の
対象論理部分回路毎構造的特徴抽出手段により抽出した
構造的特徴と、手順402の対象論理部分回路間構造的
特徴抽出手段により抽出した構造的特徴とが合致する仮
想配線長計算式を部分回路間と部分回路毎に選択し、対
象論理回路の部分回路間と部分回路毎の仮想配線長とし
て生成する。
【0085】
【発明の効果】以上のように、本発明の仮想配線長見積
り方法によれば、レイアウト設計における、ネット数の
増加に伴い最適な配線経路の確保が困難となり、配線経
路を迂回し配線長は長くなるという現象を、回路の構造
的特徴であるセル面積に加えてネット数を考慮すること
により反映可能となり、より精度の高い仮想配線長の見
積りを実現することができる。
【0086】また、回路分割を行ない、部分回路毎の回
路の構造的特徴である部分回路面積とネット数と、部分
回路間の回路の構造的特徴であるセル面積とネット数と
を考慮することにより、より精度の高い仮想配線長の見
積りを実現することができる。
【0087】さらに、回路の構造的特徴であるセル面積
とネット数に加えてセル数を考慮することにより、より
精度の高い仮想配線長の見積りを実現することができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る仮想配線見積り方法
の処理の概略を示す図
【図2】同実施例におけるモデル回路構造的特徴抽出手
段の処理の流れを示す図
【図3】同実施例における対象論理回路構造的特徴抽出
手段の処理の流れを示す図
【図4】同実施例における仮想配線長生成手段の処理の
流れを示す図
【図5】同実施例における対象論理回路を示す図
【図6】同実施例における対象論理回路の構造的特徴を
示す図
【図7】同実施例おけるレイアウト設計されたモデル回
路を示す図
【図8】同実施例における各モデル回路の配線長計算式
を示す図
【図9】同実施例における各モデル回路の構造的特徴を
示す図
【図10】第2の実施例に係る仮想配線見積り方法のモ
デル回路構造的特徴抽出手段の処理の流れを示す図
【図11】同実施例における対象論理回路構造的特徴抽
出手段の処理の流れを示す図
【図12】同実施例における対象論理回路を示す図
【図13】同実施例における対象論理回路の構造的特徴
を示す図
【図14】同実施例におけるレイアウト設計されたモデ
ル回路を示す図
【図15】同実施例におけるモデル回路の配線長計算式
を示す図
【図16】同実施例におけるモデル回路の構造的特徴を
示す図
【図17】第3実施例に係る仮想配線見積り方法の処理
の概略を示す流れ図
【図18】同実施例におけるモデル回路分割手段の処理
の流れを示す図
【図19】同実施例における対象論理回路分割手段の処
理の流れを示す図
【図20】同実施例におけるモデル回路部分回路毎構造
的特徴抽出手段の処理の流れを示す図
【図21】同実施例におけるモデル回路部分回路間構造
的特徴抽出手段の処理の流れを示す図
【図22】同実施例における対象論理部分回路回路毎構
造的特徴抽出手段の処理の流れを示す図
【図23】同実施例における対象論理部分回路回路間構
造的特徴抽出手段を示す手段の流れ図である。
【図24】同実施例における部分回路毎仮想配線長生成
手段の処理の流れを示す図
【図25】同実施例における部分回路間仮想配線長生成
手段の処理の流れを示す図
【図26】同実施例における回路分割手段の分割前の回
路に対応するグラフの例を示す図
【図27】同実施例における回路分割手段の分割後の回
路に対応するグラフの例を示す図
【図28】同実施例における回路分割手段の分割後の部
分回路間の接続に対応するグラフの例を示す図
【図29】同実施例におけるモデル部分回路の各々の配
線長計算式を示す図
【図30】同実施例におけるモデル部分回路の部分回路
間の配線長計算式を示す図
【図31】同実施例におけるモデル部分回路の部分回路
毎の構造的特徴を示す図
【図32】同実施例におけるモデル回路の部分回路間の
構造的特徴を示す図
【図33】第4実施例に係わる仮想配線見積り方法のモ
デル部分回路毎の回路構造的特徴抽出手段の処理の流れ
を示す図
【図34】同実施例におけるモデル部分回路間の回路構
造的特徴抽出手段の処理の流れを示す図
【図35】同実施例におけるモデル部分回路の部分回路
毎の構造的特徴を示す図
【図36】同実施例におけるモデル回路の部分回路間の
構造的特徴を示す図
【図37】従来の技術を説明する流れ図
【符号の説明】
71 対象論理回路 72 モデル回路 73 モデル回路構造的特徴 74 対象論理回路構造的特徴 75 配線長計算式 76 仮想配線長 77 モデル回路セル数 78 対象論理回路セル数 731 モデル部分回路毎構造的特徴 732 モデル部分回路間構造的特徴 741 対象論理部分回路毎構造的特徴 742 対象論理部分回路間構造的特徴 751 部分回路毎配線長計算式 752 部分回路間配線長計算式 761 部分回路毎仮想配線長 762 部分回路間仮想配線長 122 モデル回路グラフ 142 モデル回路分割データ 123 対象論理回路回路グラフ 134 対象論理回路分割データ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】対象論理回路に対して、レイアウト設計よ
    り以前の段階で、配線遅延を予測するための配線長を見
    積る仮想配線長見積方法であって、 既にレイアウト設計されたモデル回路のレイアウトデー
    タから配線長を求める手順と、 前記配線長から配線長計算式を生成する手順と、 前記モデル回路の構造的特徴であるセル面積とネット数
    を抽出する手順と、 対象論理回路の構造的特徴としてセル面積とネット数を
    抽出する手順と、 前記配線長計算式と、前記対象論理回路の構造的特徴
    と、前記モデル回路の構造的特徴から、前記対象論理回
    路の仮想配線長を見積る手順とを備えた仮想配線長見積
    方法。
  2. 【請求項2】対象論理回路に対して、レイアウト設計よ
    り以前の段階で、配線遅延を予測するための配線長を見
    積る仮想配線長見積方法であって、 既にレイアウト設計されたモデル回路のレイアウトデー
    タから配線長を求める手順と、 前記モデル回路をモデル部分回路に分割する手順と、 前記配線長および前記モデル回路分割からモデル部分回
    路毎の配線長計算式を生成する手順と、 前記配線長および前記モデル回路分割からモデル部分回
    路間の配線長計算式を生成する手順と、 前記モデル部分回路毎の構造的特徴であるモデル部分回
    路セル面積とネット数を抽出する手順と、 前記モデル部分回路間の構造的特徴であるセル面積とモ
    デル部分回路間のネット数を抽出する手順と、 前記対象論理回路を対象論理部分回路に分割する手順
    と、 前記対象論理部分回路毎の構造的特徴である対象論理部
    分回路セル面積とネット数を抽出する手順と、 前記対象論理部分回路間の構造的特徴であるセル面積と
    対象論理部分回路間のネット数を抽出する手順と、 前記モデル部分回路毎の配線長計算式と前記対象論理部
    分回路毎の構造的特徴と前記モデル部分回路毎の構造的
    特徴から、前記対象論理部分回路毎の仮想配線長を見積
    る手順と、 前記モデル部分回路間の配線長計算式と前記対象論理部
    分回路間の構造的特徴と前記モデル部分回路間の構造的
    特徴から、前記対象論理部分回路間の仮想配線長を見積
    る手順と、を備えた仮想配線長見積方法。
  3. 【請求項3】構造的特徴として、セル面積とネット数に
    加えて、セル数を含むことを特徴とする請求項1または
    2記載の仮想配線長見積り方法。
JP7259776A 1995-10-06 1995-10-06 仮想配線長見積り方法 Pending JPH09101979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7259776A JPH09101979A (ja) 1995-10-06 1995-10-06 仮想配線長見積り方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7259776A JPH09101979A (ja) 1995-10-06 1995-10-06 仮想配線長見積り方法

Publications (1)

Publication Number Publication Date
JPH09101979A true JPH09101979A (ja) 1997-04-15

Family

ID=17338821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7259776A Pending JPH09101979A (ja) 1995-10-06 1995-10-06 仮想配線長見積り方法

Country Status (1)

Country Link
JP (1) JPH09101979A (ja)

Similar Documents

Publication Publication Date Title
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
Yang et al. Congestion estimation during top-down placement
JP4719265B2 (ja) 確率的相互接続構造設計のためのシステムおよび方法
US6286126B1 (en) Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits using best and worst case delay models for nets therein
Pan et al. FastRoute 2.0: A high-quality and efficient global router
US8095904B2 (en) Methods and apparatus for providing flexible timing-driven routing trees
JP2874628B2 (ja) 論理回路の最適化装置及びその方法
Lee et al. Congestion-constrained layer assignment for via minimization in global routing
US6446246B1 (en) Method and apparatus for detail routing using obstacle carving around terminals
US10860761B1 (en) Systems and methods for enhanced clock tree power estimation at register transfer level
US6684373B1 (en) Optimize global net timing with repeater buffers
US20040221253A1 (en) ASIC routability improvement
Hanchate et al. A linear time algorithm for wire sizing with simultaneous optimization of interconnect delay and crosstalk noise
JPH09101979A (ja) 仮想配線長見積り方法
JPH1167922A (ja) 仮想配線長見積り方法
CN116502578B (zh) 网表化简时序模型的构建方法及静态时序分析方法
WO2006121042A1 (ja) 半導体集積回路の電源モデル作成方法、装置、およびプログラム
Shelar et al. An efficient technology mapping algorithm targeting routing congestion under delay constraints
Liu et al. Efficient multilayer routing based on obstacle-avoiding preferred direction Steiner tree
JP4068376B2 (ja) 集積回路のフロアプラン生成方法、フロアプラン生成装置およびフロアプラン生成プログラム
US7392499B1 (en) Placement of input/output blocks of an electronic design in an integrated circuit
JP2013524302A (ja) 精度を調節可能なマクロモデル電力解析のための方法及び装置
Cocchini A methodology for optimal repeater insertion in pipelined interconnects
JPH10116915A (ja) Lsiの配線長推定方法および面積推定方法
Santos et al. A transistor sizing method applied to an automatic layout generation tool