JPH09102481A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09102481A JPH09102481A JP25619895A JP25619895A JPH09102481A JP H09102481 A JPH09102481 A JP H09102481A JP 25619895 A JP25619895 A JP 25619895A JP 25619895 A JP25619895 A JP 25619895A JP H09102481 A JPH09102481 A JP H09102481A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer film
- resist mask
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多層構造の層間絶縁膜にコンタクトホールを
開口する際に，コンタクトホール側面にオーバハングの
生じないようにエッチングする。 【解決手段】 １）多層膜上に開口部を有するレジスト
マスクを形成し，該レジストマスクをエッチングマスク
にして該多層膜の内の上層膜をエッチングする工程と，
次いで，該レジストマスク及び該多層膜の内の下層膜の
両方をエッチングでき且つレジストマスクのエッチング
レートが該下層膜に等しいかあるいは該下層膜より大き
いエッチングレートのエッチャントを用いて該下層膜を
エッチングする工程と, 次いで, 該上層膜を再エッチン
グする工程を有する。
開口する際に，コンタクトホール側面にオーバハングの
生じないようにエッチングする。 【解決手段】 １）多層膜上に開口部を有するレジスト
マスクを形成し，該レジストマスクをエッチングマスク
にして該多層膜の内の上層膜をエッチングする工程と，
次いで，該レジストマスク及び該多層膜の内の下層膜の
両方をエッチングでき且つレジストマスクのエッチング
レートが該下層膜に等しいかあるいは該下層膜より大き
いエッチングレートのエッチャントを用いて該下層膜を
エッチングする工程と, 次いで, 該上層膜を再エッチン
グする工程を有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り，多層膜に開口する際のエッチング方法に関す
る。
法に係り，多層膜に開口する際のエッチング方法に関す
る。
【０００２】本発明は，特に薄膜トランジスタ(TFT) マ
トリクス基板の層間絶縁膜にコンタクトホールを形成す
る場合に適用して有効である。以下，薄膜トランジスタ
マトリクス基板を例にとって説明する。
トリクス基板の層間絶縁膜にコンタクトホールを形成す
る場合に適用して有効である。以下，薄膜トランジスタ
マトリクス基板を例にとって説明する。
【０００３】
【従来の技術】図３(A),(B) は従来例の製造工程の説明
図である。図３(A) において，ガラス基板等の透明絶縁
性基板 1上に下地二酸化シリコン(SiO2)膜 2が成膜さ
れ，その上に半導体層 3, ゲート絶縁膜 4, ゲート電極
5が順次形成されている。
図である。図３(A) において，ガラス基板等の透明絶縁
性基板 1上に下地二酸化シリコン(SiO2)膜 2が成膜さ
れ，その上に半導体層 3, ゲート絶縁膜 4, ゲート電極
5が順次形成されている。
【０００４】ゲート電極 5はアルミナ膜 6により覆われ
ており，その上に層間絶縁膜 7が成膜されている。この
層間絶縁膜上に成膜される配線膜とコンタクトをとるた
め，層間絶縁膜 7及びアルミナ膜 6にコンタクトホール
9を開口する。
ており，その上に層間絶縁膜 7が成膜されている。この
層間絶縁膜上に成膜される配線膜とコンタクトをとるた
め，層間絶縁膜 7及びアルミナ膜 6にコンタクトホール
9を開口する。
【０００５】そのために, 層間絶縁膜 7上にコンタクト
ホールに対応したレジストマスク 8を形成し，これをエ
ッチングマスクにしてドライエッチングにより層間絶縁
膜 7をエッチングし, 次いで, ウエットエッチングによ
りアルミナ膜 6をエッチングする。この際, アルミナ膜
6は層間絶縁膜 7に対してオーバエッチングとなり，コ
ンタクトホール 9は層間絶縁膜 7がオーバハングした状
態になる。
ホールに対応したレジストマスク 8を形成し，これをエ
ッチングマスクにしてドライエッチングにより層間絶縁
膜 7をエッチングし, 次いで, ウエットエッチングによ
りアルミナ膜 6をエッチングする。この際, アルミナ膜
6は層間絶縁膜 7に対してオーバエッチングとなり，コ
ンタクトホール 9は層間絶縁膜 7がオーバハングした状
態になる。
【０００６】
【発明が解決しようとする課題】図３(B) に示されるよ
うに, 配線膜10をコンタクトホール 9内に成膜しようと
しても, オーバハングのためにコンタクトホールの底部
において配線膜が不連続に成膜され, その結果, 配線が
断線するという欠点が生じた。また，密着性のよい成膜
ができないためTFT 特性が悪化するという問題があっ
た。
うに, 配線膜10をコンタクトホール 9内に成膜しようと
しても, オーバハングのためにコンタクトホールの底部
において配線膜が不連続に成膜され, その結果, 配線が
断線するという欠点が生じた。また，密着性のよい成膜
ができないためTFT 特性が悪化するという問題があっ
た。
【０００７】従って, 薄膜トランジスタマトリクス基板
の製造歩留が低下し，TFT の信頼性が低下していた。本
発明は，多層構造の層間絶縁膜にコンタクトホールを開
口する際に，コンタクトホール側面にオーバハングの生
じないようにエッチングすることを目的とする。
の製造歩留が低下し，TFT の信頼性が低下していた。本
発明は，多層構造の層間絶縁膜にコンタクトホールを開
口する際に，コンタクトホール側面にオーバハングの生
じないようにエッチングすることを目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は， １）多層膜上に開口部を有するレジストマスクを形成
し，該レジストマスクをエッチングマスクにして該多層
膜の内の上層膜をエッチングする工程と，次いで，該レ
ジストマスク及び該多層膜の内の下層膜の両方をエッチ
ングでき且つレジストマスクのエッチングレートが該下
層膜に等しいかあるいは該下層膜より大きいエッチング
レートのエッチャントを用いて該下層膜をエッチングす
る工程と, 次いで, 該上層膜を再エッチングする工程を
有する半導体装置の製造方法, あるいは ２）前記上層膜のエッチングをドライエッチングで行
い，前記下層膜のエッチングをウエットエッチングで行
い，前記上層膜の再エッチングをウエットまたはドライ
エッチングで行う前記１記載の半導体装置の製造方法，
あるいは ３）前記上層膜が少なくとも窒化シリコン膜あるいは酸
化シリコンからなり，且つ前記下層膜がアルミナ膜であ
る場合に，該下層膜のエッチャントが硝酸を0.5wt％以
上含む前記１あるいは２記載の半導体装置の製造方法に
より達成される。
し，該レジストマスクをエッチングマスクにして該多層
膜の内の上層膜をエッチングする工程と，次いで，該レ
ジストマスク及び該多層膜の内の下層膜の両方をエッチ
ングでき且つレジストマスクのエッチングレートが該下
層膜に等しいかあるいは該下層膜より大きいエッチング
レートのエッチャントを用いて該下層膜をエッチングす
る工程と, 次いで, 該上層膜を再エッチングする工程を
有する半導体装置の製造方法, あるいは ２）前記上層膜のエッチングをドライエッチングで行
い，前記下層膜のエッチングをウエットエッチングで行
い，前記上層膜の再エッチングをウエットまたはドライ
エッチングで行う前記１記載の半導体装置の製造方法，
あるいは ３）前記上層膜が少なくとも窒化シリコン膜あるいは酸
化シリコンからなり，且つ前記下層膜がアルミナ膜であ
る場合に，該下層膜のエッチャントが硝酸を0.5wt％以
上含む前記１あるいは２記載の半導体装置の製造方法に
より達成される。
【０００９】本発明によれば，上層膜に開口エッチング
を行った後，下層膜のエッチングと上層膜上に被着され
ているレジストマスクのエッチングを同時に行い，更
に，オーバハング状の上層膜を再エッチングしている。
そのため，上層膜のオーバハング部は除去されて，コン
タクトホールの側面が連続的な断面形状に形成される。
を行った後，下層膜のエッチングと上層膜上に被着され
ているレジストマスクのエッチングを同時に行い，更
に，オーバハング状の上層膜を再エッチングしている。
そのため，上層膜のオーバハング部は除去されて，コン
タクトホールの側面が連続的な断面形状に形成される。
【００１０】また，上層膜をドライエッチングし，下層
膜をウエットエッチングし，上層膜の再エッチングをド
ライエッチングすることで，精度のよいコンタクトホー
ルが形成できるようになる。
膜をウエットエッチングし，上層膜の再エッチングをド
ライエッチングすることで，精度のよいコンタクトホー
ルが形成できるようになる。
【００１１】以上の結果より，配線膜をコンタクトホー
ル内に連続的に且つ密着性良く成膜できる。
ル内に連続的に且つ密着性良く成膜できる。
【００１２】
【発明の実施の形態】図１(A) 〜(E) は本発明の実施の
形態１の説明図である。図１(A) において, ガラス等の
透明絶縁性基板 1上に下地のSiO2膜 2を成膜し, その上
に半導体層 3, SiO2からなるゲート絶縁膜 4, アルミニ
ウム(Al)等の金属からなるゲート電極 5を順次形成す
る。ゲート電極 5上にはアルミナ膜 6で覆う。
形態１の説明図である。図１(A) において, ガラス等の
透明絶縁性基板 1上に下地のSiO2膜 2を成膜し, その上
に半導体層 3, SiO2からなるゲート絶縁膜 4, アルミニ
ウム(Al)等の金属からなるゲート電極 5を順次形成す
る。ゲート電極 5上にはアルミナ膜 6で覆う。
【００１３】次いで, 基板上に窒化シリコン(SiN) 膜等
からなる層間絶縁膜 7を成膜し，その上にコンタクト部
を開口したレジストマスク 8を形成する。図１(B) にお
いて, レジストマスク 8をエッチングマスクにして，CF
4 等のガスを用いて層間絶縁膜 7をドライエッチング
し，コンタクトホール 9を開口する。
からなる層間絶縁膜 7を成膜し，その上にコンタクト部
を開口したレジストマスク 8を形成する。図１(B) にお
いて, レジストマスク 8をエッチングマスクにして，CF
4 等のガスを用いて層間絶縁膜 7をドライエッチング
し，コンタクトホール 9を開口する。
【００１４】図１(C) において, 硝酸が0.5 wt％以上含
有されているエッチャントを用いたウエットエッチング
によりアルミナ膜 6をエッチングする。このとき，層間
絶縁膜 7上のレジストマスク 8も同時にエッチングされ
るので, レジストマスク 8の開口端は, すでに開口され
ている層間絶縁膜 7のコンタクトホール 9よりも広がっ
て後退する。
有されているエッチャントを用いたウエットエッチング
によりアルミナ膜 6をエッチングする。このとき，層間
絶縁膜 7上のレジストマスク 8も同時にエッチングされ
るので, レジストマスク 8の開口端は, すでに開口され
ている層間絶縁膜 7のコンタクトホール 9よりも広がっ
て後退する。
【００１５】レジストマスク 8の開口部の後退位置は,
エッチャントに含まれる硝酸含有量により, レジストと
アルミナ膜 6のエッチングレートとが略同程度になるよ
うに調整する。
エッチャントに含まれる硝酸含有量により, レジストと
アルミナ膜 6のエッチングレートとが略同程度になるよ
うに調整する。
【００１６】例えば, 硝酸濃度を 1 wt ％程度とし，温
度が50％以上のエッチャントでエッチングすれば，厚さ
2000Å程度のアルミナ膜 6では 3〜5 分程度でエッチン
グされ，この時レジストマスク 8も2000Å程度エッチン
グされるようになる。この際, 層間絶縁膜 7はアルミナ
膜 6がオーバエッチングされるため，オーバハング形状
となる。
度が50％以上のエッチャントでエッチングすれば，厚さ
2000Å程度のアルミナ膜 6では 3〜5 分程度でエッチン
グされ，この時レジストマスク 8も2000Å程度エッチン
グされるようになる。この際, 層間絶縁膜 7はアルミナ
膜 6がオーバエッチングされるため，オーバハング形状
となる。
【００１７】図１(D) において, オーバハング形状の層
間絶縁膜 7を CF4等のガスを用いて再エッチングする。
この際, レジストマスク 8の開口端はすでにアルミナ膜
6のオーバエッチング位置まで後退しているため，層間
絶縁膜 7を再エッチングすることにより，層間絶縁膜 7
のエッチング位置はアルミナ膜 6のエッチング位置と一
致する。従って, 側面が連続的なコンタクトホールを開
口できる。
間絶縁膜 7を CF4等のガスを用いて再エッチングする。
この際, レジストマスク 8の開口端はすでにアルミナ膜
6のオーバエッチング位置まで後退しているため，層間
絶縁膜 7を再エッチングすることにより，層間絶縁膜 7
のエッチング位置はアルミナ膜 6のエッチング位置と一
致する。従って, 側面が連続的なコンタクトホールを開
口できる。
【００１８】図１(E) において, レジストマスク 8を剥
離後, Al等の金属で厚さ3000Åの配線膜10を層間絶縁膜
上及びコンタクトホール 9内に成膜する。この際, コン
タクトホール内は連続的な側面を有しているので, 配線
膜はコンタクトホール 9内に連続的に, しかも, Alから
なるゲート電極上に密着性良く成膜される。
離後, Al等の金属で厚さ3000Åの配線膜10を層間絶縁膜
上及びコンタクトホール 9内に成膜する。この際, コン
タクトホール内は連続的な側面を有しているので, 配線
膜はコンタクトホール 9内に連続的に, しかも, Alから
なるゲート電極上に密着性良く成膜される。
【００１９】図２(A) 〜(E) は本発明の実施の形態２の
説明図である。図２(A) において, ガラス等の透明絶縁
性基板 1上に下地のSiO2膜 2を成膜し, その上に半導体
層 3, SiO2からなるゲート絶縁膜 4, Al等の金属からな
るゲート電極 5を順次形成する。ゲート電極 5上にはア
ルミナ膜 6で覆う。
説明図である。図２(A) において, ガラス等の透明絶縁
性基板 1上に下地のSiO2膜 2を成膜し, その上に半導体
層 3, SiO2からなるゲート絶縁膜 4, Al等の金属からな
るゲート電極 5を順次形成する。ゲート電極 5上にはア
ルミナ膜 6で覆う。
【００２０】次いで, 基板上に層間絶縁膜として, 厚さ
500ÅのSiO2膜11及び厚さ4000ÅのSiN 膜12を順に成膜
し，その上にコンタクト部を開口したレジストマスク 8
を形成する。
500ÅのSiO2膜11及び厚さ4000ÅのSiN 膜12を順に成膜
し，その上にコンタクト部を開口したレジストマスク 8
を形成する。
【００２１】図２(B) において, レジストマスク 8をエ
ッチングマスクにして，CF4 等のガスを用いてSiN 膜12
をドライエッチングし，コンタクトホール 9を開口す
る。次いで, フッ酸とフッ化アンモンを混合したエッチ
ャントを用いてSiO2膜11を室温で数10秒間ウエットエッ
チングする。この際, SiO2膜11は膜厚が薄いため,オー
バエッチングは殆ど生じない。
ッチングマスクにして，CF4 等のガスを用いてSiN 膜12
をドライエッチングし，コンタクトホール 9を開口す
る。次いで, フッ酸とフッ化アンモンを混合したエッチ
ャントを用いてSiO2膜11を室温で数10秒間ウエットエッ
チングする。この際, SiO2膜11は膜厚が薄いため,オー
バエッチングは殆ど生じない。
【００２２】図２(C) において, 硝酸が0.5 wt％以上含
有されているエッチャントを用いたウエットエッチング
によりアルミナ膜 6をエッチングする。このとき，層間
絶縁膜12上のレジストマスク 8も同時にエッチングされ
るので, レジストマスク 8の開口端は, すでに開口され
ている層間絶縁膜11, 12のコンタクトホール 9よりも広
がって後退する。
有されているエッチャントを用いたウエットエッチング
によりアルミナ膜 6をエッチングする。このとき，層間
絶縁膜12上のレジストマスク 8も同時にエッチングされ
るので, レジストマスク 8の開口端は, すでに開口され
ている層間絶縁膜11, 12のコンタクトホール 9よりも広
がって後退する。
【００２３】レジストマスク 8の開口部の後退位置は,
エッチャントに含まれる硝酸含有量により, レジストと
アルミナ膜 6のエッチングレートとが略同程度になるよ
うに調整する。
エッチャントに含まれる硝酸含有量により, レジストと
アルミナ膜 6のエッチングレートとが略同程度になるよ
うに調整する。
【００２４】アルミナ膜 6のエッチングの際, 層間絶縁
膜11, 12はアルミナ膜 6がオーバエッチングされるため
オーバハング形状となる。図２(D) において, オーバハ
ング形状のSiN 膜12をCF4 等のガスを用いて再エッチン
グする。この際, レジストマスク 8の開口端はすでにア
ルミナ膜 6のオーバエッチング位置まで後退しているた
め，SiN 膜12を再エッチングすることにより，SiN 膜12
のエッチング位置はアルミナ膜 6のエッチング位置と一
致する。
膜11, 12はアルミナ膜 6がオーバエッチングされるため
オーバハング形状となる。図２(D) において, オーバハ
ング形状のSiN 膜12をCF4 等のガスを用いて再エッチン
グする。この際, レジストマスク 8の開口端はすでにア
ルミナ膜 6のオーバエッチング位置まで後退しているた
め，SiN 膜12を再エッチングすることにより，SiN 膜12
のエッチング位置はアルミナ膜 6のエッチング位置と一
致する。
【００２５】次いで, SiO2膜11を前記のエッチャントを
用いて数10秒間エッチングする。この際, SiO2膜11は膜
厚が薄いため, SiN 膜12の端からのオーバエッチング量
は極めて小さく, 配線膜の成膜上殆ど影響はない。従っ
て, 側面が連続的なコンタクトホールを開口できる。
用いて数10秒間エッチングする。この際, SiO2膜11は膜
厚が薄いため, SiN 膜12の端からのオーバエッチング量
は極めて小さく, 配線膜の成膜上殆ど影響はない。従っ
て, 側面が連続的なコンタクトホールを開口できる。
【００２６】図２(E) において, レジストマスク 8を剥
離後, スパッタ法により, Al等の金属の厚さ3000Åの配
線膜10を層間絶縁膜12上及びコンタクトホール 9内に成
膜する。
離後, スパッタ法により, Al等の金属の厚さ3000Åの配
線膜10を層間絶縁膜12上及びコンタクトホール 9内に成
膜する。
【００２７】この際も, コンタクトホール内は連続的な
側面を有しているので, 配線膜はコンタクトホール 9内
に連続的に, しかもAlからなるゲート電極上に密着性良
く成膜される。
側面を有しているので, 配線膜はコンタクトホール 9内
に連続的に, しかもAlからなるゲート電極上に密着性良
く成膜される。
【００２８】上記の実施の形態１及び２では，再エッチ
ングをドライエッチングで行っているが，ウエットエッ
チングにより上層膜のエッチングを行っても良い。ま
た，実施の形態１ではエッチングする膜を層間絶縁膜と
アルミナ膜の２層膜とし，実施の形態２ではSiN 膜, Si
O2膜, アルミナ膜の３層膜としているが，４層以上の多
層膜にも本発明は適用可能である。
ングをドライエッチングで行っているが，ウエットエッ
チングにより上層膜のエッチングを行っても良い。ま
た，実施の形態１ではエッチングする膜を層間絶縁膜と
アルミナ膜の２層膜とし，実施の形態２ではSiN 膜, Si
O2膜, アルミナ膜の３層膜としているが，４層以上の多
層膜にも本発明は適用可能である。
【００２９】また，実施の形態２では，エッチングされ
る膜としてSiN 膜, SiO2膜, アルミナ膜について説明し
たが，その他の材料で構成される多層膜についても本発
明は適用できる。
る膜としてSiN 膜, SiO2膜, アルミナ膜について説明し
たが，その他の材料で構成される多層膜についても本発
明は適用できる。
【００３０】さらに，実施の形態２で再エッチングする
際に，上層のSiN 膜を先にエッチングし，次いで下層の
SiO2膜膜をエッチングしたが，このエッチング順序を逆
にしてもよい。
際に，上層のSiN 膜を先にエッチングし，次いで下層の
SiO2膜膜をエッチングしたが，このエッチング順序を逆
にしてもよい。
【００３１】なお，上記の２つの実施の形態において
は，下層膜とレジストマスクをエッチングする際, レジ
ストマスクのエッチングレートが下層膜のエッチングレ
ートに略等しい場合について説明したが，レジストマス
クのエッチングレートが下層膜のそれより大きいエッチ
ャントを用いて下層膜をエッチングしても，コンタクト
ホールにオーバハングを生じないことは勿論である。
は，下層膜とレジストマスクをエッチングする際, レジ
ストマスクのエッチングレートが下層膜のエッチングレ
ートに略等しい場合について説明したが，レジストマス
クのエッチングレートが下層膜のそれより大きいエッチ
ャントを用いて下層膜をエッチングしても，コンタクト
ホールにオーバハングを生じないことは勿論である。
【００３２】
【発明の効果】本発明によれば，多層構造の層間絶縁膜
に，側面ににオーバハングの生じないようにコンタクト
ホールが形成でき，配線膜をコンタクトホール内に連続
的に且つ密着性良く成膜できる。
に，側面ににオーバハングの生じないようにコンタクト
ホールが形成でき，配線膜をコンタクトホール内に連続
的に且つ密着性良く成膜できる。
【００３３】この結果，配線の断線や接続不良の発生と
なくなり，半導体装置の信頼性を向上できる。
なくなり，半導体装置の信頼性を向上できる。
【図１】 本発明の実施の形態１の説明図
【図２】 本発明の実施の形態２の説明図
【図３】 従来例の説明図
1 透明絶縁性基板 2 絶縁層でSiO2膜 3 半導体層 4 ゲート絶縁膜でSiO2膜 5 ゲート電極でAl膜 6 アルミナ膜 7 層間絶縁膜でSiN 膜 8 レジストマスク 9 コンタクト孔 10 配線膜でAl膜 11 層間絶縁膜でSiO2膜 12 層間絶縁膜でSiN 膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１６Ｋ 21/336 (72)発明者 長廣 紀雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇野 有希子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 梁井 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 多層膜上に開口部を有するレジストマス
クを形成し，該レジストマスクをエッチングマスクにし
て該多層膜の内の上層膜をエッチングする工程と，次い
で，該レジストマスク及び該多層膜の内の下層膜の両方
をエッチングでき且つレジストマスクのエッチングレー
トが該下層膜に等しいかあるいは該下層膜より大きいエ
ッチングレートのエッチャントを用いて該下層膜をエッ
チングする工程と,次いで, 該上層膜を再エッチングす
る工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項２】前記上層膜のエッチングをドライエッチン
グで行い，前記下層膜のエッチングをウエットエッチン
グで行い，前記上層膜の再エッチングをウエットまたは
ドライエッチングで行うことを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】 前記上層膜が少なくとも窒化シリコン膜
あるいは酸化シリコンからなり，且つ前記下層膜がアル
ミナ膜である場合に，該下層膜のエッチャントが硝酸を
0.5 wt％以上含むことを特徴とする請求項１あるいは２
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25619895A JPH09102481A (ja) | 1995-10-03 | 1995-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25619895A JPH09102481A (ja) | 1995-10-03 | 1995-10-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09102481A true JPH09102481A (ja) | 1997-04-15 |
Family
ID=17289281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25619895A Pending JPH09102481A (ja) | 1995-10-03 | 1995-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09102481A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564474B2 (en) | 2012-06-21 | 2017-02-07 | Joled Inc. | TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device |
-
1995
- 1995-10-03 JP JP25619895A patent/JPH09102481A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564474B2 (en) | 2012-06-21 | 2017-02-07 | Joled Inc. | TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JPH0642482B2 (ja) | 半導体装置の製造方法 | |
| JPS60241235A (ja) | 半導体デバイスの製造方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPH09102481A (ja) | 半導体装置の製造方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JPH04259241A (ja) | 半導体装置の製造方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH10144787A (ja) | 半導体装置及びその製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPH053253A (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| KR920007342B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040928 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A02 |