JPH09102505A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09102505A JPH09102505A JP7255186A JP25518695A JPH09102505A JP H09102505 A JPH09102505 A JP H09102505A JP 7255186 A JP7255186 A JP 7255186A JP 25518695 A JP25518695 A JP 25518695A JP H09102505 A JPH09102505 A JP H09102505A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- temperature
- semiconductor device
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、別電源を必要とせず、個別にパワー
素子自体の温度変化を検出することのできる半導体装置
を提供することを目的とする。 【構成】半導体基板に、複数のユニットセルより成る主
電流素子と、少なくとも一つのユニットセルより成る温
度検出素子とを並設する。前記ユニットセルは、前記半
導体基板に形成される第１導電型の第１の領域と、前記
第１の領域の表面より所定の深さに形成される第２導電
型の第２の領域と、前記第２の領域の表面から所定の深
さに形成される第１導電型の第３の領域と、前記第１の
領域の表面と前記第２の領域の部分的表面を覆う制御電
極と、前記制御電極とは絶縁膜を介して絶縁され、前記
第２の領域及び第３の領域の表面に接して設けられるソ
ース電極又はセンス電極とより構成される。前記主電流
素子と前記温度検出素子の夫々のユニットセル間の寄生
抵抗の電圧降下を測定し、温度変化を検出する。
素子自体の温度変化を検出することのできる半導体装置
を提供することを目的とする。 【構成】半導体基板に、複数のユニットセルより成る主
電流素子と、少なくとも一つのユニットセルより成る温
度検出素子とを並設する。前記ユニットセルは、前記半
導体基板に形成される第１導電型の第１の領域と、前記
第１の領域の表面より所定の深さに形成される第２導電
型の第２の領域と、前記第２の領域の表面から所定の深
さに形成される第１導電型の第３の領域と、前記第１の
領域の表面と前記第２の領域の部分的表面を覆う制御電
極と、前記制御電極とは絶縁膜を介して絶縁され、前記
第２の領域及び第３の領域の表面に接して設けられるソ
ース電極又はセンス電極とより構成される。前記主電流
素子と前記温度検出素子の夫々のユニットセル間の寄生
抵抗の電圧降下を測定し、温度変化を検出する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳゲートを有する
構成の半導体装置に係り、特に、パワーデバイスの個別
のパワー素子の温度変化の検出ができ、温度上昇に伴う
パワー素子の熱破壊の防止の対応が容易にできる半導体
装置に関する。
構成の半導体装置に係り、特に、パワーデバイスの個別
のパワー素子の温度変化の検出ができ、温度上昇に伴う
パワー素子の熱破壊の防止の対応が容易にできる半導体
装置に関する。
【０００２】
【従来の技術】従来、パワーデバイスのパワー素子が、
温度上昇によって熱破壊されることを防ぐ手段として、
以下のことが知られている。第１は、パワーデバイスの
外側に温度検出素子を接続する手段である。
温度上昇によって熱破壊されることを防ぐ手段として、
以下のことが知られている。第１は、パワーデバイスの
外側に温度検出素子を接続する手段である。
【０００３】しかしながら、この手段は、パワー素子の
周辺の温度を検出するのであって、実際のパワー素子の
温度変化は検出できない。第２は、モジュール内部の基
板上に温度検出素子を内蔵する手段である。
周辺の温度を検出するのであって、実際のパワー素子の
温度変化は検出できない。第２は、モジュール内部の基
板上に温度検出素子を内蔵する手段である。
【０００４】しかしながら、この手段は、モジュール全
体の温度を検出しているため、パワー素子が、複数個、
内蔵されているデバイスにおいては、パワー素子の個別
の温度変化を検出できない。
体の温度を検出しているため、パワー素子が、複数個、
内蔵されているデバイスにおいては、パワー素子の個別
の温度変化を検出できない。
【０００５】第３は、パワー素子の内部にダイオードの
ような温度検出素子を組み込んで、温度変化に伴う温度
検出素子の、例えば、順方向電圧のような特性の変化を
測定することによって、温度変化を検知している。
ような温度検出素子を組み込んで、温度変化に伴う温度
検出素子の、例えば、順方向電圧のような特性の変化を
測定することによって、温度変化を検知している。
【０００６】しかしながら、この手段は、ダイオードの
ような温度検出素子を組み込むための製造工程が増え、
プロセスが複雑になる。更に、温度検出素子に定電流を
流し、素子の両端の電圧を測定するための温度検出用の
別電源を必要とする。本発明は、別電源を必要とせず、
個別にパワー素子自体の温度変化を検出することのでき
る半導体装置を提供することを目的とする。
ような温度検出素子を組み込むための製造工程が増え、
プロセスが複雑になる。更に、温度検出素子に定電流を
流し、素子の両端の電圧を測定するための温度検出用の
別電源を必要とする。本発明は、別電源を必要とせず、
個別にパワー素子自体の温度変化を検出することのでき
る半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
上記目的を達成するため、複数のユニットセルより成る
主電流素子（TrMAIN）と、少なくとも一つのユニットセ
ルより成る温度検出素子（TrSENSE ）とを構成する半導
体基板に、共通に形成される第１導電型の第１の領域
と、前記半導体基板の表面より所定の深さに形成され
る、前記両素子のユニットセルの数に対応する数の第２
導電型の第２の領域と、前記第２の領域の夫々の表面よ
り所定の深さに形成される第１導電型の第３の領域と、
隣接する２つの前記第２の領域に跨がり前記夫々の第２
の領域の表面を部分的に覆い、且つ前記第１の領域の表
面に形成されるユニットセル毎に形成されるゲート電極
と、前記ゲート電極を絶縁膜を介し覆い、且つ前記第３
の領域の表面を部分的に覆い、且つ第２の領域の夫々の
表面に形成される、複数のユニットセルに共通の前記主
電流素子（TrMAIN）のソース電極と、少なくとも一つの
ユニットセルより成る温度検出素子（TrSENSE1）のセン
ス電極と、前記ソース電極と前記センス電極との間の温
度変化に伴う電圧変化を検出する検出手段と、前記半導
体基板の底面に形成されるドレイン電極と、より構成さ
れることを第１の特徴としている。
上記目的を達成するため、複数のユニットセルより成る
主電流素子（TrMAIN）と、少なくとも一つのユニットセ
ルより成る温度検出素子（TrSENSE ）とを構成する半導
体基板に、共通に形成される第１導電型の第１の領域
と、前記半導体基板の表面より所定の深さに形成され
る、前記両素子のユニットセルの数に対応する数の第２
導電型の第２の領域と、前記第２の領域の夫々の表面よ
り所定の深さに形成される第１導電型の第３の領域と、
隣接する２つの前記第２の領域に跨がり前記夫々の第２
の領域の表面を部分的に覆い、且つ前記第１の領域の表
面に形成されるユニットセル毎に形成されるゲート電極
と、前記ゲート電極を絶縁膜を介し覆い、且つ前記第３
の領域の表面を部分的に覆い、且つ第２の領域の夫々の
表面に形成される、複数のユニットセルに共通の前記主
電流素子（TrMAIN）のソース電極と、少なくとも一つの
ユニットセルより成る温度検出素子（TrSENSE1）のセン
ス電極と、前記ソース電極と前記センス電極との間の温
度変化に伴う電圧変化を検出する検出手段と、前記半導
体基板の底面に形成されるドレイン電極と、より構成さ
れることを第１の特徴としている。
【０００８】更に、本発明の半導体装置は、複数のユニ
ットセルより成る主電流素子（TrMAIN）と、少なくとも
一つのユニットセルより成る温度検出素子（TrSENSE）
とを構成する半導体基板に、共通に形成される第１導電
型の第１の領域と、前記第１の領域の表面より所定の深
さに形成される、前記両素子のユニットセルの数に対応
する数の第２導電型の第２の領域と、前記第２の領域の
夫々の表面よりこの第２の領域の所定の深さに形成され
る第１導電型の第３の領域と、隣接する２つの前記第２
の領域に跨がり前記夫々の第２の領域の表面を部分的に
覆い、且つ前記第１の領域の表面に形成されるユニット
セル毎に形成されるゲート電極と、前記ゲート電極を絶
縁膜を介し覆い、且つ前記第３の領域の表面を部分的に
覆い、且つ第２の領域の夫々の表面に形成される、複数
のユニットセルに共通の前記主電流素子（TrMAIN）のソ
ース電極と、少なくとも一つのユニットセルより成る温
度検出素子（TrSENSE1）のセンス電極と、前記ソース電
極と前記センス電極との間の温度変化に伴う電圧変化を
検出する検出手段と、前記第１の領域の裏面に形成され
る第２導電型の第４の領域と、前記第４の領域である前
記半導体基板の底面に形成されるドレイン電極と、より
構成されることを第２の特徴としている。 更に、本発
明の半導体装置は、複数のユニットセルより成る主電流
素子（TrMAIN）と、少なくとも一つのユニットセルより
成る温度検出素子（TrSENSE1）と、少なくとも一つのユ
ニットセルより成る電流検出素子（TrSENSE2）を構成す
る半導体基板に、共通に形成される第１導電型の第１の
領域と、前記半導体基板の表面より所定の深さに形成さ
れる、前記夫々の素子のユニットセルの数に対応する数
の第２導電型の第２の領域と、前記第２の領域の夫々の
表面より所定の深さに形成される第１導電型の第３の領
域と、隣接する２つの前記第２の領域に跨がり前記夫々
の第２の領域の表面を部分的に覆い、且つ前記第１の領
域の表面に形成されるユニットセル毎に形成されるゲー
ト電極と、前記ゲート電極を絶縁膜を介し覆い、且つ前
記第３の領域の表面を部分的に覆い、且つ第２の領域の
夫々の表面に形成される、複数のユニットセルに共通の
前記主電流素子（TrMAIN）のソース電極と、少なくとも
一つのユニットセルより成る温度検出素子（TrSENSE1）
のセンス電極と、少なくとも一つのユニットセルより成
る電流検出素子（TrSENSE2）のセンス電極と、前記ソー
ス電極と前記電流検出素子（TrSENSE2）のセンス電極と
の間の電圧変化からパワー素子の温度変化に伴う電流変
化を検出する検出手段と、前記半導体基板の底面に形成
されるドレイン電極と、より構成されることを第３の特
徴としている。
ットセルより成る主電流素子（TrMAIN）と、少なくとも
一つのユニットセルより成る温度検出素子（TrSENSE）
とを構成する半導体基板に、共通に形成される第１導電
型の第１の領域と、前記第１の領域の表面より所定の深
さに形成される、前記両素子のユニットセルの数に対応
する数の第２導電型の第２の領域と、前記第２の領域の
夫々の表面よりこの第２の領域の所定の深さに形成され
る第１導電型の第３の領域と、隣接する２つの前記第２
の領域に跨がり前記夫々の第２の領域の表面を部分的に
覆い、且つ前記第１の領域の表面に形成されるユニット
セル毎に形成されるゲート電極と、前記ゲート電極を絶
縁膜を介し覆い、且つ前記第３の領域の表面を部分的に
覆い、且つ第２の領域の夫々の表面に形成される、複数
のユニットセルに共通の前記主電流素子（TrMAIN）のソ
ース電極と、少なくとも一つのユニットセルより成る温
度検出素子（TrSENSE1）のセンス電極と、前記ソース電
極と前記センス電極との間の温度変化に伴う電圧変化を
検出する検出手段と、前記第１の領域の裏面に形成され
る第２導電型の第４の領域と、前記第４の領域である前
記半導体基板の底面に形成されるドレイン電極と、より
構成されることを第２の特徴としている。 更に、本発
明の半導体装置は、複数のユニットセルより成る主電流
素子（TrMAIN）と、少なくとも一つのユニットセルより
成る温度検出素子（TrSENSE1）と、少なくとも一つのユ
ニットセルより成る電流検出素子（TrSENSE2）を構成す
る半導体基板に、共通に形成される第１導電型の第１の
領域と、前記半導体基板の表面より所定の深さに形成さ
れる、前記夫々の素子のユニットセルの数に対応する数
の第２導電型の第２の領域と、前記第２の領域の夫々の
表面より所定の深さに形成される第１導電型の第３の領
域と、隣接する２つの前記第２の領域に跨がり前記夫々
の第２の領域の表面を部分的に覆い、且つ前記第１の領
域の表面に形成されるユニットセル毎に形成されるゲー
ト電極と、前記ゲート電極を絶縁膜を介し覆い、且つ前
記第３の領域の表面を部分的に覆い、且つ第２の領域の
夫々の表面に形成される、複数のユニットセルに共通の
前記主電流素子（TrMAIN）のソース電極と、少なくとも
一つのユニットセルより成る温度検出素子（TrSENSE1）
のセンス電極と、少なくとも一つのユニットセルより成
る電流検出素子（TrSENSE2）のセンス電極と、前記ソー
ス電極と前記電流検出素子（TrSENSE2）のセンス電極と
の間の電圧変化からパワー素子の温度変化に伴う電流変
化を検出する検出手段と、前記半導体基板の底面に形成
されるドレイン電極と、より構成されることを第３の特
徴としている。
【０００９】
【発明の実施の形態】以下、図面を参照しながらこの発
明の第一の実施の形態を説明する。図１は、本発明の半
導体装置の要部の構成を断面して示す図である。半導体
基板１０は、第１導電型の第１の領域であるＮ- 型高比
抵抗領域１a とＮ+ 基板部分１ｂとより構成されてい
る。
明の第一の実施の形態を説明する。図１は、本発明の半
導体装置の要部の構成を断面して示す図である。半導体
基板１０は、第１導電型の第１の領域であるＮ- 型高比
抵抗領域１a とＮ+ 基板部分１ｂとより構成されてい
る。
【００１０】半導体基板１０には、複数のユニットセル
より成る主電流素子（TrMAIN）１１と、少なくとも一つ
のユニットセルより成る温度検出素子（TrSENSE ）１２
とが並設される。
より成る主電流素子（TrMAIN）１１と、少なくとも一つ
のユニットセルより成る温度検出素子（TrSENSE ）１２
とが並設される。
【００１１】ユニットセルは、Ｎ- 型高比抵抗領域１a
の表面より所定の深さに第２導電型の第２の領域である
Ｐ型ベース領域２が形成され、このベース領域２の表面
から所定の深さに第１導電型の第３の領域であるＮ+ ソ
ース領域３が形成される。
の表面より所定の深さに第２導電型の第２の領域である
Ｐ型ベース領域２が形成され、このベース領域２の表面
から所定の深さに第１導電型の第３の領域であるＮ+ ソ
ース領域３が形成される。
【００１２】隣接する２つの前記第２の領域に跨がり、
Ｐ型ベース領域２の一部と隣接するユニットセルのＰ型
ベース領域２の一部とを部分的に覆い、Ｎ- 型高比抵抗
領域１a の表面に絶縁層間膜４を介してゲート電極５を
形成することで、隣接するユニットセルがゲート電極５
を共有することとなる。ゲート電極５は、例えばポリシ
リコンで形成される。
Ｐ型ベース領域２の一部と隣接するユニットセルのＰ型
ベース領域２の一部とを部分的に覆い、Ｎ- 型高比抵抗
領域１a の表面に絶縁層間膜４を介してゲート電極５を
形成することで、隣接するユニットセルがゲート電極５
を共有することとなる。ゲート電極５は、例えばポリシ
リコンで形成される。
【００１３】前記ゲート電極５を覆い、且つ隣接するユ
ニットセルの前記第３の領域であるＮ+ ソース領域３に
部分的に接し、絶縁層間膜６が堆積される。前記絶縁層
間膜６、６間を埋め、前記第２、第３の領域に接し、夫
々のユニットセルを共通に覆い、前記主電流素子（TrMA
IN）１１に対してはソース電極７が形成され、前記温度
検出素子（TrSENSE ）１２に対してはセンス電極８が形
成される。
ニットセルの前記第３の領域であるＮ+ ソース領域３に
部分的に接し、絶縁層間膜６が堆積される。前記絶縁層
間膜６、６間を埋め、前記第２、第３の領域に接し、夫
々のユニットセルを共通に覆い、前記主電流素子（TrMA
IN）１１に対してはソース電極７が形成され、前記温度
検出素子（TrSENSE ）１２に対してはセンス電極８が形
成される。
【００１４】前記ソース電極７と前記センス電極８は、
パターニングによって分離される。前記ソース電極７に
は、ソース端子１３が設けられ、前記センス電極８に
は、センス端子１４が設けられる。
パターニングによって分離される。前記ソース電極７に
は、ソース端子１３が設けられ、前記センス電極８に
は、センス端子１４が設けられる。
【００１５】前記Ｎ+ 基板部分１ｂの面には、ドレイン
電極９が形成される。本発明の半導体装置は、前記主電
流素子（TrMAIN）１１と前記温度検出素子（TrSENSE1）
１２とのユニットセル比，Ｍ：Ｎが、例えばＭ：１であ
り、夫々のユニットセルの構造は、同一構造であり、同
一半導体基板上に形成される。
電極９が形成される。本発明の半導体装置は、前記主電
流素子（TrMAIN）１１と前記温度検出素子（TrSENSE1）
１２とのユニットセル比，Ｍ：Ｎが、例えばＭ：１であ
り、夫々のユニットセルの構造は、同一構造であり、同
一半導体基板上に形成される。
【００１６】従って、前記主電流素子（TrMAIN）１１に
流れる電流ＩMAINと前記温度検出素子（TrSENSE ）１２
に流れる検出電流ＩSENSE との比は、夫々のセル数の比
に等しい。
流れる電流ＩMAINと前記温度検出素子（TrSENSE ）１２
に流れる検出電流ＩSENSE との比は、夫々のセル数の比
に等しい。
【００１７】従って、検出電流 ISENSE は、次式で表さ
れ、主電流に比例した検出電流が流れる。 ＩSENSE ＝１／Ｍ・ＩMAIN 前記主電流素子（TrMAIN）１１と前記温度検出素子（Tr
SENSE ）１２との隣接するユニットセル間には、寄生抵
抗ＲＮ- が存在する。前記半導体基板の温度の上昇に伴
い前記第１領域Ｎ- 層の抵抗は大きくなり、寄生抵抗Ｒ
Ｎ- も大きくなる。温度変化に伴う寄生抵抗ＲＮ- の増
大による電圧降下は、前記センス端子１４におけるセン
ス電圧として検出することができる。
れ、主電流に比例した検出電流が流れる。 ＩSENSE ＝１／Ｍ・ＩMAIN 前記主電流素子（TrMAIN）１１と前記温度検出素子（Tr
SENSE ）１２との隣接するユニットセル間には、寄生抵
抗ＲＮ- が存在する。前記半導体基板の温度の上昇に伴
い前記第１領域Ｎ- 層の抵抗は大きくなり、寄生抵抗Ｒ
Ｎ- も大きくなる。温度変化に伴う寄生抵抗ＲＮ- の増
大による電圧降下は、前記センス端子１４におけるセン
ス電圧として検出することができる。
【００１８】このように寄生抵抗ＲＮ- の変化による電
圧降下の検出からパワー素子毎の温度変化を検知でき
る。上述したセンス端子１４におけるセンス電圧の、寄
生抵抗ＲＮ- の存在に伴う温度依存性は、図２に示され
る。この図２から明らかなように、前記主電流素子（Tr
MAIN）１１に電流ＩMAINを一定に流した時、前記半導体
基板の温度の上昇に伴い前記センス端子１４におけるセ
ンス電圧ＶSENSE は、一定の勾配を有して上昇する。
圧降下の検出からパワー素子毎の温度変化を検知でき
る。上述したセンス端子１４におけるセンス電圧の、寄
生抵抗ＲＮ- の存在に伴う温度依存性は、図２に示され
る。この図２から明らかなように、前記主電流素子（Tr
MAIN）１１に電流ＩMAINを一定に流した時、前記半導体
基板の温度の上昇に伴い前記センス端子１４におけるセ
ンス電圧ＶSENSE は、一定の勾配を有して上昇する。
【００１９】次に、この発明の半導体装置の第２の実施
の形態を説明する。図３は、上述した第１の実施の形態
を示す図１において、前記ソース端子１３と前記センス
端子１４との間に検出抵抗ＲSENSE を接続したことを除
けば、他の構成は図１に示す構成と同一であり、その構
成の説明は省略する。
の形態を説明する。図３は、上述した第１の実施の形態
を示す図１において、前記ソース端子１３と前記センス
端子１４との間に検出抵抗ＲSENSE を接続したことを除
けば、他の構成は図１に示す構成と同一であり、その構
成の説明は省略する。
【００２０】図４は、図３に示す半導体装置の等価回路
図を示す。この場合、前記主電流素子（TrMAIN）１１と
前記温度検出素子（TrSENSE ）１２の夫々を構成するユ
ニットセルのユニットセル比は、Ｍ：１とする。
図を示す。この場合、前記主電流素子（TrMAIN）１１と
前記温度検出素子（TrSENSE ）１２の夫々を構成するユ
ニットセルのユニットセル比は、Ｍ：１とする。
【００２１】図４において、半導体基板の第１の領域の
Ｎ- 型高比抵抗領域１a の抵抗が温度の上昇に伴い大き
くなると、寄生抵抗ＲＮ- が増大し、今迄、寄生抵抗Ｒ
Ｎ-に流れていた電流は、前記検出抵抗ＲSENSE に流れ
るようになる。
Ｎ- 型高比抵抗領域１a の抵抗が温度の上昇に伴い大き
くなると、寄生抵抗ＲＮ- が増大し、今迄、寄生抵抗Ｒ
Ｎ-に流れていた電流は、前記検出抵抗ＲSENSE に流れ
るようになる。
【００２２】従って、前記検出抵抗ＲSENSE 間のセンス
電圧ＶSENSE を検出することで、寄生抵抗ＲＮ- の温度
変化に伴う電圧降下を検出でき、その結果、パワー素子
毎の温度変化を検知できる。
電圧ＶSENSE を検出することで、寄生抵抗ＲＮ- の温度
変化に伴う電圧降下を検出でき、その結果、パワー素子
毎の温度変化を検知できる。
【００２３】尚、前記検出抵抗ＲSENSE は、半導体装置
に外付けとし、ソース端子１３とセンス端子１４との間
に接続したが、半導体装置の内部に形成してもよい。次
に、この発明の半導体装置の第３の実施の形態を説明す
る。
に外付けとし、ソース端子１３とセンス端子１４との間
に接続したが、半導体装置の内部に形成してもよい。次
に、この発明の半導体装置の第３の実施の形態を説明す
る。
【００２４】図５は、図４に示す半導体基板１０に、複
数のユニットセルより成る主電流素子（TrMAIN）１１
と、少なくとも一つのユニットセルより成る温度検出素
子（TrSENSE1）１２とが並設される構成に加え、少なく
とも一つのユニットセルより成る電流検出素子（TrSENS
E2）１５を並設する例を示している。
数のユニットセルより成る主電流素子（TrMAIN）１１
と、少なくとも一つのユニットセルより成る温度検出素
子（TrSENSE1）１２とが並設される構成に加え、少なく
とも一つのユニットセルより成る電流検出素子（TrSENS
E2）１５を並設する例を示している。
【００２５】前記電流検出素子（TrSENSE2）１５の、前
記センス電極８と分離された電流検出電極１６には、電
流検出端子１７が設けられる。前記ソース端子１３と前
記電流検出端子１７との間に、電流検出抵抗１８が接続
される。
記センス電極８と分離された電流検出電極１６には、電
流検出端子１７が設けられる。前記ソース端子１３と前
記電流検出端子１７との間に、電流検出抵抗１８が接続
される。
【００２６】前記電流検出抵抗１８の予め定められた抵
抗値と、測定された電圧降下値とから前記電流検出素子
（TrSENSE2）１５に流れる電流値を検出できる。上述し
た第３の実施の形態に基づく構成においては、前記ソー
ス端子１３と前記センス端子１４との間に接続された前
記検出抵抗ＲSENSE 間の検出電圧と、前記ソース端子１
３と前記電流検出端子１７との間に接続された前記電流
検出抵抗１８間の検出電圧との両検出電圧から、この半
導体装置の動作を制御し、過電流又は過熱により破損さ
れることをを防ぐことができる。
抗値と、測定された電圧降下値とから前記電流検出素子
（TrSENSE2）１５に流れる電流値を検出できる。上述し
た第３の実施の形態に基づく構成においては、前記ソー
ス端子１３と前記センス端子１４との間に接続された前
記検出抵抗ＲSENSE 間の検出電圧と、前記ソース端子１
３と前記電流検出端子１７との間に接続された前記電流
検出抵抗１８間の検出電圧との両検出電圧から、この半
導体装置の動作を制御し、過電流又は過熱により破損さ
れることをを防ぐことができる。
【００２７】次に、この発明の半導体装置の第４の実施
の形態を説明する。図６は、図１で第１の実施の形態と
して示した半導体装置をＩＧＢＴ(Insulated Gate Bipo
lar Transistor) に適応した例を示す。
の形態を説明する。図６は、図１で第１の実施の形態と
して示した半導体装置をＩＧＢＴ(Insulated Gate Bipo
lar Transistor) に適応した例を示す。
【００２８】前記半導体基板１０のＮ+ 基板部分１ｂと
前記ドレイン電極９との間には、第２導電型のＰ型基板
２０が形成されることを除き、図１に示す第１の実施の
形態の構成と同一でありその説明を省略する。
前記ドレイン電極９との間には、第２導電型のＰ型基板
２０が形成されることを除き、図１に示す第１の実施の
形態の構成と同一でありその説明を省略する。
【００２９】更に、このＩＧＢＴに適応した第４の実施
の形態を示す半導体装置は、図３乃至図５に示す第２、
第３の実施の態様についても同様に適応でき、その詳細
な説明は省略する。
の形態を示す半導体装置は、図３乃至図５に示す第２、
第３の実施の態様についても同様に適応でき、その詳細
な説明は省略する。
【００３０】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、温度変化に伴う寄生抵抗の変化を、複数の
ユニットセルより成る主電流素子（TrMAIN）のソース電
極に設けられるソース端子と、少なくとも一つのユニッ
トセルより成る温度検出素子（TrSENSE1）のセンス電極
に設けられる温度検出端子との間の電圧降下を測定する
ことにより、パワー素子個々の温度変化を、別電源を設
けずに検出でき、検出された温度値に従ってパワー素子
の動作制御し、過熱又は過電流からの保護が可能とな
る。
置によれば、温度変化に伴う寄生抵抗の変化を、複数の
ユニットセルより成る主電流素子（TrMAIN）のソース電
極に設けられるソース端子と、少なくとも一つのユニッ
トセルより成る温度検出素子（TrSENSE1）のセンス電極
に設けられる温度検出端子との間の電圧降下を測定する
ことにより、パワー素子個々の温度変化を、別電源を設
けずに検出でき、検出された温度値に従ってパワー素子
の動作制御し、過熱又は過電流からの保護が可能とな
る。
【図１】本発明の半導体装置の第１の実施の形態を示す
部分的断面構成図。
部分的断面構成図。
【図２】半導体基板の温度の上昇と、温度検出端子で検
出されるセンス電圧ＶSENSE との関係を示す特性図。
出されるセンス電圧ＶSENSE との関係を示す特性図。
【図３】本発明の半導体装置の第２の実施の形態を示す
部分的断面構成図。
部分的断面構成図。
【図４】図３に示す本発明の半導体装置の等価回路図。
【図５】本発明の半導体装置の第３の実施の形態を示す
部分的断面構成図。
部分的断面構成図。
【図６】本発明の半導体装置の第４の実施の形態を示す
部分的断面構成図。
部分的断面構成図。
１ａ，１ｂ…第１の領域、 ２…第２の領域、 ３…第３の領域、 ５…ゲート電極、 ６…絶縁層間膜、 ７…ソース電極、 ８…センス電極、 ９…ドレイン電極、 １０…半導体基板、 １１…主電流素子、 １２…温度検出素子、 １３…ソース端子、 １４…温度検出端子、 １５…電流検出素子 １７…電流検出端子 １８…電流検出抵抗 ＲＮ- …寄生抵抗 ＲSENSE …検出抵抗
Claims (11)
- 【請求項１】複数のユニットセルより成る主電流素子
（TrMAIN）と、少なくとも一つのユニットセルより成る
温度検出素子（TrSENSE1）とを構成する半導体基板に、
共通に形成される第１導電型の第１の領域と、前記第１
の領域の表面より所定の深さに形成される、前記両素子
のユニットセルの数に対応する数の第２導電型の第２の
領域と、前記第２の領域の夫々の表面から所定の深さに
形成される第１導電型の第３の領域と、隣接する２つの
前記第２の領域に跨がり前記夫々の第２の領域の表面を
部分的に覆い、且つ前記第１の領域の表面に形成される
ユニットセル毎に形成されるゲート電極と、前記ゲート
電極を絶縁膜を介し覆い、且つ前記第３の領域の表面を
部分的に覆い、且つ第２の領域の夫々の表面に形成され
る、複数のユニットセルに共通の前記主電流素子（TrMA
IN）のソース電極と、前記ソース電極と分離された少な
くとも一つのユニットセルより成る温度検出素子（TrSE
NSE1）のセンス電極と、前記ソース電極と前記センス電
極との間の温度変化に伴う電圧変化を検出する検出手段
と、前記半導体基板の底面に形成されるドレイン電極
と、より成る半導体装置。 - 【請求項２】前記主電流素子（TrMAIN）と前記温度検出
素子（TrSENSE1）とを構成する夫々のユニットセル構成
は、同一であり、それらの構成数の比は、Ｍ：Ｎである
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記ソース電極と前記センス電極との間の
温度変化に伴う電圧変化を検出する検出手段は、前記主
電流素子（TrMAIN）と前記温度検出素子（TrSENSE ）と
の間の温度変化に伴う寄生抵抗の電圧変化を検出するこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項４】前記ソース電極と前記センス電極との間の
温度変化に伴う電圧変化を検出する検出手段は、前記ソ
ース電極と前記センス電極との間に接続される抵抗体の
温度変化に伴う抵抗値の変化による電圧変化を検出する
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項５】複数のユニットセルより成る主電流素子
（TrMAIN）と、少なくとも一つのユニットセルより成る
温度検出素子（TrSENSE1）とを構成する半導体基板に、
共通に形成される第１導電型の第１の領域と、前記第１
の領域の表面より所定の深さに形成される、前記両素子
のユニットセルの数に対応する数の第２導電型の第２の
領域と、前記第２の領域の夫々の表面から所定の深さに
形成される第１導電型の第３の領域と、隣接する２つの
前記第２の領域に跨がり前記夫々の第２の領域の表面を
部分的に覆い、且つ前記第１の領域の表面に形成される
ユニットセル毎に形成されるゲート電極と、前記ゲート
電極を絶縁膜を介し覆い、且つ前記第３の領域の表面を
部分的に覆い、且つ第２の領域の夫々の表面に形成され
る、複数のユニットセルに共通の前記主電流素子（TrMA
IN）のソース電極と、前記ソース電極と分離された少な
くとも一つのユニットセルより成る温度検出素子（TrSE
NSE1）のセンス電極と、前記ソース電極と前記センス電
極との間の温度変化に伴う電圧変化を検出する検出手段
と、前記第１の領域の裏面に形成される第２導電型の第
４の領域と、前記第４の領域である前記半導体基板の底
面に形成されるドレイン電極と、より成る半導体装置。 - 【請求項６】前記主電流素子（TrMAIN）と前記温度検出
素子（TrSENSE1）とを構成する夫々のユニットセル構成
は、同一であり、それらの構成数の比は、Ｍ：Ｎである
ことを特徴とする請求項５に記載の半導体装置。 - 【請求項７】前記ソース電極と前記温度検出素子（TrSE
NSE1）のセンス電極との間の温度変化に伴う電圧変化を
検出する検出手段は、前記主電流素子（TrMAIN）と前記
温度検出素子（TrSENSE1）との間の温度変化に伴う寄生
抵抗の電圧変化を検出することを特徴とする請求項５に
記載の半導体装置。 - 【請求項８】前記ソース電極と前記温度検出素子（TrSE
NSE1）のセンス電極との間の温度変化に伴う電圧変化を
検出する検出手段は、前記ソース電極と前記温度検出素
子（TrSENSE1）のセンス電極との間に接続される抵抗体
の温度変化に伴う抵抗値の変化による電圧変化を検出す
ることを特徴とする請求項５に記載の半導体装置。 - 【請求項９】複数のユニットセルより成る主電流素子
（TrMAIN）と、少なくとも一つのユニットセルより成る
温度検出素子（TrSENSE1）と、少なくとも一つのユニッ
トセルより成る電流検出素子（TrSENSE2）を構成する半
導体基板に、共通に形成される第１導電型の第１の領域
と、前記半導体基板の表面より所定の深さに形成され
る、前記夫々の素子のユニットセルの数に対応する数の
第２導電型の第２の領域と、前記第２の領域の夫々の表
面よりこの第２の領域の所定の深さに形成される第１導
電型の第３の領域と、隣接する２つの前記第２の領域に
跨がり前記夫々の第２の領域の表面を部分的に覆い、且
つ前記第１の領域の表面に形成されるユニットセル毎に
形成されるゲート電極と、前記ゲート電極を絶縁膜を介
し覆い、且つ前記第３の領域の表面を部分的に覆い、且
つ第２の領域の夫々の表面に形成される、複数のユニッ
トセルに共通の前記主電流素子（TrMAIN）のソース電極
と、少なくとも一つのユニットセルより成る温度検出素
子（TrSENSE1）のセンス電極と、前記センス電極と分離
された少なくとも一つのユニットセルより成る電流検出
素子（TrSENSE2）のセンス電極と、前記ソース電極と前
記電流検出素子（TrSENSE2）のセンス電極との間の温度
変化に伴う電流変化を検出する検出手段と、前記半導体
基板の底面に形成されるドレイン電極と、より成る半導
体装置。 - 【請求項１０】前記主電流素子（TrMAIN）と、前記温度
検出素子（TrSENSE1）と、前記電流検出素子（TrSENSE
2）とを構成する夫々のユニットセル構成は、同一であ
り、それらの構成数の比は、Ｍ：Ｎ：Ｎであることを特
徴とする請求項９に記載の半導体装置。 - 【請求項１１】パワー素子の温度変化に伴う電流変化を
検出する検出手段は、前記ソース電極と前記電流検出素
子（TrSENSE2）のセンス電極との間に接続される抵抗体
の抵抗値を一定とし、前記抵抗体の検出電圧の電圧変化
を検出することから電流変化を検出することを特徴とす
る請求項９に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7255186A JPH09102505A (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7255186A JPH09102505A (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09102505A true JPH09102505A (ja) | 1997-04-15 |
Family
ID=17275237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7255186A Pending JPH09102505A (ja) | 1995-10-02 | 1995-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09102505A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
| JP2005209943A (ja) * | 2004-01-23 | 2005-08-04 | Denso Corp | スイッチ回路およびそれを用いた点火装置 |
| JP2012028690A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
| WO2012029652A1 (ja) * | 2010-09-03 | 2012-03-08 | 三菱電機株式会社 | 半導体装置 |
| JP2014241672A (ja) * | 2013-06-11 | 2014-12-25 | サンケン電気株式会社 | 半導体装置及びその制御方法 |
| CN112086439A (zh) * | 2019-06-13 | 2020-12-15 | 富士电机株式会社 | 电阻元件 |
-
1995
- 1995-10-02 JP JP7255186A patent/JPH09102505A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
| JP2005209943A (ja) * | 2004-01-23 | 2005-08-04 | Denso Corp | スイッチ回路およびそれを用いた点火装置 |
| JP2012028690A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
| WO2012029652A1 (ja) * | 2010-09-03 | 2012-03-08 | 三菱電機株式会社 | 半導体装置 |
| JP5372257B2 (ja) * | 2010-09-03 | 2013-12-18 | 三菱電機株式会社 | 半導体装置 |
| US8785931B2 (en) | 2010-09-03 | 2014-07-22 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2014241672A (ja) * | 2013-06-11 | 2014-12-25 | サンケン電気株式会社 | 半導体装置及びその制御方法 |
| US9742389B2 (en) | 2013-06-11 | 2017-08-22 | Sanken Electric Co., Ltd. | Semiconductor device and control method thereof |
| CN112086439A (zh) * | 2019-06-13 | 2020-12-15 | 富士电机株式会社 | 电阻元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002523902A (ja) | パワートランジスタ装置 | |
| JP6171599B2 (ja) | 半導体装置及びその制御方法 | |
| JPH0693485B2 (ja) | 半導体装置 | |
| TWI373845B (en) | Insulation gate type semiconductor device | |
| JP6526981B2 (ja) | 半導体装置および半導体モジュール | |
| US11927619B2 (en) | Power semi-conductor module, mask, measurement method, computer software, and recording medium | |
| US11460428B2 (en) | Humidity detecting device and method of determining malfunction | |
| US20110182324A1 (en) | Operating temperature measurement for an mos power component, and mos component for carrying out the method | |
| US7808067B2 (en) | Semiconductor device and temperature sensor structure for a semiconductor device | |
| US5640137A (en) | Polysilicon resistor cooling | |
| US7391092B2 (en) | Integrated circuit including a temperature monitor element and thermal conducting layer | |
| JPH10135403A (ja) | 過負荷保護装置 | |
| EP0778620B1 (en) | Vertical MOS type semiconductor device | |
| KR20180097462A (ko) | 반도체장치 | |
| JP7120520B2 (ja) | 湿度検出装置及び温度検出装置 | |
| JP6718140B2 (ja) | 半導体装置 | |
| JP3204226B2 (ja) | 半導体装置 | |
| EP0198468B1 (en) | Protective device for integrated circuit | |
| JP2002222953A (ja) | 半導体装置 | |
| JP7173661B2 (ja) | 湿度検出装置 | |
| JP3127444B2 (ja) | 電流検出機能付トランジスタ | |
| JP2906576B2 (ja) | 半導体装置 | |
| JP7167396B2 (ja) | 湿度検出装置及び故障判定方法 | |
| JP4762663B2 (ja) | 半導体装置 | |
| JP3148781B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |