JPH10135403A - 過負荷保護装置 - Google Patents
過負荷保護装置Info
- Publication number
- JPH10135403A JPH10135403A JP9290777A JP29077797A JPH10135403A JP H10135403 A JPH10135403 A JP H10135403A JP 9290777 A JP9290777 A JP 9290777A JP 29077797 A JP29077797 A JP 29077797A JP H10135403 A JPH10135403 A JP H10135403A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection device
- overload protection
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 例えば電力トランジスタをさらに高い信頼性
を以て熱破壊から保護することができるように構成する
ことである。 【解決手段】 測定抵抗は集積構成素子に電気的に絶縁
されて集積されているように構成する。
を以て熱破壊から保護することができるように構成する
ことである。 【解決手段】 測定抵抗は集積構成素子に電気的に絶縁
されて集積されているように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、オーム測定抵抗と
して構成された温度センサを有し、該温度センサは集積
構成素子に対するものである形式の過負荷保護装置に関
する。
して構成された温度センサを有し、該温度センサは集積
構成素子に対するものである形式の過負荷保護装置に関
する。
【０００２】
【従来の技術】刊行物“Schutz von Leistunghalbleite
rn bei der Ansteuerung externer Lasten”,F.P.Aznti
s著、Elektor,4/93,pp41-48,からすでに、温度センサと
してのオーム抵抗を有する過負荷保護装置が公知であ
る。しかしこの装置では、温度装置と保護すべき電力ト
ランジスタとの密な結合が単に、両者が共通の冷却体に
取り付けられていることによってだけ行われる。
rn bei der Ansteuerung externer Lasten”,F.P.Aznti
s著、Elektor,4/93,pp41-48,からすでに、温度センサと
してのオーム抵抗を有する過負荷保護装置が公知であ
る。しかしこの装置では、温度装置と保護すべき電力ト
ランジスタとの密な結合が単に、両者が共通の冷却体に
取り付けられていることによってだけ行われる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、例え
ば電力トランジスタをさらに高い信頼性を以て熱破壊か
ら保護することができるように構成することである。
ば電力トランジスタをさらに高い信頼性を以て熱破壊か
ら保護することができるように構成することである。
【０００４】
【課題を解決するための手段】上記課題は本発明によ
り、定抵抗は集積構成素子に電気的に絶縁されて集積さ
れているように構成して解決される。
り、定抵抗は集積構成素子に電気的に絶縁されて集積さ
れているように構成して解決される。
【０００５】
【発明の実施の形態】異常な温度上昇が改善された感度
で記録され、同時に温度センサは保護される構成素子か
ら電気的に絶縁されている。保護すべき構成素子はまた
同時に例えば負の基板電圧からも保護されていている。
で記録され、同時に温度センサは保護される構成素子か
ら電気的に絶縁されている。保護すべき構成素子はまた
同時に例えば負の基板電圧からも保護されていている。
【０００６】従属請求項に記載された手段によって、請
求項１に記載された本発明の集積過負荷保護装置の有利
な構成が得られる。
求項１に記載された本発明の集積過負荷保護装置の有利
な構成が得られる。
【０００７】測定抵抗を金属テープとして構成する場合
には、温度センサを有する保護すべき集積構成素子を有
利には大きな面積で横方向に覆うことができる。
には、温度センサを有する保護すべき集積構成素子を有
利には大きな面積で横方向に覆うことができる。
【０００８】とりわけ測定抵抗を、熱的に負荷される半
導体領域から５μｍ以下の間隔で配置すれば、短時間で
発生する非常に大きな損失電力（μｓ領域での局所的な
加熱につながる）を確実に検出し、相応して構成素子破
壊を阻止することとができる。
導体領域から５μｍ以下の間隔で配置すれば、短時間で
発生する非常に大きな損失電力（μｓ領域での局所的な
加熱につながる）を確実に検出し、相応して構成素子破
壊を阻止することとができる。
【０００９】トランジスタセル列を中心にメアンダ状に
配置された測定抵抗はとりわけ適切に、局所的にトリガ
される異常温度上昇を検出する。
配置された測定抵抗はとりわけ適切に、局所的にトリガ
される異常温度上昇を検出する。
【００１０】測定抵抗を、ＭＯＳ電力トランジスタのゲ
ート層とその上の金属層（共通のソース端子として用い
る）との間に配置することにより、大面積の接続端子を
介したそれぞれの熱放出手段の反対側で、測定抵抗と熱
的に負荷される半導体領域との内部熱接触が得られる。
ート層とその上の金属層（共通のソース端子として用い
る）との間に配置することにより、大面積の接続端子を
介したそれぞれの熱放出手段の反対側で、測定抵抗と熱
的に負荷される半導体領域との内部熱接触が得られる。
【００１１】測定抵抗と同じ製造公差を有する基準抵抗
を備えた所属の評価回路によって、遮断閾値を設定する
際の製造公差の影響を低減することができる。
を備えた所属の評価回路によって、遮断閾値を設定する
際の製造公差の影響を低減することができる。
【００１２】さらに非常に簡単な回路装置によって、相
対的温度変化、例えば短時間の大きな損失電力を、ほと
んど製造公差に依存しないで検出することができる。
対的温度変化、例えば短時間の大きな損失電力を、ほと
んど製造公差に依存しないで検出することができる。
【００１３】改善された評価回路によって、短時間で発
生する相対的温度変化を簡単に確実に検出できるだけで
なく、温度を簡単に絶対的に測定することができる。評
価回路のこの改善によって必要なチップ補正の必要性が
なくなり、例えば通常は必要な電流源の補正が回避され
る。製造公差に依存しないで絶対温度検出が可能であ
る。すなわち、構成素子全体またはチップ全体の静的加
熱に対しても本発明の保護装置による遮断を行うことが
できるからである。
生する相対的温度変化を簡単に確実に検出できるだけで
なく、温度を簡単に絶対的に測定することができる。評
価回路のこの改善によって必要なチップ補正の必要性が
なくなり、例えば通常は必要な電流源の補正が回避され
る。製造公差に依存しないで絶対温度検出が可能であ
る。すなわち、構成素子全体またはチップ全体の静的加
熱に対しても本発明の保護装置による遮断を行うことが
できるからである。
【００１４】この改善された評価回路は、温度に依存せ
ず、基準抵抗に依存して電流を送出する回路部分を有す
る。有利にはこの回路部分はリング電流源として構成さ
れる。リング電流源の利点は、基準抵抗および測定抵抗
に対して使用される金属抵抗の値が小さくて数１００オ
ームであり、電圧が非常に小さくて１００ｍＶ以下であ
るときに適切な電流値を得ることができ、この電流値は
リング電流源によって簡単に出力トランジスタのエミッ
タ数を介して調整することができる。
ず、基準抵抗に依存して電流を送出する回路部分を有す
る。有利にはこの回路部分はリング電流源として構成さ
れる。リング電流源の利点は、基準抵抗および測定抵抗
に対して使用される金属抵抗の値が小さくて数１００オ
ームであり、電圧が非常に小さくて１００ｍＶ以下であ
るときに適切な電流値を得ることができ、この電流値は
リング電流源によって簡単に出力トランジスタのエミッ
タ数を介して調整することができる。
【００１５】
【実施例】図１は、多数のトランジスタセル３を有する
ＭＯＳトランジスタ１の平面図である。トランジスタセ
ルにはそれぞれ所属のソース領域４が示されている。個
々のソース領域の接触接続と、ＭＯＳトランジスタのそ
の他の接触接続は図では省略されている。アルミニウム
ストライプ２が、トランジスタセルのそれぞれの列を中
心にメアンダ状に迂曲している。断面ライン５は図２で
の出力トランジスタの横断面を示す。図２では、図１と
同じようにドレーン領域並びに所属の接続端子は簡単に
するために図示されていない。例えば上側金属層は図示
されていない。この上側金属層はアルミニウムテープ２
から電気絶縁されて被着されており、ソース領域を接触
接続するために用いる。アルミニウムテープのメアンダ
形状は、個々のトランジスタセルに対する内部熱接触を
保証し、従って局所的な異常温度上昇に迅速に応答する
ことを保証する。
ＭＯＳトランジスタ１の平面図である。トランジスタセ
ルにはそれぞれ所属のソース領域４が示されている。個
々のソース領域の接触接続と、ＭＯＳトランジスタのそ
の他の接触接続は図では省略されている。アルミニウム
ストライプ２が、トランジスタセルのそれぞれの列を中
心にメアンダ状に迂曲している。断面ライン５は図２で
の出力トランジスタの横断面を示す。図２では、図１と
同じようにドレーン領域並びに所属の接続端子は簡単に
するために図示されていない。例えば上側金属層は図示
されていない。この上側金属層はアルミニウムテープ２
から電気絶縁されて被着されており、ソース領域を接触
接続するために用いる。アルミニウムテープのメアンダ
形状は、個々のトランジスタセルに対する内部熱接触を
保証し、従って局所的な異常温度上昇に迅速に応答する
ことを保証する。
【００１６】図２は、図１に平面図で示された、集積ア
ルミニウムテープを有する電力トランジスタの斜視断面
図である。ｎドープされた半導体領域３０にはｐドープ
されたウェル３１が埋め込まされている。このウェルに
もそれぞれ所属のソース領域４が埋め込まれている。こ
こでソース領域４は強くｎドープされた領域３２により
取り囲まれている。半導体領域３９の表面にはゲート酸
化層３３が被着されている。このゲート酸化層にもポリ
珪素ゲート層３４が析出されている。ここのトランジス
タセル３のソース領域はゲート酸化層３３によっても、
ポリ珪素層３４によっても覆われていない。ポリ珪素層
３４の上にはアルミニウムテープ２があり、このアルミ
ニウムテープはメアンダ状にトランジスタセル３の個々
の列を中心にして迂曲している。ここでアルミニウムテ
ープ２はポリ珪素層３４から中間酸化層３５によって絶
縁されている。中間酸化層は典型的には約１μｍの厚さ
を有する。アルミニウムテープとして構成された測定抵
抗と半導体領域３０の表面近傍熱負荷部分との間隔は５
μｍ以下である。これにより理想的な熱結合が得られ
る。アルミニウムテープの上側にはこれから電気絶縁さ
れた上側金属層が配置されている。この上側金属層は共
通のソース端子として電力トランジスタのすべてのトラ
ンジスタセルに対して用いられる。この上側金属層は図
２には示されていない。上側金属層に対する個々のソー
ル領域４の接触接続は局所的に制限された金属化部によ
って行われる。この金属化部は接触接続を介して電気的
に上側金属層と接続されている。個々のソース領域の接
触接続の正確な構成は詳細において異なることができ
る。重要なことは単に、アルミニウムテープ２が熱的に
負荷される半導体領域３０のできるだけ近傍に存在する
ことである。このことは、すべてのトランジスタセルの
共通のソース端子が半導体領域３０から見て、アルミニ
ウムテープの反対側に存在すれば得られる。
ルミニウムテープを有する電力トランジスタの斜視断面
図である。ｎドープされた半導体領域３０にはｐドープ
されたウェル３１が埋め込まされている。このウェルに
もそれぞれ所属のソース領域４が埋め込まれている。こ
こでソース領域４は強くｎドープされた領域３２により
取り囲まれている。半導体領域３９の表面にはゲート酸
化層３３が被着されている。このゲート酸化層にもポリ
珪素ゲート層３４が析出されている。ここのトランジス
タセル３のソース領域はゲート酸化層３３によっても、
ポリ珪素層３４によっても覆われていない。ポリ珪素層
３４の上にはアルミニウムテープ２があり、このアルミ
ニウムテープはメアンダ状にトランジスタセル３の個々
の列を中心にして迂曲している。ここでアルミニウムテ
ープ２はポリ珪素層３４から中間酸化層３５によって絶
縁されている。中間酸化層は典型的には約１μｍの厚さ
を有する。アルミニウムテープとして構成された測定抵
抗と半導体領域３０の表面近傍熱負荷部分との間隔は５
μｍ以下である。これにより理想的な熱結合が得られ
る。アルミニウムテープの上側にはこれから電気絶縁さ
れた上側金属層が配置されている。この上側金属層は共
通のソース端子として電力トランジスタのすべてのトラ
ンジスタセルに対して用いられる。この上側金属層は図
２には示されていない。上側金属層に対する個々のソー
ル領域４の接触接続は局所的に制限された金属化部によ
って行われる。この金属化部は接触接続を介して電気的
に上側金属層と接続されている。個々のソース領域の接
触接続の正確な構成は詳細において異なることができ
る。重要なことは単に、アルミニウムテープ２が熱的に
負荷される半導体領域３０のできるだけ近傍に存在する
ことである。このことは、すべてのトランジスタセルの
共通のソース端子が半導体領域３０から見て、アルミニ
ウムテープの反対側に存在すれば得られる。
【００１７】図３は、測定抵抗１１として使用されるア
ルミニウムテープ２に所属する評価回路を示す。基準電
流源１３が基準抵抗１２に電流を供給する。トランジス
タダイオードとして接続された基準トランジスタ１４と
制御トランジスタ１５はトランジスタダイオード電流源
１６と共にカレンとミラーとして接続されている。制御
トランジスタ１５のコレクタは制御電流源１７を介して
電圧供給部のプラス極２１と接続されている。同じよう
に基準電流源１３とトランジスタダイオード電流源１６
は電圧供給部のプラス極に接続されている。基準トラン
ジスタ１４のエミッタは、基準電流源１３と基準抵抗１
２との間の接続点２３に接続されており、これにより基
準抵抗１２で降下する電圧が基準トランジスタ１４のエ
ミッタの電位を設定する。制御電流源１７および制御ト
ランジスタ１５のコレクタ−エミッタ区間に対し並列に
測定電流源１８が接続されている。制御トランジスタ１
５のエミッタは測定抵抗１１を介してアース端子と接続
されている。測定抵抗１１は熱的に負荷される半導体領
域３０のごく近傍に存在する。同じように基準トランジ
スタ１４のエミッタも基準抵抗１２を介してアースと接
続されている。遮断トランジスタ１９が制御トランジス
タ１５のコレクタ電位によって制御される。遮断トラン
ジスタ１９は一方ではアースに、他方では保護すべき電
力トランジスタ、例えばＤＭＯＳトランジスタ１０の制
御入力側（ゲート）と接続されている。トランジスタ１
０の使用によって得られる同じ制御は電流源２０によっ
て象徴的に表されている。この電流源２０は電圧供給部
のプラス極２１に接続されている。トランジスタ１０の
別の端子２４と２５を介したさらなる配線はそれぞれの
適用によって定められる。
ルミニウムテープ２に所属する評価回路を示す。基準電
流源１３が基準抵抗１２に電流を供給する。トランジス
タダイオードとして接続された基準トランジスタ１４と
制御トランジスタ１５はトランジスタダイオード電流源
１６と共にカレンとミラーとして接続されている。制御
トランジスタ１５のコレクタは制御電流源１７を介して
電圧供給部のプラス極２１と接続されている。同じよう
に基準電流源１３とトランジスタダイオード電流源１６
は電圧供給部のプラス極に接続されている。基準トラン
ジスタ１４のエミッタは、基準電流源１３と基準抵抗１
２との間の接続点２３に接続されており、これにより基
準抵抗１２で降下する電圧が基準トランジスタ１４のエ
ミッタの電位を設定する。制御電流源１７および制御ト
ランジスタ１５のコレクタ−エミッタ区間に対し並列に
測定電流源１８が接続されている。制御トランジスタ１
５のエミッタは測定抵抗１１を介してアース端子と接続
されている。測定抵抗１１は熱的に負荷される半導体領
域３０のごく近傍に存在する。同じように基準トランジ
スタ１４のエミッタも基準抵抗１２を介してアースと接
続されている。遮断トランジスタ１９が制御トランジス
タ１５のコレクタ電位によって制御される。遮断トラン
ジスタ１９は一方ではアースに、他方では保護すべき電
力トランジスタ、例えばＤＭＯＳトランジスタ１０の制
御入力側（ゲート）と接続されている。トランジスタ１
０の使用によって得られる同じ制御は電流源２０によっ
て象徴的に表されている。この電流源２０は電圧供給部
のプラス極２１に接続されている。トランジスタ１０の
別の端子２４と２５を介したさらなる配線はそれぞれの
適用によって定められる。
【００１８】トランジスタダイオード電流源１６，基準
トランジスタ１４および制御トランジスタ１５からなる
カレントミラーは制御電流源１７と共にコンパレータを
形成する。コンパレータは、基準抵抗１２で降下する電
圧を測定抵抗１１で降下する電圧と比較する。制御電流
源１７およびトランジスタダイオード電流源１６から送
出される電流は、基準電流源１３の電流と比較して小さ
く、かつ測定電流源１８の電流と比較して小さい。従っ
て、基準抵抗１２または測定抵抗１１で降下する電圧は
実質的に基準電流源１３の電流、または測定電流源１８
の電流によって定められる。基準抵抗１２と測定抵抗１
１の抵抗値を適切に選択し、電流源１３と１８を適切に
選択することによって、通常の動作時に測定抵抗１１で
降下する電圧が基準抵抗１２で降下する電圧よりも小さ
くなるように設定される。この状態では遮断トランジス
タ１９のゲートは放電されており、遮断トランジスタ１
９は非導通である。次にトンジスタ１０の温度が臨界値
を越えて上昇すると、測定抵抗１１における電圧降下が
抵抗１２における電圧降下を上回る。前記臨界値は抵抗
値および使用される電流源の電流値の正確な選択によっ
て設定されている。このことにより遮断トランジスタの
ゲートは正に充電される、これによって遮断トランジス
タ１９は導通状態に切り替わり、電力トランジスタ１０
の制御部をアースと短絡し、このようにして端子２４と
端子２５を介して流れる負荷電流を遮断する。この負荷
電流は不所望の過熱の原因となる。図１と図２に実施例
として示された測定抵抗１１と関連したこの回路の利点
は、急速かつ局所的な温度上昇の確実な検出である。こ
の温度上昇は、短時間で５から１０Ａに達することもあ
る電流によるものであり、わずか５〜１０μｓで３００
Ｋの温度上昇が生じることもある。ここでアルミニウム
テープの抵抗は典型的には２００Ωのオーダーの値を有
する。トランジスタダイオード電流源１６並びに制御電
流源１７は１０μＡのオーダーの電流を送出する。基準
電流源１３によって定められる基準電流は、トランジス
タダイオード電流源１６または制御電流源１７の電流よ
り約１０倍大きい。基準抵抗１２と測定抵抗１１は両方
とも同じ材料（アルミニウム）からなり、同じ製造ステ
ップで被着される。従って両者は同じ製造公差を有す
る。基準抵抗に対して、測定抵抗に対するのと同じ抵抗
値を選択するなら、測定電流源は基準電流源１３よりも
小さな電流を送出しなければならない。これは上に述べ
た機能を保証するためである。
トランジスタ１４および制御トランジスタ１５からなる
カレントミラーは制御電流源１７と共にコンパレータを
形成する。コンパレータは、基準抵抗１２で降下する電
圧を測定抵抗１１で降下する電圧と比較する。制御電流
源１７およびトランジスタダイオード電流源１６から送
出される電流は、基準電流源１３の電流と比較して小さ
く、かつ測定電流源１８の電流と比較して小さい。従っ
て、基準抵抗１２または測定抵抗１１で降下する電圧は
実質的に基準電流源１３の電流、または測定電流源１８
の電流によって定められる。基準抵抗１２と測定抵抗１
１の抵抗値を適切に選択し、電流源１３と１８を適切に
選択することによって、通常の動作時に測定抵抗１１で
降下する電圧が基準抵抗１２で降下する電圧よりも小さ
くなるように設定される。この状態では遮断トランジス
タ１９のゲートは放電されており、遮断トランジスタ１
９は非導通である。次にトンジスタ１０の温度が臨界値
を越えて上昇すると、測定抵抗１１における電圧降下が
抵抗１２における電圧降下を上回る。前記臨界値は抵抗
値および使用される電流源の電流値の正確な選択によっ
て設定されている。このことにより遮断トランジスタの
ゲートは正に充電される、これによって遮断トランジス
タ１９は導通状態に切り替わり、電力トランジスタ１０
の制御部をアースと短絡し、このようにして端子２４と
端子２５を介して流れる負荷電流を遮断する。この負荷
電流は不所望の過熱の原因となる。図１と図２に実施例
として示された測定抵抗１１と関連したこの回路の利点
は、急速かつ局所的な温度上昇の確実な検出である。こ
の温度上昇は、短時間で５から１０Ａに達することもあ
る電流によるものであり、わずか５〜１０μｓで３００
Ｋの温度上昇が生じることもある。ここでアルミニウム
テープの抵抗は典型的には２００Ωのオーダーの値を有
する。トランジスタダイオード電流源１６並びに制御電
流源１７は１０μＡのオーダーの電流を送出する。基準
電流源１３によって定められる基準電流は、トランジス
タダイオード電流源１６または制御電流源１７の電流よ
り約１０倍大きい。基準抵抗１２と測定抵抗１１は両方
とも同じ材料（アルミニウム）からなり、同じ製造ステ
ップで被着される。従って両者は同じ製造公差を有す
る。基準抵抗に対して、測定抵抗に対するのと同じ抵抗
値を選択するなら、測定電流源は基準電流源１３よりも
小さな電流を送出しなければならない。これは上に述べ
た機能を保証するためである。
【００１９】前記の評価回路によって、切換閾値に及ぼ
す製造公差の影響を低減することができる。しかしこの
製造公差は完全には除去されない。なぜなら、基準抵抗
と測定抵抗の抵抗値が正確に同じであり、かつ基準電流
源１３と測定電流源１８の電流値が正確に同じときにの
み、基準抵抗と測定抵抗に同じ製造のばらつきがあって
も基準抵抗と測定抵抗の製造公差が作用しないからであ
る。例えば基準抵抗１２が測定抵抗１１とその抵抗値で
相互に異なっていると、両方の抵抗に同じパーセントの
製造ばらつきがあったにしても、温度上昇がそれぞれの
抵抗における電圧降下に異なる大きさで作用する。これ
は、非常に短い時間内での相対的温度変化をいつ検出す
べきかは興味がないということである。そのような場合
には、基準抵抗１２がいつ加熱されたかは、たとえこれ
が熱的に負荷される半導体領域３０から離れて配置され
ていたとしても問題とならない。しかし保護装置が相対
的かつ局所的温度変化に迅速に応答するだけでなく、半
導体素子全体の静的な加熱に対しても応答すべき場合に
は、基準抵抗の値は測定抵抗の値と同じに選択しなけれ
ばならない。基準電流源１３と測定電流源１８の電流値
も同じ大きさでなければならない。逃げ道として接続点
２３と、基準トランジスタ１４のエミッタとの間に前置
抵抗が必要である。この前置抵抗により、通常動作で測
定抵抗１１で降下する電圧が前置抵抗および基準抵抗で
発生する電圧降下の和よりも小さいことが保証される。
この評価回路の変形実施例では、この和が過熱の際に電
力トランジスタを遮断するための切換閾値に対する重要
な基準電圧である。遮断閾値についての製造公差が発生
しないように、前置抵抗は基準抵抗および測定抵抗と同
じ材料から作製しなければならない。図１および図２に
有利な実施例として示されたようにアルミニウムの場合
は、このことは非常に大きなスペースを必要とすること
を意味する。このスペースの必要性は、図４から図６に
示された改善された評価回路によって回避される。図３
の回路の別の欠点は振動に弱いことである。しかしこの
振動に弱いという欠点は多くの適用例で重要でないが、
それが問題となる場合には当業者はその欠点を除去する
ために時間遅延素子を組み込むことができる。
す製造公差の影響を低減することができる。しかしこの
製造公差は完全には除去されない。なぜなら、基準抵抗
と測定抵抗の抵抗値が正確に同じであり、かつ基準電流
源１３と測定電流源１８の電流値が正確に同じときにの
み、基準抵抗と測定抵抗に同じ製造のばらつきがあって
も基準抵抗と測定抵抗の製造公差が作用しないからであ
る。例えば基準抵抗１２が測定抵抗１１とその抵抗値で
相互に異なっていると、両方の抵抗に同じパーセントの
製造ばらつきがあったにしても、温度上昇がそれぞれの
抵抗における電圧降下に異なる大きさで作用する。これ
は、非常に短い時間内での相対的温度変化をいつ検出す
べきかは興味がないということである。そのような場合
には、基準抵抗１２がいつ加熱されたかは、たとえこれ
が熱的に負荷される半導体領域３０から離れて配置され
ていたとしても問題とならない。しかし保護装置が相対
的かつ局所的温度変化に迅速に応答するだけでなく、半
導体素子全体の静的な加熱に対しても応答すべき場合に
は、基準抵抗の値は測定抵抗の値と同じに選択しなけれ
ばならない。基準電流源１３と測定電流源１８の電流値
も同じ大きさでなければならない。逃げ道として接続点
２３と、基準トランジスタ１４のエミッタとの間に前置
抵抗が必要である。この前置抵抗により、通常動作で測
定抵抗１１で降下する電圧が前置抵抗および基準抵抗で
発生する電圧降下の和よりも小さいことが保証される。
この評価回路の変形実施例では、この和が過熱の際に電
力トランジスタを遮断するための切換閾値に対する重要
な基準電圧である。遮断閾値についての製造公差が発生
しないように、前置抵抗は基準抵抗および測定抵抗と同
じ材料から作製しなければならない。図１および図２に
有利な実施例として示されたようにアルミニウムの場合
は、このことは非常に大きなスペースを必要とすること
を意味する。このスペースの必要性は、図４から図６に
示された改善された評価回路によって回避される。図３
の回路の別の欠点は振動に弱いことである。しかしこの
振動に弱いという欠点は多くの適用例で重要でないが、
それが問題となる場合には当業者はその欠点を除去する
ために時間遅延素子を組み込むことができる。
【００２０】図４は評価回路の改善実施例の基本構成を
示す。この評価回路はＩTKO回路部分４０を有し、この
回路部分は基準抵抗１２を介してアースに接続されてい
る。ＩTKO回路部分４０はカレントミラーバック４１の
バンク入力側と接続されている。カレントミラーバック
４１の少なくとも１つの出力側は測定抵抗１１を介して
アースに接続されている。測定抵抗１１で降下する電圧
はコンパレータ４３の入力側に導かれる。コンパレータ
４３の第２入力側には、ＵV回路部分からの基準電圧が
印加される。コンパレータの出力信号４４は遮断トラン
ジスタの制御に使用される。
示す。この評価回路はＩTKO回路部分４０を有し、この
回路部分は基準抵抗１２を介してアースに接続されてい
る。ＩTKO回路部分４０はカレントミラーバック４１の
バンク入力側と接続されている。カレントミラーバック
４１の少なくとも１つの出力側は測定抵抗１１を介して
アースに接続されている。測定抵抗１１で降下する電圧
はコンパレータ４３の入力側に導かれる。コンパレータ
４３の第２入力側には、ＵV回路部分からの基準電圧が
印加される。コンパレータの出力信号４４は遮断トラン
ジスタの制御に使用される。
【００２１】回路部分４０は温度に依存しない電流を形
成する。この電流の大きさはアルミニウムから製造され
た基準抵抗１２のばらつきパーセント（±２０％）によ
り変動し、基準抵抗の抵抗値に対して反比例する。温度
に依存しない比較電圧は回路部分４２から送出される。
回路部分４０により形成された電流はカレントミラーバ
ンク４１を介して測定抵抗でミラーリングされる。この
測定抵抗の値も基準抵抗の値と同じように変動する。従
って測定抵抗１１における測定電圧は金属抵抗の絶対的
ばらつきには依存しない。測定抵抗において降下する電
圧は、回路部分４０から送出された温度に依存しない電
流に比例する電流と、測定抵抗１１の温度に依存しない
抵抗値との積である。言い替えれば、測定抵抗１１にお
ける電圧降下は、温度に依存しない測定抵抗と基準抵抗
との商に比例する。測定抵抗と温度との間には線形関係
がある。すなわち、測定電圧は温度に線形依存する。測
定電圧はコンパレータ４３で基準電圧と比較される。こ
の基準電圧も同じように回路部分４２から温度に依存し
ないで送出される。基準電圧の値を上回るときには、コ
ンパレータの相応の出力信号４４により遮断トランジス
タに必要な情報が送出され、過熱しつつある電力トラン
ジスタの制御が遮断される。
成する。この電流の大きさはアルミニウムから製造され
た基準抵抗１２のばらつきパーセント（±２０％）によ
り変動し、基準抵抗の抵抗値に対して反比例する。温度
に依存しない比較電圧は回路部分４２から送出される。
回路部分４０により形成された電流はカレントミラーバ
ンク４１を介して測定抵抗でミラーリングされる。この
測定抵抗の値も基準抵抗の値と同じように変動する。従
って測定抵抗１１における測定電圧は金属抵抗の絶対的
ばらつきには依存しない。測定抵抗において降下する電
圧は、回路部分４０から送出された温度に依存しない電
流に比例する電流と、測定抵抗１１の温度に依存しない
抵抗値との積である。言い替えれば、測定抵抗１１にお
ける電圧降下は、温度に依存しない測定抵抗と基準抵抗
との商に比例する。測定抵抗と温度との間には線形関係
がある。すなわち、測定電圧は温度に線形依存する。測
定電圧はコンパレータ４３で基準電圧と比較される。こ
の基準電圧も同じように回路部分４２から温度に依存し
ないで送出される。基準電圧の値を上回るときには、コ
ンパレータの相応の出力信号４４により遮断トランジス
タに必要な情報が送出され、過熱しつつある電力トラン
ジスタの制御が遮断される。
【００２２】図５は、図４の基本に基づいた評価回路の
簡単な実現例を示す。トランジスタ５２，５３，５４お
よび５５、並びに抵抗５６と基準抵抗１２、および補償
抵抗５１はリング電流源５０として接続されている。エ
ミッタ数ｎの出力トランジスタ５５はここでは補償抵抗
５１と基準抵抗１２を介してアースされている。トラン
ジスタ５４，トランジスタ５５並びに基準抵抗１２と補
償抵抗５１はリング電流源５０の出力電流経路である。
トランジスタダイオードとして接続されているトランジ
スタ５３は抵抗５６を介して電圧供給部のプラス極２１
に接続されている。トランジスタ５４のコレクタはカレ
ントミラーバンク４１のバンク入力側７０に接続されて
いる。カレントミラーバンク４１も同じように電圧供給
部のプラス極に接続されている。図示の実施例では、カ
レントミラーバンク４１が３つのバンク入力側７１，７
２，７３を有する。出力側７１は測定抵抗１１を介して
アースと接続されている。バンク出力側７２と７３は、
カレントミラー５７として接続されたトランジスタ５８
と５９に接続されている。トランジスタ５８のエミッタ
は、測定抵抗１１から電位を取り出す。トランジスタダ
イオードとして接続されているトランジスタ５９のエミ
ッタは基準電位に接続されており、この基準電位は分圧
抵抗６１と６２を有する線形分圧器６０によって定めら
れる。トランジスタ５８のコレクタは遮断トランジスタ
１９のゲートと接続されている。遮断トランジスタ出力
側６３は図３に示されているように接続されている。
簡単な実現例を示す。トランジスタ５２，５３，５４お
よび５５、並びに抵抗５６と基準抵抗１２、および補償
抵抗５１はリング電流源５０として接続されている。エ
ミッタ数ｎの出力トランジスタ５５はここでは補償抵抗
５１と基準抵抗１２を介してアースされている。トラン
ジスタ５４，トランジスタ５５並びに基準抵抗１２と補
償抵抗５１はリング電流源５０の出力電流経路である。
トランジスタダイオードとして接続されているトランジ
スタ５３は抵抗５６を介して電圧供給部のプラス極２１
に接続されている。トランジスタ５４のコレクタはカレ
ントミラーバンク４１のバンク入力側７０に接続されて
いる。カレントミラーバンク４１も同じように電圧供給
部のプラス極に接続されている。図示の実施例では、カ
レントミラーバンク４１が３つのバンク入力側７１，７
２，７３を有する。出力側７１は測定抵抗１１を介して
アースと接続されている。バンク出力側７２と７３は、
カレントミラー５７として接続されたトランジスタ５８
と５９に接続されている。トランジスタ５８のエミッタ
は、測定抵抗１１から電位を取り出す。トランジスタダ
イオードとして接続されているトランジスタ５９のエミ
ッタは基準電位に接続されており、この基準電位は分圧
抵抗６１と６２を有する線形分圧器６０によって定めら
れる。トランジスタ５８のコレクタは遮断トランジスタ
１９のゲートと接続されている。遮断トランジスタ出力
側６３は図３に示されているように接続されている。
【００２３】カレントミラーバンク４１の構成は図６に
示されている。カレントミラーバンクは、３つのバンク
出力側７１，７２，７３を有する拡張されたカレントミ
ラー回路である。バンク入力側７０は、トランジスタダ
イオードとして接続されたバンクトランジスタ７５のコ
レクタ端子によって構成されている。別のバンクトラン
ジスタ７６，７７，７８のベース−エミッタ接合部は、
バンクトランジスタ７５のベース−エミッタ接合部に並
列に接続されている。ここでバンクトランジスタ７６は
ｍ個のエミッタを有し、ｍは典型的には１から１０の間
である。ＭＯＳＦＥＴトランジスタによる択一的実施例
では、相応の機能が次のようにして得られる。すなわ
ち、トランジスタ７６のチャネル幅をカレントミラーバ
ンク４１の他のトランジスタのチャネル幅に対して相対
的に適切に選択することによって得られる。エミッタ数
ｍが１＜ｍ≦１０であることにより、バンク出力側７１
を流れる電流がバンク出力側７２と７３を流れる電流よ
りも格段に大きいことが保証される。
示されている。カレントミラーバンクは、３つのバンク
出力側７１，７２，７３を有する拡張されたカレントミ
ラー回路である。バンク入力側７０は、トランジスタダ
イオードとして接続されたバンクトランジスタ７５のコ
レクタ端子によって構成されている。別のバンクトラン
ジスタ７６，７７，７８のベース−エミッタ接合部は、
バンクトランジスタ７５のベース−エミッタ接合部に並
列に接続されている。ここでバンクトランジスタ７６は
ｍ個のエミッタを有し、ｍは典型的には１から１０の間
である。ＭＯＳＦＥＴトランジスタによる択一的実施例
では、相応の機能が次のようにして得られる。すなわ
ち、トランジスタ７６のチャネル幅をカレントミラーバ
ンク４１の他のトランジスタのチャネル幅に対して相対
的に適切に選択することによって得られる。エミッタ数
ｍが１＜ｍ≦１０であることにより、バンク出力側７１
を流れる電流がバンク出力側７２と７３を流れる電流よ
りも格段に大きいことが保証される。
【００２４】リング電流源５０は回路部分４０に相当
し、この回路部分はカレントミラーバンク４１のバンク
入力側７０に温度に依存しない電流を供給する。この電
流は基準抵抗１２の値に反比例する。バンク出力側７１
を介してこの温度に依存しない電流は測定抵抗１１にミ
ラーリングされる。バンク出力側７２と７３に接続され
たカレントミラー５７はコンパレータ４３として用い、
測定抵抗１１で降下する電圧を基準電圧と比較する。こ
の基準電圧はトランジスタ５９のエミッタに印加され、
線形分圧器６０から送出される。線形分圧器６０によっ
て保護装置の切換閾値が調整される。すなわち温度に依
存しないで調整される。測定抵抗１１で降下する電圧が
基準電圧を上回ると、遮断トランジスタ１９が図３と同
じようにアクティブになる。すでに説明したようにこの
評価回路によって、図３では場合により必要となる前置
抵抗（大きな面積が必要である）が回避される。さらに
チップ補正が必要なくなる。補償しなければならない電
流源が存在しなくなる。バンク出力側７２と７３を流れ
る電流はバンク出力側７１からの電流と比較して小さ
い。従って基準抵抗１１および分圧器抵抗６２における
電圧降下はバンク出力側７１を流れる電流によって、す
なわち分圧器６０の分圧比によってのみ定められる。こ
の回路によって、測定抵抗１１における、所定の温度に
対する測定電圧が所定の一定値を有することが保証さ
れ、これはアルミニウム抵抗の製造公差に依存しない。
このことにより絶対温度測定が可能である。測定抵抗お
よび基準抵抗はアルミニウムからなる。バンクトランジ
スタ７６のエミッタ数を介して簡単に、分圧器６０の分
圧比の選択に加えて保護装置の切換閾値を調整すること
ができる。リング電流源５０の出力電流経路４９の電流
は、出力トランジスタ５５のエミッタ数ｎの対数と、熱
電圧を基準抵抗および補償抵抗で割った商との積として
計算される。熱電圧はｋ・Ｔ／ｅに等しい。補償抵抗は
基準抵抗と比較して小さく選択されており、基準抵抗よ
りも小さな温度係数を有する。従って補償抵抗に対する
有利な材料選択はポリ珪素である。補償抵抗は、基準抵
抗の温度依存性により熱電圧の温度依存性がやや過補償
されるのを低減するために使用する。補償抵抗は基準抵
抗よりも小さな温度係数を有することによって、補償抵
抗は補償抵抗と基準抵抗の和の温度係数を、基準抵抗の
温度係数と比較して低減する。このことにより、補償抵
抗と基準抵抗の和抵抗の温度係数が熱電圧の温度係数に
近付き、リング電流源５０の出力電流経路の電流が使用
するのに十分な程度温度に依存しないようになる。
し、この回路部分はカレントミラーバンク４１のバンク
入力側７０に温度に依存しない電流を供給する。この電
流は基準抵抗１２の値に反比例する。バンク出力側７１
を介してこの温度に依存しない電流は測定抵抗１１にミ
ラーリングされる。バンク出力側７２と７３に接続され
たカレントミラー５７はコンパレータ４３として用い、
測定抵抗１１で降下する電圧を基準電圧と比較する。こ
の基準電圧はトランジスタ５９のエミッタに印加され、
線形分圧器６０から送出される。線形分圧器６０によっ
て保護装置の切換閾値が調整される。すなわち温度に依
存しないで調整される。測定抵抗１１で降下する電圧が
基準電圧を上回ると、遮断トランジスタ１９が図３と同
じようにアクティブになる。すでに説明したようにこの
評価回路によって、図３では場合により必要となる前置
抵抗（大きな面積が必要である）が回避される。さらに
チップ補正が必要なくなる。補償しなければならない電
流源が存在しなくなる。バンク出力側７２と７３を流れ
る電流はバンク出力側７１からの電流と比較して小さ
い。従って基準抵抗１１および分圧器抵抗６２における
電圧降下はバンク出力側７１を流れる電流によって、す
なわち分圧器６０の分圧比によってのみ定められる。こ
の回路によって、測定抵抗１１における、所定の温度に
対する測定電圧が所定の一定値を有することが保証さ
れ、これはアルミニウム抵抗の製造公差に依存しない。
このことにより絶対温度測定が可能である。測定抵抗お
よび基準抵抗はアルミニウムからなる。バンクトランジ
スタ７６のエミッタ数を介して簡単に、分圧器６０の分
圧比の選択に加えて保護装置の切換閾値を調整すること
ができる。リング電流源５０の出力電流経路４９の電流
は、出力トランジスタ５５のエミッタ数ｎの対数と、熱
電圧を基準抵抗および補償抵抗で割った商との積として
計算される。熱電圧はｋ・Ｔ／ｅに等しい。補償抵抗は
基準抵抗と比較して小さく選択されており、基準抵抗よ
りも小さな温度係数を有する。従って補償抵抗に対する
有利な材料選択はポリ珪素である。補償抵抗は、基準抵
抗の温度依存性により熱電圧の温度依存性がやや過補償
されるのを低減するために使用する。補償抵抗は基準抵
抗よりも小さな温度係数を有することによって、補償抵
抗は補償抵抗と基準抵抗の和の温度係数を、基準抵抗の
温度係数と比較して低減する。このことにより、補償抵
抗と基準抵抗の和抵抗の温度係数が熱電圧の温度係数に
近付き、リング電流源５０の出力電流経路の電流が使用
するのに十分な程度温度に依存しないようになる。
【００２５】図５に示された保護装置は汎用的に使用さ
れる保護装置である。この保護装置は短時間で局所的に
発生する高損出電力に対しても、保護すべき半導体構成
素子の全体的過熱に対しても同じように応答する。そし
て保護すべき半導体構成素子を考え得るすべての過熱バ
リエーションから保護する。
れる保護装置である。この保護装置は短時間で局所的に
発生する高損出電力に対しても、保護すべき半導体構成
素子の全体的過熱に対しても同じように応答する。そし
て保護すべき半導体構成素子を考え得るすべての過熱バ
リエーションから保護する。
【図１】アルミニウムからなる集積測定抵抗を有するＭ
ＯＳ電力トランジスタの平面図である。
ＯＳ電力トランジスタの平面図である。
【図２】図１のＭＯＳ電力トランジスタの斜視図であ
る。
る。
【図３】所属の評価回路の回路図である。
【図４】改善された評価回路の基本回路図である。
【図５】図４の改善された評価回路の簡単な実施例であ
る。
る。
【図６】図５で使用されるカレントミラーバンクの回路
図である。
図である。
１ ＭＯＳトランジスタ ２ アルミニウムテープ ３ トランジスタセル ４ ソース領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク ヴェルナー ドイツ連邦共和国 プフリンゲン ベート ホーフェンシュトラーセ ４ (72)発明者 ハンス ラウプ ドイツ連邦共和国 ロイトリンゲン ブル クハルト ウー ヴェーバー−シュトラー セ ３
Claims (14)
- 【請求項１】 オーム測定抵抗として構成された温度セ
ンサを有し、該温度センサは集積構成素子に対するもの
である形式の過負荷保護装置において、 測定抵抗は集積構成素子に電気的に絶縁されて集積され
ている、ことを特徴とする過負荷保護装置。 - 【請求項２】 測定抵抗は金属テープ（２）からなり、
外勤族テープはテープ形状、例えばメアンダ状に配置さ
れている、請求項１記載の過負荷保護装置。 - 【請求項３】 測定抵抗はＭＯＳ電力トランジスタ
（１）のゲート層に配置されており、 該ゲート層（３４）から中間酸化層（３５）によって絶
縁されており、 測定抵抗（１１）は、ＭＯＳ電力トランジスタ（１）の
トランジスタセルの列を中心にメアンダ状に配置されて
いる、請求項１または２記載の過負荷保護装置。 - 【請求項４】 測定抵抗（１１）は、熱的に負荷される
半導体領域（３０）に対して間隔を有しており、該間隔
は５μｍ以下である、請求項１から３までのいずれか１
項記載の過負荷保護装置。 - 【請求項５】 測定抵抗（１１）は、ゲート層（３４）
と、すべてのソース領域（４）に対して共通のソース端
子となる金属層との間に配置されている、請求項３記載
の過負荷保護装置。 - 【請求項６】 測定抵抗（１１）における電圧降下は集
積構成素子の熱的負荷に相関しており、該電圧降下は評
価回路で基準電圧と比較され、 基準電圧に達するとき、遮断トランジスタ（１９）を介
して熱発生電流が集積構成素子により遮断可能であり、 評価回路は基準抵抗（１２）を有し、該基準抵抗は複数
の評価回路の共通の構成部材として使用され、 前記複数の評価回路はそれぞれ１つの集積構成素子に配
属されており、 前記基準抵抗は前記測定抵抗（１１）と同じ製造公差を
有する、請求項１から５までのいずれか１項記載の過負
荷保護装置。 - 【請求項７】 評価回路は、トランジスタダイオードと
して駆動される基準トランジスタ（１４）と制御トラン
ジスタを有し、 当該２つのトランジスタはトランジスタダイオード電流
源（１６）としてカレントミラーを構成し、 トランジスタダイオード電流源とトランジスタダイオー
ドに対して基準電流源（１３）が並列に接続されてお
り、 トランジスタダイオードのエミッタは基準抵抗（１２）
を介してアースと接続されており、 制御トランジスタ（１５）のコレクタは制御電流源（１
７）を介して、電圧源のプラス極（２１）と接続されて
おり、 制御電流源と制御トランジスタに対して測定電流源（１
８）が並列に接続されており、 制御トランジスタのエミッタは測定抵抗（１１）を介し
てアースと接続されており、 制御トランジスタ（１５）のコレクタは、ｎチャネルＭ
ＯＳＦＥＴトランジスタとして構成された遮断トランジ
スタ（１９）のゲートと接続されており、 遮断トランジスタ（１９）のソース端子はアースに接続
されており、 ドレーン端子は集積構成素子の制御入力側（２２）と接
続されており、 該集積構成素子は制御部（２０）を介して電圧源のプラ
ス端子（２１）と接続されている、請求項６記載の過負
荷保護装置。 - 【請求項８】 評価回路は、ＩTKO回路部分（４０）、
バンク入力側（７０）と少なくとの１つのバンク出力側
（７１）を有するカレントミラーバンク（４１）と、コ
ンパレータ（４３）とを有し、 カレントミラーバンク（４１）のバンク入力側（７０）
には、ほぼ温度には依存せず、基準抵抗に対して反比例
する電流がＩTKO回路部分（４０）から供給され、 少なくとも１つのバンク出力側（７１）を介して前記温
度に依存しない電流が電流経路でミラーリングされ、 該電流経路には測定抵抗（１１）が接続されており、 測定抵抗（１１）で降下する電圧がコンパレータ（４
３）の第１入力側に印加され、該コンパレータの第２入
力側には基準電圧が印加され、 コンパレータの出力信号（４４）によって遮断トランジ
スタ（１９）が制御される、請求項６記載の過負荷保護
装置。 - 【請求項９】 ＩTKO回路部分（４０）はリング電流源
（５０）を有し、 該リング電流源の出力電流経路（４９）では、基準抵抗
（１２）と補償抵抗（５１）が直列に接続されている、
請求項８記載の過負荷保護装置。 - 【請求項１０】 コンパレータ（４３）は、カレントミ
ラーとして接続された２つのトランジスタ（５８，５
９）を有し、 該カレントミラーはカレントミラーバンク（４１）の２
つの別のバンク出力側（７２，７３）と接続されてい
る、請求項８または９記載の過負荷保護装置。 - 【請求項１１】 基準電圧は線形分圧器（６０）によっ
て設定される、請求項８から１０までのいずれか１項記
載の過負荷保護装置。 - 【請求項１２】 評価回路は集積構成素子に集積されて
いる、請求項６から１１までのいずれか１項記載の過負
荷保護装置。 - 【請求項１３】 集積構成素子はＤＭＯＳ電力トランジ
スタである、請求項１から１２までのいずれか１項記載
の過負荷保護装置。 - 【請求項１４】 測定抵抗（１１）はアルミニウムから
なる、請求項１から１３までのいずれか１項記載の過負
荷保護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19644193A DE19644193C2 (de) | 1996-10-24 | 1996-10-24 | Integrierte Überlastschutzeinrichtung mit Temperatursensor |
| DE19644193.5 | 1996-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135403A true JPH10135403A (ja) | 1998-05-22 |
| JP4084867B2 JP4084867B2 (ja) | 2008-04-30 |
Family
ID=7809856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29077797A Expired - Fee Related JP4084867B2 (ja) | 1996-10-24 | 1997-10-23 | 過負荷保護装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5969927A (ja) |
| EP (1) | EP0838856A3 (ja) |
| JP (1) | JP4084867B2 (ja) |
| DE (1) | DE19644193C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422366B1 (en) * | 2004-09-10 | 2008-09-09 | National Semiconductor Corporation | Current mirror methodology quantifying time dependent thermal instability accurately in SOI BJT circuitry |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19835453B4 (de) * | 1998-08-05 | 2005-08-18 | Infineon Technologies Ag | Verfahren zum Messen der Temperatur eines Leistungshalbleiters und Bauelement |
| US6624761B2 (en) | 1998-12-11 | 2003-09-23 | Realtime Data, Llc | Content independent data compression method and system |
| US6604158B1 (en) | 1999-03-11 | 2003-08-05 | Realtime Data, Llc | System and methods for accelerated data storage and retrieval |
| US6601104B1 (en) | 1999-03-11 | 2003-07-29 | Realtime Data Llc | System and methods for accelerated data storage and retrieval |
| US20010047473A1 (en) | 2000-02-03 | 2001-11-29 | Realtime Data, Llc | Systems and methods for computer initialization |
| US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
| US7417568B2 (en) | 2000-10-03 | 2008-08-26 | Realtime Data Llc | System and method for data feed acceleration and encryption |
| US8692695B2 (en) | 2000-10-03 | 2014-04-08 | Realtime Data, Llc | Methods for encoding and decoding data |
| US7386046B2 (en) | 2001-02-13 | 2008-06-10 | Realtime Data Llc | Bandwidth sensitive data compression and decompression |
| DE10220587B4 (de) | 2002-05-08 | 2007-07-19 | Infineon Technologies Ag | Temperatursensor für MOS-Schaltungsanordnung |
| DE102005043270B4 (de) * | 2005-09-12 | 2011-06-22 | Infineon Technologies AG, 81669 | Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren |
| DE102007015295B4 (de) | 2007-03-29 | 2013-05-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Temperatursensor und Verfahren zur Herstellung eines Leistungshalbleiterbauelements mit einem integrierten Temperatursensor |
| JP6526981B2 (ja) | 2015-02-13 | 2019-06-05 | ローム株式会社 | 半導体装置および半導体モジュール |
| TWI651907B (zh) * | 2018-04-13 | 2019-02-21 | 台達電子工業股份有限公司 | 散熱異常檢測系統及散熱異常檢測方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698655A (en) * | 1983-09-23 | 1987-10-06 | Motorola, Inc. | Overvoltage and overtemperature protection circuit |
| GB2224846A (en) * | 1988-11-14 | 1990-05-16 | Philips Electronic Associated | Temperature sensing circuit |
| WO1990006852A1 (de) * | 1988-12-14 | 1990-06-28 | Siemens Aktiengesellschaft | Anordnung zum erwärmen der tinte im schreibkopf einer tintendruckeinrichtung |
| US5061863A (en) * | 1989-05-16 | 1991-10-29 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor provided with a current detecting function |
| GB9206058D0 (en) * | 1992-03-20 | 1992-05-06 | Philips Electronics Uk Ltd | A semiconductor switch and a temperature sensing circuit for such a switch |
| JP3311498B2 (ja) * | 1994-06-29 | 2002-08-05 | 三菱電機株式会社 | 半導体装置 |
| US5737170A (en) * | 1994-09-27 | 1998-04-07 | Micrel, Inc. | Thermal shutdown circuit using a pair of scaled transistors |
| DE4434894C2 (de) * | 1994-09-29 | 1998-07-02 | Siemens Ag | Leistungshalbleiterbauelement mit monolithisch integrierter Sensoranordnung sowie seine Herstellung und Verwendung |
| EP0704889A3 (de) * | 1994-09-29 | 1998-10-21 | Siemens Aktiengesellschaft | Leistungshalbleiterbauelement mit monolithisch integriertem Messwiderstand und Verfahren zu dessen Herstellung |
| GB9423076D0 (en) * | 1994-10-12 | 1995-01-04 | Philips Electronics Uk Ltd | A protected switch |
| US5519341A (en) * | 1994-12-02 | 1996-05-21 | Texas Instruments Incorporated | Cross coupled quad comparator for current sensing independent of temperature |
| GB9513420D0 (en) * | 1995-06-30 | 1995-09-06 | Philips Electronics Uk Ltd | Power semiconductor devices |
-
1996
- 1996-10-24 DE DE19644193A patent/DE19644193C2/de not_active Expired - Lifetime
-
1997
- 1997-08-29 EP EP97114966A patent/EP0838856A3/de not_active Withdrawn
- 1997-10-23 US US08/956,834 patent/US5969927A/en not_active Expired - Fee Related
- 1997-10-23 JP JP29077797A patent/JP4084867B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422366B1 (en) * | 2004-09-10 | 2008-09-09 | National Semiconductor Corporation | Current mirror methodology quantifying time dependent thermal instability accurately in SOI BJT circuitry |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4084867B2 (ja) | 2008-04-30 |
| DE19644193A1 (de) | 1998-05-07 |
| DE19644193C2 (de) | 2001-04-19 |
| EP0838856A2 (de) | 1998-04-29 |
| US5969927A (en) | 1999-10-19 |
| EP0838856A3 (de) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100471521B1 (ko) | 온도센서회로를구비한파워반도체장치 | |
| KR100664332B1 (ko) | 전력 트랜지스터 디바이스 | |
| JPH10135403A (ja) | 過負荷保護装置 | |
| EP0706265B1 (en) | Current detector circuit | |
| US4355344A (en) | Protective device electronic semiconductor component | |
| EP0561461B1 (en) | A semiconductor switch comprising a temperature sensor | |
| JP3639596B2 (ja) | 保護形スイッチ | |
| JPH0693485B2 (ja) | 半導体装置 | |
| KR0145640B1 (ko) | 온도 검출 회로를 갖는 반도체 집적 장치 및 그 동작 방법 | |
| CN105810678B (zh) | 半导体装置 | |
| JPH09507370A (ja) | 保護形スイッチ | |
| JPH10132871A (ja) | 半導体装置 | |
| JPH0262966B2 (ja) | ||
| JP4256476B2 (ja) | 短絡検出器を有するパワーデバイス | |
| US6002153A (en) | MOS type semiconductor device with a current detecting function | |
| US5023693A (en) | Transistor with current sensing function | |
| EP0480517B1 (en) | A temperature responsive circuit | |
| JP3204226B2 (ja) | 半導体装置 | |
| US5828107A (en) | Semiconductor integrated circuit device | |
| US7368784B2 (en) | Thermal protection device for an integrated power MOS | |
| JP3008900B2 (ja) | 半導体装置 | |
| JP3204227B2 (ja) | 半導体装置 | |
| EP0523798B1 (en) | A temperature sensing device and a temperature sensing circuit using such a device | |
| JPH1050993A (ja) | 電流検出機能付き半導体装置 | |
| JPH08236709A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |