JPH09102575A - 配線上の飛びの無いリードオン・チップのリードフレーム構成 - Google Patents

配線上の飛びの無いリードオン・チップのリードフレーム構成

Info

Publication number
JPH09102575A
JPH09102575A JP8200180A JP20018096A JPH09102575A JP H09102575 A JPH09102575 A JP H09102575A JP 8200180 A JP8200180 A JP 8200180A JP 20018096 A JP20018096 A JP 20018096A JP H09102575 A JPH09102575 A JP H09102575A
Authority
JP
Japan
Prior art keywords
chip
bus bar
lead
distribution
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8200180A
Other languages
English (en)
Inventor
Michael Paragonia Anthony
アンソニー・マイケル・パラゴニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09102575A publication Critical patent/JPH09102575A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • H10W70/415Leadframe inner leads serving as die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/456Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 改良されたリードフレーム部材の構成を有
する薄い、小さなアウトライン梱包用リードオン・チッ
プ(“LOC”)の提供。 【解決手段】LOCリードフレームが、少なくとも1個
の配電フィンガを有するバス・バーと、飛び越えが排除
され、従って梱包の信頼性が向上するよう配置される複
数のリード・フィンガとにより構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に半導体装置
の製造に、詳しくは、リードオン・チップ梱包技術と、
飛び越えが全く必要とされないよう配置されるリードフ
レーム部材の改良構成(例えば、城造り状のバス・バ
ー)に関する。
【0002】
【従来の技術】リードオン・チップ(以下、“LDC”
と呼ぶ)梱包技術は、ボンド・ワイヤの相互連結による
チップ・パッドへのリードフレームの相互連結を伴う。
従来、これらのチップ・パッドは、チップ・パッドに平
行に、且つその外部に敷設されるバス・バーを有するチ
ップの中央に位置する平行なラインに一般に配置されて
来た。従って、チップ・パッドとリードフレーム部材に
相互連結するためには、ボンド・ワイヤがバス・バーを
飛び越す必要があった。このことは、米国特許第5、2
50、840号(チップ・パッドと平行、且つ一列のパ
ッドと個別のリード・フィンガ間に敷設されるバス・バ
ーを有する単一列のチップ・パッドを開示)、米国特許
第5、358、904号(ワイヤがバス・バーを飛び越
える数種の実施例を開示)に明らかである。ボンド・ワ
イヤが、処理中に変形した場合、バス・バーに物理的に
当接し、これにより短絡が引き起こされてしまう。この
可能性を減少するために、バス・バーをチップ・パッド
間に配置したり、バス・バーをリードフレーム下に配置
したり、様々な配置方法が実施されて来た。
【0003】米国特許第5、358、904、「半導体
装置」(日立株式会社、村上氏他、1994年10月2
5日発行)では、リードオン・チップ半導体装置梱包の
梱包構造、漂遊容量と電気騒音を減少することにより信
号転送速度を上げ、一部にはチップ・パッド間でバス・
バーを移動させることにより生産性を高めるようそれら
を生産する方法が開示されている。
【0004】米国特許第5、268、999号、「折返
しバス・バーのリードフレーム」(テキサス・インスツ
ルメント株式会社、Chiu氏、1994年2月15日
発行)では、リードフレームの高さ、従ってループ高、
を最少にするために特別にエッチングされるリード・フ
ィンガの下、及びそれに垂直に敷設されるバス・バーを
有するリードフレームが開示されている。バス・バー
は、フィンガを有する特別形状の絶縁テープによりリー
ド・フィンガから絶縁される。米国特許第5、252、
854でも同様である。ここでの参考資料は全て、参考
として記載するものである。
【0005】上記の特許に記載するように、従来のリー
ドフレーム設計に代わる物を提供するため、飛び越えの
に起因する短絡の可能性を減少する努力がなされて来て
いる。だが、上記の参考資料では、LOC梱包に係る信
頼性とコスト有効度が十分に取り扱われていない。ボン
ド・ワイヤの相互連結によりバス・バーの飛び越えは解
消されるが、次の点で短絡の問題が残っている。 (1)リードフレームとバス・バーを敷設する現在の方
法に要されるループ高により、ループがリード・フィン
ガ端で折り曲がり、下部のバス・バーに当接し、ショー
トしてしまう。 (2)それぞれ別個の熱特性を有する絶縁層の追加が必
要であり、これにより標準の応力試験中に、特に熱サイ
クル中、梱包損害が引き起こされる。 (3)バス・バーへのボンド・ワイヤの裁縫接着面積
が、現在のチップ・パッド整合には不十分である。 従って、ショートを最少にし、応力特性が向上し、裁縫
接着面積が拡大し、よってリードフレームの全体的信頼
性が高められるリードフレーム構成が必要であった。
【0006】
【発明が解決しようとする課題】本発明によれば、少な
くとも1個の配電フィンガと、飛び越えが排除され、よ
ってバス・バーと接触するボンド・ワイヤに起因する短
絡の可能性が減少するよう配置されるリード・フィンガ
により構成されるバス・バーを有するLOCリードフレ
ームが開示される。
【0007】
【課題を解決するための手段】本発明のもう一つの利点
は、薄い、小規模アウトライン梱包(“TSOP”)を
生産するための減少ループ高を有するLOCリードフレ
ーム構成を提供することである。この構成により、ボン
ド・ワイヤが万が一変形し、リード・フィンガ端で曲が
ってしまった場合、ボンド・ワイヤ相互連結がバス・バ
ーに当接する可能性も減少される。
【0008】本発明の更にもう一つの利点は、ボンド・
ワイヤ相互連結のリード・フィンガ及びバス・バー上の
着座面積が、十分に大きく、信頼できる裁縫接着が行わ
れることである。
【0009】本発明の更にもう一つの利点は、リードフ
レームに、固着用のそして下部のチップからの絶縁用に
たった1本の絶縁テープが必要とされ、それによりそれ
ぞれが独自の熱特性を有する別個のプラスチックがそれ
程多く関ってないため、応力試験中、或はその後の不具
合が減少することである。
【0010】本発明の更なる利点は、電気科学の伝導に
起因するショートの可能性が減少するよう少なくとも2
個の別個の材料から成るリードフレームが提供されるこ
とである。
【0011】
【発明の実施の形態】以下、添付の図面を基に好適な実
施例を説明する。図1、3に、TSOP梱包内にLOC
梱包に使用される新しいリードフレーム10を有する一
般に8という数字で示される半導体装置の2実施例が示
されている。リードフレーム10は、絶縁性テープ20
により縦端14を有する集積回路12に搭載される。絶
縁性テープ20は、上部面21、下部面(図示せず)、
そして2つの水平端23を有している。集積回路12に
は、複数のチップ・パッド16も含まれている。チップ
・パッド16は、リードフレーム10に接続可能であ
り、この場合、ボンド・ワイヤ相互連結19により接続
される。
【0012】第1の実施例では、図1に示すように、半
導体装置8には、1本の絶縁性テープ20によりチップ
12に接続されるリードフレーム10、チップの中央下
に平行して伸びる各第1及び第2列17、18のチップ
・パッド16が含まれる。代わりに、チップ・パッド1
6は、水平方向に伸びても良く、また4列、或は従来よ
り知られる他の形態でも良い。
【0013】リードフレーム10は、それぞれ内部端5
2と外部端51を有する複数のリード・フィンガ50よ
り構成される。リードフレーム10は、更に2個のバス
・バー30、40より構成される。第1のバス・バー3
0は、第1の端子部31、第1配電ライン32、複数の
第1配電フィンガ33より構成される。
【0014】第1配電フィンガ33は、第1列17のチ
ップ・パッド16付近から、第1配電フィンガ33が共
に接続される第1配電ライン32まで伸びる。第1配電
ライン32は、2列のチップ・パッド16に平行して敷
設され、絶縁性テープ20の水平端23まで伸びる。第
1端子端部31は、第1配電フィンガ33に平行し、第
1配電ライン32からチップ12の縦端14を越えた点
まで伸びている。
【0015】リード・フィンガ50は、第配電フィンガ
33間に挿入され、2列のチップ・パッド16付近の内
部端52から、外部端51でのチップ12の縦端14を
越えた点まで伸びる。
【0016】図2に示すように、第1配電フィンガ33
とリード・フィンガ50は、第1列17のチップ・パッ
ド16付近で、テープ20の内部端において同一平面上
にある。第1配電フィンガ33とリード・フィンガ50
間の接触と裂けるために、リード・フィンガ50が内部
端52から伸び出し、それによりボンド・ワイヤ19と
裁縫接着のため十分な面積が形成され、次ぎにバス・バ
ー30の第1配電ライン32の少なくとも幅の上方に伸
び、また次ぎに段階ふうにチップ12の縦端を越えた点
まで上方に伸びる。第1バス・バー30の第1端子端部
31もまた、梱包から退出する時リード・フィンガ50
の外部端51と同一平面上となるよう段が付けられてい
る。
【0017】リード・フィンガと第1配電フィンガが同
一平面上であることが望ましいのは、チップ・パッド1
6から第1配電フィンガ33、或はリード・フィンガ5
0のどちらか一方まで伸ばされるボンド・ワイヤ19の
ループ高が0に近づくからである。ループ高の減少によ
り、ボンド・ワイヤの押圧化の可能性も同時に減少さ
れ、リード・フィンガ50、或は第1配電フィンガ33
下の表面との接触が裂けられる。本発明の更なる利点
は、上記の可能性が起きた場合、ボンド・ワイヤ19
が、リード・フィンガ下の、或はリード・フィンガとチ
ップ・パッド間に敷設されるバス・バーではなく、絶縁
テープのみに接触することである。本発明のこの実施例
に関し特別な利点は、リード・フィンガを互いに電気的
に分離する役割を果たす、リード・フィンガ50間に挿
入される第1配電フィンガ33の存在に起因する電気科
学電流から生じるショートの減少である。このことは、
特に2個の隣接リード・フィンガ間の電圧相違が、リー
ド材料のセル電位を越える場合に当てはまる。更に、リ
ード・フィンガと配電フィンガに別個の材料を使用する
ことは、装置が利用される時有効な電圧以上のセル電位
を増加するよう作用可能である。
【0018】更に、図1には、チップ12に第2電圧を
提供するために使用可能な第2バス・バー40も示され
ている。第2バス・バー40は、2個の第2端子端部4
1、第2配電ライン42、そして複数の第2配電フィン
ガ43により構成される。これらは同じ様に接続される
が、第1列17のチップ・パッド16と第2列18間の
平面についての鏡像では、前記第1バス・バー30と同
様となる。第2バス・バー40もまた、図2に示すのと
同様にリード・フィンガ50と混合される。
【0019】第バス・バー30、第2バス・バー40、
リード・フィンガ50は、全て同じ導伝性材料から作成
でき、それぞれ別個に、或はどのような組合わせも可能
である。
【0020】第2の実施例では、図3に示すように、第
1、第2バス・バーの第1配電ラインと第2配電ライン
が、2列のチップ・パッド17、18間で互いに平行に
敷設される。この実施例では、第1、第2配電フィンガ
43、33が連動しており、よってチップ・パッド16
を更に離すよう移動させることなく、従って、全半導体
装置8を再設計することなく、ボンド・ワイヤ19がバ
ス・バー40及び30に裁縫接着されるよう十分な着座
面が提供される。
【0021】第2実施例の半導体装置8もまた、集積回
路12、絶縁性テープ20によりチップ12に固着さ
れ、且つ絶縁されるリードフレーム10、2列のチップ
・パッド16、チップ・パッド16をリードフレーム1
0に電気的に接続する複数のボンド・ワイヤから構成さ
れる。チップ・パッド16も、図3に示すように、縦の
センターラインの沿った2列内に配置され、2列が、水
平方向にチップ12を横断して設置され、或は他の従来
より知られる方法で設置される。この実施例の絶縁性テ
ープ20は、チップ・パッド16を露出するのに十分な
小ささの切り抜き部のみを有している。
【0022】リードフレーム10は、第1バス・バー3
0、第2バス・バー40、そして複数のリードフィンガ
50より構成される。この場合も、リード・フィンガ5
0は、2列のチップ・パッド16付近の内部端52から
集積チップ12の縦端14での外部端51まで伸びる。
バス・バー30、40は、チップ・パッド16の第1、
第2列17、18間を通る。従って、この実施例では、
全リードフレーム10が1つの平面内に位置し、リード
・フィンガ50がバス・バー40、30を飛び越えて通
過しないため、それらを持ち上げる必要はない。
【0023】バス・バー30及び40の配電ライン3
2、42は、ボンド・ワイヤ19の裁縫接着を形成する
ため十分な着座面積を形成するため、第1、第2配電フ
ィンガ33、43長が長くなるよう、それぞれその幅が
減少される。図3に示すように、バス・バー30と40
は城造り形態となっているが、十分な着座面積を提供す
るものであれば、どのような連動構造にも変更できる。
第1、第2バス・バー30、40の第1、第2配電ライ
ン32、42は、それぞれテープ20の水平端23に向
かって、第1、第2列のチップ沿いに設置される。各バ
ス・バー30及び40の完全な一部である端子端部3
1、41は、チップ12の縦端14を越えた点までリー
ド・フィンガ50に平行に伸びる。
【0024】本発明の第2実施例のリードフレームは、
1本の帯状の銅をラインに沿ってパンチングし、適切な
形態のバス・バーとリード・フィンガを形成することに
よる、従来から知られる方法で製造可能である。リード
フレームは、銅帯に固着して保持される。テープを有す
るチップは、リードフレーム下ろ通され、テープが熱せ
られ、リードフレームが、接着ツールでテープに固着さ
れる。リードフレームが一旦テープ及びチップに固着す
ると、リードフレームが帯から切られ、全半導体装置が
梱包される。
【0025】本発明の第1実施例のリードフレームの製
造には、従来から知られる方法の採用が必要である。2
つの製造方法が提示されて来ている。第1に、接着ツー
ルを少なくとも2度通るリードフレームの組立て方法で
ある。バス・バーは、生産ラインに沿って所望の帯上の
材料を通過させることにより組み立てられ、そこでプン
チングにより端子端部で適切な形態のバス・バーに形成
され、該帯に固着されて保持され、第1回目の接着ツー
ルの通過中にテープを介してチップに固着される。次ぎ
に、リード・フィンガが、第2帯状の材料を生産ライン
のい沿って通過させ、その材料をパンチングし、適切な
形態に形作ることにより形成される。リード・フィンガ
は、外部端で該帯に固着されて保持され、第2回目の接
着ツールの通過中にテープを介してチップに固着され
る。ボンド・ワイヤは、適当な箇所で裁縫接着され、次
ぎに全ユニットがプラスチックで梱包され、リード・フ
ィンガの外部端とバス・バーの端子端部が歪曲される。
3種の別個の材料を使うことを望む場合、各バス・バー
が別個にパンチングされ、接着され、従って接着ツール
を3回通す必要がある。
【0026】半導体装置製造の第2の方法は、標準の帯
幅の2倍の帯を使い開始される。一方の半分にリード・
フィンガが形成され、他半分にバス・バーが形成され
る。次ぎに、該帯が半分に折り曲げられる。これによ
り、バス・バーとリード・フィンガが重畳され、次ぎに
たった1回の接着ツールの通過によりチップに固着され
る。
【0027】代わって、各第1バス・バー、第2バス・
バー、リード・フィンガに1個づつ3種の別個の材料が
使われることもある。この場合、第1バス・バーを組み
立て、次ぎに第2バス・バーをチップに固着して組み立
て、最後にリード・フィンガをチップ上に配置される。
【0028】以上本発明を特に好適実施例を基に説明し
て来たが、当策者であれば分かるように、本発明の精神
及び範囲を越えることなく、上記の形態上の修正、更に
は具体的な変更も可能である。
【0029】まとめとして、本発明の構成に関して以下
の事項を開示する。 (1)端子端部がその第1部分から伸びる一次配電ライ
ンと、その第2部分から伸びる配電フィンガとを含み、
前記配電フィンガが、電気的にボンド・ワイヤを前記
一次配電ラインに接続するようになっていることを特徴
とするバス・バー。 (2)前記バス・バーが平面である、上記(1)に記載
のバス・バー。 (3)前記端子端部が、前記一次配電ラインと非同一平
面上の一部を有する、上記(1)に記載のバス・バー。 (4)半導体装置であって、複数のチップ・パッドを有
する集積回路チップと、絶縁性テープと、前記絶縁性テ
ープにより前記集積回路に固着されるリードフレーム
と;前記チップ・パッドを前記リードフレームに電気的
に結合させる複数のボンド・ワイヤとを含み、前記リー
ドフレームが、少なくとも1個のバス・バーを含み、各
バス・バーは、端子端部がその第1部分から伸びる一次
配電ラインと、その第2部分から伸びる配電フィンガと
を含み、前記配電フィンガが、ボンド・ワイヤを前記一
次配電ラインに電気的に接続するようになっている、半
導体装置。 (5)前記複数のチップ・パッドが、第1、第2列内に
一定間隔で配置され、前記列が、チップ表面の中央に配
置される、上記(4)に記載の半導体装置。
【図面の簡単な説明】
【図1】図1は、本発明の第1実施例の平面図である;
【図2】図2は、ライン2ー2が表す図1の一部の部分
等角図である;
【図3】図3は、本発明の第2実施例の平面図である。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】端子端部がその第1部分から伸びる一次配
    電ラインと、その第2部分から伸びる配電フィンガとを
    含み、 前記配電フィンガが、電気的にボンド・ワイヤ
    を前記一次配電ラインに接続するようになっていること
    を特徴とするバス・バー。
  2. 【請求項2】前記バス・バーが平面である、請求項1に
    記載のバス・バー。
  3. 【請求項3】前記端子端部が、前記一次配電ラインと非
    同一平面上の一部を有する、請求項1に記載のバス・バ
    ー。
  4. 【請求項4】半導体装置であって、 複数のチップ・パッドを有する集積回路チップと、 絶縁性テープと、 前記絶縁性テープにより前記集積回路に固着されるリー
    ドフレームと、 前記チップ・パッドを前記リードフレームに電気的に結
    合させる複数のボンド・ワイヤとを含み、前記リードフ
    レームが、少なくとも1個のバス・バーを含み、各バス
    ・バーは、端子端部がその第1部分から伸びる一次配電
    ラインと、その第2部分から伸びる配電フィンガとを含
    み、前記配電フィンガが、ボンド・ワイヤを前記一次配
    電ラインに電気的に接続するようになっている、半導体
    装置。
  5. 【請求項5】前記複数のチップ・パッドが、第1、第2
    列内に一定間隔で配置され、前記列が、チップ表面の中
    央に配置される、請求項4に記載の半導体装置。
JP8200180A 1995-09-11 1996-07-30 配線上の飛びの無いリードオン・チップのリードフレーム構成 Pending JPH09102575A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52625495A 1995-09-11 1995-09-11
US526254 1995-09-11

Publications (1)

Publication Number Publication Date
JPH09102575A true JPH09102575A (ja) 1997-04-15

Family

ID=24096559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8200180A Pending JPH09102575A (ja) 1995-09-11 1996-07-30 配線上の飛びの無いリードオン・チップのリードフレーム構成

Country Status (3)

Country Link
US (1) US5751057A (ja)
JP (1) JPH09102575A (ja)
KR (1) KR970018460A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462404B1 (en) 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6598015B1 (en) * 1999-09-10 2003-07-22 Rws Group, Llc Context based computer-assisted language translation
US6815806B1 (en) * 2003-07-17 2004-11-09 International Business Machines Corp. Asymmetric partially-etched leads for finer pitch semiconductor chip package
KR100639948B1 (ko) * 2005-08-22 2006-11-01 삼성전자주식회사 이원 리드 배치 형태를 가지는 리드프레임 패키지
US7361977B2 (en) * 2005-08-15 2008-04-22 Texas Instruments Incorporated Semiconductor assembly and packaging for high current and low inductance
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US7291900B2 (en) * 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
US8796836B2 (en) * 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
ITTO20150231A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US10903144B1 (en) * 2020-02-16 2021-01-26 Nanya Technology Corporation Semiconductor package and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
KR100241476B1 (ko) * 1990-09-24 2000-02-01 윌리엄 비. 켐플러 집적 회로용 절연 리드 프레임 및 그의 제조 방법
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
US5229639A (en) * 1991-10-31 1993-07-20 International Business Machines Corporation Low powder distribution inductance lead frame for semiconductor chips
US5311058A (en) * 1991-11-29 1994-05-10 Trw Inc. Integrated circuit power distribution system
US5250840A (en) * 1992-02-24 1993-10-05 Samsung Electronics Co., Ltd. Semiconductor lead frame with a chip having bonding pads in a cross arrangement
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
JP2830637B2 (ja) * 1992-08-18 1998-12-02 日本電気株式会社 Loc型半導体装置
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe
KR940008066A (ko) * 1992-09-18 1994-04-28 윌리엄 이. 힐러 집적 회로용 다중층 리드 프레임 어셈블리 및 방법
KR100269281B1 (ko) * 1992-12-17 2000-10-16 윤종용 반도체장치
US5473190A (en) * 1993-12-14 1995-12-05 Intel Corporation Tab tape

Also Published As

Publication number Publication date
KR970018460A (ko) 1997-04-30
US5751057A (en) 1998-05-12
KR100232809B1 (ja) 1999-12-01

Similar Documents

Publication Publication Date Title
US6602778B2 (en) Apparatus and methods for coupling conductive leads of semiconductor assemblies
EP0503201B1 (en) Semiconductor device having an interconnecting circuit board and method for manufacturing same
US6531342B2 (en) Method for transverse hybrid loc package
US5332864A (en) Integrated circuit package having an interposer
JPH09102575A (ja) 配線上の飛びの無いリードオン・チップのリードフレーム構成
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
KR100269281B1 (ko) 반도체장치
EP0126664B1 (en) Wire bonding method for producing a semiconductor device and semiconductor device produced by this method
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US7655552B2 (en) Double density method for wirebond interconnect
JPH1092972A (ja) 集積回路用パッケージ
JP3393893B2 (ja) 母線を折り曲げたリードフレームとその製作法
US6265761B1 (en) Semiconductor devices with improved lead frame structures
US5780923A (en) Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
US20010050417A1 (en) Modified bus bar with kaptonTM tape or insulative material on loc packaged part
JP2014175665A (ja) ボンドワイヤのためのブレース
US6214648B1 (en) Semiconductor chip package and method for fabricating the same
JPS59175145A (ja) リ−ドフレ−ム
JP3078526B2 (ja) 樹脂封止型半導体装置
JP2969301B2 (ja) 半導体装置
JP2897696B2 (ja) 半導体モジュール
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH077816B2 (ja) 半導体封止容器