JPH09102616A - 量子構造の製造方法及び量子構造を有するコンポーネント - Google Patents

量子構造の製造方法及び量子構造を有するコンポーネント

Info

Publication number
JPH09102616A
JPH09102616A JP8159773A JP15977396A JPH09102616A JP H09102616 A JPH09102616 A JP H09102616A JP 8159773 A JP8159773 A JP 8159773A JP 15977396 A JP15977396 A JP 15977396A JP H09102616 A JPH09102616 A JP H09102616A
Authority
JP
Japan
Prior art keywords
region
substrate
narrow
quantum
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8159773A
Other languages
English (en)
Inventor
Markus Dipl Phys Dilger
ディルガー マルクス
Karl Dipl Phys Dr Eberl
エバール カール
Rolf Dipl Phys Dr Haug
ハウグ ロルフ
Klaus Von Prof Klitzing
ファウ．クリッツィング クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Publication of JPH09102616A publication Critical patent/JPH09102616A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/814—Quantum box structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/2205—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a point contact
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937—Single electron transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 スタンダードな方法で、損傷を伴うことな
く、量子構造またはコンポーネントの製造方法を提供す
る 【解決手段】 量子構造の製造方法であって、対向して
形成されたトレンチのセクション間にマテリアルが残さ
れるようにトレンチ（１２、１４）が形成され、かつ広
い領域（６０）から狭い領域（６４）への遷移領域（６
２）を有する構造の基板（１０）を有し、さらなるマテ
リアル（３０〜３６）が前記基板上に形成されて、遷移
領域（６２）に傾斜面が生じる。マテリアルの高さは、
前記広い領域よりも前記狭い領域の方が高くなってお
り、異なるマテリアル、即ち伝導性の異なるマテリアル
がその後に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、量子構造の製造方
法に関し、特に、量子ドット及びトンネルバリヤ、及び
このような量子構造に関するコンポーネントに関する。
【０００２】
【従来の技術】従来、いわゆる単一電子（single-elect
ron）トランジスタの製造には注目が集まっており、集
積回路において大きな可能性を秘めているとみられてい
る。いわゆる単一電子トランジスタを実現するための前
提条件は、量子ドット、即ち、チャージキャリアがその
全方向にわたって、量子化エネルギーレベルを有するポ
テンシャルバリヤに囲まれている領域、を用意すること
にある。
【０００３】単一電子トランジスタの使用を通じて、通
常の論理回路では不可能な、データの複雑なコンビネー
ションを行うことが可能である新規論理及びメモリ回路
を実現化することが可能となる。更に、単一電子の形態
で、個々のビットの格納及び処理を行うことも不可能で
はない。加えて、電位計及び検出器の用途に用いること
も可能である。従って、大規模コンピュータから形態電
話まで、その使用範囲は広い。個々の電子トランジスタ
の潜在的マーケットにおいて、全世界的に半導体工業の
すべての主要なカンパニーは、この技術分野に関してア
クティブである点から、実際にすべての半導体回路は、
その使用範囲内にある。
【０００４】工業用途において、個々の電気トランジス
タにおけるアクティブ量子ドットは、以下の限定的要求
を満たす必要がある。
【０００５】Ａ．出来る限りシンプルなプロセスにより
製造され、このプロセスはコンポーネント（即ちこのプ
ロセスにより製造される目的物）の製造において本質的
に一般的なプロセスステップにより構成され、通常の半
導体技術と組み合わされるべき、即ち複雑な回路へと集
積可能であること。
【０００６】Ｂ．アクティブ量子ドットは、一つのみの
ゲートによって制御可能であること、何故ならこの方法
では、チップ錠に最大のパッキング密度が達成されるか
らである。
【０００７】Ｃ．量子ドットへの供給線の接触は、簡素
に実現可能なものであること。
【０００８】Ｄ．製造が再生または複写可能（reproduc
ible）であり量子ドットの構造体サイズは、ナノメータ
レンジにあること。アクティブ量子ドットの境界表面
は、個々の電子及びトランジスタもまた高温、即ち、約
７７°Ｋ以上、で動作可能で、好ましくは室温において
動作可能となるように、原子的にスムースであること。
従来技術に関して、以下の公報： （１）Ｙ．Ｎａｇａｍｕｎｅ ｅｔ ａｌ． Single electron transport and current quantization
in a novel quantumdot structure （２）Ｒ．Ｐ． Ｔａｙｌｏｒ ｅｔ ａｌ． Fabrication of nanosturctures with multilevel arti
chitecture （３）Ｔ．Ｆｕｊｉｓａｗａ ｅｔ ａｌ． ＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ single elect
ron transistors fabricated by focused ion beam im
plantetion （４）Ｙ． Ｔａｋａｈａｓｈｉ ｅｔ ａｌ． Conductance Oscillations of a Si Single Electron T
ransistors at RoomTemperatureが参照される。
【０００９】
【発明が解決しようとする課題】要約すると、上述の文
献は、ポイントＡ）〜Ｄ）に関するといえる。
【００１０】Ａ）に関して：従来、電子ビームリトグラ
フィまたはＦＩＢプランツ（ＦＩＢ＝Focused Ion Bea
m）以外には、上記定義された量子ドットの製造が可能
となる方法はない。一方、これらの方法は、コンポーネ
ントの製造においてスタンダードな方法ではなく、ま
た、一方で、この方法を用いるにあたっては、常にマテ
リアルへの損傷を伴う。この点は、上記文献（１）、
（２）、（３）からも明らかである。
【００１１】Ｂ）に関して：一般に、個々の電子及びト
ランジスタのアクティブ量子ドットは、いくつかの複数
のゲートに電圧を与えることで定義（define）され、こ
れにより、空間的要求及び構造がブレークダウンする可
能性が大きく増加する。更に、複数のゲート電圧を安定
化させることは、技術的に非常に困難である。これに関
しては、再度文献（１）、（２）、（３）を参照された
い。
【００１２】Ｃ）に関して：アクティブ量子化ドットの
接続は、その他の非半導体材料システムにおいては、十
分には解決されていない。
【００１３】Ｄ）に関して：周知の方法によて、最大の
構造スムース性が達成されており、また、使用されてい
る製造方法により達成可能であり、この場合、文献
（１）、（２）、（３）を参照されたい。
【００１４】本発明は、これらの要求Ａ）〜Ｄ）を満足
するこのような量子構造とともに、量子構造またはコン
ポーネントの製造方法を提供する目的でなされたもので
あり、さらに、経済的かつ信頼性しうる方法で製造さ
れ、これらの得られるコンポーネントは、高度の効率性
及び信頼性を有する。
【００１５】
【課題を解決するための手段】この目的を満たすため
に、請求項１に係る方法が提供される。また、これに対
応するコンポーネントは、請求項２８に記載されてい
る。
【００１６】その他の方法、これは最後に命名された方
法（last-named method）によく似ているが、傾斜面（i
nclined surface）、従ってトンネルバリヤ及び量子ド
ット、がトレンチ領域に形成されている点で区別され得
るものであり、請求項１４に記載されている。また、こ
れにより得られるコンポーネントは、請求項４１に記載
されている。
【００１７】本発明は、半導体基板上のエッチングされ
たトレンチ即ちグルーブのエッジの領域におけるエピタ
キシャル成長は、エッチングされたトレンチのエッジに
おいて傾斜した表面が立ち上がる(arise)という形式に
おける表面ディフージョンプロセスの結果として発生す
る、という周知の認識に基づいて構築されたものであ
る。二つのトレンチが互いに平行に伸びるとき、適宜選
択された成長条件においては、エピタキシャル成長の間
に二つのトレンチ間の基板の表面に形成される層は、断
面台形（trapezoidal）形状となるということが知られ
ている。
【００１８】しかし、本発明においては、二本の互いに
平行なトレンチの代わりに、互いに特別な状態のトレン
チを用いる。そうすることで、意図的に基板を構成し、
特別な方法及び手段で傾斜面の形成を制御して、トンネ
ルバリヤ及び／又は量子ドットが立ち上がるようにする
ためである。以下の詳細な実施形態により、成長条件
は、より正確に説明される。
【００１９】この実施形態においては、二本の直角なト
レンチが用意され、これらは互いに対向するように頂点
と頂点とが向かい合っており（stand opposite to one
another point to point）、互いの間隔は、例えば、１
〜２μである。平面図に示されるように、二本のエッチ
ングされて直角のトレンチ間の基板は、チップ（先端）
領域において互いにオーバーラップして、ポイントから
ポイントへとほぼ二つのトライアングルの形状をしてお
り、即ち、マテリアルのウェブまたはプラットフォーム
が形成され、これは、第一に二本のトレンチのチップ間
の最も狭い位置へと収束し、その後、再度分岐する。
【００２０】このマテリアルウェブに関して、このウェ
ブは、収束遷移領域を通じて広い領域から狭い領域へと
進み、その後、第二の分岐遷移領域から第二の広い領域
へと進むといえる。このように構成された基板上への更
なるマテリアルのデポジションによってエピタキシャル
成長プロセスが開始されると、対向して配置されたトレ
ンチのポイント間の最も狭い位置の領域に、傾斜された
フランクとともにマテリアルエレベーション（elevatio
n）にが形成され、傾斜されたフランクはトレンチのチ
ップ（先端）へと進み、各傾斜面は狭い領域におけるマ
テリアルのエレベーションから、斜めかつ下方に、広い
領域の最小高さ位置へと伸びる。これは、特別な量子構
造を生成するために利用される、ピラミッドタイプの成
長が起きているといえる。
【００２１】特別に異なったマテリアル、即ちコンダク
ティビティの異なるマテリアルが、上記ピラミッドの完
成に先立って基板上に配置されるた場合には、比較的狭
い層が上記傾斜面に発生するが、この層は、ピラミッド
の先端にピラミッド形状を有する。傾斜面上のさらなる
マテリアルの相対的に薄い層は対応するトンネルバリヤ
を表し、傾斜面の上方端におけるピラミッド形状のさら
なるマテリアルの蓄積により、量子ドットを形成する。
【００２２】傾斜面上の相対的に薄い層は、その左方及
び右方においてトレンチによって境界付けられ、例え
ば、ウェブの広い領域に電極によってコンタクト可能で
ある。ゲート電極は、また、それぞれ右方のトレンチに
配置可能であり、トレンチの壁面とに間隔を有し、か
つ、このゲート電極は、量子ドットのファイリングステ
ートの制御が可能である。ゲート電極を二つ配置する必
要はなく、むしろ、ゲート電極を、エッチングされたト
レンチのただ一つの境界内に配置するだけで十分であ
る。この手法においては、トランジスタとして作用し得
る構成を得ることができ、広い領域の一方のコンタクテ
ィングがソース電極を形成し、他方の広い領域のコンタ
クティングがドレイン電極を形成し、かつ、一つまたは
複数のゲート電極が、ソース電極及びドレイン電極のコ
ンダクティブパスを制御する。
【００２３】量子ドットのフェルミ準位は、ゲート電極
に与えられる電圧を制御することで、上昇または下降可
能であり、実際、量子化エネルギー準位のアラインメン
ト、トンネルバリヤ内のエネルギー準位、とともに、電
子は上記のように形成されたチャンネルを通じて移動
す。一方で、エネルギー準位のアラインメントがない場
合、電子は、量子ドット内の量子化エネルギー準位内に
固定され、ソース電極からドレイン電極へのチャンネル
のパスをブロックする。
【００２４】原則として、基本的には可能であるもの
の、さらなるマテリアルがシングルマテリアル、または
シングルマテリアル組成物の形式でデポジットされるこ
とはないが、むしろ二つの異なるマテリアル組成物が、
バッファ層の形成のために複数の代わりとなる層（alte
rnating layers）の形式でデポジットされる。
【００２５】上述の記載によって、トンネルバリヤは二
つの傾斜した表面で生じ、量子ドットは傾斜面の先端で
生じることが示される。この特別な実施形態は、その
後、記述されるように、収束遷移領域を通じての広い領
域から狭い領域へ、その後の分離遷移領域を通じての広
い領域へと、二つのトレンチ間のマテリアルのウェブが
伸びるときに、実現される。分岐遷移のみが広い領域か
ら狭い領域へと配置されている場合、または、分岐遷移
のみが狭い領域から広い領域へと配置されている場合に
は、その傾斜面上にトンネルバリヤを有する傾斜面がた
だ一つだけ形成される。しかし、この量子構造は、それ
自体有用である。何故なら、傾斜面の領域に形成された
第三のトンネルバリヤを制御するために一つのゲート電
極が配置可能である。
【００２６】実際、他方のマテリアルの上に配置され、
少なくとも一つの絶縁層によって後者（他方のマテリア
ル）から分離された形態で配置可能でる。なお、上記少
なくとも一つの絶縁層は、上記遷移領域のトンネルバリ
ヤの少なくとも一部を覆うものである。また、基板のリ
ヤサイド上に配置されたゲート電極の形態でも配置可能
であり、これらのいずれかの形態が可能である。
【００２７】このトンネルバリヤの制御は、トレンチセ
クションの一方により境界付けられる領域内に配置され
た、平面内（in-plain）のゲート電極によって可能であ
る。
【００２８】この種の設計では、トンネルバリヤの下方
端における広い領域、及びトンネルバリヤの上方端にお
ける狭い領域は、コンタクトされることが可能である。
また、トンネルバリヤは、ゲート電極の制御によって、
導通状態または絶縁状態（blocked）のいずれかの状態
にされる。
【００２９】上記例においては、トレンチは頂点と頂点
とが向かい合う直角部を有し、トレンチの境界線は、基
板のうち所定の構造となされる領域を形成するその他の
形状を有することができる。例えば、トレンチは、互い
に頂点どうしが向かい合う角状部をなす形状をそれぞれ
有するものとしてもよく、または、直線部分と角状部
（angle)とをそれぞれ有する形状として、これらの角状
部が互いに対向し離間して配置されるものとしてもよ
い。または、相互にカーブして互いに離間して配置され
る形状としてもよく、さらには、二つの互いに離間して
相互に対向して配置されるとともに直角部の一部または
多角形の一部をなす形状としてもよい。
【００３０】トレンチが取り得るこれらの異なる形状か
ら、広い領域及び狭い領域や、非常に短いかあるいは長
手とされた遷移領域を導くとともに、これにより、生成
される構造の正確なトポロジー（形状）の変更も柔軟に
行い得る。例えば、トレンチの境界線の意図的な設計を
通じて、必要であればその他の基準との組み合わせ、例
えば、形成されるマテリアル及び製造方法における温度
の選択により、ピラミッドの頂点にただ一つの量子ドッ
トが形成されるように、しかし、トンネルバリヤが消滅
しないように、成長プロセスを制御することも可能であ
る。
【００３１】また、二つのトレンチ間のウェブ領域上に
形成されるとして上述のように議論されたピラミッド構
造の生成のみが可能なわけではなく、トレンチセクショ
ンの適切なプロファイリングにより、この種のピラミッ
ド構造を、トレンチ自体の領域上に生成することも可能
であり、この点は請求項１４にも記載されている。
【００３２】本発明に係る、予め所定の構造とされた基
板におけるエピタキシャル成長による、トンネルバリヤ
及び量子ドットの直接的合成によって、ナノメータレン
ジのサイズでのトンネルバリヤ及び量子ドットの再現性
のある製造が可能となり、この際、量子ドットのサイズ
は、トレンチの製造のためのリトグラフィック法により
決定される上記構造のサイズとは、その大きさのオーダ
ーが異なっている。
【００３３】これは、本質的に、上述のように製造され
たる量子構造の質にたいして決定的であり、したがっ
て、原子構造の製造に対して、原子拡散プロセス（atom
ic diffusion process）が用いられ、これにより、原子
的にスムースな境界面がマトリクス内に埋め込まれた量
子構造の製造が可能となる。
【００３４】この新たな方法は、とりわけ、単一電子ト
ランジスタのアクティブ量子ドットの製造が単純である
ことで特徴付けられる。したがって、アクティブ量子ド
ットは、上記のような構造とされた基板の狭い位置にお
けるエピタキシャル成長により実現される。この狭い位
置での製造は、光リトグラフィにより生じ得る。この
際、このような基板構造の形成もまた同様に、スタンダ
ードなプロセス、例えばドライエッチングによりなされ
る。エピタキシャル成長が上記のように製造された狭い
位置に形成されると、この狭い領域における成長の間に
形成される量子ドットのサイズ、及びトンネルバリヤの
サイズは、適切な層組成の選択及び成長条件の選択によ
って、限定された手法（defined manner）でセットする
ことが可能である。狭い領域における量子ドットの自己
生成的形成は、所定の原則に基づいてなされ、この原則
は、層成長の間、表面によって、予め所定の構造とさ
れ、基板表面に対して傾斜された基板のエッジが形成さ
れる、というものである。表面ディフージョンプロセス
（surface diffusion processes）は、これらの傾斜さ
れた表面上では層成長を抑える一方で、基板表面に閉口
な面では成長を促す。狭い部分の中心では、基板表面に
対して垂直な方向の成長率は大きく増加する。なぜな
ら、ここでは二つの傾斜された側面相（facet）からの
ディフージョンプロセスが、成長率の増加に寄与するか
らである。この方法においては、残りの面に対して上昇
された台地部（プラトー）は、狭い位置の中心部により
実現される。アクティブ層が構造退場に成長されると、
側面相から上記プラトーへの原子の表面ディフージョン
プロセスによって、このプラトー上に量子ドットが形成
される。この量子ドットは、成長方向の厚みが大きく、
したがって、ドレイン及びソース領域内でのエピタキシ
ャル層の厚みが大きく、かつ、さらなる成長によって、
完全にマトリクス内に埋め込むことができる。側面相に
おける成長の減少を通じて、上述したトンネルバリヤ
は、後者の上に実現される。
【００３５】上述のように製造された量子ドットは、ナ
ノメータレンジのサイズを有し、原子的にスムースな境
界面を有し、絶縁マトリクス内に境界をつけ、表面効果
の阻害を回避し、かつ、同様に成長の間に形成される供
給ラインを通じて、容易にチャージ及びディスチャージ
が可能である。この個々の電子トランジスタの制御に当
っては、ゲートを一つ設けるだけで十分であり、このゲ
ートは、成長の間にその側面に直接設けるか、またはト
ップゲートあるいはバックゲートとして設けることが可
能である。この新規な方法により、複数のカップルされ
た量子ドットを一つの作業ステップで実現化することが
可能であり、これにより複雑な論理回路及び検出器の製
造が可能となる。
【００３６】この新規な方法によれば、Ａ〜Ｄのすべて
の点において利点が得られる。Ａに関しては、すべての
処理ステップは、半導体コンポーネントの工業的製造に
おいてはスタンダードなステップであり、したがって、
適当な手法によって、高度集積回路の総合的製造プロセ
スに組み込むことが可能である。光リトグラフィは、リ
トグラフィックプロセスとして十分であり、マテリアル
が損傷しないという利点を奏する。この方法は、種々の
マテリアルシステム、例えばＧａＡｓ，ＩｎＰ，ＳｉＧ
ｅ，及びその他関連する半導体システムにも適用可能で
あり、したがって、光学コンポーネント、電子及び電位
計及び、ロジック回路等にも適用可能である。
【００３７】Ｂの点に関しては、この新規な方法は、個
々の電子トランジスタの集積の（integration）最高に
高い準位にパスを開くものであり、なぜなら、活性量子
ドットの“封止”("confinement")が既に存在するから
であり、かつ、一つのゲートによって、十分に個々の電
子トランジスタを十分制御することが可能であるからで
ある。
【００３８】Ｃに関して、光リトグラフィに基づいた通
常のプロセスを用いたコンタクトの製造が可能である。
【００３９】最後に、Ｄに関しては、この新規な方法
は、すべての境界面は自動的に原子的にスムースににな
るという点に寄与する、原子的にスムースなスケール上
へのディフュージョンプロセスを活用しているというこ
とで説明される。原則として、結晶学的な平面は、これ
らのディフュージョンプロセスの間に形成され、最も高
密度にパックされた平面、例えば、｛１１１｝、｛３１
１｝平面に対応し、これらは、したがって、ＴＥＭの結
果（ＴＥＭ＝Tunnelling Electron Microscope）に示さ
れるように、特に境界面として適切である。この層成長
は、構造の形成後に生じるので、アクティブ量子ドット
は、何ら照射（例えば電子ビーム照射）にさらされるこ
とはなく、または、その他の損傷を与える処理（例えば
エッチングまたはＦＥＢ書き込み）にさらされることも
ない。予め所定の構造としたスタート基板における、よ
り小さな阻害要因は、その殆どが、表面ディフュージョ
ンプロセスによって除去され、したがって、量子ドット
に何ら影響を与えることはない。
【００４０】本発明において特に利点となる点は、量子
ドットには、原則的には最小限界サイズが存在すること
はなく、なぜなら、量子ドットは、自己生成プロセスに
よって生成され、その形状を予めセットする必要はない
からである。さらに、この方法によれば、量子ドットを
完全にマトリクスに埋め込むことができ、一方、阻害表
面状態が生じることはなく、さらに、上述の“封止”も
予めセットすることができる。この決定的な利点は、し
かし、原子プロセス（表面ディフュージョンプロセス）
が原子構造の製造に活用されていることによる。したが
って、原子的にスムースな表面を、結晶学的配向性の異
なる状態で得ることが可能となる。
【００４１】以下、本発明に係るコンポーネント及び方
法、及びこの方法により得られた集積回路の実施形態を
示す。これらは、（従属）クレームからも示される。
【００４２】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態を説明する。図１を参照すると、本発明に
より二つのトレンチ１２、１４によって得られた構造の
基板１０の平面図が、複数の順に上記構成された基板上
にデポジットされた複数の層とともに示されている。こ
れらは、図２、３により詳細に示される。
【００４３】まず、図１にトレンチ１２、１４を示し、
これらはともに略Ｕ字型となっており、これらＵ字型の
ベース領域にそれぞれ直角部（角状部）１６、１８を有
する。これら直角部１６、１８は、一定の距離をおいて
その先端が互いに向かい合っており、その距離は、例え
ば、約0.5μである。これらのＵ字型の二つのトレンチ
１２、１４にわたって、図２に示されるように、二つの
ウェブ領域２０、２２がＵ字型の外方領域内に残されて
おり、この領域に、最終的にゲート電極２４、２６が設
けられる。図２にさらに示されるように、高くなってい
るウェブ即ちプラットフォーム領域２８もまた、対向し
て設けられたトレンチ間に設けられている。
【００４４】図２、３に示されるように、二つの異なる
組成物よりなる更なるマテリアルの、代わる代わる形成
された層、即ちオルタネーティング層（alternating la
yers）が、上記のように構成された基板上に形成（depo
sit）される。この基板は、この例においてはＧａＡｓ
よりなる。第一の層３０は砒化ガリウムよりなり、第二
の層３２は砒化アルミニウムガリウム、第三の層３４は
さらに砒化ガリウム、第四の層３６は砒化アルミニウム
ガリウム、第五の層３８はさらに砒化ガリウム、第六の
層４０はｎ−ドープされた（n-doped）砒化アルミニウ
ムガリウム、及び最上層４２は再度砒化ガリウムよりな
る。層４０のモジュレーションドーピングの結果とし
て、二次元的な電子ガスが、層３８との境界面に生じ
る。
【００４５】実用的な実施形態では、好ましくは、さら
なるオルタネーティング層が形成される。特定の例にお
ける層の構成を以下に示す。
【００４６】第一に、厚さ１００ÅのＧａＡｓが５２０
℃において通常の（１００）ＧａＡｓ基板上で成長され
る。その後、構造のヒーリングを行うために、温度を５
７０℃まで上昇させる（アニーリング処理）。その後、
３５周期の超格子バッファ構造（35-period super latt
ice buffer structure）が、５４０℃において形成さ
れ、各周期は１９ÅのＡｌＡｓ層と３８ÅのＧａＡｓ層
よりなる。
【００４７】その後、２００ÅのＧａＡｓ層３８が基板
の外方に成長する。ＡｌＧａＡｓ層４０はその上に形成
され、この際、このマテリアルの最初の１００Åはドー
ピングせずに、いわゆるスペーサ層となり、その後の４
００Åの層は、Ｓｉによってドーピングされ、２ＤＥＧ
（二次元電子ガス：2 Dimension Electron Gas）が４．
４×１０11ｃｍ-2の二次元電荷密度及びモビリティ（mo
bility）μ＝７，６００ｃｍ2ボルト秒で、室温におい
て、サンプルの構造形成がなされていない領域（unstru
ctured region）に形成されるようにされる。
【００４８】基板の構造形成がなされていない領域に対
して、上記厚みのステートメントが適用される。最後
に、厚み約５０ÅのＧａＡｓ層が、カバー層４２として
形成される。簡単のため、これらの層の多くは図２、３
には示されていない。究極的には、ここに示される層３
０〜３４を完全にＧａＡｓで形成するだけでも十分であ
り、この場合超格子バッファ層が不要とされる。
【００４９】また、同じ層の順列がトレンチにも生じ
る。これらの層は、層の順列によるファイリングアップ
（filling up）が基板表面に届くことのないように、か
つコンポーネントの電気特性に影響を与えることのない
ように、十分深くされる必要がある。
【００５０】図２、３に示されるように、基板上に形成
された層は、ピラミッド形状をなし、これは非常に特殊
な構造である。図３から明らかなように、層３６の上方
境界は二つの傾斜面４４、４６を形成し、この際、Ｇａ
Ａｓ層の形式でこれらの傾斜面に形成されたマテリアル
の層は比較的狭く、これによって、対応するトンネルバ
リヤ４８、５０が生じる。その中心、上記ピラミッドの
先端の直下には、図３における略トライアングル状の断
面に示されるように、量子ドット５２が位置しており、
かつ、図２においても同様にトライアングル状の断面で
示される。これら両断面から、上記量子ドットは、全体
として小さなピラミッド型であると考えられる。その側
面において、トンネルバリヤ４８、５０はトレンチによ
って境界づけられる。
【００５１】さらに図１〜３に示されるように、層４０
は、ドレイン及びソース電極５４、５６を形成するよう
にコンタクト可能である。
【００５２】量子ドット５２のエネルギー準位は、各ゲ
ート電極２４、２６の一方へ制御電圧を与えることで制
御可能である。ソース及びドレイン電極５４、５６に異
なる電圧を与え、かつ適切な電圧をゲート電極に与える
ことで、量子ドットの量子化エネルギー準位を、対応す
るソース及びドレイン領域のフェルミ準位にあわせて調
整することが可能である。この方法では、個々の電子
は、ソース領域から量子ドットの量子化エネルギー状態
において受容され、かつ、この準位からドレイン領域及
びドレイン電極５６へと通過可能である。
【００５３】個々の電子の量子移動に関しては、図４に
示されている。図４は対応する実際に試験されたコンポ
ーネントの測定結果を示すものである。ここで相互コン
ダクタンスをマイクロシーベルト単位で縦軸にとり、ゲ
ートポテンシャルＵBGをボルト単位で横軸にとって表し
た。各ピークは、このように形成されたトランジスタが
コンダクティブ即ち伝導性となる電圧を示し、これらの
ピーク間のゲートポテンシャルは、トランジスタがブロ
ックされていることを示す。クーロン−ブロッケード効
果（coulomb-blockade effect）がこれにより証明され
る。
【００５４】上記例はＧａＡｓ／ＡｌＧａＡｓにおいて
実現されるが、同様の原則は、III-V族またはII/VI族の
複合的半導体システム、及びIV族の半導体、例えばシリ
コン（個々の層のディファレンシャルドーピングによ
り）やシリコン／ゲルマニウムシステムも同様に、上記
方法により実現できる。また、量子ドット５２の生成及
びトンネルバリヤ４８、５０を、上記選択されたシステ
ムとは異なるマテリアル、例えば金属インディウムから
生成することも可能である。
【００５５】上記例においては、その間に量子ドットが
配置された二つのトンネルバリヤは、トランジスタの生
成のために用いられた。この目的のために、互いに対向
して配置されたトレンチ１２、１４間のマテリアルウェ
ブ２８は、広い領域６０から遷移領域６２によって、直
接、対向して設けられた先端部１６、１８の間の狭い領
域６４へと伸び、そして、第二の分岐遷移領域６６を通
じて第二の広い領域６８へと伸びるように設計されてい
る。この方法において、トンネル領域は遷移領域６２、
６６に形成されており、量子ドット５２は、対向して設
けられたトレンチ１２、１４の先端部の間のピラミッド
の先端領域に形成される。
【００５６】しかし、トンネルバリヤをただ一つ設け
て、このトンネルバリヤを対応するゲート電極によって
制御することも可能である。トンネルバリヤは、伝導状
態から非伝導状態へとスイッチング可能であり、制御可
能なダイオードまたは制御可能なスイッチングエレメン
トもまた実現でき、ここでは、原則として究極的にはト
ランジスタとして考えられる。
【００５７】この点を説明するために、図５では、最初
に、単に一つのステップ１１を有する基板１０を有する
実施形態を示す。このステップは図示の平面を横切るよ
うに伸びている。エピタキシャル成長の間、図２の右手
側と同様に、隣接するエッジ９において層の傾斜が生
じ、トンネルバリヤ４９が上述したような層成長の間に
形成される。エピタキシャル成長により生成される２Ｄ
ＥＧ（５１）は、ソース及びドレイン電極５４、５６
に、トンネルバリヤの両端においてコネクションを与え
る。トンネルバリヤの伝導性を制御するために、ゲート
電極が設けられ、ここではバックゲート１５として基板
の裏面に設けられる。
【００５８】図６は傾斜面の領域におけるトンネルバリ
ヤ４９を示し、これは、これらのトレンチが図１の上半
分の形状を有するときに、二つのトンネルバリヤ間のウ
ェブ上に生じる。即ち、広い領域６０から狭い領域６４
にかけて、ウェブは遷移領域６２を有する。上述した一
連の層の成長の間に生じるトンネルバリヤ４９は、トッ
プゲート１３により制御可能である。この場合、バック
ゲートやイン−プレインゲートの形態でのゲート電極を
用いることも可能である。
【００５９】図７に、本発明の概念を実現するための他
の形態を示す。
【００６０】図７から、特に、隣接するトレンチ領域１
０２、１０４から意図的に構成される基板１００が注目
される。二つのウェブ領域１０６、１０８が残ってお
り、この例においては、トレンチ領域１０２、１０４の
側壁は、トレンチ領域の１０２、１０４のフロアに対し
て垂直には伸びず、むしろ傾斜して伸びる。このように
傾斜して伸びることにより、優先的に、本発明に係る所
望のピラミッド構造の形成が促進される。図７に係るこ
の形態において、このピラミッド構造は、ウェブ領域１
０６、１０８だけでなく、基板の狭い領域におけるトレ
ンチ領域１０２、１０４においても、オルタネーティン
グ層順列の配置により形成される。図８、９、１０に示
されるように、異なる成長が、特にこのようにして生
じ、傾斜面１１６がトレンチの広い領域１１２と狭い領
域１１４の間の遷移領域１１０に生じ、マテリアル増加
（material increase）１１８は広い領域に比較して狭
い領域に生じる。対応する傾斜面は、狭い領域におい
て、第一の遷移領域１１０に対して他方側との第二の遷
移領域に生じる。ここで、また、もう一つのマテリアル
１２０または伝導性の異なるマテリアルが、続けて形成
されると、これにより、トンネルバリヤが傾斜面１１６
及び／または傾斜面の他方側の量子ドット１２２に生じ
る。ソース及びドレイン電極１２４、１２６及びゲート
電極もまた、ここに配置される。このように得られたピ
ラミッド構造は、究極的には、図１〜３の実施形態のピ
ラミッド構造と非常によくにているが、二つの隣接する
トレンチ領域間のウェブに変えてトレンチ領域において
実現されている。図１〜３と同じマテリアルシステム及
び考察が、この実施例でも適用される。
【００６１】図１１は、トレンチ１２、１４をのこぎり
歯状に形成した例を示し、これらのトレンチは、実質的
に互いに平行に伸び、これにより量子ドット５２はそれ
ぞれ、のこぎり歯状のトレンチの対向する形成点１６、
１８の間に形成される。トンネルバリヤは各量子ドット
の左及び右に形成されるが、簡単のために図示はしてい
ない。ゲート電極２４は、各量子ドット毎に配置可能で
ある。シルトレジスタタイプの直列回路を想起すること
ができる。ここで、ソース及びドレイン電極５４、４６
は図示の直列回路の左及び右に配置される。
【００６２】図１２は、実質的に互いに平行に伸びる３
つのトレンチ１２、１４、１７の配置を示し、これら
は、並列回路を形成するために同様のデザインとなって
いる。
【００６３】中心のトレンチ１４は、曲がり角の形状、
すなわちコーナー状の境界１５０を有する。この境界１
５０は、トレンチ１２のコーナー状の境界１５２と離間
して配置されており、これらの境界は、対称的に配置さ
れている。この場合、図１〜３と非常によくにた構造が
形成される。即ち、第一の広い領域６０は、第一の収束
遷移領域６２を通じて、対向して配置されたトレンチの
頂点間に形成される第一の狭い領域６４とつながり、続
いて、第二の分岐遷移領域６６を通じて、第二の広い領
域６８とへとつながる。中心のトレンチ１４の他方側の
構造も、上記構造に対応して形成されており、第３の広
い領域６０Ａは第三の収束遷移領域６２Ａを通じて第二
の狭い領域６４Ａに通じ、この領域６４Ａは、最終的
に、分岐第４遷移領域６６Ａを通じて第４の広い領域６
８Ａへとつながる。ゲート電極１２は、二つのトレンチ
領域１２、１５の間に設けられ、さらにカップリングゲ
ート又は更なる量子ドットは、真ん中のトレンチ１４の
中心のウェブ領域上に位置している。
【００６４】図１３は、複数のダイアモンド上のトレン
チ１６０によって℃のようにアレイを形成すうかを示す
ものであり、このトレンチ１６０は、行列配置によるマ
トリックスにアレンジされており、ドット５２は、近接
するエッチングされたトレンチの対向する頂点コーナー
間に形成されている。
【００６５】図１１、１２、１３のドット及びトンネル
バリヤは、層構造が上述したようにエッチングされた基
板上に形成された時にのみ生じる点に留意されたい。
【００６６】上述したように、基板の構造を、頂点から
頂点へと位置する二つのトレンチ領域によって達成され
るものとする必要は、必ずしもない。その他の基板の構
成形態が、図１４に示されている。この図において、ト
レンチ１２は突出領域（point region）１６を有する長
手のトレンチであり、トレンチ１４は、互いに平行な直
線の壁面を有する形状となっている。図１〜３に対応す
る更なるマテリアルの形成を終えた後、ピラミッド構造
が、トレンチ１４とトレンチ１２の突出部１６との間に
生成され、突出部１６の近傍の狭い点には量子ドット５
２が生成される。参照番号２４は、ここではゲート電極
を示す。ソース及びドレイン電極５２、５６もまたここ
に配置される。
【００６７】この構造は、究極的には、大体において図
１〜３の構造に対応し、これが、同じ参照番号が割り振
られている理由となっている。この場合、第一の広い領
域６０、第一の収束遷移領域６２、狭い領域６４、第二
の分岐遷移領域６６、第二の広い領域６８が存在する。
図１５に等価回路ダイアグラムが示される、図１４に示
されるコンポーネントは、電荷測定に使用可能である。
図１５に示されるように、ゲート電極２４は容量的に量
子ドット５２に結合されており、測定されるべき電荷と
ゲート電極との容量的結合による結果として生じる電荷
キャリアが、量子ドットのエネルギー準位を制御し、か
つ、これにより、ドレイン及びソース電極５４、５６間
に形成されるチャンネルの伝導性が制御される。量子ド
ット５２の左から右にかけて、トンネルバリヤ５０、４
８が設けられ、これらは、図１５の等価回路ダイアグラ
ムにも示されるように、伝導性チャンネルを形成する。
【００６８】図１６は大まかに図１４の構造に対応する
構造をしめし、これが、同じ参照番号がここでも用いら
れる理由となる。しかし、ここでは、各要素（エレメン
ト）は、光検出器として形成されており、これが、ゲー
ト電極が、ある程度局部的な（areal）デザインとなっ
ている理由である。光がゲート電極２４に照射される
と、チャージキャリヤが生成され、これらのキャリヤ
は、順に量子ドット５２のエネルギー準位のポジショ
ン、及びドレイン及びソース電極５４、５６間のチャン
ネル内の伝導性を制御する。その他の種類の電磁気放射
のしょくていにおいても、同じ検出器が用いられる。
【００６９】図１７は、二つのトレンチ１２、１４のデ
ザインを示し、このデザインは、量子ドット５２（トラ
ンジスタ）と量子ワイヤ２００（レジスタ）の生成に有
用であり、集積トランジスタ回路の実現に活用可能であ
る。
【００７０】ここで、二つの対向して配置されたトレン
チ１２、１４は、最初に広い領域６０を形成し、その後
収束遷移領域６２、狭い領域６４、分岐第二遷移領域６
６、及び第二の広い領域を形成する。この後、第二の収
束遷移領域１６２が続くが、この領域１６２は、長手の
狭い領域１６４に開放されており、この領域１６４は、
二つのトレンチエッジ間に位置しており、かつ、これら
のエッジは、互いに離間して平行に伸びる。この狭い領
域１６４は、最終的に、さらなる分岐領域１６６を通じ
てさらなる広い領域１６８へと通じる。基板をこのよう
な構造とすることで、量子ドット５２は、上述したよう
に、対向して形成された突出部１６、１８間にエピタキ
シャル成長の後に形成される。この際、トンネルバリヤ
４８、５０は、図１７の量子ドット５２の直接上方及び
下方にある。この示された構造のこの部分は、図１〜３
の構造に大まかには対応する。
【００７１】第二の長手の狭い領域１６４によって、異
なるマテリアル層の形成の後に、レジスタとなる量子ワ
イヤが形成される。電極１７０は供給電圧を電極１７２
に与える際の接地電極を表す。入力電圧はゲート電極２
４に供給され、出力電圧は、トンネルバリヤ４８の低方
端（lower end）にある電極１７４から出力可能であ
る。さらなる電極１７６を、ゲート電極に供給されるゲ
ート電圧に依存して、電極１７４及び１７６の間の抵抗
とともに、量子ワイヤの低方端に設けることもできる。
【００７２】集積回路に関して、例えば、その信号は電
極１７４からは出力（tapped off）されず、むしろ、集
積回路を形成するためにさらに同様に設計されたコンポ
ーネントに対して、チップ上に形成されたリードシステ
ムを介して供給される。
【００７３】最後に、図１８に、エッジを有する上記ス
テップ１１による構造の基板１０が、このステップ１１
のエッジ９に対してここでは平行に伸びる量子ワイヤの
生成にどのように用いられるかを示す。
【００７４】また、ここでは、少なくとも一つのベーシ
ック層の形成（build-up）を選択する必要があり、この
ベーシック層は、すべての実施形態の決定ファクターと
なり、特に、上記構造の基板上のさらなるマテリアルの
の層のエピタキシャル成長に関連する。このさらなるマ
テリアルは、もう一つのマテリアルの層すなわち伝導性
の異なるマテリアルの層がその後形成され、これによ
り、２ＤＥＧが更なるマテリアルと他方のマテリアルす
なわち伝導性の異なるマテリアルとの間の居うっかい表
面に生じる。
【００７５】更なるマテリアルのドーピングにより、
（例えば、上方層の境界面に隣接したモジュレーション
ドーピングまたはディラックデルタドーピング(Dirac d
elta doping)によって）、その他のマテリアルの比較的
薄い層が傾斜面に生じ、これによりトンネルバリヤが生
じ、一方、より厚い層がこの傾斜面の上方端に生じ、こ
れは、限定された寸法を有することから、量子ワイヤを
形成する。しかし、このベーシック層の構成の変形例が
多数実現可能である。上述したように、さらなるマテリ
アルは、好ましくは、二つの組成が異なるマテリアルの
順列を変えることで形成される。封止性の向上（better
confinement）、保護性向上、ドーピング、及びその他
の目的のために、一つのマテリアル層またはいくつかの
複数のマテリアル層を、上述したその他のマテリアル層
または上述した他方の伝導性の異なるマテリアル上に設
けることも可能である。
【００７６】本発明にかかるコンポーネントは、集積回
路を形成するための非常に多様な（divers）方法でアッ
セブルすることが可能である。一般に集積回路を形成す
るために、どのようにして量子構造を構成するかに関す
る例としては、特に、種々の回路例えばロジック回路を
実現するための、いわゆる単一電子トランジスタ（sing
le electron transistor）においては、日本の松江で１
９９５年５月２３〜２５日に開催された、ＦＥＤによる
“量子ファンクショナルデバイスに関する第二国際学
会”の学会報告（work shop report relating to the "
Second International Workshop on Quantum Functiona
l Devices sponcered by FED)が挙げられる。
【００７７】なお、本発明は、広い領域から狭い領域へ
の階段遷移（abrupt transition）を用いることで実現
化することも可能である。この場合、量子ドットは、狭
い領域の先端部（beginning）に形成され、傾斜面は、
この遷移に隣接する広い領域内に伸びる。
【図面の簡単な説明】
【図１】本発明の基本概念を説明するための概略平面
図。
【図２】図１のII-II断面図。
【図３】図１のIII-III断面図。
【図４】図１〜３に係るトランジスタの形態の特定コン
ポーネントにおけるクーロンブロッケードを示す測定結
果を表すグラフ。
【図５】バックゲートの制御のために、このバックゲー
トとともに傾斜面に形成されるトンネルバリヤを説明す
るための、図２の一部と同様の断面図
【図６】トンネルバリヤの制御のためのトップゲートと
ともに示される、図５と同様の断面図。
【図７】トレンチ内の狭い位置における量子ドットの形
成のための、トレンチの他のデザイン形態の説明図。
【図８】量子ドットの形成後における、図７のVIII-VII
I断面図。
【図９】図７のＩＸ−ＩＸ断面図。
【図１０】図７のＸ−Ｘ断面図。
【図１１】直列回路の概略説明図。
【図１２】並列回路の概略説明図。
【図１３】アレイの概略説明図。
【図１４】チャージ測定用コンポーネント（電位計）の
概略説明図。
【図１５】図１４のコンポーネントの等価回路ダイヤグ
ラム。
【図１６】光検出器の形態でのオプト−エレクトロニッ
クコンポーネントの概略説明図。
【図１７】配置されたレジスタを備えたトランジスタの
形態でのコンポーネントの概略説明図。
【図１８】長手のトレンチのエッジに隣接する量子ワイ
ヤの形成の概略説明図。
【図１９】アトミック−フォースマイクロスコープによ
る、図１に係る本発明の構造の表面微細構造の説明図。
【図２０】アトミック−フォースマイクロスコープによ
る、図２に係る本発明の構造の表面微細構造の説明図。
【図２１】アトミック−フォースマイクロスコープによ
る、図３に係る本発明の構造の表面微細構造の説明図。
【符号の説明】
１２、１４…トレンチ １６、１８…直角部（角状部） ２０、２２、２８…ウェブ領域 ２４、２６…ゲート電極 ３０〜３６…層 ４４、４６…傾斜面 ４８、５０…トンネルバリヤ ５４…ドレイン電極 ５６…ソース電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年８月２３日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の基本概念を説明するための概略平面
図。
【図２】図１のＩＩ−ＩＩ断面図。
【図３】図１のＩＩＩ−ＩＩＩ断面図。
【図４】図１〜３に係るトランジスタの形態の特定コン
ポーネントにおけるクーロンブロッケードを示す測定結
果を表すグラフ。
【図５】バックゲートの制御のために、このバックゲー
トとともに傾斜面に形成されるトンネルバリヤを説明す
るための、図２の一部と同様の断面図
【図６】トンネルバリヤの制御のためのトップゲートと
ともに示される、図５と同様の断面図。
【図７】トレンチ内の狭い位置における量子ドットの形
成のための、トレンチの他のデザイン形態の説明図。
【図８】量子ドットの形成後における、図７のＶＩＩＩ
−ＶＩＩＩ断面図。
【図９】図７のＩＸ−ＩＸ断面図。
【図１０】図７のＸ−Ｘ断面図。
【図１１】直列回路の概略説明図。
【図１２】並列回路の概略説明図。
【図１３】アレイの概略説明図。
【図１４】チャージ測定用コンポーネント（電位計）の
概略説明図。
【図１５】図１４のコンポーネントの等価回路ダイヤグ
ラム。
【図１６】光検出器の形態でのオプト−エレクトロニッ
クコンポーネントの概略説明図。
【図１７】配置されたレジスタを備えたトランジスタの
形態でのコンポーネントの概略説明図。
【図１８】長手のトレンチのエッジに隣接する量子ワイ
ヤの形成の概略説明図。
【図１９】アトミック−フォースマイクロスコープによ
る、図１に係る本発明の構造の表面微細構造の顕微鏡写
真。
【図２０】アトミック−フォースマイクロスコープによ
る、図２に係る本発明の構造の表面微細構造の顕微鏡写
真。
【図２１】アトミック−フォースマイクロスコープによ
る、図３に係る本発明の構造の表面微細構造の顕微鏡写
真。
フロントページの続き (72)発明者 ロルフ ハウグ ドイツ，シュトゥットガルト，フルトヴェ ンクラーシュトラーセ 91 (72)発明者 クラウス ファウ．クリッツィング ドイツ，シュトゥットガルト，カッツェン バッハシュトラーセ 121

Claims (55)

    【特許請求の範囲】
  1. 【請求項１】 量子構造、特に量子ドット（５２）及び
    トンネルバリヤ（４８、５０；４９）の製造方法であっ
    て、 対向して形成されたトレンチのセクション間にマテリア
    ルが残されるようにトレンチ（１２、１４）が意図的に
    形成され、かつ広い領域（６０）から狭い領域（６４）
    への遷移領域（６２）を有する構造の基板（１０）を有
    し、 さらなるマテリアル（３０〜３６）が前記基板上に形成
    されて、この基板のその他の領域上と成長の差が生じ、
    かつ、前記広い領域（６０）から前記狭い領域（６４）
    の間の前記遷移領域（６２）に傾斜面が生じ、さらにマ
    テリアルの高さは、前記広い領域よりも前記狭い領域の
    方が高くなっており、 異なるマテリアル、即ち伝導性の異なるマテリアルがそ
    の後に形成され、これによってトンネルバリヤ（４８、
    ５０；４９）が前記傾斜面上に形成され、及び／または
    量子ドットが前記傾斜面の上方端部において形成される
    ことを特徴とする方法。
  2. 【請求項２】 バッファ層（２０，３２，３４，３６）
    の形成のために、前記さらなるマテリアルは、二つの異
    なるマテリアルの組成物の層が交互に複数積層された形
    態で形成されることを特徴とする請求項１記載の方法。
  3. 【請求項３】 前記基板の前記構造の領域を形成するた
    めに、前記各トレンチ（１２、１４）の境界線は、互い
    に距離的に離間されてかつ頂点どうしが対向するコーナ
    ー部を有す形状となっているか、または、直線部分と角
    状部とをそれぞれ有する形状として、これらの角状部が
    互いに対向し離間して配置されるものとするか、また
    は、相互にカーブして互いに離間して配置される形状と
    なっているか、または、二つの互いに離間して相互に対
    向して配置される形状であるとともに直角部の一部また
    は多角形の一部をなす形状となっていることを特徴とす
    る請求項１または２記載の方法。
  4. 【請求項４】 制御可能なトンネルバリヤ（４９）を制
    御するために、広い領域（６０）及び狭い領域（６４）
    の双方がコンタクトされ、 前記傾斜面の領域に形成されたトンネルバリヤ（４９）
    を制御するためにゲート電極（１３、１５、２４、２
    ６）が設けられ、 前記ゲート電極は、前記他のマテリアル（３８）上に配
    置されてこのマテリアル（３８）から少なくとも一つの
    絶縁層によって分離されて少なくとも部分的に前記遷移
    部領域を覆うトップゲートとしてのゲート電極（１３）
    として、または、前記基板（１０）の後部上に設けられ
    たバックゲートとしてのゲート電極（１５）として、ま
    たは、前記トレンチのうちの一つにより境界付けられる
    領域内に配置された平面内ゲート電極（２４、２６）と
    して、設けられていることを特徴とする請求項請求項１
    または２または３記載の方法。
  5. 【請求項５】 前記トレンチ（１２、１４）は、 前記基板（１０）の前記狭い領域（６４）での前記広い
    領域（６０）に対向するサイドが第二の遷移領域（６
    ６）及び第二の広い領域（６８）につながり、 少なくとも一つの平面ゲート電極（２４、２６）が前記
    トレンチ（１２、１４）により境界付けられる領域の一
    つにより形成され、一方、狭い領域（６４）の両側にあ
    る広い領域（６０、６８）は、ソース−ドレイン電極
    （５４、５６）を形成するためにコンタクトされている
    ことを特徴とする請求項１〜４のいずれかに記載の方
    法。
  6. 【請求項６】 トランジスタ及び隣接する抵抗の形成の
    ために、互いに実質的に平行に伸びる対向して形成され
    たトレンチのセクション間に第二の狭い領域（１６４）
    が形成されるように、前記トレンチ（１２、１４）を通
    じての前記基板（１０）の構造を形成し、前記第二の広
    い領域に隣接して前記量子ワイヤを形成することを特徴
    とする請求項５記載の方法。
  7. 【請求項７】 形成されるコンポーネントは、電荷測定
    （図１４）に用いられ、前記ゲート電極（２４）は、量
    子ドットの電荷の状態に影響を与えるために、測定すべ
    き電荷に容量的に結合されてることを特徴とする請求項
    ５記載の方法。
  8. 【請求項８】 形成されるコンポーネントの前記ゲート
    電極（２４）は、電磁放射線を受けるように形成され、
    これにより、電磁放射線検出器、特に光検出器が得られ
    る（図１６）ことを特徴とする請求項５記載の方法。
  9. 【請求項９】 複数のトレンチを基板上に形成すること
    で複数のインターリンクされた量子構造が形成され、 例えば、その間に量子ドットを有する二つのトンネルバ
    リヤによりそれぞれ形成されるトランジスタのリンク、
    量子ワイヤによって形成されるレジスタのリンク、二次
    元電子ガスのセクションにより形成されるこれらのトラ
    ンジスタ及びレジスタの間の伝導性コネクションのリン
    ク、によって上記量子構造が形成され、 これにより、集積回路、高度集積回路、または特定の機
    能、例えば増幅器あるいは周波数ジェネレータ、を実行
    する回路が得られることを特徴とする請求項１〜８のい
    ずれかに記載の方法。
  10. 【請求項１０】 前記第二の広い領域は、第三の遷移領
    域、第二の狭い領域、第四の遷移領域、第三の広い領域
    に続いており、各狭い領域にはそれぞれゲート電極が設
    けられており、これにより、直列回路が形成される（図
    １１）ことを特徴とする請求項５記載の方法。
  11. 【請求項１１】 前記第二のトレンチ（１４）における
    前記第一のトレンチの反対側に第三のトレンチが設けら
    れ、この第三のトレンチは、前記第二のトレンチととも
    に、第三の広い領域（６０Ａ）、第三の遷移領域（６２
    Ａ）、第二の狭い領域（６４Ａ）及び第四の遷移領域
    （６６Ａ）及び第四の広い領域（６８Ａ）をそれぞれ形
    成し、更なるトレンチが所望により配置可能であってこ
    れは形成される前記構造の繰り返しとなり、ゲート電極
    （２４、２６）は、このゲート電極が対応する単一のま
    たは複数の前記狭い領域に隣接した各トレンチに設けら
    れており、これによって、並列回路が形成されることを
    特徴とする請求項５記載の方法。
  12. 【請求項１２】 トレンチ（１６０）が多角形型、例え
    ば方形、にマトリックス配置され、隣接するトレンチの
    対向するコーナー部間に量子ドット（５２）が配置さ
    れ、前記量子ドットはそれぞれトンネルバリヤをその両
    サイドに有し、これによりアレイが形成されることを特
    徴とする請求項５記載の方法。
  13. 【請求項１３】 前記量子構造は、III-V族の半導体マ
    テリアルシステム、例えばＧａＡｓ／ＡｌＧａＡｓ、Ｇ
    ａＡｓ／ＧａＩｎＡｓ、またはＧａＡｓ／ＧａＡｌＩｎ
    Ａｓ、またはIV族の半導体マテリアルシステム、例えば
    ＳｉまたはＳｉＧｅ、またはII-VI族の半導体マテリア
    ルシステムで、前記量子ドットまたはトンネルバリヤ層
    のマテリアルもまた、その他のマテリアルよりなり、例
    えば金属インディウムをＧａＡｓ／ＧａＡｌＩｎＡｓシ
    ステムとともに用いることを特徴とする請求項１〜１２
    のいずれかに記載の方法。
  14. 【請求項１４】 量子構造、特に量子ドット及びトンネ
    ルバリヤの製造方法であって、隣接してその幅が異なる
    ように形成された複数のトレンチ領域（１０２、１０
    ４）、及び広い領域（１１２）から狭い領域（１１４）
    への遷移部（１１０）、をそれぞれ意図的に形成するこ
    とで基板の構造が形成され、 さらなるマテリアルが前記基板上に形成されて、前記基
    板の前記各トレンチ領域（１０２、１０４）に異なる成
    長が生じるとともに、前記広い領域（１１２）と前記狭
    い領域（１１４）との間の遷移領域（１１０）において
    前記広い領域よりも前記狭い領域のほうでマテリアルの
    高さが増加するように（１１８）傾斜面（１１６）が生
    るようにされ、 異なるマテリアル即ち伝導性の異なるマテリアルがその
    後に形成され、 これにより、トンネルバリヤが前記傾斜面（１１６）及
    び／または量子ドット（１２２）が前記傾斜面の上方端
    に生じることを特徴とする方法。
  15. 【請求項１５】 前記トレンチ領域（１０２、１０４）
    の側壁は、前記基板（１０）の表面に対して傾斜して伸
    びており、この対向する側壁は、好ましくは、前記基板
    の表面方向に向かって分岐して行くようになっているこ
    とを特徴とする請求項１４記載の方法。
  16. 【請求項１６】 バッファ層の形成のために、さらなる
    マテリアルが、二つの異なるマテリアル組成物が交互に
    形成された複数の複数の層の形態で形成されることを特
    徴とする請求項１４または１５記載の方法。
  17. 【請求項１７】 前記構造とされた基板の領域の形成の
    ために、前記トレンチの境界面は、互いに頂点が対向し
    て設けられた二つの離間したコーナーの形状を有し、ま
    たは、直線面と角状部とをそれぞれ有する形状として、
    これらの角状部が互いに対向し離間して配置され、また
    は、相互にカーブして互いに離間して配置される形状、
    または、二つの互いに離間して相互に対向して配置され
    るとともに直角部の一部または多角形の一部をなす形状
    であることを特徴とする請求項１４または１５または１
    ６記載の方法。
  18. 【請求項１８】 制御可能なトンネルバリヤの形成のた
    めに、広い領域（１１２）及び狭い領域（１１４）の双
    方がコンタクトされ、 前記傾斜面の領域に形成されたトンネルバリヤを制御す
    るためにゲート電極（１２８）が設けられ、 前記ゲート電極は、前記他のマテリアル上に配置されて
    このマテリアルから少なくとも一つの絶縁層によって分
    離されて少なくとも部分的に前記遷移部領域を覆うトッ
    プゲートとしてのゲート電極として、または、前記基板
    の後部上に設けられたバックゲートとしてのゲート電極
    として、または、前記トレンチのうちの一つにより境界
    付けられる領域内に配置された平面内ゲート電極とし
    て、設けられていることを特徴とする請求項１４〜１７
    のいずれかに記載の方法。
  19. 【請求項１９】 前記トレンチ領域（１０２、１０４）
    は、前記基板（１００）の前記狭い領域（１１４）にお
    ける前記広い領域（１４２）に対向するサイドが第二の
    遷移領域（６６）及び第二の広い領域（６８）につなが
    り、 少なくとも一つの平面ゲート電極が前記トレンチセクシ
    ョンにより囲まれる領域の一つにより形成され、一方、
    前記狭い領域（１１４）の両側にある広い領域は、ソー
    ス及びドレイン電極（１２４、１２６）を形成するため
    にコンタクトされていることを特徴とする請求項１４〜
    １８のいずれかに記載の方法。
  20. 【請求項２０】 トランジスタ及びその後段の抵抗の形
    成のために、前記トレンチによる前記基板の構造形成
    は、量子ワイヤを形成する第二の狭い領域は、互いに実
    質的に平行に伸びる対向して形成された境界壁間の第二
    の狭い領域に隣接するようになされることを特徴とする
    請求項１９記載の方法。
  21. 【請求項２１】 形成されるコンポーネントは、電荷測
    定に用いられ、前記ゲート電極は、前記量子ドットの電
    荷の状態に影響を与えるために、測定すべき電荷に容量
    的に結合されてることを特徴とする請求項１９記載の方
    法。
  22. 【請求項２２】 形成されるコンポーネントの前記ゲー
    ト電極は、電磁放射線、特に光、を受けるように形成さ
    れ、これにより、電磁放射線検出器、特に光検出器が得
    られることを特徴とする請求項１９記載の方法。
  23. 【請求項２３】 複数のトレンチを基板上に形成するこ
    とで複数のインターリンクされた量子構造が形成され、 例えば、その間に量子ドットを有する二つのトンネルバ
    リヤによりそれぞれ形成されるトランジスタのリンク、
    量子ワイヤによって形成されるレジスタのリンク、二次
    元電子ガスのセクションにより形成されるこれらのトラ
    ンジスタ及びレジスタの間の伝導性コネクションのリン
    ク、によって上記量子構造が形成され、 これにより、集積回路、高度集積回路、または特定の機
    能、例えば増幅器あるいは周波数ジェネレータ、を実行
    する回路が得られることを特徴とする請求項１４〜２２
    のいずれかに記載の方法。
  24. 【請求項２４】 前記第二の広い領域は、第三の遷移領
    域、第二の狭い領域、第四の遷移領域、第三の広い領域
    に続いており、各狭い領域にはそれぞれゲート電極が設
    けられており、これにより、直列回路が形成されること
    を特徴とする請求項１９記載の方法。
  25. 【請求項２５】 互いに平行に設けられた複数のトレン
    チ領域の形成を通じて、その一つは第一の広い領域、第
    一の遷移領域、第一の狭い領域、第二の遷移領域、第二
    の広い領域、に平行に設けられ、また、第三の広い領
    域、第三の遷移領域、第二の狭い領域、第四の遷移領域
    及び第四の広い領域も平行に設けられ、互いに平行に設
    けられたトレンチ領域の数に依存して、形成される前記
    構造の繰り返しが得られ、ゲート電極は、このゲート電
    極が対応する単一のまたは複数の前記狭い領域に隣接し
    た基板の各ウェブ領域に設けられており、これによっ
    て、並列回路が形成されることを特徴とする請求項１９
    記載の方法。
  26. 【請求項２６】 前記基板のウェブ領域が前記トレンチ
    領域の間に残され、各量子ドットが前記基板の各ウェブ
    領域の間に形成され、前記量子ドットはそれぞれトンネ
    ルバリヤをその両サイドに有し、前記形成される構造の
    マトリクス配置によって、これによりアレイが生じるこ
    とを特徴とする請求項１９記載の方法。
  27. 【請求項２７】 前記量子構造は、III-V族の半導体マ
    テリアルシステム、例えばＧａＡｓ／ＡｌＧａＡｓ、Ｇ
    ａＡｓ／ＧａＩｎＡｓ、またはＧａＡｓ／ＧａＡｌＩｎ
    Ａｓ、またはIV族の半導体マテリアルシステム、例えば
    ＳｉまたはＳｉＧｅ、またはII-VI族の半導体マテリア
    ルシステムで、前記量子ドットまたはトンネルバリヤ層
    のマテリアルもまた、その他のマテリアルよりなり、例
    えば金属インディウムをＧａＡｓ／ＧａＡｌＩｎＡｓシ
    ステムとともに用いることを特徴とする請求項１４〜２
    ６のいずれかに記載の方法。
  28. 【請求項２８】 量子構造、特に量子ドット（５２）及
    びトンネルバリヤ（４８、５０；４９）を有するコンポ
    ーネントであって、 対向して形成されたトレンチのセクション間にマテリア
    ルが残され、かつ広い領域（６０）から狭い領域（６
    ４）への遷移領域（６２）を有するように、トレンチ
    （１２、１４）によりその構造が形成された基板（１
    ０）と、 前記広い領域（６０）から前記狭い領域（６４）の間の
    前記遷移領域（６２）に傾斜面が生じ、さらに、このマ
    テリアルの高さが前記広い領域よりも前記狭い領域の方
    が高くなるように、前記基板上に形成されたマテリアル
    （３０〜３６）と、 トンネルバリヤ（４８、５０；４９）が前記傾斜面上に
    形成され、及び／または量子ドットが前記傾斜面の上方
    端部において形成されるように、さらに追加されたマテ
    リアル、即ち伝導性の異なるマテリアルと、 を有することを特徴とするコンポーネント。
  29. 【請求項２９】 バッファ層（２０，３２，３４，３
    ６）の形成のために、前記さらなるマテリアルは、二つ
    の異なるマテリアルの組成物の層が交互に複数積層され
    た形態で形成されていることを特徴とする請求項２８記
    載のコンポーネント。
  30. 【請求項３０】 前記基板の前記構造の領域を形成する
    ために、前記各トレンチ（１２、１４）の境界線は、互
    いに距離的に離間されてかつ頂点どうしが対向するコー
    ナー部を有す形状となっているか、または、直線部分と
    角状部とをそれぞれ有する形状として、これらの角状部
    が互いに対向し離間して配置されるものとするか、また
    は、相互にカーブして互いに離間して配置される形状と
    なっているか、または、二つの互いに離間して相互に対
    向して配置される形状であるとともに直角部の一部また
    は多角形の一部をなす形状となっていることを特徴とす
    る請求項２８または２９記載のコンポーネント。
  31. 【請求項３１】 制御可能なトンネルバリヤ（４９）を
    制御するために、広い領域（６０）及び狭い領域（６
    ４）の双方がコンタクトされ、 前記傾斜面の領域に形成されたトンネルバリヤを制御す
    るためにゲート電極（１３、１５、２４、２６）が設け
    られ、 前記ゲート電極は、前記他のマテリアル（３８）上に配
    置されてこのマテリアル（３８）から少なくとも一つの
    絶縁層によって分離されて少なくとも部分的に前記遷移
    部領域を覆うトップゲートとしてのゲート電極（１３）
    として、または、前記基板（１０）の後部上に設けられ
    たバックゲートとしてのゲート電極（１５）として、ま
    たは、前記トレンチのうちの一つにより境界付けられる
    領域内に配置された平面内ゲート電極（２４、２６）と
    して、設けられていることを特徴とする請求項請求項２
    ８または２９または３０記載のコンポーネント。
  32. 【請求項３２】 前記トレンチ（１２、１４）は、 前記基板（１０）の前記狭い領域（６４）での前記広い
    領域（６０）に対向するサイドが第二の遷移領域（６
    ６）及び第二の広い領域（６８）につながり、 少なくとも一つの平面ゲート電極（２４、２６）が前記
    トレンチ（１２、１４）により境界付けられる領域の一
    つにより形成され、一方、狭い領域（６４）の両側にあ
    る広い領域（６０、６８）は、ソース−ドレイン電極
    （５４、５６）を形成するためにコンタクトされている
    ことを特徴とする請求項２８〜３１のいずれかに記載の
    コンポーネント。
  33. 【請求項３３】 トランジスタ及び隣接する抵抗の形成
    のために、前記基板（１０）は、前記トレンチ（１２、
    １４）によって、量子ワイヤを形成する前記第二の広い
    領域が、互いに実質的に平行に伸びる対向して形成され
    たトレンチのセクション間の第二の狭い領域（１６４）
    に続くように、その構造が形成されていることを特徴と
    する請求項３２記載のコンポーネント。
  34. 【請求項３４】 形成されるコンポーネントは、電荷測
    定に用いられ、前記ゲート電極（２４）は、量子ドット
    の電荷の状態に影響を与えるために、測定すべき電荷に
    容量的に結合されてることを特徴とする請求項３２記載
    のコンポーネント。
  35. 【請求項３５】 形成されるコンポーネントの前記ゲー
    ト電極（２４）は、電磁放射線を受けるように形成さ
    れ、これにより、電磁放射線検出器、特に光検出器が得
    られることを特徴とする請求項３２記載のコンポーネン
    ト。
  36. 【請求項３６】 複数のトレンチの基板上の配置によっ
    て、複数のインターリンクされた量子構造が形成され、 例えば、その間に量子ドットを有する二つのトンネルバ
    リヤによりそれぞれ形成されるトランジスタのリンク、
    量子ワイヤによって形成されるレジスタのリンク、二次
    元電子ガスのセクションにより形成されるこれらのトラ
    ンジスタ及びレジスタの間の伝導性コネクションのリン
    ク、によって上記量子構造が形成され、 これにより、集積回路、高度集積回路、または特定の機
    能、例えば増幅器あるいは周波数ジェネレータ、を実行
    する回路が得られることを特徴とする請求項２８〜３５
    のいずれかに記載のコンポーネント。
  37. 【請求項３７】 前記第二の広い領域は、第三の遷移領
    域、第二の狭い領域、第四の遷移領域、第三の広い領域
    に続いており、各狭い領域にはそれぞれゲート電極（２
    ４）が設けられており、これにより、直列回路が形成さ
    れることを特徴とする請求項３２記載のコンポーネン
    ト。
  38. 【請求項３８】 前記第二のトレンチ（１４）における
    前記第一のトレンチの反対側に第三のトレンチが設けら
    れ、この第三のトレンチは、前記第二のトレンチととも
    に、第三の広い領域（６０Ａ）、第三の遷移領域（６２
    Ａ）、第二の狭い領域（６４Ａ）及び第四の遷移領域
    （６６Ａ）及び第四の広い領域（６８Ａ）をそれぞれ形
    成し、更なるトレンチが所望により配置可能であって、
    これは形成される前記構造の繰り返しとなり、ゲート電
    極（２４、２６）は、このゲート電極が対応する単一の
    または複数の前記狭い領域に隣接した各トレンチに設け
    られており、これによって、並列回路（図１２）が形成
    されることを特徴とする請求項３２記載のコンポーネン
    ト。
  39. 【請求項３９】 多角形型、例えば方形、にトレンチ
    （１６０）がマトリックス配置され、隣接するトレンチ
    の対向するコーナー部間に量子ドット（５２）が配置さ
    れ、前記量子ドットはそれぞれトンネルバリヤをその両
    サイドに有し、これによりアレイが形成されることを特
    徴とする請求項３２記載のコンポーネント。
  40. 【請求項４０】 前記量子構造は、III-V族の半導体マ
    テリアルシステム、例えばＧａＡｓ／ＡｌＧａＡｓ、Ｇ
    ａＡｓ／ＧａＩｎＡｓ、またはＧａＡｓ／ＧａＡｌＩｎ
    Ａｓ、またはIV族の半導体マテリアルシステム、例えば
    ＳｉまたはＳｉＧｅ、またはII-VI族の半導体マテリア
    ルシステムで、前記量子ドットまたはトンネルバリヤ層
    のマテリアルもまた、その他のマテリアルよりなり、例
    えば金属インディウムをＧａＡｓ／ＧａＡｌＩｎＡｓシ
    ステムとともに用いることを特徴とする請求項３２〜３
    ９のいずれかに記載のコンポーネント。
  41. 【請求項４１】 量子構造、特に量子ドット及びトンネ
    ルバリヤを有するコンポーネントであって、 隣接してその幅が異なるように形成された複数のトレン
    チ領域（１０２、１０４）、及び広い領域（１１２）か
    ら狭い領域（１１４）への遷移部（１１０）が形成され
    た基板と、 前記広い領域（１１２）と前記狭い領域（１１４）との
    間の遷移領域（１１０）において前記広い領域よりも前
    記狭い領域のほうでマテリアルの高さが増加するように
    （１１８）傾斜面（１１６）が生るようにされた、前記
    基板上に形成された、さらなるマテリアルと、 前記傾斜面（１１６）及び／または量子ドット（１２
    ２）が前記傾斜面の上方端にトンネルバリヤを形成する
    もう一つのマテリアル（１２０）、即ち伝導性の異なる
    マテリアルと、 を有することを特徴とするコンポーネント。
  42. 【請求項４２】 前記トレンチ領域（１０２、１０４）
    の側壁は、前記基板（１０）の表面に対して傾斜して伸
    びており、この対向する側壁は、好ましくは、前記基板
    の表面方向に向かって分岐して行くようになっているこ
    とを特徴とする請求項４１記載のコンポーネント。
  43. 【請求項４３】 バッファ層の形成のために、さらなる
    マテリアルが、二つの異なるマテリアル組成物が交互に
    形成された複数の複数の層の形態で形成されていること
    を特徴とする請求項４１または４２記載のコンポーネン
    ト。
  44. 【請求項４４】 前記構造とされた基板の領域の形成の
    ために、前記トレンチの境界面は、互いに頂点が対向し
    て設けられた二つの離間したコーナーの形状を有し、ま
    たは、直線面と角状部とをそれぞれ有する形状として、
    これらの角状部が互いに対向し離間して配置され、また
    は、相互にカーブして互いに離間して配置される形状、
    または、二つの互いに離間して相互に対向して配置され
    るとともに直角部の一部または多角形の一部をなす形状
    であることを特徴とする請求項４１または４２または４
    ３記載のコンポーネント。
  45. 【請求項４５】 制御可能なトンネルバリヤの形成のた
    めに、広い領域（１１２）及び狭い領域（１１４）の双
    方がコンタクトされ、 前記傾斜面の領域に形成されたトンネルバリヤを制御す
    るためにゲート電極（１２８）が設けられ、 前記ゲート電極は、前記他のマテリアル上に配置されて
    このマテリアルから少なくとも一つの絶縁層によって分
    離されて少なくとも部分的に前記遷移部領域を覆うトッ
    プゲートとしてのゲート電極として、または、前記基板
    の後部上に設けられたバックゲートとしてのゲート電極
    として、または、前記トレンチのうちの一つにより境界
    付けられる領域内に配置された平面内ゲート電極とし
    て、設けられていることを特徴とする請求項４１〜４４
    のいずれかに記載のコンポーネント。
  46. 【請求項４６】 前記トレンチ領域（１０２、１０４）
    は、前記基板（１００）の前記狭い領域（１１４）にお
    ける前記広い領域（１４２）の反対側のサイドで、第二
    の遷移領域及び第二の広い領域につながり、 少なくとも一つの平面ゲート電極が前記トレンチセクシ
    ョンにより境界付けられる領域の一つにより形成され、
    一方、前記狭い領域（１１４）の両側にある広い領域
    は、ソース及びドレイン電極（１２４、１２６）を形成
    するためにコンタクトされていることを特徴とする請求
    項４１〜４５のいずれかに記載のコンポーネント。
  47. 【請求項４７】 トランジスタ及びその隣接する抵抗の
    形成のために、前記トレンチによる前記基板の構造形成
    によって、量子ワイヤを形成する第二の狭い領域が、互
    いに実質的に平行に伸びる対向して形成された境界壁間
    の第二の狭い領域に隣接していることを特徴とする請求
    項４６記載のコンポーネント。
  48. 【請求項４８】 形成されるコンポーネントは、電荷測
    定に用いられ、前記ゲート電極は、前記量子ドットの電
    荷の状態に影響を与えるために、測定すべき電荷に容量
    的に結合されてることを特徴とする請求項４６記載のコ
    ンポーネント。
  49. 【請求項４９】 形成されるコンポーネントの前記ゲー
    ト電極は、電磁放射線、特に光、を受けるように形成さ
    れ、これにより、電磁放射線検出器、特に光検出器が得
    られることを特徴とする請求項４６記載のコンポーネン
    ト。
  50. 【請求項５０】 複数のトレンチを基板上に形成するこ
    とで複数のインターリンクされた量子構造が形成されて
    いて、 例えば、その間に量子ドットを有する二つのトンネルバ
    リヤによりそれぞれ形成されるトランジスタのリンク、
    量子ワイヤによって形成されるレジスタのリンク、二次
    元電子ガスのセクションにより形成されるこれらのトラ
    ンジスタ及びレジスタの間の伝導性コネクションのリン
    ク、によって上記量子構造が形成され、 これにより、集積回路、高度集積回路、または特定の機
    能、例えば増幅器あるいは周波数ジェネレータ、を実行
    する回路が得られることを特徴とする請求項４１〜４９
    のいずれかに記載のコンポーネント。
  51. 【請求項５１】 前記第二の広い領域は、第三の遷移領
    域、第二の狭い領域、第四の遷移領域、第三の広い領域
    に続いており、各狭い領域にはそれぞれゲート電極が設
    けられており、これにより、直列回路が形成されること
    を特徴とする請求項４６記載のコンポーネント。
  52. 【請求項５２】 互いに平行に設けられた複数のトレン
    チ領域の形成を通じて、その一つは第一の広い領域、第
    一の遷移領域、第一の狭い領域、第二の遷移領域、第二
    の広い領域、に平行に設けられ、また、第三の広い領
    域、第三の遷移領域、第二の狭い領域、第四の遷移領域
    及び第四の広い領域も平行に設けられ、互いに平行に設
    けられたトレンチ領域の数に依存して、形成される前記
    構造の繰り返しが得られ、ゲート電極は、このゲート電
    極が対応する単一のまたは複数の前記狭い領域に隣接し
    た基板の各ウェブ領域に設けられており、これによっ
    て、並列回路が形成されることを特徴とする請求項４６
    記載のコンポーネント。
  53. 【請求項５３】 前記基板のウェブ領域が前記トレンチ
    領域の間に残されるとともに各量子ドットが前記基板の
    各ウェブ領域の間に形成され、前記量子ドットはそれぞ
    れトンネルバリヤをその両サイドに有し、前記形成され
    る構造のマトリクス配置によって、これによりアレイが
    生じることを特徴とする請求項４６記載のコンポーネン
    ト。
  54. 【請求項５４】 前記量子構造は、III-V族の半導体マ
    テリアルシステム、例えばＧａＡｓ／ＡｌＧａＡｓ、Ｇ
    ａＡｓ／ＧａＩｎＡｓ、またはＧａＡｓ／ＧａＡｌＩｎ
    Ａｓ、またはIV族の半導体マテリアルシステム、例えば
    ＳｉまたはＳｉＧｅ、またはII-VI族の半導体マテリア
    ルシステムであり、前記量子ドットまたはトンネルバリ
    ヤ層のマテリアルもまた、その他のマテリアルよりな
    り、例えば金属インディウムをＧａＡｓ／ＧａＡｌＩｎ
    Ａｓシステムとともに用いることを特徴とする請求項４
    １〜５３に記載のコンポーネント。
  55. 【請求項５５】 量子ワイヤを形成する方法であって、
    エッジを有するステップ部を基板上に形成し、この構造
    とされた基板上にさらなるマテリアルの層を少なくとも
    一つエピタキシャル成長させるとともに、また別のマテ
    リアルすなわち伝導性の異なるマテリアル層を前記さら
    なるマテリアルの層上に形成し、これにより、その表面
    ディフュージョンによって、一面となる傾斜面前記エッ
    ジから伸びる前記ステップ部の頂点に生じ、かつ、前記
    傾斜面の上方端に前記エッジに平行に伸びる量子ワイヤ
    が形成されることを特徴とする方法。
JP8159773A 1995-06-20 1996-06-20 量子構造の製造方法及び量子構造を有するコンポーネント Pending JPH09102616A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19522351.9 1995-06-20
DE19522351A DE19522351A1 (de) 1995-06-20 1995-06-20 Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen

Publications (1)

Publication Number Publication Date
JPH09102616A true JPH09102616A (ja) 1997-04-15

Family

ID=7764778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8159773A Pending JPH09102616A (ja) 1995-06-20 1996-06-20 量子構造の製造方法及び量子構造を有するコンポーネント

Country Status (3)

Country Link
US (1) US5989947A (ja)
JP (1) JPH09102616A (ja)
DE (1) DE19522351A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014142039A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 論理演算素子
CN110085733A (zh) * 2019-04-25 2019-08-02 电子科技大学中山学院 一种增强环形量子点结构中自旋热电势的方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338592A (en) * 1998-06-19 1999-12-22 Secr Defence Single electron transistor
WO2000007221A2 (en) * 1998-07-31 2000-02-10 Emory University Holographic, laser-induced fabrication of indium nitride quantum wires and quantum dots
EP1039291A1 (en) * 1999-03-26 2000-09-27 Sony International (Europe) GmbH Optochemical sensor and method for its construction
KR20000065395A (ko) * 1999-04-02 2000-11-15 김영환 단전자 트랜지스터의 제조 방법
GB2351164A (en) * 1999-06-15 2000-12-20 Seiko Epson Corp Semiconductor device simulation method and simulator
JP4029420B2 (ja) * 1999-07-15 2008-01-09 独立行政法人科学技術振興機構 ミリ波・遠赤外光検出器
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6774560B1 (en) 2000-09-19 2004-08-10 The Regents Of The University Of California Material system for tailorable white light emission and method for making thereof
US6683337B2 (en) 2001-02-09 2004-01-27 Micron Technology, Inc. Dynamic memory based on single electron storage
WO2002073527A2 (en) * 2001-03-09 2002-09-19 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic dates
DE10123363A1 (de) * 2001-05-14 2002-11-28 Infineon Technologies Ag Über einem Substrat angeordnete Struktur einer integrierten Schaltungsanordnung
US6483125B1 (en) * 2001-07-13 2002-11-19 North Carolina State University Single electron transistors in which the thickness of an insulating layer defines spacing between electrodes
US6653653B2 (en) * 2001-07-13 2003-11-25 Quantum Logic Devices, Inc. Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes
US6972245B2 (en) * 2002-05-15 2005-12-06 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6673717B1 (en) 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
US7049374B2 (en) 2002-07-18 2006-05-23 Chevron U.S.A. Inc. Heterodiamondoids
US20050019955A1 (en) * 2003-07-23 2005-01-27 Dahl Jeremy E. Luminescent heterodiamondoids as biological labels
US7312562B2 (en) * 2004-02-04 2007-12-25 Chevron U.S.A. Inc. Heterodiamondoid-containing field emission devices
JP4579116B2 (ja) * 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
US7829162B2 (en) 2006-08-29 2010-11-09 international imagining materials, inc Thermal transfer ribbon
FR2914783A1 (fr) * 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.
US7776699B2 (en) * 2008-02-05 2010-08-17 Chartered Semiconductor Manufacturing, Ltd. Strained channel transistor structure and method
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
JP7830245B2 (ja) * 2022-06-17 2026-03-16 株式会社日立製作所 量子コンピュータおよびその制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362973A (en) * 1990-06-25 1994-11-08 Xerox Corporation Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth
DE9110747U1 (de) * 1991-08-30 1991-10-17 Georg Karl geka-brush GmbH, 8809 Bechhofen Haltevorrichtung für ein Dentalbürstchen
JP3243303B2 (ja) * 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
DE4218650A1 (de) * 1992-06-05 1993-12-09 Siemens Ag Verfahren zur Herstellung eines Quantendrahtes
DE59502654D1 (de) * 1994-04-19 1998-07-30 Siemens Ag Mikroelektronisches bauelement und verfahren zu dessen herstellung
GB2295272B (en) * 1994-11-15 1998-01-14 Toshiba Cambridge Res Center Semiconductor device
US5656821A (en) * 1995-03-09 1997-08-12 Fujitsu Limited Quantum semiconductor device with triangular etch pit
US5650350A (en) * 1995-08-11 1997-07-22 Micron Technology, Inc. Semiconductor processing method of forming a static random access memory cell and static random access memory cell
KR0185498B1 (ko) * 1996-05-22 1999-03-20 박원훈 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법
US5770475A (en) * 1996-09-23 1998-06-23 Electronics And Telecommunications Research Institute Crystal growth method for compound semiconductor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014142039A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 論理演算素子
JPWO2014142039A1 (ja) * 2013-03-09 2017-02-16 国立研究開発法人科学技術振興機構 論理演算素子
US9825161B2 (en) 2013-03-09 2017-11-21 Japan Science And Technology Agency Logical operation element
CN110085733A (zh) * 2019-04-25 2019-08-02 电子科技大学中山学院 一种增强环形量子点结构中自旋热电势的方法
CN110085733B (zh) * 2019-04-25 2022-11-29 电子科技大学中山学院 一种增强环形量子点结构中自旋热电势的方法

Also Published As

Publication number Publication date
DE19522351A1 (de) 1997-01-09
US5989947A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
JPH09102616A (ja) 量子構造の製造方法及び量子構造を有するコンポーネント
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
US4581621A (en) Quantum device output switch
US4912531A (en) Three-terminal quantum device
US5198879A (en) Heterojunction semiconductor device
JPH05136173A (ja) 化合物半導体量子デバイスの製造方法およびその方法による製造物
US5629231A (en) Method of manufacturing a semiconductor device with metallic precipitate
JP2002518851A (ja) 量子ワイヤー電界効果トランジスタ及びその製造方法
US5032877A (en) Quantum-coupled ROM
JP7789807B2 (ja) 電極アレイを有する半導体－超伝導体ハイブリッドデバイス
US4783427A (en) Process for fabricating quantum-well devices
EP0464834A1 (en) Method of generating active semiconductor structures by means of starting structures which have a two-dimensional charge carrier layer parallel to the surface
KR20240158925A (ko) 스핀 큐비트 트랜지스터, 및 스핀 큐비트 트랜지스터를 형성하기 위한 방법들
US4959696A (en) Three terminal tunneling device and method
US4872038A (en) Lateral surface superlattice having negative differential conductivity novel process for producing same
US4799091A (en) Quantum device output switch
US5385865A (en) Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
Hasegawa et al. Molecular-beam epitaxy and device applications of III-V semiconductor nanowires
JPS63316484A (ja) 量子効果半導体装置
JPH07326730A (ja) 半導体装置，その製造方法，単一電子デバイス，及びその製造方法
US5338692A (en) Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US4969018A (en) Quantum-well logic using self-generated potentials
EP0170044B1 (en) Quantum-coupled device
Wernersson et al. MOVPE overgrowth of metallic features for realisation of 3D metal–semiconductor quantum devices
JPH06283708A (ja) シャノン・セル回路