JPH09102739A - Ｐｌｌ回路 - Google Patents

Ｐｌｌ回路

Info

Publication number
JPH09102739A
JPH09102739A JP7258704A JP25870495A JPH09102739A JP H09102739 A JPH09102739 A JP H09102739A JP 7258704 A JP7258704 A JP 7258704A JP 25870495 A JP25870495 A JP 25870495A JP H09102739 A JPH09102739 A JP H09102739A
Authority
JP
Japan
Prior art keywords
internal clock
buffer
amplitude
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7258704A
Other languages
English (en)
Other versions
JP2773703B2 (ja
Inventor
Takanori Saeki
貴範 佐伯
Yukio Fukuzokuri
幸雄 福造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7258704A priority Critical patent/JP2773703B2/ja
Priority to US08/724,826 priority patent/US5822573A/en
Priority to TW085112089A priority patent/TW363151B/zh
Priority to KR1019960043930A priority patent/KR100228995B1/ko
Publication of JPH09102739A publication Critical patent/JPH09102739A/ja
Application granted granted Critical
Publication of JP2773703B2 publication Critical patent/JP2773703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】ＰＬＬ回路において、内部クロック信号の振幅
に比べ外部クロック信号の振幅が小さくなると、それぞ
れの信号が入力される入力バッファの遅延時間が異な
り、各入力バッファでの遅延時間差分の位相差が生じる
という問題があった。 【課題を解決するための手段】ＰＬＬ回路において、内
部クロックから内部入力バッファへの内部クロックのパ
スに内部クロック振幅変換回路を設け、内部クロックの
振幅を外部クロックの振幅に合わせる。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、ＰＬＬ回路に関
し、特に外部信号と内部信号との位相を比較するＰＬＬ
回路に関する。
【０００１】
【従来の技術】従来、半導体装置で用いられるＰＬＬ
（フェーズロックループ）回路は、IEEEJORNAL OF SOLI
DSTATE CIRCUIT VOL 27, NO 11 1992などで知られるよ
うな図３に示すブロック図で構成される。このＰＬＬ回
路は、入力バッファ１０２、位相比較器１０４、ループ
フィルタ１０５、電圧制御発信器１０６、内部クロック
バッファ１０７、内部クロック入力バッファ１０３から
構成され、１チップで形成されている。そのため、入力
バッファ１０２および内部クロック入力バッファ１０３
は、同じ回路構成で形成されている。外部クロック１０
０は、半導体装置の他のチップで生成される。ＰＬＬ回
路は、外部クロック１００および内部クロック１０１を
それぞれ、入力バッファ１０２および内部クロック入力
バッファ１０３を介して、位相比較器１０４に入力し、
外部クロック１００と内部クロック１０１の位相差を検
出し、その差信号をループフィルタ１０５を介して、電
圧制御発信器１０６に入力し、電圧制御発信器１０６の
発信周波数を制御する。その結果として、ＰＬＬ回路
は、外部クロック１００と内部クロック１０１の位相差
が無くなるように動作する。
【０００２】
【発明が解決しようとする課題】近年、半導体集積回路
装置の高速化に伴い、このチップ外で生成される外部ク
ロック１００の振幅が小さくなってきている。一方、内
部クロック１０１は、このチップに入力されている電源
電圧と同等の振幅で振幅している。すると、この振幅の
違う２入力信号を入力している入力バッファ１０２、１
０３の遅延時間に差が生じるという問題が生じてきた。
図４に内部クロックバッファ１０３、入力バッファ１０
２の遅延時間と電源電圧の関係を示す。横軸がこのＰＬ
Ｌ回路を含むチップの電源電圧で、縦軸が入力バッファ
１０２、内部クロック入力バッファ１０３のそれぞれの
遅延時間である。この図から明らかなように、各入力バ
ッファ１０２、１０３に入力する信号１００、１０１に
振幅差があると、それぞれの入力バッファの遅延時間が
異なってしまう。このように、各入力バッファの遅延時
間が異なると、入力バッファ１００と内部クロック入力
バッファ１０１の出力の位相差が無くなっても、外部ク
ロック１００と内部クロック１０１の間には、各入力バ
ッファの時間差分の位相差が生じるという問題があっ
た。さらに、内部クロック１０１は、電源電圧と等しい
ことから、電源電圧が高くなると内部クロック入力バッ
ファ１０３の遅延時間は短くなり、入力バッファ１０２
との遅延時間差がさらに大きくなるという問題があっ
た。
【０００３】
【課題を解決するための手段】本発明の目的は、外部ク
ロックと内部クロックとの差を無くすことである。
【０００４】本発明のＰＬＬ回路は、内部クロックの振
幅を変更するための内部クロック振幅変換回路を備え
る。
【０００５】さらに詳しくは、本発明のＰＬＬ回路は、
外部クロック信号を入力する入力バッファと、内部クロ
ック入力バッファと、それらの入力バッファの出力を位
相比較し、その位相差に基づいて所定のパルスを発生す
る位相比較器と、所定のパルスに基づく電圧を発生する
ループフィルタと、その電圧にしたがって内部クロック
を制御する電圧制御発信器と、電圧制御発信器の出力を
入力する内部クロックバッファと、内部クロックバッフ
ァの出力を入力し、内部クロックの振幅を変換する内部
クロック振幅変換回路とを備え、内部クロック振幅変換
回路の出力を内部クロックバッファに入力することを特
徴とする。
【０００６】上記構成により、内部クロックの振幅を変
更して外部クロックと同じにすることができる。したが
って、内部クロックを入力する内部クロックバッファと
外部クロックを入力する外部クロックバッファの遅延時
間が同じになる。
【０００７】
【実施の形態】本発明の前記並びにその他の目的、特
徴、および効果をより明確にすべく、以下図面を用いて
本発明の実施の形態につき詳述する。
【０００８】図１は、本発明の第１の実施の形態を示す
ブロック図である。図３と同じ箇所は同じ番号を付して
ある。５００は、半導体集積回路チップであり、その半
導体チップ５００の上にＰＬＬ回路が内蔵されている。
ＰＬＬ回路は、外部クロック入力端子１１０から外部ク
ロック１００を入力し第１のバッファである入力バッフ
ァ１０２に入力する。位相比較器１０４は、入力バッフ
ァ１０２の出力と第２のバッファである内部クロック入
力バッファ１０３の入力の位相を比較する。位相比較器
１０４の出力は、ループフィルタ１０５、電圧制御発信
器１０６を介して内部クロック１０１を生成し、その生
成された内部クロック１０１は、図示してないが、デー
タ処理回路に入力される。また、電圧制御発信器１０６
の出力は、内部クロックバッファ１０７に入力される。
その内部クロックバッファ１０７の出力である内部クロ
ック１０１は、内部クロック振幅変換回路１０８に入力
されてクロック１０９に振幅変換される。そのクロック
１０９は、内部クロック入力バッファ１０３に入力され
る。また、入力バッファ１０２及び内部クロックバッフ
ァ１０３は、主にカレントミラー回路で構成され、内部
クロックバッファ１０７は、ＣＭＯＳ回路で構成され
る。内部クロック振幅変換回路１０８は、内部クロック
バッファ１０７および内部クロック入力バッファ１０３
間路に設けられた抵抗１と、その抵抗１の一方と内部ク
ロック入力バッファ１０３間路に設けられ、電源電圧と
グランド電圧間に直列に設けられた抵抗２，３からな
る。内部クロックバッファ１０７から出力された内部ク
ロック１０１は、抵抗１で電圧に変換され、その電圧は
抵抗２，３によって抵抗分割されて、振幅変換クロック
１０９に変換され、ほぼ、外部クロック１００と同じ振
幅に変換される。外部クロック１００は、外部クロック
を発生させる装置のスペックによって決められているた
め、この内部クロック１０１の振幅変換量はそのスペッ
クに合わせて設定される。なお、抵抗１は、配線路の内
部抵抗ですむため、わざわざ設けなくても良い。また、
内部クロック振幅変換回路１０８を電圧制御発信器１０
６と内部クロックバッファ１０７との間に設けることは
できない。なぜなら、内部クロック振幅変換回路１０８
の出力の振幅は小さいことから、ＣＭＯＳレベルよりも
小さなレベルで振幅し、その結果としてＣＭＯＳ回路で
構成される内部クロックバッファ１０７では、その信号
を検出できないという問題がある。
【０００９】以上の構成により、振幅変換クロック１０
９の振幅は、小振幅の外部クロック１００の振幅とほぼ
等しくなるため、図２に示すように入力バッファ１０２
および内部クロック入力バッファ１０３での入力バッフ
ァ遅延時間は、ほぼ等しくなる。さらに、各クロックの
振幅を同じにしたので電源電圧が高くなっても各入力バ
ッファでの遅延時間は短くなれど、差は生じない。
【００１０】
【発明の効果】以上説明したように、本発明は、内部ク
ロックバッファと内部クロック入力バッファの間に振幅
変換回路を配置することで、内部クロック入力バッファ
に入るクロックに振幅を小振幅の外部クロック振幅とほ
ぼ等しくすることができる。そのため、内部クロック入
力バッファの遅延時間と外部クロック入力バッファの遅
延時間との差をほとんど無くすことができ、外部クロッ
クと内部クロックの差を無くすことができる。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路のブロック図。
【図２】本発明の入力バッファ遅延時間と電源電圧との
関係図。
【図３】従来のＰＬＬ回路のブロック図。
【図４】従来の入力バッファ遅延時間と電源電圧との関
係図。
【符号の説明】
１００ 外部クロック １０１ 内部クロック １０２ 入力バッファ １０３ 内部クロック入力バッファ １０４ 位相比較器 １０５ ループフィルタ １０６ 電圧制御発信器 １０７ 内部クロックバッファ １０８ 内部クロック振幅変換回路 １０９ 振幅変換信号

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 外部クロック信号と内部クロック信号を
    位相比較するＰＬＬ回路において、前記内部クロック信
    号の振幅を前記外部クロック信号の振幅に合わせる内部
    クロック振幅変換手段を有していることを特徴とするＰ
    ＬＬ回路。
  2. 【請求項２】 第１のバッファを介した外部クロック信
    号と第２のバッファを介した内部クロックとを位相比較
    するＰＬＬ回路において、前記第１のバッファの遅延時
    間を前記第２のバッファの遅延時間に合わせる手段を有
    していることを特徴とするＰＬＬ回路。
  3. 【請求項３】 外部チップから生成され、振幅が小さい
    外部クロックと内部チップ内の内部クロックとを位相比
    較するＰＬＬ回路において、電圧制御発信器から出力さ
    れる信号を第１の抵抗で電圧変換し、第２および第３の
    抵抗で抵抗分割して、前記内部クロックの振幅を前記外
    部クロックの振幅に合わせる内部クロック振幅変換回路
    を有することを特徴とするＰＬＬ回路。
  4. 【請求項４】 外部クロック信号を入力する入力バッフ
    ァと、内部クロック入力バッファと、それらの入力バッ
    ファの出力を位相比較しその位相差に基づいて所定のパ
    ルスを発生する位相比較器と、前記所定のパルスに基づ
    く電圧を発生するループフィルタと、前記電圧にしたが
    って内部クロックを制御する電圧制御発信器と、前記電
    圧制御発信器の出力を入力する内部クロックバッファ
    と、前記内部クロックバッファの出力を入力し、前記内
    部クロックの振幅を変換する内部クロック振幅変換回路
    とを備え、前記内部クロック振幅変換回路の出力を前記
    内部クロックバッファに入力することを特徴とするＰＬ
    Ｌ回路。
JP7258704A 1995-10-05 1995-10-05 Ｐｌｌ回路 Expired - Fee Related JP2773703B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7258704A JP2773703B2 (ja) 1995-10-05 1995-10-05 Ｐｌｌ回路
US08/724,826 US5822573A (en) 1995-10-05 1996-10-02 Clock generator for a microprocessor having a delay equalization circuit
TW085112089A TW363151B (en) 1995-10-05 1996-10-03 A clock generator designed for microprocessor
KR1019960043930A KR100228995B1 (ko) 1995-10-05 1996-10-04 마이크로프로세서용 클럭 발생기 및 pll회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7258704A JP2773703B2 (ja) 1995-10-05 1995-10-05 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
JPH09102739A true JPH09102739A (ja) 1997-04-15
JP2773703B2 JP2773703B2 (ja) 1998-07-09

Family

ID=17323948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7258704A Expired - Fee Related JP2773703B2 (ja) 1995-10-05 1995-10-05 Ｐｌｌ回路

Country Status (4)

Country Link
US (1) US5822573A (ja)
JP (1) JP2773703B2 (ja)
KR (1) KR100228995B1 (ja)
TW (1) TW363151B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535218A (ja) * 2002-08-01 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 入力信号間の差を選択する位相検出器
KR20210014096A (ko) * 2018-06-27 2021-02-08 인텔 코포레이션 기준 클록 신호의 온 칩 생성을 위한 디바이스, 방법 및 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316617A (ja) * 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体回路装置
EP1204276A3 (en) * 2000-10-10 2007-01-03 Matsushita Electric Industrial Co., Ltd. Apparatus for processing a digital Audio Video signal
DE10147081C1 (de) * 2001-09-25 2003-05-08 Infineon Technologies Ag Vorrichtung zum Signalisieren des Ablaufs eines vorgegebenen Zeitwerts
US6744293B1 (en) * 2002-04-09 2004-06-01 Applied Micro Circuits Corporation Global clock tree de-skew
JP4438877B2 (ja) * 2008-03-12 2010-03-24 ソニー株式会社 通信システム、受信装置、および受信方法
US9032565B2 (en) 2009-12-16 2015-05-19 Kohler Co. Touchless faucet assembly and method of operation
US10840974B1 (en) 2018-04-06 2020-11-17 Rambus Inc. Transmitter/receiver with small-swing level-shifted output
US12493355B2 (en) 2022-04-14 2025-12-09 Kohler Co. Touchless plumbing control system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131229U (ja) * 1987-02-13 1988-08-26
JPH06301441A (ja) * 1993-04-13 1994-10-28 Mitsubishi Electric Corp 位相同期回路および集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359727A (en) * 1987-04-27 1994-10-25 Hitachi, Ltd. Clock generator using PLL and information processing system using the clock generator
US5426772A (en) * 1990-07-27 1995-06-20 Intel Corporation Single PAL circuit generating system clock and control signals to minimize skew
US5446867A (en) * 1992-05-29 1995-08-29 Intel Corporation Microprocessor PLL clock circuit with selectable delayed feedback

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131229U (ja) * 1987-02-13 1988-08-26
JPH06301441A (ja) * 1993-04-13 1994-10-28 Mitsubishi Electric Corp 位相同期回路および集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535218A (ja) * 2002-08-01 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 入力信号間の差を選択する位相検出器
KR20210014096A (ko) * 2018-06-27 2021-02-08 인텔 코포레이션 기준 클록 신호의 온 칩 생성을 위한 디바이스, 방법 및 시스템
JP2021528711A (ja) * 2018-06-27 2021-10-21 インテル コーポレイション 基準クロック信号のオンチップ生成のための装置、方法、及びシステム

Also Published As

Publication number Publication date
KR970024561A (ko) 1997-05-30
US5822573A (en) 1998-10-13
KR100228995B1 (ko) 1999-11-01
TW363151B (en) 1999-07-01
JP2773703B2 (ja) 1998-07-09

Similar Documents

Publication Publication Date Title
US5285483A (en) Phase synchronization circuit
US5929714A (en) PLL timing generator
US5631591A (en) Method and apparatus for synchronizing timing signals of two integrated circuit chips
JPH07297642A (ja) 周波数倍数回路
JPH07202690A (ja) クロック信号発生回路
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
JP2924773B2 (ja) 位相同期システム
US7417477B2 (en) PLL circuit
JPH09102739A (ja) Ｐｌｌ回路
US7199630B2 (en) Delay locked loops and methods using ring oscillators
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US20020041214A1 (en) PLL circuit
EP1120912A1 (en) Method and apparatus for timing control
JP2877185B2 (ja) クロック発生器
JP4126782B2 (ja) 位相同期回路及びこれを具備した電子機器
JPH0846497A (ja) 周波数位相比較器
JPH07264056A (ja) 集積化ディジタル回路
JPH0697789A (ja) 移相回路
JP2560113B2 (ja) データ復調回路
JP2924846B2 (ja) 半導体集積回路
JP3473413B2 (ja) 位相同期回路
US6310927B1 (en) First order tuning circuit for a phase-locked loop
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
JP3982095B2 (ja) 位相同期回路
KR200188170Y1 (ko) 클럭 발생기

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980324

LAPS Cancellation because of no payment of annual fees