JPH09102954A - １つまたは２つの予測ブロックからブロックの画素値を計算する方法 - Google Patents

１つまたは２つの予測ブロックからブロックの画素値を計算する方法

Info

Publication number
JPH09102954A
JPH09102954A JP25773295A JP25773295A JPH09102954A JP H09102954 A JPH09102954 A JP H09102954A JP 25773295 A JP25773295 A JP 25773295A JP 25773295 A JP25773295 A JP 25773295A JP H09102954 A JPH09102954 A JP H09102954A
Authority
JP
Japan
Prior art keywords
block
pixel
output
pixels
block line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25773295A
Other languages
English (en)
Inventor
Uiriamu Burento Uiruson
ウィリアム ブレント ウイルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25773295A priority Critical patent/JPH09102954A/ja
Priority to US08/724,674 priority patent/US5754240A/en
Priority to CN96121016A priority patent/CN1095286C/zh
Priority to EP19960115880 priority patent/EP0767588A3/en
Publication of JPH09102954A publication Critical patent/JPH09102954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 家電製品に適合するコンパクトな構成を実現
するため、少ない記憶メモリしか用いないで、１つまた
は２つの参照ブロックから、画像の部分画素精度動き補
償されたブロックの画素値を計算し、復号された画素値
を得る方法。 【解決手段】 １つまたは２つの参照ブロックから、画
像画素の部分画素精確度動き補償されたブロックの画素
値を計算し、それを画素差分ブロック値と結合し、復号
された画素値を実現する方法であって、前記参照ブロッ
ク画素を参照読み出し順序で計算器に転送し、前記計算
器を用いて予測ブロックを計算し、前記予測ブロックを
予測ブロック書き込み順序で再構築器に出力し、前記予
測ブロックを前記再構築器を用いて前記画素差分ブロッ
クと結合するステップからなる方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、最小限の一時記憶
装置を用い、前方向および後方向の両方を用いて、半画
素精度まで予測ブロックを計算するために用いられるデ
ジタル画像（video）動き（motion）補償を行なった画
像復号方法に関する。これは特にデジタル画像圧縮およ
び伸長（復号）システムにおいて適用可能である。
【０００２】
【従来の技術】多くのデジタル画像処理システムは、前
に処理された画像あるいはその一部を、他の画像の処理
に用いる動き補償技術を利用している。典型的な例とし
ては、一つの画像の画素グループを、他の画像の画素グ
ループを予測するために用いる、デジタル画像圧縮およ
び伸張（復号）プロセスにおいて用いる、動き補償技術
である。例えば、MPEG-1(International Organization
for Standardization, ISO MPEG Document, ISO-IEC/JT
C1/SC2/WG8,1992による"CD11172-Coding of Moving Pic
tures and Associated Audio for Digital Storage Med
ia at up to about 1.5 Mbps"を参照のこと)および、MP
EG-2(International Organization for Standardizatio
n, ISO MPEG Document, ISO-IEC/JTC1/SC2/WG11,1994に
よる"IS13818-Generic Coding of Moving Pictures and
Associated Audio"を参照のこと）は、両方向の半画素
精度動き補償(bidirectional half pel accuracy )を利
用している。これは、処理される画像の前後に一時的に
配置されている、以前に処理された画像に関する動きベ
クトルを用いて、それぞれ予測されるマクロブロック
（macroblocks）と呼ばれる、画素の複数のグループ
に、一つの画像を分割することを必要とする。これらの
基準によって規定された前記動きベクトルは、予測マク
ロブロック画素が、２つまたは４つの画素の平均として
計算する半画素精度（half-pixel precision）である。
さらに、MPEG-2は、マクロブロックが前のフレームある
いは前のフィールドデータを用いて予測できるフィール
ド／フレーム動き補償を含む数モードをサポートする。
【０００３】図２は、予測ブロックを生成するために、
半画素精度が如何に用いられるかを示している。この図
において、白い円は全画素精度（full pixel precisio
n）の画素を表し、灰色の円は水平方向あるいは垂直方
向の２つの白い画素の平均として計算された半画素精度
の画素を表しており、黒い円は４つの白い画素の平均と
して計算された半画素精度の画素を表している。図３
は、２つの参照画像から２つのブロックの平均をとるこ
とによりフレーム動き補償を用いて、如何にブロックが
予測され得るかを示している。白い長円形は２つの参照
画素を表し、灰色の長円形は白い画素を平均することに
より計算された、予測された画素（resulting predicte
d pixels）を表す。各参照ブロックは、半画素精度補間
（half pixelaccuracy interpolation）を用いたり、用
いなかったりすることが可能である。図４は、個々のフ
ィールドを結合させることによるフィールド動き補償を
用いて、ブロックが如何に予測され得るかを示してい
る。各フレームは、画像フレームの２つのフィールドの
画素を表す白い円と明るい灰色の円とで示されるよう
に、分離され得る２つのフィールドを有する。参照フィ
ールドは、個別に平均をとることにより結合されるとと
もに、結果としての予測フィールドは、予測ブロックを
作るために結合される。各参照ブロック（フィールド）
は、半画素精度補間を用いたり、用いなかったりするこ
とが可能である。
【０００４】予測ブロックの構築を行う最も分かり易い
アーキテクチャは図５によって示されている。この図に
おいて、５０１は画像メモリであり、５０２は参照画像
１に対する読み出しブロックメモリであり、５０３は参
照画像２に対する読み出しブロックメモリであり、５０
４は半画素補間器であり、５０５は参照画像１に対する
参照ブロックメモリであり、５０６は参照画像２に対す
る参照ブロックメモリであり、５０７は参照平均生成器
（reference averager）であり、５０８は予測ブロック
メモリであり、５０９はIDCT処理装置であり、５１０は
差分ブロックメモリ（difference block memory）であ
り、５１１は再構築器（reconstructer）であり、５１
２は復号ブロックメモリ（decoded block memory）であ
る。全画素参照ブロックは、画像メモリ５０１から読み
出しブロックメモリ５０２，５０３に読み出される。半
画素補間は、半画素補間器５０４によって各ブロックに
対して行われ、結果としてのブロックは、参照ブロック
メモリ５０５，５０６に書き込まれる。これに続いて、
前記２つの参照画像は、参照平均生成器５０７によっ
て、予測ブロックメモリ５０８に書き込まれている結果
と結合される。次に、この予測ブロックは、再構築器５
１１を用いて、差分ブロックメモリ５１０の内容と結合
され、復号ブロックメモリ５１２に格納される。最後
に、復号ブロックは、画像メモリ５０１に書き込まれ
る。差分ブロックメモリ５１０は、他の復号プロセス、
本例では、IDCT処理装置５０９によって、書き込まれ
る。MPEG1およびMPEG2にとって、これは逆離散型コサイ
ン変換（inverse Discrete Cosine Transform, IDCT）
プロセスである。
【０００５】VDSP2（Araki等によるProceeing of ICASS
P-4, April 1994の"Video DSP Architecture for MPEG2
CODEC"参照のこと）では、参照ブロックデータが参照
ブロックメモリに置かれている結果とともに読み出され
るとき、半画素補間を実行することにより、メモリ容量
を低減する。このようにして、読み出しブロックメモリ
を半画素補間計算器で置き換える。さらにそれは、デー
タが画像メモリに書き込まれるとき、差分ブロックを予
測ブロックと結合することにより、復号ブロックメモリ
を除去できる。この手順のための簡略化されたVDSP2ア
ーキテクチャを示すブロック図を図６に示す。この図に
おいて、６０１は画像メモリであり、６０２は半画素補
間器であり、６０３は参照画像１に対する参照ブロック
メモリであり、６０４は参照画像２に対する参照ブロッ
クメモリであり、６０５は参照平均生成器であり、６０
６は予測ブロックメモリであり、６０７はIDCT処理装置
であり、６０８は差分ブロックメモリであり、６０９は
再構築器である。全画素参照ブロックは、画像メモリ５
０１から読み出され、半画素補間は、半画素補間器６０
２によって各ブロックに対して実行され、結果としての
ブロックは、参照ブロックメモリ６０３，６０４に書き
込まれる。これに続いて、前記２つの参照画像は、参照
平均生成器６０５によって、予測ブロックメモリ６０６
に書き込まれている結果と結合される。次にこの予測ブ
ロックは、再構築器６０９を用いて、差分ブロックメモ
リ６０８の内容と結合され、画像メモリ６０１に書き込
まれる。差分ブロックメモリ６０８は、他の復号プロセ
ス、この場合、IDCT処理装置６０７によって書き込まれ
ている。
【０００６】
【発明が解決しようとする課題】本発明の一つの目的
は、動き補償された参照を用いて、復号された画素デー
タを再構築するために必要な一時記憶装置の量を低減す
ることである。MPEG1コーデックおよびMPEG2コーデック
のようなデジタル画像処理装置は、家電製品に使用され
ており、実施のための費用は非常に重要である。機器構
築に必要なハードウェア両は多くの場合、そのまま価格
に反映された。
【０００７】本発明の他の一つの目的は、前記実施の費
用を低減するために、一時記憶装置の量を低減すること
である。
【０００８】
【課題を解決しようとする手段】本発明は、１つまたは
２つの参照ブロックから画素の部分画素精度動き補償ブ
ロック（sub-pixel accuracy motion compensated bloc
k）の画素値を計算する方法である。本発明は、各ブロ
ックの隣接するブロックラインが連続的であり、各ブロ
ックラインごとに交互に各参照ブロックのブロックライ
ンとなり、また隣接した画素が各ブロックライン内で連
続し、両方のブロックのブロックラインが同じ相対順序
になるように配置する。このことが起きている間に、前
記計算器は、予測ブロックを計算し、前記予測ブロック
の隣接するブロックラインを、参照ブロックの一つに対
する前記参照読み出し順序と同じ相対順序に連続的に配
置して、データが計算されるにつれて結果を出力する
が、この場合、各ブロックライン内の隣接する画素は、
参照ブロックの一つに対する前記参照読み出し順序と同
じ相対順序に連続的に配置される。前記計算器は、同じ
ブロックラインの画素間の部分画素補間を実行するｘ−
補間器と、各参照ブロックからのブロックラインを一時
的に格納する２つの参照ブロックラインバッファと、連
続するブロックラインの画素間の部分画素補間を実行す
るｙ−補間器と、第１のデータが発生した参照からの部
分画素精度参照ブロックラインを一時的に格納する補間
参照ブロックラインバッファと、前記補間参照ブロック
ラインバッファに格納されたブロックラインを、後続の
参照ブロックの補間参照ブロックラインで平均する参照
ブロック平均生成器とから構成される。
【０００９】本発明の画素データの流れは、ブロックラ
インパイプライン内の画素パイプラインのように働く。
データは、計算がデータを要求する順序で、参照画像メ
モリから読み出される。このように、そのブロックのラ
インの画素は、それらが読み出され、参照ブロックライ
ンバッファに格納されるとき、一タップ平均値フィルタ
を用いて補間される。前記ラインバッファは、前記ブロ
ックラインのための一タップ平均値フィルタにおいて、
各参照のための半画素補間ブロックラインを計算するた
めに遅延バッファとして働く。ｙ−補間器は、第１の参
照に対する半画素精度のブロックラインであり、２つの
方向に平均をとられたブロックラインである結果を用い
て、平均値フィルタのための計算を実行する。それは、
補間参照ブロックラインバッファに格納される。もし
も、２つの参照が用いられるならば、ｙ−補間器を通過
する次のラインは、第２の参照からである。このデータ
は、第２の参照に対する半画素精度のブロックラインに
対応する。この計算の結果は、補間参照ブロックライン
バッファに格納されている第１の参照に対する半画素精
度のブロックラインに対応する画素値とともに、参照ブ
ロック平均生成器に送られる。参照ブロック平均生成器
からの結果は、IDCTの出力と結合され得るとともに、完
全に復号されたブロックラインとして画像メモリに送ら
れ得る双方向の半画素精度の予測ブロックラインであ
る。
【００１０】
【発明の実施の形態】本願発明は、１つまたは２つの参
照ブロックから、画像の部分画素精度動き補償されたブ
ロックの画素値を計算し、それを画素差分ブロック値と
結合し、復号された画素値を得る方法であって、前記参
照ブロックの画素を参照読み出し順序で計算器に転送
し、前記計算器を用いて予測ブロック値を計算し、前記
予測ブロック値を予測ブロック書き込み順序で再構築器
に出力し、前記予測ブロック値を前記再構築器を用いて
前記画素差分ブロック値と結合することを特徴とする画
像復号方法である。
【００１１】本願発明は、前記参照読み出し順序は、各
ブロックの隣接するブロックラインが連続的であり、各
ブロックライン毎に交互に各参照ブロックのブロックラ
インとなり、両方のブロックのブロックラインが同じ相
対順序になるように配置し、また隣接した画素が各ブロ
ックライン内で連続し、両方のブロックの画素を同じ相
対順序であるように配置することを特徴とする上記画像
復号方法である。
【００１２】本願発明は、前記予測ブロック書き込み順
序は、前記予測ブロックの隣接するブロックラインを、
前記参照ブロックの一つに対する前記参照読み出し順序
と同じ相対順序で、連続して配置し、各ブロックライン
内の隣接する画素を、前記参照ブロックの一つに対する
前記参照読み出し順序と同じ相対順序であるように、連
続して配置することを特徴とする上記画像復号方法であ
る。
【００１３】本願発明は、前記計算器は、同じブロック
ラインの画素間の部分画素補間を実行するｘ−補間器
と、各参照ブロックからのブロックラインを一時的に格
納する２つの参照ブロックラインバッファと、連続する
ブロックラインの画素間の部分画素補間を実行するｙ−
補間器と、前記ｙ−補間器の出力である部分画素精度参
照ブロックラインを一時的に格納する補間参照ブロック
ラインバッファと、前記補間参照ブロックラインバッフ
ァに格納されたブロックラインを、後続の参照ブロック
の補間参照ブロックラインで平均する参照ブロック平均
生成器とを備えたことを特徴とする上記画像復号方法で
ある。
【００１４】本願発明は、前記ｘ−補間器は、入力画素
データを一時的に格納し遅延させるｘ−画素バッファ
と、入力画素データに前記ｘ−画素バッファからの遅延
された画素データを加算するｘ−加算器と、入力画素デ
ータに２を乗算するｘ−乗算器と、同じブロックライン
の画素間の部分画素補間が要求されているときの前記ｘ
−加算器の出力、あるいは、同じブロックラインの画素
間の部分画素補間が要求されていないときのｘ−乗算器
の出力から、前記ｘ−補間器の結果を選択するｘ−マル
チプレクサとを備えたことを特徴とする上記画像復号方
法である。
【００１５】本願発明は、前記ｘ−乗算器は、前記入力
画素データを１ビット分の位置だけ左にシフトし、結果
として２を乗算するシフタを備えたことを特徴とする上
記画像復号方法である。
【００１６】本願発明は、前記参照ブロックラインバッ
ファは、ブロックラインにある画素と同じ数の画素バッ
ファを備えたことを特徴とする上記画像復号方法であ
る。
【００１７】本願発明は、前記ｙ−補間器は、前記入力
ブロックライン画素データに、前記参照ブロックライン
バッファからの前記遅延されたブロックライン画素デー
タを加算するｙ−加算器であって、ｙ−加算器の入力の
源は、同じ参照ブロックから生じるｙ−加算器と、入力
ブロックライン画素データを２で乗算するｙ−乗算器
と、連続するブロックラインの画素間の部分画素補間が
要求されているときの前記ｙ−加算器の出力、あるい
は、連続するブロックラインの画素間の部分画素補間が
要求されていないときの前記ｙ−乗算器の出力から、前
記ｙ−補間器の結果を選択するｙ−マルチプレクサと、
ｙ−加算器からの出力を４で割り、前記ｙ−補間器の出
力とするｙ−割り算器とを備えたことを特徴とする上記
画像復号方法である。
【００１８】本願発明は、前記ｙ−乗算器は、前記入力
ブロックライン画素データを１ビット分の位置だけ左に
シフトし、結果として２を乗算するシフタを備えること
を特徴とする上記画像復号方法である。
【００１９】本願発明は、前記ｙ−割り算器は、前記ｙ
−マルチプレクサの出力に２を加算するｙ−２加算器
と、ｙ−２加算器の出力を丸めを伴って４で割るｙ−４
割り算器とを有することを特徴とする上記画像復号方法
である。
【００２０】本願発明は、前記ｙ−４割り算器は、前記
ｙ−２加算器からの前記出力を右に２だけシフトし、丸
めを伴う４での割り算を実現するシフタを有することを
特徴とする上記画像復号方法である。
【００２１】本願発明は、前記補間参照ブロックライン
バッファは、ブロックラインにある画素と同じ数の画素
バッファを有することを特徴とする上記画像復号方法で
ある。
【００２２】本願発明は、前記参照ブロック平均生成器
は、前記補間参照ブロックラインバッファへの入力の総
和と、前記補間参照ブロックラインバッファの遅延され
た出力とに１を加算する平均生成加算器と、前記平均生
成加算器の出力を丸めを伴って２で割る平均生成割り算
器とを有することを特徴とする上記画像復号方法であ
る。
【００２３】本願発明は、前記平均生成割り算器は、前
記平均生成加算器の出力を右に１だけシフトして、丸め
を伴う２での割り算を実現するシフタを有することを特
徴とする上記画像復号方法である。
【００２４】本願発明は、前記画素差分ブロックは、逆
離散型コサイン変換操作からもたらされるデータで構成
されることを特徴とする上記画像復号方法である。
【００２５】本願発明は、前記再構築器は、加算器であ
ることを特徴とする上記画像復号方法である。
【００２６】次に、本発明の実施の形態例について図面
を参照して説明する。
【００２７】すなわち、１つまたは２つの参照ブロック
から画像画素の部分画素精度動き補償ブロックの画素値
を計算し、それを画素差分ブロック値と結合して、復号
された画素値に帰着させる方法を説明する。図１におい
て、１０１は入力画素であり、１０２はｘ−補間器であ
り、１０３はｘ−補間器１０２の出力であり、１０４は
参照画像１ブロックラインバッファ（reference 1 bloc
k line buffer）であり、１０５は参照画像２ブロック
ラインバッファ（reference 2 block line buffer）で
あり、１０６はｘ−補間器１０２のバイパス出力であ
り、１０７はｙ−補間器の入力であり、１０８はｙ−補
間器であり、１０９はｙ−補間器１０８の出力であり、
１１０はｙ−補間器１０８のバイパス出力であり、１１
１は補間参照ブロックラインバッファ（interpolation
reference block line buffer）であり、１１２は参照
ブロック平均生成器であり、１１３は参照ブロック平均
生成器１１２の出力であり、１１４はIDCT処理ブロック
であり、１１５はIDCT処理ブロックの出力であり、１１
６は再構築器であり、１１７は処理した後の復号された
画素の出力である。
【００２８】図１の実施例は、次のように作動する。入
力画素１０１は、同じ参照ブロックラインの画素値を用
いて、補間された画素値を計算するフィルタとして働く
ｘ−補間器１０２に入力される。ｘ−補間器１０２から
出力された、補間された画素値は、元の画素がいずれの
参照から出てきたかによって、参照画像１ブロックライ
ンバッファ１０４か、あるいは参照画像２ブロックライ
ンバッファ１０５かに格納される。これらのラインバッ
ファは、参照ブロックのためのｘ−補間された入力画素
に対応する画素を格納する。同じ参照画像からの次のラ
インは、入力画素１０１として入力され、ｘ−補間器１
０２によりｘ−補間される。結果がｘ−補間器１０２か
ら出力されるとき、それらは同時に、それぞれの参照ブ
ロックラインバッファ１０４または１０５に書き込ま
れ、ｘ−補間器１０２のバイパス出力１０６を用いて、
ｙ−補間器１０８にバイパスされる。同時に、前のライ
ンに対応する画素値が参照ブロックラインバッファから
読み出され、出力１０７がｙ−補間器１０８に入力され
る。このように、参照ブロックラインバッファ１０４ま
たは１０５からの出力１０７は、次の参照ブロックライ
ンに対応するｘ−補間器１０２からの出力１０３が、ｘ
−補間器１０２のバイパス出力１０６に印加されると同
時に、ｙ−補間器１０８に入力される。ｙ−補間器１０
８は、参照ブロックラインに対する画素値を、それの直
前の参照ブロックラインの対応する画素値で平均する補
間器として機能する。ｙ−補間器１０８の出力１０９
は、補間参照ブロックラインバッファ１１１に書き込ま
れる。それは、ｘ−補間器１０２と、参照画像１ブロッ
クラインバッファ１０４と、ｙ−補間器１０８を用いて
計算した、参照画像１の半画素精度の参照ブロックライ
ンである。同じようにして、参照画像２の半画素精度の
参照ブロックラインは、ｘ−補間器１０２と、参照画像
２ブロックラインバッファ１０５と、ｙ−補間器１０８
より計算される。ｙ−補間器１０８の出力１０９が半画
素精度の参照画像２ブロックラインを出力していると
き、それは補間参照ブロックラインバッファ１１１に書
き込まれないが、その代わり、このデータは、ｙ−補間
器１０８のバイパス出力１１０を用いて参照ブロック平
均生成器１１２に渡される。同時に、補間参照ブロック
ラインバッファ１１１に格納された対応する画素は、参
照ブロック平均生成器１１２に渡される。参照ブロック
平均生成器１１２は、これらの画素値の平均を計算し、
それの出力１１３を再構築器１１６に入力する。同時
に、IDCT１１４は、その対応する画素データを再構築器
１１６に入力し、出力が復号画素出力１１７となるよう
にする。
【００２９】図８は、要求された復号画素出力データを
得る本実施例において用いられた入力および出力タイミ
ングの例を示す。この例は、復号画素ブロックデータを
形成するために平均される前に、それぞれが水平方向お
よび垂直方向の両方向に半画素補間されるよう要求され
ている、２つの参照ブロックを示している。所望の半画
素値は、画素を表す円の間の空間に位置付けられてい
る。まず、参照ブロック１の最上ラインの画素が入力さ
れ、続いて、参照ブロック２の最上ライン、次に、参照
ブロック１の第２のライン、というように続く。各ライ
ンは、参照ブロックの最も左の画素から、最も右の画素
に入力される。結果として復号された画素データ出力順
序は、同じような左から右へ、最上部から底部への順序
である。
【００３０】さらに、図１の実施例の動作を図８のタイ
ミングで説明する。画素１から４が、連続してｘ−補間
器１０２に入力され、参照画像１ブロックラインバッフ
ァ１０４に、画素１と２、２と３、３と４の平均が書き
込まれる。これに続いて、入力画素５から８が、連続し
てｘ−補間器１０２に入力され、参照画像２ブロックラ
インバッファ１０５に、画素５と６、６と７、７と８の
平均が書き込まれる。次に、９から１２の画素を入力し
平均される。９と１０の平均に対するｘ−補間器１０２
からの出力は、画素１と２の平均が参照画像１ブロック
ラインバッファ１０４から読み出され、ｙ−補間器１０
８に入力されると同時に、ｘ−補間器１０２のバイパス
出力１０６を経てｙ−補間器１０８に入力される。そこ
で、ｙ−補間器１０８は、これらの入力の平均を計算
し、画素１，２，９，１０の平均をもたらす。これは、
参照ブロック１に対する半画素精度画素値に対応する。
この計算の結果は、結果として計算された各画素値のた
めの補間参照ブロックラインバッファ１１１に書き込ま
れる。同様に、参照ブロック２に対する半画素精度画素
値が計算されるが、この場合、それらは補間参照ブロッ
クラインバッファ１１１に書き込まれない。その代わり
に、それらはｙ−補間器１０８のバイパス出力１１０を
用いて、それをバイパスする。このように、補間参照ブ
ロックラインバッファ１１１と、ｙ−補間器１０８は平
均することができる。このように、画素１，２，９，１
０の平均は、参照ブロック平均生成器１１２によって、
画素５，６，１３，１４の平均値と平均することができ
２つの参照から形成された半画素精度の予測画素（hal
f pixel accurate prediction pixel）をもたらす。こ
の結果は、再構築器１１６を用いて、IDCT処理装置１１
４からの対応する画素に加えられる。これは、図８で示
される復号画素ブロックの復号画素番号１に対応する。
同様にして、ブロックの全ての画素は、計算される。
【００３１】図７は、本発明の他の実施例を示す。この
図において、７０１は参照ブロック画素のための入力で
あり、７０２は画素バッファバイパスであり、７０３は
画素バッファであり、７０４はｘ−左シフタ７０６の入
力であり、７０５はｘ−加算器であり、７０６はそのｘ
−左シフタ（x-leftshifter）であり、７０７はｘ−マ
ルチプレクサであり、７０８は参照ブロックラインバッ
ファバイパスであり、７０９は参照ブロックラインバッ
ファ１であり、７１０は参照ブロックラインバッファ２
であり、７１１はｙ−加算器であり、７１２はｙ−左シ
フタであり、７１３はｙ−マルチプレクサであり、７１
４はｘｙ−加算器であり、７１５はｘｙ−右シフタであ
り、７１６は補間ブロックラインバッファであり、７１
７は補間ブロックラインバッファバイパスであり、７１
８は参照加算器であり、７１９は参照右シフタであり、
７２０はIDCT処理装置であり、７２１は再構築器加算器
であり、７２２は復号画素出力である。
【００３２】この実施例は、共通クロックで同期をとる
ラッチと前記ラッチ間の処理と制御のための組み合わせ
論理とを用いる同期機械として実現される。この実施例
のために、参照ブロック画素が、ラッチに対するクロッ
クの同じサイクルを用いて、入力７０１に入力される。
画素バッファ７０３は、ラッチとして実施される。参照
ブロックラインバッファ７０９，７１０と補間ブロック
ラインバッファ７１６は、Nラッチ（Nは各ブロックライ
ンの画素の数である）のグループとして実施される。図
における他のブロックは、組み合わせ論理を用いて実現
される。しかしながら、IDCTは、同期回路を用いて実施
されてよい。この実施例において、ｘ−加算器７０５は
簡単な加算器であり、ｘ−左シフタは、バイナリな画素
値に２を乗算するビットシフタ（bit shifter）であ
る。画素バッファ７０３と、画素バッファバイパス７０
２と、ｘ−加算器７０５との組み合わせは、入力画素デ
ータの水平方向の平均生成のための平均生成回路を有す
る。その出力は、平均をとられた画素の平均の２倍に等
しい。ｘ−マルチプレクサ７０７は、半画素−ｘ値（ha
lf-pel-x value）に基づいて、ｘ−加算器７０５の出
力、あるいは、ｘ−左シフタ７０６の出力を選択するた
めに用いられる。半画素−ｘは、半画素精度補間（half
-pixel precision interpolation）がｘ−方向（水平方
向）に要求されていないことを示す”０”か、前記補間
が要求されていることを示す”１”かであり得る。ｘ−
マルチプレクサ７０７の出力は、参照ブロックラインバ
ッファ７０９，７１０に格納される。これらのバッファ
は、同期FIFOとして作動するラッチから構成されてい
る。入力参照ブロック１から生じるｘ−マルチプレクサ
７０７の出力は、参照ブロックラインバッファ１（７０
９）に書き込まれ、入力参照ブロック２から生じる出力
は、参照ブロックラインバッファ２（７１０）に書き込
まれる。ｙ−加算器７１１は、簡単な加算器であり、ｙ
−左シフタ７１２は、画素値に２を乗算するビットシフ
タである。参照ブロックラインバッファ７０９または７
１０と、参照ブロックラインバッファバイパス７０８
と、ｙ−加算器７１１との組み合わせは、入力画素デー
タの垂直方向の平均生成のための平均生成回路を含む。
その出力は、平均をとられた画素の平均の２倍に等し
い。ｙ−マルチプレクサ７１３は、半画素−ｙ値（half
-pel-ｙ value）に基づいて、ｙ−加算器７１１の出
力、あるいは、ｙ−左シフタ７１２の出力を選択するた
めに用いられる。半画素−ｙは、半画素精度補間（half
-pixel precision interpolation）がｙ−方向（垂直方
向）に要求されていないことを示す”０”か、前記補間
が要求されていることを示す”１”かであり得る。ｙ−
マルチプレクサ７１３からの出力は、入力に単純に２を
加算するｘｙ−加算器７１４に入力される。この結果
は、ｘｙ−右シフタ７１５によって右に２ビットシフト
される。ｘｙ−加算器７１４とｘｙ−右シフタ７１５と
の組み合わせは、最も近い整数の結果への丸めを伴う、
４での割り算に帰着する。この結果は、参照画像１また
は２からの半画素精度参照画素である。もしも、この結
果が参照画像１画素からもたらせられるならば、それ
は、補間ブロックラインバッファ７１６に書き込まれ
る。もしも、それが参照画像２からであるならば、それ
は、入力を加算するのにさらに追加の１を加算する参照
加算器７１８の入力に入力される。換言すれば、参照画
像２に対する半画素精度の予測画素は、補間ブロックラ
インバッファ７１６に格納された参照画像１に対する対
応する半画素精度の予測画素に加えられる。参照加算器
７１８の出力は、参照右シフタ７１９によって、位置一
つだけ右にシフトされる。参照加算器７１８と参照右シ
フタ７１９との組み合わせは、最も近い整数への丸めを
伴う、２つの入力の和を２で割る回路である。それゆ
え、その出力は、参照画像１および２の両方からの半画
素精度の予測画素の平均の結果である。対応する差分画
素値は、IDCT処理装置７２０によって発生され、再構築
器加算器７２１を用いて参照右シフタ７１９の出力に加
えられる。その結果が、出力７２０における復号画素値
である。
【００３３】この実施例は、特に限定されるものではな
いが、入力７０１である参照ブロック画素が画像メモリ
からもたらされ、結果としての復号画素出力７２２が同
じメモリに書き込まれる、画像処理システムに使用可能
である。
【００３４】画素データに対する入力タイミングおよび
出力タイミングの例が、図８に示されている。この画素
データタイミングを用いるこの実施例に対する結果とし
てのタイミングが図９によって示されている。この例で
は、画像メモリは、参照画素入力の１クロック前に読み
出される。これは、画像メモリと参照画素入力７０１と
間のラッチに対応する。図９における数字は、図８で説
明された画素に対する参照記号である。図９から、参照
ブロックラインバッファ１への入力は、画素２の値が参
照画素入力７０１に入力されるとき、画素１，２の和か
ら構成されているということがわかる。同様に、画素２
と３、３と４、５と６、６と７、８と９の和が計算さ
れ、参照ブロックラインバッファ１，２（７０９，７１
０）の入力に入力される。補間ブロックラインバッファ
７１６に対する入力は、全てが４で割られた、参照画素
入力と、ｘ−補間器出力と、参照ブロックラインバッフ
ァ１入力との和である。これは、参照画像１半画素精度
の値に対応する。これらは、参照画像２半画素精度の値
で平均され、IDCT差分値に加算され、図９でx,y,zと呼
ばれる復号画素値に帰着する。これらは、それを若干遅
延させることから入力データが発生するとき、同じ画像
メモリに書き込まれ得ることとなり、したがって、画素
１６がメモリから読み出される後に、データｚが書き込
まれ得る。復号遅延へのこの追加的遅延は、ラッチを用
いて容易に実施される。
【００３５】図９のタイミングは、変更可能である。メ
モリ読み出しおよび書き込みタイミングは変更可能であ
り、追加のラッチは、ラッチ間を信号が通過しなければ
ならない組み合わせ論理の量を低減するために、図７の
実施例に追加が可能である。さらに、本実施例は、ｘ−
方向が水平方向であり、ｙ−方向が垂直方向であると述
べているが、これらは、逆にすることも可能である。そ
の結果は同様である。加えるに、本実施例における半画
素精度補間の使用は、ｘ補間器およびｙ補間器の接続口
（タップ）の数を増やすことにより、１／４画素精度ま
たはより良好な精度に変更することができる。
【００３６】各ラインにおける画素の数と画素の各ブロ
ックのラインの数は、上述した実施例で記述された例に
限定されるものではない。図８，９によって説明された
タイミングの例は、如何に半画素補間が水平方向と垂直
方向の両方向になされ得るかを示している。上述した実
施例は、全画素精度が水平方向または垂直方向に要求さ
れるとき、あるいは両方向に要求されないときにも使用
可能である。このことは、ｘ−左シフタおよびｙ−左シ
フタの使用のための実施例において述べた。ブロック参
照の参照画素の数は、半画素補間に対する必要性に依存
する。もしも、半画素補間が要求されるならば、参照ブ
ロックは、図８によって説明された例におけるように、
補間の方向に一つの余分な画素を持っていなければなら
ない。より高度の精度補間の場合においては、より多く
の画素が必要とされる。この例においては、４×４画素
参照ブロックが３×３予測ブロックを作るために補間さ
れている。
【００３７】
【発明の効果】以上述べたところから明らかなように、
本発明は、要求される一時記憶メモリを、３ブロックラ
インメモリ（２つの参照ブロックラインバッファと、補
間参照ブロックラインバッファとである）とｘ−補間器
内部の画素バッファとに低減できることである。これ
は、従来技術で記載された例における一時記憶メモリ容
量よりも大変に少ない。
【００３８】その結果、この機能を要求する家電製品に
用いられる動き補償回路をずっと安く実施することとな
る。そのように多くメモリが低減され得る理由は、ｙ−
補間半画素精度値（y-interpolated half pel precisio
n values）と同時に、ｘ−補間半画素精度値の計算が実
行されるのを可能にし、前記２つの参照が補間されると
同時に実行され得るパイプライン内にパイプラインを使
用することによる。
【００３９】本発明は、予測画素を計算するために、画
素が遅延されなければならない時間を最小限にし、追加
的なメモリ格納装置の必要性を不要とする。
【図面の簡単な説明】
【図１】本発明方法の一実施例を示するブロック図であ
る。
【図２】予測ブロックを発生するために如何に半画素精
度が用いられるかを示す画素図。
【図３】２つの参照画像から２つのブロックを平均する
ことにより、フレーム動き補償を用いて、如何にブロッ
クが予測され得るかを示す画素図。
【図４】個々のフィールドを結合することにより、フィ
ールド動き補償を用いて、如何にブロックが予測され得
るかを示す図画素図。
【図５】２つの参照から半画素精度予測ブロックを構築
するための一つのアーキテクチャを示す構成図。
【図６】２つの参照から半画素精度予測ブロックを構築
するためにVDSP2によって用いられるアーキテクチャを
示す構成図。
【図７】本発明の方法の一実施例を示す構成図。
【図８】本発明の方法の操作のために必要な入力画素タ
イミングおよび出力画素タイミングの例を示す図。
【図９】図８の例の入力および出力タイミングが用いら
れた場合の図７の実施例のためのタイミングを示す図。
【符号の説明】
１０１ 入力画素のための入力 １０２ ｘ−補間器 １０３ ｘ−補間器の出力 １０４ 参照画像１ブロックラインバッファ １０５ 参照画像２ブロックラインバッファ １０６ ｘ−補間器のバイパス出力 １０７ ｙ−補間器の入力 １０８ ｙ−補間器 １０９ ｙ−補間器の出力 １１０ ｙ−補間器のバイパス出力 １１１ 補間参照ブロックラインバッファ １１２ 参照ブロック平均生成器 １１３ 参照ブロック平均生成器の出力 １１４ IDCT処理ブロック １１５ IDCT処理ブロックの出力 １１６ 再構築器 １１７ 復号画素のための出力 ５０１ 画像メモリ ５０２ 参照画像１のための読み出しブロックメモリ ５０３ 参照画像２のための読み出しブロックメモリ ５０４ 半画素補間器 ５０５ 参照画像１のための参照ブロックメモリ ５０６ 参照画像２のための参照ブロックメモリ ５０７ 参照平均生成器 ５０８ 予測ブロックメモリ ５０９ IDCT処理装置 ５１０ 差分ブロックメモリ ５１１ 再構築器 ５１２ 復号ブロックメモリ ６０１ 画像メモリ ６０２ 半画素補間器 ６０３ 参照画像１のための参照ブロックメモリ ６０４ 参照画像２のための参照ブロックメモリ ６０５ 参照平均生成器 ６０６ 予測ブロックメモリ ６０７ IDCT処理装置 ６０８ 差分ブロックメモリ ６０９ 再構築器 ７０１ 参照ブロック画素のための入力 ７０２ 画素バッファバイパス ７０３ 画素バッファ ７０４ ｘ−左シフタ入力 ７０５ ｘ−加算器 ７０６ ｘ−左シフタ ７０７ ｘ−マルチプレクサ ７０８ 参照ブロックラインバッファバイパス ７０９ 参照ブロックラインバッファ１ ７１０ 参照ブロックラインバッファ２ ７１１ ｙ−加算器 ７１２ ｙ−左シフタ ７１３ ｙ−マルチプレクサ ７１４ ｘｙ−加算器 ７１５ ｘｙ−右シフタ ７１６ 補間ブロックラインバッファ ７１７ 補間ブロックラインバッファバイパス ７１８ 参照加算器 ７１９ 参照右シフタ ７２０ IDCT処理装置 ７２１ 再構築器加算器 ７２２ 復号画素出力

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 １つまたは２つの参照ブロックから、画
    像の部分画素精度動き補償されたブロックの画素値を計
    算し、それを画素差分ブロック値と結合し、復号された
    画素値を得る方法であって、 前記参照ブロックの画素を参照読み出し順序で計算器に
    転送し、 前記計算器を用いて予測ブロック値を計算し、 前記予測ブロック値を予測ブロック書き込み順序で再構
    築器に出力し、 前記予測ブロック値を前記再構築器を用いて前記画素差
    分ブロック値と結合することを特徴とする画像復号方
    法。
  2. 【請求項２】 前記参照読み出し順序は、各ブロックの
    隣接するブロックラインが連続的であり、各ブロックラ
    イン毎に交互に各参照ブロックのブロックラインとな
    り、両方のブロックのブロックラインが同じ相対順序に
    なるように配置し、また隣接した画素が各ブロックライ
    ン内で連続し、両方のブロックの画素を同じ相対順序で
    あるように配置することを特徴とする請求項１の画像復
    号方法。
  3. 【請求項３】 前記予測ブロック書き込み順序は、前記
    予測ブロックの隣接するブロックラインを、前記参照ブ
    ロックの一つに対する前記参照読み出し順序と同じ相対
    順序で、連続して配置し、各ブロックライン内の隣接す
    る画素を、前記参照ブロックの一つに対する前記参照読
    み出し順序と同じ相対順序であるように、連続して配置
    することを特徴とする請求項１または２の画像復号方
    法。
  4. 【請求項４】 前記計算器は、同じブロックラインの画
    素間の部分画素補間を実行するｘ−補間器と、 各参照ブロックからのブロックラインを一時的に格納す
    る２つの参照ブロックラインバッファと、 連続するブロックラインの画素間の部分画素補間を実行
    するｙ−補間器と、 前記ｙ−補間器の出力である部分画素精度参照ブロック
    ラインを一時的に格納する補間参照ブロックラインバッ
    ファと、 前記補間参照ブロックラインバッファに格納されたブロ
    ックラインを、後続の参照ブロックの補間参照ブロック
    ラインで平均する参照ブロック平均生成器とを備えたこ
    とを特徴とする請求項１，２または３の画像復号方法。
  5. 【請求項５】 前記ｘ−補間器は、 入力画素データを一時的に格納し遅延させるｘ−画素バ
    ッファと、 入力画素データに前記ｘ−画素バッファからの遅延され
    た画素データを加算するｘ−加算器と、 入力画素データに２を乗算するｘ−乗算器と、 同じブロックラインの画素間の部分画素補間が要求され
    ているときの前記ｘ−加算器の出力、あるいは、同じブ
    ロックラインの画素間の部分画素補間が要求されていな
    いときのｘ−乗算器の出力から、前記ｘ−補間器の結果
    を選択するｘ−マルチプレクサとを備えたことを特徴と
    する請求項４の画像復号方法。
  6. 【請求項６】 前記ｘ−乗算器は、前記入力画素データ
    を１ビット分の位置だけ左にシフトし、結果として２を
    乗算するシフタを備えたことを特徴とする請求項５の画
    像復号方法。
  7. 【請求項７】 前記参照ブロックラインバッファは、ブ
    ロックラインにある画素と同じ数の画素バッファを備え
    たことを特徴とする請求項４，５あるいは６の画像復号
    方法。
  8. 【請求項８】 前記ｙ−補間器は、 前記入力ブロックライン画素データに、前記参照ブロッ
    クラインバッファからの前記遅延されたブロックライン
    画素データを加算するｙ−加算器であって、ｙ−加算器
    の入力の源は、同じ参照ブロックから生じるｙ−加算器
    と、 入力ブロックライン画素データを２で乗算するｙ−乗算
    器と、 連続するブロックラインの画素間の部分画素補間が要求
    されているときの前記ｙ−加算器の出力、あるいは、連
    続するブロックラインの画素間の部分画素補間が要求さ
    れていないときの前記ｙ−乗算器の出力から、前記ｙ−
    補間器の結果を選択するｙ−マルチプレクサと、 ｙ−加算器からの出力を４で割り、前記ｙ−補間器の出
    力とするｙ−割り算器とを備えたことを特徴とする請求
    項４，５，６または７の画像復号方法。
  9. 【請求項９】 前記ｙ−乗算器は、前記入力ブロックラ
    イン画素データを１ビット分の位置だけ左にシフトし、
    結果として２を乗算するシフタを備えることを特徴とす
    る請求項８の画像復号方法。
  10. 【請求項１０】 前記ｙ−割り算器は、前記ｙ−マルチ
    プレクサの出力に２を加算するｙ−２加算器と、ｙ−２
    加算器の出力を丸めを伴って４で割るｙ−４割り算器と
    を有することを特徴とする請求項８の画像復号方法。
  11. 【請求項１１】 前記ｙ−４割り算器は、前記ｙ−２加
    算器からの前記出力を右に２だけシフトし、丸めを伴う
    ４での割り算を実現するシフタを有することを特徴とす
    る請求項１０の画像復号方法。
  12. 【請求項１２】 前記補間参照ブロックラインバッファ
    は、ブロックラインにある画素と同じ数の画素バッファ
    を有することを特徴とする請求項４〜１１のいずれかの
    画像復号方法。
  13. 【請求項１３】 前記参照ブロック平均生成器は、前記
    補間参照ブロックラインバッファへの入力の総和と、前
    記補間参照ブロックラインバッファの遅延された出力と
    に１を加算する平均生成加算器と、前記平均生成加算器
    の出力を丸めを伴って２で割る平均生成割り算器とを有
    することを特徴とする請求項４〜１２のいずれかの画像
    復号方法。
  14. 【請求項１４】 前記平均生成割り算器は、前記平均生
    成加算器の出力を右に１だけシフトして、丸めを伴う２
    での割り算を実現するシフタを有することを特徴とする
    請求項１３の画像復号方法。
  15. 【請求項１５】 前記画素差分ブロックは、逆離散型コ
    サイン変換操作からもたらされるデータで構成されるこ
    とを特徴とする請求項１，２あるいは３の画像復号方
    法。
  16. 【請求項１６】 前記再構築器は、加算器であることを
    特徴とする請求項１，２あるいは３の画像復号方法。
JP25773295A 1995-10-04 1995-10-04 １つまたは２つの予測ブロックからブロックの画素値を計算する方法 Pending JPH09102954A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25773295A JPH09102954A (ja) 1995-10-04 1995-10-04 １つまたは２つの予測ブロックからブロックの画素値を計算する方法
US08/724,674 US5754240A (en) 1995-10-04 1996-10-01 Method and apparatus for calculating the pixel values of a block from one or two prediction blocks
CN96121016A CN1095286C (zh) 1995-10-04 1996-10-04 从一个或两个预测数据块计算象素值的装置和方法
EP19960115880 EP0767588A3 (en) 1995-10-04 1996-10-04 Method and apparatus for calculating a pixel block from one or two prediction blocks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25773295A JPH09102954A (ja) 1995-10-04 1995-10-04 １つまたは２つの予測ブロックからブロックの画素値を計算する方法

Publications (1)

Publication Number Publication Date
JPH09102954A true JPH09102954A (ja) 1997-04-15

Family

ID=17310334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25773295A Pending JPH09102954A (ja) 1995-10-04 1995-10-04 １つまたは２つの予測ブロックからブロックの画素値を計算する方法

Country Status (4)

Country Link
US (1) US5754240A (ja)
EP (1) EP0767588A3 (ja)
JP (1) JPH09102954A (ja)
CN (1) CN1095286C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008030068A1 (en) * 2006-09-07 2008-03-13 Lg Electronics Inc. Method and apparatus for decoding/encoding of a video signal
US7742532B2 (en) 2006-11-17 2010-06-22 Lg Electronics Inc. Method and apparatus for applying de-blocking filter to a video signal
US8054885B2 (en) 2006-11-09 2011-11-08 Lg Electronics Inc. Method and apparatus for decoding/encoding a video signal

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205178B1 (en) * 1996-09-20 2001-03-20 Hitachi, Ltd. Method and synthesizing a predicted image, video coding device and video coding method
WO1998042134A1 (fr) * 1997-03-17 1998-09-24 Mitsubishi Denki Kabushiki Kaisha Codeur et decodeur d'image, methode de codage et de decodage d'image, et systeme de codage/decodage d'image
US6968008B1 (en) 1999-07-27 2005-11-22 Sharp Laboratories Of America, Inc. Methods for motion estimation with adaptive motion accuracy
DE19951341B4 (de) * 1999-10-25 2012-02-16 Robert Bosch Gmbh Verfahren zur bewegungskompensierenden Prädiktion von Bewegtbildern sowie Einrichtung hierzu
JP3661584B2 (ja) * 2000-01-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
US6950469B2 (en) * 2001-09-17 2005-09-27 Nokia Corporation Method for sub-pixel value interpolation
US7630566B2 (en) * 2001-09-25 2009-12-08 Broadcom Corporation Method and apparatus for improved estimation and compensation in digital video compression and decompression
US7750979B2 (en) 2001-10-26 2010-07-06 Trident Mircosystems (Far East) Ltd. Pixel-data line buffer approach having variable sampling patterns
KR100412501B1 (ko) * 2001-11-30 2003-12-31 삼성전자주식회사 움직임 보상을 위한 화소값 선택 장치 및 방법
US7035331B2 (en) * 2002-02-20 2006-04-25 Intel Corporation Method and apparatus for performing a pixel averaging instruction
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
KR100472476B1 (ko) * 2002-08-31 2005-03-10 삼성전자주식회사 움직임 보상을 위한 보간 방법 및 그 장치
DE10245491A1 (de) * 2002-09-30 2003-11-27 Siemens Ag Verfahren zur Bearbeitung eines decodierten digitalisierten Bildes
JP3997171B2 (ja) * 2003-03-27 2007-10-24 株式会社エヌ・ティ・ティ・ドコモ 動画像符号化装置、動画像符号化方法、動画像符号化プログラム、動画像復号装置、動画像復号方法、及び動画像復号プログラム
US8824553B2 (en) 2003-05-12 2014-09-02 Google Inc. Video compression method
JP4419062B2 (ja) * 2004-03-29 2010-02-24 ソニー株式会社 画像処理装置および方法、記録媒体、並びにプログラム
US20050232355A1 (en) * 2004-04-15 2005-10-20 Srinivas Cheedela Video decoder for supporting both single and four motion vector macroblocks
US7953152B1 (en) 2004-06-28 2011-05-31 Google Inc. Video compression and encoding method
WO2006113003A1 (en) * 2005-04-13 2006-10-26 Thomson Licensing Method and apparatus for video decoding
CN101395925B (zh) * 2006-09-07 2013-01-02 Lg电子株式会社 用于解码/编码视频信号的方法及装置
WO2019098758A1 (ko) 2017-11-16 2019-05-23 한국전자통신연구원 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장한 기록 매체

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3853555T2 (de) * 1987-06-09 1995-08-17 Sony Corp Verarbeitung des Bewegungsvektors in digitalen Fernsehbildern.
EP0294960B1 (en) * 1987-06-09 1994-09-28 Sony Corporation Motion vector processing in television images
DE3850709T2 (de) * 1987-06-09 1994-11-24 Sony Corp Reduzierung der Bewegungsvektoren in Fernsehbildern.
EP0294958B1 (en) * 1987-06-09 1995-08-23 Sony Corporation Motion compensated interpolation of digital television images
JPH04354287A (ja) * 1991-05-30 1992-12-08 Sony Corp 画像補間回路
US5317397A (en) * 1991-05-31 1994-05-31 Kabushiki Kaisha Toshiba Predictive coding using spatial-temporal filtering and plural motion vectors
US5475501A (en) * 1991-09-30 1995-12-12 Sony Corporation Picture encoding and/or decoding method and apparatus
JPH05236466A (ja) * 1992-02-25 1993-09-10 Nec Corp 動き補償フレーム間予測画像符号化装置及び方法
US5440344A (en) * 1992-04-28 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Video encoder using adjacent pixel difference for quantizer control
KR0166716B1 (ko) * 1992-06-18 1999-03-20 강진구 블럭 dpcm을 이용한 부호화/복호화방법 및 장치
JPH0620034A (ja) * 1992-07-02 1994-01-28 Nec Corp 画像処理用アドレス生成回路
US5398079A (en) * 1993-01-27 1995-03-14 General Instrument Corporation Half-pixel interpolation for a motion compensated digital video system
AU6099594A (en) * 1993-02-03 1994-08-29 Qualcomm Incorporated Interframe video encoding and decoding system
KR960010198B1 (ko) * 1993-07-21 1996-07-26 배순훈 동영상 부호화기의 움직임 추정방법 및 장치
CN1085466C (zh) * 1993-09-14 2002-05-22 株式会社金星社 图象解码器中包括半象素单元运动补偿装置的b帧处理装置
JPH07154795A (ja) * 1993-12-01 1995-06-16 Canon Inc 動画像符号化装置
JP3356516B2 (ja) * 1993-12-28 2002-12-16 シャープ株式会社 動画像符号化装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008030068A1 (en) * 2006-09-07 2008-03-13 Lg Electronics Inc. Method and apparatus for decoding/encoding of a video signal
WO2008030067A1 (en) * 2006-09-07 2008-03-13 Lg Electronics Inc. Method and apparatus for decoding/encoding of a video signal
US8401085B2 (en) 2006-09-07 2013-03-19 Lg Electronics Inc. Method and apparatus for decoding/encoding of a video signal
US8428144B2 (en) 2006-09-07 2013-04-23 Lg Electronics Inc. Method and apparatus for decoding/encoding of a video signal
US8054885B2 (en) 2006-11-09 2011-11-08 Lg Electronics Inc. Method and apparatus for decoding/encoding a video signal
US7742532B2 (en) 2006-11-17 2010-06-22 Lg Electronics Inc. Method and apparatus for applying de-blocking filter to a video signal
US7742524B2 (en) 2006-11-17 2010-06-22 Lg Electronics Inc. Method and apparatus for decoding/encoding a video signal using inter-layer prediction
US8184698B2 (en) 2006-11-17 2012-05-22 Lg Electronics Inc. Method and apparatus for decoding/encoding a video signal using inter-layer prediction
US8229274B2 (en) 2006-11-17 2012-07-24 Lg Electronics Inc. Method and apparatus for decoding/encoding a video signal

Also Published As

Publication number Publication date
EP0767588A2 (en) 1997-04-09
EP0767588A3 (en) 1999-10-20
CN1095286C (zh) 2002-11-27
US5754240A (en) 1998-05-19
CN1154050A (zh) 1997-07-09

Similar Documents

Publication Publication Date Title
US5754240A (en) Method and apparatus for calculating the pixel values of a block from one or two prediction blocks
US6687303B1 (en) Motion vector detecting device
US8189669B2 (en) Motion prediction processor with read buffers providing reference motion vectors for direct mode coding
US6310918B1 (en) System and method for motion vector extraction and computation meeting 2-frame store and letterboxing requirements
EP0592351B1 (en) Image decoder
US6266091B1 (en) System and method for low delay mode operation video decoding
US5430490A (en) Scanning format converting circuit using motion vectors
US5550591A (en) Motion compensator for digital image restoration
US6985528B2 (en) Apparatus and method for encoding and decoding moving picture using wavelet transformation and motion estimation
WO1997004593A1 (fr) Convertisseur de boite aux lettres
Pastuszak et al. Optimization of the adaptive computationally-scalable motion estimation and compensation for the hardware H. 264/AVC encoder
US8260075B2 (en) Two-dimensional filter arithmetic device and method
US20080205793A1 (en) Generating Image Data
JP2004056400A (ja) 動画像符号化方法及び動画像復号方法
JPH08307868A (ja) 動画像復号装置
JP2002509627A (ja) 半ピクセルｓａｄ発生方法及び装置
KR0152780B1 (ko) 영상 디코더의 반화소 처리 장치
HK1005839A (en) Method and apparatus for calculating a pixel block from one or two prediction blocks
KR100249087B1 (ko) 동영상 엔코더를 위한 반화소 단위의 움직임 추정 장치 및 방법
KR100243470B1 (ko) 프레임 메모리에 있어서 어드레스 발생장치
JP3778522B2 (ja) 動きベクトル検出装置
Jeon et al. Real-time MPEG-2 video codec system using multiple digital signal processors
KR100243471B1 (ko) 프레임 메모리에 있어서 어드레스 발생장치
KR100243475B1 (ko) 프레임 메모리에 있어서 점프어드레스 발생장치
KR100235484B1 (ko) 움직임 보상 장치의 반화소 보상기

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005