JPH09106938A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH09106938A
JPH09106938A JP7263903A JP26390395A JPH09106938A JP H09106938 A JPH09106938 A JP H09106938A JP 7263903 A JP7263903 A JP 7263903A JP 26390395 A JP26390395 A JP 26390395A JP H09106938 A JPH09106938 A JP H09106938A
Authority
JP
Japan
Prior art keywords
resist
exposed portion
semiconductor device
manufacturing
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7263903A
Other languages
Japanese (ja)
Inventor
Masaaki Nasu
雅明 那須
Koichiro Adachi
浩一郎 足立
Koji Fujimoto
好司 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7263903A priority Critical patent/JPH09106938A/en
Publication of JPH09106938A publication Critical patent/JPH09106938A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体基板の表面上に塗布されたレジストを
簡単かつ寸法精度良くパターン加工できる半導体装置の
製造方法を提供する。 【解決手段】 マスク2を通してレジスト4に光1を照
射して、露光部分3に活性水素を有する官能基又は化合
物を生じさせる。レジスト表面4aにシリル基を有する
珪素化合物を供給して、上記官能基又は化合物の活性水
素をシリル基で置換し、露光部分3の表面3aを非露光
部分13の表面13aに対して選択的にシリル化する。
レジスト表面4aに酸素プラズマを照射して、露光部分
3の表面3aを非露光部分13の表面13aに対して選
択的に親水性に変化させる。珪弗化水素酸水溶液を用い
た液相成長法により、露光部分3の親水性表面3aに非
露光部分13の表面13aに対して選択的にシリコン酸
化膜12を形成する。シリコン酸化膜12をマスクとし
て異方性を示すドライエッチングを行って、レジスト4
を加工する。
Kind Code: A1 A method for manufacturing a semiconductor device is provided, which is capable of patterning a resist coated on the surface of a semiconductor substrate easily and with high dimensional accuracy. A resist (4) is irradiated with light (1) through a mask (2) to generate a functional group or compound having active hydrogen in an exposed portion (3). A silicon compound having a silyl group is supplied to the resist surface 4a to substitute active hydrogen of the functional group or compound with a silyl group, and the surface 3a of the exposed portion 3 is selectively selected with respect to the surface 13a of the unexposed portion 13. Silylation.
The resist surface 4a is irradiated with oxygen plasma to selectively change the surface 3a of the exposed portion 3 to be hydrophilic with respect to the surface 13a of the non-exposed portion 13. A silicon oxide film 12 is selectively formed on the hydrophilic surface 3a of the exposed portion 3 with respect to the surface 13a of the non-exposed portion 13 by a liquid phase growth method using an aqueous solution of hydrofluoric silicic acid. Anisotropic dry etching is performed using the silicon oxide film 12 as a mask to form the resist 4
To process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。より詳しくは、半導体基板の表面上に塗
布されたフォトレジスト(簡単のため、この明細書の全
体を通して単に「レジスト」という。)をパターン加工
する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. More particularly, it relates to a method of patterning a photoresist (for simplicity, referred to simply as "resist" throughout this specification) applied to the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】近年の半導体装置の微細化・高集積化に
伴って、半導体基板の段差を有する表面上でレジストを
寸法精度良くパターン加工する方法が求められており、
これまでに多層レジスト法(例えば「VLSI製造技
術」日経BP社(1989)に記載されている。)や、
DESIRE(Diffusion Enhanced SIlylating
REsist)プロセス法(例えば「短波長フォトレジスト
材料」ぶんしん出版(1988)に記載されている。)
が提案されている。
2. Description of the Related Art With the recent miniaturization and high integration of semiconductor devices, there is a demand for a method of patterning a resist on a stepped surface of a semiconductor substrate with high dimensional accuracy.
Up to now, a multi-layer resist method (for example, described in "VLSI Manufacturing Technology", Nikkei BP (1989)),
DESIRE (Diffusion Enhanced SIlylating
REsist) process method (for example, described in "Short-wavelength photoresist material" Bushin Publishing (1988)).
Has been proposed.

【0003】上記多層レジスト法は、まず図2(a)に示
すように、半導体基板105の表面105aにレジスト
107を塗布する。半導体基板105の表面105aに
は段差115があり、レジスト107は表面(上面)1
07aが平坦になるように上記段差115の高さ寸法よ
りも厚く塗布されるものとする。次に、同図(b)に示す
ように、この上に全面に、塗布焼成法によりシリコン酸
化膜(以下「SOG膜」という。)108を形成する。
続いて、同図(c)に示すように、この上に上層レジスト
109を均一な厚さに塗布し、この上層レジスト109
をフォトリソグラフィによって所定のパターンに加工す
る。次に、同図(d)に示すように、上層レジスト109
をマスクとしてSOG膜108をエッチングする。同図
(e)に示すように、上層レジスト109を除去した後、
SOG膜108をマスクとしてドライエッチングを行っ
て、基板側のレジスト107をパターン加工する(ドラ
イ現像)。この多層レジスト法では、このように均一な
厚さの上層レジスト109のパターンに応じて基板側の
レジスト107を加工するので、基板側のレジスト10
7に対して直接フォトリソグラフィを行う場合に比し
て、基板表面105aの段差115によるレジスト10
7の膜厚差や基板表面105aからの反射光の影響を少
なくすることができる。したがって、パターン加工の寸
法精度をある程度改善することができる。
In the above-mentioned multilayer resist method, first, as shown in FIG. 2A, a resist 107 is applied to the surface 105a of the semiconductor substrate 105. The surface 105 a of the semiconductor substrate 105 has a step 115, and the resist 107 has a surface (upper surface) 1.
It is assumed that it is applied thicker than the height dimension of the step 115 so that 07a becomes flat. Next, as shown in FIG. 2B, a silicon oxide film (hereinafter referred to as “SOG film”) 108 is formed on the entire surface by coating and baking.
Then, as shown in FIG. 7C, an upper layer resist 109 is applied thereon to a uniform thickness, and the upper layer resist 109 is applied.
Is processed into a predetermined pattern by photolithography. Next, as shown in FIG.
Using the as a mask, the SOG film 108 is etched. Same figure
As shown in (e), after removing the upper layer resist 109,
Dry etching is performed using the SOG film 108 as a mask to pattern the resist 107 on the substrate side (dry development). In this multi-layer resist method, the resist 107 on the substrate side is processed according to the pattern of the upper layer resist 109 having such a uniform thickness.
In comparison with the case where the photolithography is directly performed on the resist 7, the resist 10 due to the step 115 on the substrate surface 105a is formed.
It is possible to reduce the influence of the film thickness difference of No. 7 and the reflected light from the substrate surface 105a. Therefore, the dimensional accuracy of pattern processing can be improved to some extent.

【0004】上記DESIREプロセス法は、まず図3
(a)に示すように、半導体基板205の表面205a
に、例えばジアゾケトン−ノボラック系のポジ型レジス
ト204を塗布する。半導体基板205の表面205a
には段差215があり、レジスト204は、表面(上
面)204aが平坦になるように上記段差215の高さ
寸法よりも厚く塗布されるものとする。続いて、所定の
パターンを有するマスク202を上記レジスト204の
表面204aに対向させて配置し、このマスク202を
通して上記レジスト204に光201を照射する。図
中、レジスト204のうちランダムに点を打った井戸状
領域が露光部分203を示している。この露光部分20
3には、光201との反応により、インデンカルボン酸
が生じる。次に、同図(b)に示すように、温度160〜
180℃程度でシリル基を有するHMDS(ヘキサメチ
ルジシラザン。化学記号(Si(CH332NHで表さ
れる。)を気相塗布する。これにより、レジスト204
の露光部分203に生じたフェノール水酸基の活性水素
(−OHの“H”)をこのHMDSのシリル基で置換し
て、上記露光部分203の表面203aを非露光部分2
13の表面213aに対して選択的にシリル化する(シ
リル化処理)。つまり、露光部分203の表面203a
のみに、この例では−O−Si(CH33を有するシリ
ル化領域206を形成する。次に、同図(c)に示すよう
に、酸素プラズマを用いて異方性を示すRIE(リアク
ティブ・イオン・エッチング)を行って、上記レジスト
204をエッチングする。このとき、シリル化領域20
6が酸素プラズマに対して耐性を示し、マスクとして働
くので、レジスト204のうちシリル化領域206で覆
われていない領域(主に非露光部分213)が基板20
5に対して垂直方向にエッチングされ、除去される(ド
ライ現像)。このDESIREプロセス法では、このよ
うに露光部分203の表面203aに形成されたシリル
化領域206のパターンに応じてレジスト204を加工
するので、上記多層レジスト法と同様に、基板表面20
5aの段差215によるレジスト204の膜厚差や基板
表面205aからの反射光の影響を少なくすることがで
きる。したがって、パターン加工の寸法精度をある程度
改善することができる。
The above-mentioned DESIRE process method is first shown in FIG.
As shown in (a), the surface 205a of the semiconductor substrate 205
Then, for example, a diazoketone-novolak-based positive resist 204 is applied. Surface 205a of semiconductor substrate 205
Has a step 215, and the resist 204 is applied thicker than the height dimension of the step 215 so that the surface (upper surface) 204a becomes flat. Subsequently, a mask 202 having a predetermined pattern is arranged to face the surface 204a of the resist 204, and the resist 204 is irradiated with light 201 through the mask 202. In the drawing, a well-shaped region in which dots are randomly dotted in the resist 204 indicates the exposed portion 203. This exposed portion 20
Indenecarboxylic acid is generated in 3 by the reaction with light 201. Next, as shown in FIG.
HMDS (hexamethyldisilazane, represented by the chemical symbol (Si (CH 3 ) 3 ) 2 NH) having a silyl group is vapor-phase coated at about 180 ° C. Thereby, the resist 204
The active hydrogen of the phenolic hydroxyl group (“H” of —OH) generated in the exposed portion 203 of the above is replaced by the silyl group of this HMDS, and the surface 203a of the exposed portion 203 is exposed to the unexposed portion 2
The surface 213a of No. 13 is selectively silylated (silylation treatment). That is, the surface 203a of the exposed portion 203
Only, in this example forms a silylated region 206 having a -O-Si (CH 3) 3 . Next, as shown in FIG. 2C, RIE (reactive ion etching) showing anisotropy is performed using oxygen plasma to etch the resist 204. At this time, the silylated region 20
Since 6 exhibits resistance to oxygen plasma and acts as a mask, the region of the resist 204 not covered with the silylated region 206 (mainly the unexposed portion 213) is the substrate 20.
Etching is performed in the direction perpendicular to 5 and removed (dry development). In this DESIRE process method, the resist 204 is processed according to the pattern of the silylated region 206 thus formed on the surface 203a of the exposed portion 203, so that the substrate surface 20 is processed in the same manner as the multilayer resist method.
It is possible to reduce the influence of the difference in the film thickness of the resist 204 due to the step 215 of 5a and the reflected light from the substrate surface 205a. Therefore, the dimensional accuracy of pattern processing can be improved to some extent.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記多
層レジスト法は、レジスト107に対して直接フォトリ
ソグラフィを行う場合に比して、SOG膜108の塗布
工程、上層レジスト109のフォトリソグラフィ工程お
よびSOG膜108のエッチング工程が増加し、工程が
複雑になるという問題がある。特に、2回のフォトリソ
グラフィ工程(現像工程)でそれぞれ寸法シフトを管理
しなければならず、面倒である。また、上記DESIR
Eプロセス法では、図4に示すように、シリル化領域2
06の形状が中央部206cで厚く、周縁部206eで
薄い状態となるため、ドライ現像工程で、シリル化領域
206で覆われていない領域214だけでなく、シリル
化領域206の周縁部206eの直下の部分215がエ
ッチングされる。このため、レジスト204についての
パターン加工の寸法精度を、期待される程には改善でき
ないという問題がある。また、シリル化表面を酸素ガス
にさらすことで、シリル化表面に酸化膜を形成して耐エ
ッチング性を高める方法もあるが、周縁部で薄くなるの
で、やはり周縁部直下がエッチングされてしまう。
However, in the above-described multi-layer resist method, as compared with the case where the photolithography is directly performed on the resist 107, the coating step of the SOG film 108, the photolithography step of the upper layer resist 109, and the SOG film are performed. There is a problem that the etching process of 108 is increased and the process becomes complicated. In particular, the dimensional shift must be controlled in each of the two photolithography processes (developing process), which is troublesome. In addition, the above DESIR
In the E process method, as shown in FIG.
Since the shape of 06 is thick in the central portion 206c and thin in the peripheral portion 206e, not only the region 214 not covered by the silylated region 206 but also the peripheral portion 206e of the silylated region 206 is directly under the dry developing process. Portion 215 is etched. Therefore, there is a problem that the dimensional accuracy of pattern processing of the resist 204 cannot be improved as expected. There is also a method of exposing the silylated surface to oxygen gas to form an oxide film on the silylated surface to enhance the etching resistance, but since it becomes thinner at the peripheral portion, the area directly below the peripheral portion is also etched.

【0006】そこで、この発明の目的は、半導体基板の
表面上に塗布されたレジストを簡単かつ寸法精度良くパ
ターン加工できる半導体装置の製造方法を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device capable of patterning a resist applied on the surface of a semiconductor substrate easily and with high dimensional accuracy.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の半導体装置の製造方法は、半導体
基板の表面上に塗布されたレジストをパターン加工する
半導体装置の製造方法であって、上記レジストの表面に
対向させて配置したマスクを通して上記レジストに光を
照射して、上記レジストのうちこの光に照射された露光
部分に活性水素を有する官能基又は化合物を生じさせる
工程と、上記レジストの表面にシリル基を有する珪素化
合物を供給して、上記官能基又は化合物の活性水素をこ
の珪素化合物のシリル基で置換して、上記露光部分の表
面を非露光部分の表面に対して選択的にシリル化する工
程と、上記レジストの表面に酸素プラズマを照射して、
上記露光部分のシリル基と酸素とを反応させて、上記露
光部分の表面を上記非露光部分の表面に対して選択的に
親水性に変化させる工程と、珪弗化水素酸水溶液を用い
た液相成長法により、上記親水性に変化した露光部分の
表面に上記非露光部分の表面に対して選択的にシリコン
酸化膜を形成する工程と、上記シリコン酸化膜をマスク
として異方性を示すドライエッチングを行って、上記レ
ジストを加工する工程を有することを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect is a method of manufacturing a semiconductor device in which a resist applied on the surface of a semiconductor substrate is patterned. And irradiating the resist with light through a mask arranged so as to face the surface of the resist, to generate a functional group or compound having active hydrogen in the exposed portion of the resist exposed to the light, A silicon compound having a silyl group is supplied to the surface of the resist, and the active hydrogen of the functional group or the compound is replaced with the silyl group of the silicon compound, so that the surface of the exposed portion is different from the surface of the unexposed portion. A step of selectively silylating and irradiating the surface of the resist with oxygen plasma,
A step of reacting a silyl group in the exposed portion with oxygen to selectively change the surface of the exposed portion into hydrophilicity with respect to the surface of the non-exposed portion; and a solution using an aqueous solution of hydrofluoric acid. A step of forming a silicon oxide film selectively on the surface of the non-exposed portion on the surface of the exposed portion that has changed to hydrophilic by a phase growth method; and a dry process showing anisotropy using the silicon oxide film as a mask. The method is characterized by including a step of processing the resist by performing etching.

【0008】この請求項1の半導体装置の製造方法で
は、珪弗化水素酸水溶液を用いた液相成長法により、レ
ジストの露光部分の表面のみにシリコン酸化膜(以下
「LPD膜」という。)を形成する。このLPD膜はレ
ジストの露光部分の表面に均一な厚さに堆積されるの
で、このLPD膜をマスクとして異方性を示すドライエ
ッチングを行って上記レジストを加工する工程で、LP
D膜の周縁部の直下の部分がエッチングされることがな
い。したがって、上記レジストは従来に比して寸法精度
良くパターン加工される。また、この半導体装置の製造
方法では、現像工程が1回だけで済むので、従来の多層
レジスト法(現像工程が2回)に比して工程が簡単にな
る。
In the method of manufacturing a semiconductor device according to the present invention, a silicon oxide film (hereinafter referred to as "LPD film") is formed only on the surface of the exposed portion of the resist by the liquid phase growth method using an aqueous solution of hydrofluoric silicic acid. To form. Since this LPD film is deposited on the surface of the exposed portion of the resist to a uniform thickness, dry etching exhibiting anisotropy is performed using the LPD film as a mask to process the resist in the LP process.
The portion immediately below the peripheral edge of the D film is not etched. Therefore, the resist is patterned with higher dimensional accuracy than the conventional one. Further, in this method of manufacturing a semiconductor device, the developing process is performed only once, so that the process is simplified as compared with the conventional multilayer resist method (the developing process is performed twice).

【0009】請求項2に記載の半導体装置の製造方法
は、請求項1に記載の半導体装置の製造方法において、
上記珪素化合物はガス状態のヘキサメチルジシラザンで
あることを特徴とする。
A method of manufacturing a semiconductor device according to a second aspect is the method of manufacturing a semiconductor device according to the first aspect,
The silicon compound is hexamethyldisilazane in a gas state.

【0010】この請求項2の半導体装置の製造方法で
は、上記珪素化合物はガス状態のヘキサメチルジシラザ
ンであるから、温度160〜180℃で、このガス状態
のヘキサメチルジシラザンを上記半導体基板の周りに供
給することによって、上記レジストの露光部分の表面が
容易にシリル化される。
In the method of manufacturing a semiconductor device according to the present invention, since the silicon compound is hexamethyldisilazane in a gas state, the hexamethyldisilazane in a gas state is formed on the semiconductor substrate at a temperature of 160 to 180 ° C. By supplying to the surroundings, the surface of the exposed portion of the resist is easily silylated.

【0011】[0011]

【発明の実施の形態】以下、この発明の半導体装置の製
造方法の実施の形態を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a method for manufacturing a semiconductor device according to the present invention will be described in detail.

【0012】 まず図1(a)に示すように、半導体基
板5の表面5aに、この例ではキノンアジド/フェノー
ル系のポジ型レジスト4を塗布する。半導体基板5の表
面5aには段差(高さ寸法1μm以下)15があり、レ
ジスト4は、表面(上面)4aが平坦になるように上記
段差15の高さ寸法よりも厚く、1〜2μmの厚さに塗
布されるものとする。
First, as shown in FIG. 1A, a quinone azide / phenol-based positive resist 4 is applied to the surface 5 a of the semiconductor substrate 5 in this example. There is a step (height dimension 1 μm or less) 15 on the surface 5 a of the semiconductor substrate 5, and the resist 4 is thicker than the height dimension of the step 15 and has a height of 1 to 2 μm so that the surface (upper surface) 4 a is flat. It shall be applied in a thickness.

【0013】 所定のパターンを有するマスク2を上
記レジスト4の表面4aに対向させて配置し、このマス
ク2通してレジスト4に光1を照射する。図中、レジス
ト4のうちランダムに点を打った井戸状領域が露光部分
3を示している。この露光部分3には、光1との反応に
より、インデンカルボン酸が生じる。
A mask 2 having a predetermined pattern is arranged so as to face the surface 4 a of the resist 4, and the resist 4 is irradiated with light 1 through the mask 2. In the figure, a well-shaped region in the resist 4 which is randomly dotted indicates the exposed portion 3. Indenecarboxylic acid is generated in the exposed portion 3 by the reaction with the light 1.

【0014】 次に、図1(b)に示すように、上記レ
ジスト4の表面に、温度160〜180℃程度で2〜3
分間だけ、シリル基を有する珪素化合物としてのHMD
S(ヘキサメチルジシラザン。化学記号(Si(CH3
32NHで表される。)を気相塗布する。これにより、
レジスト4の露光部分3に生じたインデンカルボン酸の
活性水素(−COOHの“H”)をこのHMDSのシリ
ル基で置換して、上記露光部分3の表面3aを非露光部
分13の表面13aに対して選択的にシリル化する(シ
リル化処理)。つまり、露光部分3の表面3aのみに、
−O−Si(CH33を有するシリル化領域6を形成す
る。
Next, as shown in FIG. 1B, the surface of the resist 4 is heated at a temperature of about 160 to 180 ° C. for 2 to 3 times.
HMD as a silicon compound having a silyl group only for a minute
S (hexamethyldisilazane. Chemical symbol (Si (CH 3 ))
3 ) Represented by 2 NH. ) In a vapor phase. This allows
The active hydrogen of the indenecarboxylic acid (“H” of —COOH) generated on the exposed portion 3 of the resist 4 is replaced with the silyl group of this HMDS so that the surface 3a of the exposed portion 3 becomes the surface 13a of the non-exposed portion 13. Selectively silylate (silylation treatment). In other words, only on the surface 3a of the exposed portion 3,
A silylated region 6 having —O—Si (CH 3 ) 3 is formed.

【0015】 次に、図1(c)に示すように、上記レ
ジスト4の表面4aに酸素プラズマを、圧力3mmTo
rr、O2流量60SCCM、マイクロ波電力200
W、高周波電力120Wの条件で10Secだけ照射す
る。これにより、上記露光部分3のシリル基を酸素で置
換して、露光部分3の表面3aを非露光部分13の表面
13aに対して選択的に親水性に変化させる。すなわ
ち、露光部分3の表面3aのみにSiO系の膜11を形
成する。一方、非露光部分13の表面13aは疎水性の
ままに残される。
Next, as shown in FIG. 1 (c), oxygen plasma is applied to the surface 4 a of the resist 4 at a pressure of 3 mmTo.
rr, O 2 flow rate 60 SCCM, microwave power 200
Irradiate only 10 Sec under the conditions of W and high frequency power 120 W. As a result, the silyl group of the exposed portion 3 is replaced with oxygen, and the surface 3a of the exposed portion 3 is selectively changed to be hydrophilic with respect to the surface 13a of the non-exposed portion 13. That is, the SiO-based film 11 is formed only on the surface 3a of the exposed portion 3. On the other hand, the surface 13a of the non-exposed portion 13 remains hydrophobic.

【0016】 次に、図1(d)に示すように、Alを
添加した珪弗化水素酸水溶液を用いた液相成長法によ
り、上記親水性に変化した露光部分3の表面3aに非露
光部分13の表面13aに対して選択的に、厚さ500
〜1000ÅのLPD膜(シリコン酸化膜)12を形成
する。このとき、LPD膜12は、その性質上、親水性
になっている露光部分3の表面3aに均一な厚さに堆積
される一方、疎水性のままに残された非露光部分13の
表面13aには堆積されない。
Next, as shown in FIG. 1D, non-exposure is performed on the surface 3a of the exposed portion 3 which has been changed to hydrophilic by a liquid phase growth method using an aqueous solution of hydrosilicofluoric acid containing Al. Selective with respect to the surface 13a of the portion 13, the thickness 500
An LPD film (silicon oxide film) 12 having a thickness of 1000 Å is formed. At this time, the LPD film 12 is deposited to a uniform thickness on the surface 3a of the exposed portion 3 which is hydrophilic in nature, while the surface 13a of the non-exposed portion 13 left hydrophobic remains. Is not deposited on.

【0017】 この後、上記LPD膜12をマスクと
して異方性を示すドライエッチング、この例では酸素プ
ラズマを用いたRIE(リアクティブ・イオン・エッチ
ング)を行って、上記レジスト4を加工する(ドライ現
像)。LPD膜12が露光部分3の表面3a全域にわた
って均一な厚さに堆積されている(上記)ので、この
工程では、レジスト4のうちLPD膜12の周縁部12
eの直下の部分がエッチングされることがない。したが
って、レジスト4を従来に比して寸法精度良くパターン
加工することができる。このように寸法精度良くパター
ン加工されたレジスト4を用いて、半導体基板5や半導
体基板5とレジスト4との間に存在し得る膜をエッチン
グすることにより、エッチングの選択比を高めることが
できる。
After that, dry etching exhibiting anisotropy using the LPD film 12 as a mask, in this example, RIE (reactive ion etching) using oxygen plasma is performed to process the resist 4 (dry). developing). Since the LPD film 12 is deposited with a uniform thickness over the entire surface 3a of the exposed portion 3 (described above), in this step, the peripheral portion 12 of the LPD film 12 of the resist 4 is formed.
The portion directly below e is not etched. Therefore, the resist 4 can be patterned with higher dimensional accuracy than the conventional one. By etching the semiconductor substrate 5 or a film that may exist between the semiconductor substrate 5 and the resist 4 by using the resist 4 patterned in this way with high dimensional accuracy, the etching selection ratio can be increased.

【0018】また、この製造方法では、現像工程が1回
だけで済むので、従来の多層レジスト法(現像工程が2
回)に比して工程を簡単化することができる。
Further, in this manufacturing method, since the developing step only needs to be performed once, the conventional multi-layer resist method (the developing step has two steps).
The process can be simplified as compared with

【0019】なお、この例では半導体基板5の表面5a
にキノンアジド/フェノール系のポジ型レジスト4を塗
布し(工程)、レジスト4の露光部分3に生じたイン
デンカルボン酸の活性水素(−COOHの“H”)をH
MDSのシリル基で置換するシリル化処理を行った(工
程)が、これに限られるものではない。上記レジスト
としてジアゾケトン−ノボラック樹脂系ポジ型レジスト
を用い、このレジストの露光部分に生じたフェノール系
水酸基の活性水素(−OHの“H”)をHMDSのシリ
ル基で置換するようにしても良い。また、シリル基を有
する珪素化合物としてHMDS以外の化合物を用いるこ
ともできる。
In this example, the surface 5a of the semiconductor substrate 5 is
A quinone azide / phenolic positive resist 4 is applied to the surface (step), and active hydrogen of indenecarboxylic acid (“H” of —COOH) generated in the exposed portion 3 of the resist 4 is changed to H.
The silylation treatment for substituting with the silyl group of MDS is performed (step), but the present invention is not limited to this. A diazoketone-novolak resin-based positive resist may be used as the above resist, and active hydrogen (—H of —OH) of the phenolic hydroxyl group generated in the exposed portion of this resist may be replaced by the silyl group of HMDS. Further, compounds other than HMDS can be used as the silicon compound having a silyl group.

【0020】[0020]

【発明の効果】以上より明らかなように、請求項1の半
導体装置の製造方法では、LPD膜がレジストの露光部
分の表面に均一な厚さに堆積されるので、このLPD膜
をマスクとして異方性を示すドライエッチングを行って
上記レジストを加工する工程で、LPD膜の周縁部の直
下の部分がエッチングされることがない。したがって、
上記レジストを従来に比して寸法精度良くパターン加工
することができる。また、この半導体装置の製造方法で
は、現像工程が1回だけで済むので、従来の多層レジス
ト法(現像工程が2回)に比して工程を簡単化すること
ができる。
As is apparent from the above, in the method of manufacturing a semiconductor device according to the first aspect, since the LPD film is deposited on the surface of the exposed portion of the resist to have a uniform thickness, this LPD film is used as a mask. In the step of processing the resist by performing dry etching exhibiting the directionality, the portion immediately below the peripheral portion of the LPD film is not etched. Therefore,
The resist can be patterned with higher dimensional accuracy than the conventional one. Further, in this method of manufacturing a semiconductor device, the developing process is performed only once, so that the process can be simplified as compared with the conventional multilayer resist method (the developing process is performed twice).

【0021】請求項2の半導体装置の製造方法では、上
記珪素化合物はガス状態のヘキサメチルジシラザンであ
るから、温度160〜180℃で、このガス状態のヘキ
サメチルジシラザンを上記半導体基板の周りに供給する
ことによって、上記レジストの露光部分の表面を容易に
シリル化することができる。
In the method of manufacturing a semiconductor device according to the second aspect, since the silicon compound is hexamethyldisilazane in a gas state, the hexamethyldisilazane in a gas state is heated around the semiconductor substrate at a temperature of 160 to 180 ° C. The surface of the exposed portion of the resist can be easily silylated by supplying the above.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施形態の半導体装置の製造方
法の工程フローを示す図である。
FIG. 1 is a diagram showing a process flow of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】 従来の多層レジスト法の工程フローを示す図
である。
FIG. 2 is a diagram showing a process flow of a conventional multilayer resist method.

【図3】 従来のDESIRE法の工程フローを示す図
である。
FIG. 3 is a diagram showing a process flow of a conventional DESIRE method.

【図4】 上記従来のDESIRE法の問題点を説明す
る図である。
FIG. 4 is a diagram illustrating a problem of the conventional DESIRE method.

【符号の説明】[Explanation of symbols]

3 露光部分 4 レジスト 5 半導体基板 6 シリル化領域 11 SiO系の膜 12 LPD膜 3 Exposed part 4 Resist 5 Semiconductor substrate 6 Silylation region 11 SiO-based film 12 LPD film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 A J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 21/302 A J

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面上に塗布されたレジス
トをパターン加工する半導体装置の製造方法であって、 上記レジストの表面に対向させて配置したマスクを通し
て上記レジストに光を照射する工程と、 上記レジストの表面にシリル基を有する珪素化合物を供
給して、上記光を受けた露光部分の表面を非露光部分の
表面に対して選択的にシリル化する工程と、 上記レジストの表面に酸素プラズマを照射して、シリル
化された上記露光部分と酸素とを反応させて、上記露光
部分の表面を上記非露光部分の表面に対して選択的に親
水性に変化させる工程と、 珪弗化水素酸水溶液を用いた液相成長法により、上記親
水性に変化した露光部分の表面に上記非露光部分の表面
に対して選択的にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜をマスクとして異方性を示すドライ
エッチングを行って、上記レジストを加工する工程を有
することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising patterning a resist applied on the surface of a semiconductor substrate, the step of irradiating the resist with light through a mask arranged so as to face the surface of the resist, A step of supplying a silicon compound having a silyl group to the surface of the resist to selectively silylate the surface of the exposed portion receiving the light with respect to the surface of the non-exposed portion; and oxygen plasma on the surface of the resist. And reacting the silylated exposed portion with oxygen to selectively change the surface of the exposed portion to hydrophilic with respect to the surface of the non-exposed portion, and hydrogen silicofluoride. A step of forming a silicon oxide film selectively on the surface of the exposed portion that has changed to hydrophilic by a liquid phase growth method using an acid aqueous solution; Dry etching is performed exhibited anisotropy as a mask, a method of manufacturing a semiconductor device characterized by having a step of processing the resist.
【請求項2】 請求項1に記載の半導体装置の製造方法
において、 上記珪素化合物はガス状態のヘキサメチルジシラザンで
あることを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the silicon compound is hexamethyldisilazane in a gas state.
JP7263903A 1995-10-12 1995-10-12 Method for manufacturing semiconductor device Pending JPH09106938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7263903A JPH09106938A (en) 1995-10-12 1995-10-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7263903A JPH09106938A (en) 1995-10-12 1995-10-12 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH09106938A true JPH09106938A (en) 1997-04-22

Family

ID=17395870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7263903A Pending JPH09106938A (en) 1995-10-12 1995-10-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH09106938A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529930A (en) * 2000-03-30 2003-10-07 東京エレクトロン株式会社 Dry silylation plasma etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529930A (en) * 2000-03-30 2003-10-07 東京エレクトロン株式会社 Dry silylation plasma etching method

Similar Documents

Publication Publication Date Title
EP1279072B1 (en) Ozone-enhanced silylation process to increase etch resistance of ultra thin resists
EP0599539A2 (en) Method for forming a pattern by silylation
JP3236266B2 (en) Pattern formation method
KR100375908B1 (en) Dry microlithography
JPH0588375A (en) Formation of resist pattern
US5922516A (en) Bi-layer silylation process
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JP2674589B2 (en) Method of forming resist pattern
JPH09106938A (en) Method for manufacturing semiconductor device
JPH08139011A (en) Method for forming photosensitive film of semiconductor
JPH0620943A (en) Forming method for resist pattern
JP3462485B2 (en) Method of forming fine resist pattern
JPH06302598A (en) Fabrication of semiconductor device
KR960012630B1 (en) Method for forming fine pattern of semiconductor device
JPH08236506A (en) Method for manufacturing semiconductor device
JPH07321091A (en) Etching and wiring forming method
JPS63258020A (en) Formation of element isolation pattern
JPH05142788A (en) Formation of resist pattern
JP3363679B2 (en) Pattern formation method
JP2521329B2 (en) Method for manufacturing semiconductor device
JPH058856B2 (en)
JP2873759B2 (en) Pretreatment method for wet etching of semiconductor device
KR100447974B1 (en) Method for forming photo resist pattrn
JPH05182904A (en) Forming method for pattern
JPH05326503A (en) Line pattern formation method