JPH09106938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09106938A JPH09106938A JP7263903A JP26390395A JPH09106938A JP H09106938 A JPH09106938 A JP H09106938A JP 7263903 A JP7263903 A JP 7263903A JP 26390395 A JP26390395 A JP 26390395A JP H09106938 A JPH09106938 A JP H09106938A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposed portion
- semiconductor device
- manufacturing
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体基板の表面上に塗布されたレジストを
簡単かつ寸法精度良くパターン加工できる半導体装置の
製造方法を提供する。 【解決手段】 マスク２を通してレジスト４に光１を照
射して、露光部分３に活性水素を有する官能基又は化合
物を生じさせる。レジスト表面４ａにシリル基を有する
珪素化合物を供給して、上記官能基又は化合物の活性水
素をシリル基で置換し、露光部分３の表面３ａを非露光
部分１３の表面１３ａに対して選択的にシリル化する。
レジスト表面４ａに酸素プラズマを照射して、露光部分
３の表面３ａを非露光部分１３の表面１３ａに対して選
択的に親水性に変化させる。珪弗化水素酸水溶液を用い
た液相成長法により、露光部分３の親水性表面３ａに非
露光部分１３の表面１３ａに対して選択的にシリコン酸
化膜１２を形成する。シリコン酸化膜１２をマスクとし
て異方性を示すドライエッチングを行って、レジスト４
を加工する。
簡単かつ寸法精度良くパターン加工できる半導体装置の
製造方法を提供する。 【解決手段】 マスク２を通してレジスト４に光１を照
射して、露光部分３に活性水素を有する官能基又は化合
物を生じさせる。レジスト表面４ａにシリル基を有する
珪素化合物を供給して、上記官能基又は化合物の活性水
素をシリル基で置換し、露光部分３の表面３ａを非露光
部分１３の表面１３ａに対して選択的にシリル化する。
レジスト表面４ａに酸素プラズマを照射して、露光部分
３の表面３ａを非露光部分１３の表面１３ａに対して選
択的に親水性に変化させる。珪弗化水素酸水溶液を用い
た液相成長法により、露光部分３の親水性表面３ａに非
露光部分１３の表面１３ａに対して選択的にシリコン酸
化膜１２を形成する。シリコン酸化膜１２をマスクとし
て異方性を示すドライエッチングを行って、レジスト４
を加工する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。より詳しくは、半導体基板の表面上に塗
布されたフォトレジスト（簡単のため、この明細書の全
体を通して単に「レジスト」という。）をパターン加工
する方法に関する。
方法に関する。より詳しくは、半導体基板の表面上に塗
布されたフォトレジスト（簡単のため、この明細書の全
体を通して単に「レジスト」という。）をパターン加工
する方法に関する。
【０００２】
【従来の技術】近年の半導体装置の微細化・高集積化に
伴って、半導体基板の段差を有する表面上でレジストを
寸法精度良くパターン加工する方法が求められており、
これまでに多層レジスト法（例えば「ＶＬＳＩ製造技
術」日経ＢＰ社（１９８９）に記載されている。）や、
ＤＥＳＩＲＥ（Ｄiffusion Ｅnhanced ＳＩlylating
ＲＥsist）プロセス法（例えば「短波長フォトレジスト
材料」ぶんしん出版（１９８８）に記載されている。）
が提案されている。
伴って、半導体基板の段差を有する表面上でレジストを
寸法精度良くパターン加工する方法が求められており、
これまでに多層レジスト法（例えば「ＶＬＳＩ製造技
術」日経ＢＰ社（１９８９）に記載されている。）や、
ＤＥＳＩＲＥ（Ｄiffusion Ｅnhanced ＳＩlylating
ＲＥsist）プロセス法（例えば「短波長フォトレジスト
材料」ぶんしん出版（１９８８）に記載されている。）
が提案されている。
【０００３】上記多層レジスト法は、まず図２(a)に示
すように、半導体基板１０５の表面１０５ａにレジスト
１０７を塗布する。半導体基板１０５の表面１０５ａに
は段差１１５があり、レジスト１０７は表面（上面）１
０７ａが平坦になるように上記段差１１５の高さ寸法よ
りも厚く塗布されるものとする。次に、同図(b)に示す
ように、この上に全面に、塗布焼成法によりシリコン酸
化膜（以下「ＳＯＧ膜」という。）１０８を形成する。
続いて、同図(c)に示すように、この上に上層レジスト
１０９を均一な厚さに塗布し、この上層レジスト１０９
をフォトリソグラフィによって所定のパターンに加工す
る。次に、同図(d)に示すように、上層レジスト１０９
をマスクとしてＳＯＧ膜１０８をエッチングする。同図
(e)に示すように、上層レジスト１０９を除去した後、
ＳＯＧ膜１０８をマスクとしてドライエッチングを行っ
て、基板側のレジスト１０７をパターン加工する（ドラ
イ現像）。この多層レジスト法では、このように均一な
厚さの上層レジスト１０９のパターンに応じて基板側の
レジスト１０７を加工するので、基板側のレジスト１０
７に対して直接フォトリソグラフィを行う場合に比し
て、基板表面１０５ａの段差１１５によるレジスト１０
７の膜厚差や基板表面１０５ａからの反射光の影響を少
なくすることができる。したがって、パターン加工の寸
法精度をある程度改善することができる。
すように、半導体基板１０５の表面１０５ａにレジスト
１０７を塗布する。半導体基板１０５の表面１０５ａに
は段差１１５があり、レジスト１０７は表面（上面）１
０７ａが平坦になるように上記段差１１５の高さ寸法よ
りも厚く塗布されるものとする。次に、同図(b)に示す
ように、この上に全面に、塗布焼成法によりシリコン酸
化膜（以下「ＳＯＧ膜」という。）１０８を形成する。
続いて、同図(c)に示すように、この上に上層レジスト
１０９を均一な厚さに塗布し、この上層レジスト１０９
をフォトリソグラフィによって所定のパターンに加工す
る。次に、同図(d)に示すように、上層レジスト１０９
をマスクとしてＳＯＧ膜１０８をエッチングする。同図
(e)に示すように、上層レジスト１０９を除去した後、
ＳＯＧ膜１０８をマスクとしてドライエッチングを行っ
て、基板側のレジスト１０７をパターン加工する（ドラ
イ現像）。この多層レジスト法では、このように均一な
厚さの上層レジスト１０９のパターンに応じて基板側の
レジスト１０７を加工するので、基板側のレジスト１０
７に対して直接フォトリソグラフィを行う場合に比し
て、基板表面１０５ａの段差１１５によるレジスト１０
７の膜厚差や基板表面１０５ａからの反射光の影響を少
なくすることができる。したがって、パターン加工の寸
法精度をある程度改善することができる。
【０００４】上記ＤＥＳＩＲＥプロセス法は、まず図３
(a)に示すように、半導体基板２０５の表面２０５ａ
に、例えばジアゾケトン−ノボラック系のポジ型レジス
ト２０４を塗布する。半導体基板２０５の表面２０５ａ
には段差２１５があり、レジスト２０４は、表面（上
面）２０４ａが平坦になるように上記段差２１５の高さ
寸法よりも厚く塗布されるものとする。続いて、所定の
パターンを有するマスク２０２を上記レジスト２０４の
表面２０４ａに対向させて配置し、このマスク２０２を
通して上記レジスト２０４に光２０１を照射する。図
中、レジスト２０４のうちランダムに点を打った井戸状
領域が露光部分２０３を示している。この露光部分２０
３には、光２０１との反応により、インデンカルボン酸
が生じる。次に、同図(b)に示すように、温度１６０〜
１８０℃程度でシリル基を有するＨＭＤＳ（ヘキサメチ
ルジシラザン。化学記号（Ｓi（ＣＨ3）3）2ＮＨで表さ
れる。）を気相塗布する。これにより、レジスト２０４
の露光部分２０３に生じたフェノール水酸基の活性水素
（−ＯＨの“Ｈ”）をこのＨＭＤＳのシリル基で置換し
て、上記露光部分２０３の表面２０３ａを非露光部分２
１３の表面２１３ａに対して選択的にシリル化する（シ
リル化処理）。つまり、露光部分２０３の表面２０３ａ
のみに、この例では−Ｏ−Ｓi（ＣＨ3）3を有するシリ
ル化領域２０６を形成する。次に、同図(c)に示すよう
に、酸素プラズマを用いて異方性を示すＲＩＥ（リアク
ティブ・イオン・エッチング）を行って、上記レジスト
２０４をエッチングする。このとき、シリル化領域２０
６が酸素プラズマに対して耐性を示し、マスクとして働
くので、レジスト２０４のうちシリル化領域２０６で覆
われていない領域（主に非露光部分２１３）が基板２０
５に対して垂直方向にエッチングされ、除去される（ド
ライ現像）。このＤＥＳＩＲＥプロセス法では、このよ
うに露光部分２０３の表面２０３ａに形成されたシリル
化領域２０６のパターンに応じてレジスト２０４を加工
するので、上記多層レジスト法と同様に、基板表面２０
５ａの段差２１５によるレジスト２０４の膜厚差や基板
表面２０５ａからの反射光の影響を少なくすることがで
きる。したがって、パターン加工の寸法精度をある程度
改善することができる。
(a)に示すように、半導体基板２０５の表面２０５ａ
に、例えばジアゾケトン−ノボラック系のポジ型レジス
ト２０４を塗布する。半導体基板２０５の表面２０５ａ
には段差２１５があり、レジスト２０４は、表面（上
面）２０４ａが平坦になるように上記段差２１５の高さ
寸法よりも厚く塗布されるものとする。続いて、所定の
パターンを有するマスク２０２を上記レジスト２０４の
表面２０４ａに対向させて配置し、このマスク２０２を
通して上記レジスト２０４に光２０１を照射する。図
中、レジスト２０４のうちランダムに点を打った井戸状
領域が露光部分２０３を示している。この露光部分２０
３には、光２０１との反応により、インデンカルボン酸
が生じる。次に、同図(b)に示すように、温度１６０〜
１８０℃程度でシリル基を有するＨＭＤＳ（ヘキサメチ
ルジシラザン。化学記号（Ｓi（ＣＨ3）3）2ＮＨで表さ
れる。）を気相塗布する。これにより、レジスト２０４
の露光部分２０３に生じたフェノール水酸基の活性水素
（−ＯＨの“Ｈ”）をこのＨＭＤＳのシリル基で置換し
て、上記露光部分２０３の表面２０３ａを非露光部分２
１３の表面２１３ａに対して選択的にシリル化する（シ
リル化処理）。つまり、露光部分２０３の表面２０３ａ
のみに、この例では−Ｏ−Ｓi（ＣＨ3）3を有するシリ
ル化領域２０６を形成する。次に、同図(c)に示すよう
に、酸素プラズマを用いて異方性を示すＲＩＥ（リアク
ティブ・イオン・エッチング）を行って、上記レジスト
２０４をエッチングする。このとき、シリル化領域２０
６が酸素プラズマに対して耐性を示し、マスクとして働
くので、レジスト２０４のうちシリル化領域２０６で覆
われていない領域（主に非露光部分２１３）が基板２０
５に対して垂直方向にエッチングされ、除去される（ド
ライ現像）。このＤＥＳＩＲＥプロセス法では、このよ
うに露光部分２０３の表面２０３ａに形成されたシリル
化領域２０６のパターンに応じてレジスト２０４を加工
するので、上記多層レジスト法と同様に、基板表面２０
５ａの段差２１５によるレジスト２０４の膜厚差や基板
表面２０５ａからの反射光の影響を少なくすることがで
きる。したがって、パターン加工の寸法精度をある程度
改善することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記多
層レジスト法は、レジスト１０７に対して直接フォトリ
ソグラフィを行う場合に比して、ＳＯＧ膜１０８の塗布
工程、上層レジスト１０９のフォトリソグラフィ工程お
よびＳＯＧ膜１０８のエッチング工程が増加し、工程が
複雑になるという問題がある。特に、２回のフォトリソ
グラフィ工程（現像工程）でそれぞれ寸法シフトを管理
しなければならず、面倒である。また、上記ＤＥＳＩＲ
Ｅプロセス法では、図４に示すように、シリル化領域２
０６の形状が中央部２０６ｃで厚く、周縁部２０６ｅで
薄い状態となるため、ドライ現像工程で、シリル化領域
２０６で覆われていない領域２１４だけでなく、シリル
化領域２０６の周縁部２０６ｅの直下の部分２１５がエ
ッチングされる。このため、レジスト２０４についての
パターン加工の寸法精度を、期待される程には改善でき
ないという問題がある。また、シリル化表面を酸素ガス
にさらすことで、シリル化表面に酸化膜を形成して耐エ
ッチング性を高める方法もあるが、周縁部で薄くなるの
で、やはり周縁部直下がエッチングされてしまう。
層レジスト法は、レジスト１０７に対して直接フォトリ
ソグラフィを行う場合に比して、ＳＯＧ膜１０８の塗布
工程、上層レジスト１０９のフォトリソグラフィ工程お
よびＳＯＧ膜１０８のエッチング工程が増加し、工程が
複雑になるという問題がある。特に、２回のフォトリソ
グラフィ工程（現像工程）でそれぞれ寸法シフトを管理
しなければならず、面倒である。また、上記ＤＥＳＩＲ
Ｅプロセス法では、図４に示すように、シリル化領域２
０６の形状が中央部２０６ｃで厚く、周縁部２０６ｅで
薄い状態となるため、ドライ現像工程で、シリル化領域
２０６で覆われていない領域２１４だけでなく、シリル
化領域２０６の周縁部２０６ｅの直下の部分２１５がエ
ッチングされる。このため、レジスト２０４についての
パターン加工の寸法精度を、期待される程には改善でき
ないという問題がある。また、シリル化表面を酸素ガス
にさらすことで、シリル化表面に酸化膜を形成して耐エ
ッチング性を高める方法もあるが、周縁部で薄くなるの
で、やはり周縁部直下がエッチングされてしまう。
【０００６】そこで、この発明の目的は、半導体基板の
表面上に塗布されたレジストを簡単かつ寸法精度良くパ
ターン加工できる半導体装置の製造方法を提供すること
にある。
表面上に塗布されたレジストを簡単かつ寸法精度良くパ
ターン加工できる半導体装置の製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体装置の製造方法は、半導体
基板の表面上に塗布されたレジストをパターン加工する
半導体装置の製造方法であって、上記レジストの表面に
対向させて配置したマスクを通して上記レジストに光を
照射して、上記レジストのうちこの光に照射された露光
部分に活性水素を有する官能基又は化合物を生じさせる
工程と、上記レジストの表面にシリル基を有する珪素化
合物を供給して、上記官能基又は化合物の活性水素をこ
の珪素化合物のシリル基で置換して、上記露光部分の表
面を非露光部分の表面に対して選択的にシリル化する工
程と、上記レジストの表面に酸素プラズマを照射して、
上記露光部分のシリル基と酸素とを反応させて、上記露
光部分の表面を上記非露光部分の表面に対して選択的に
親水性に変化させる工程と、珪弗化水素酸水溶液を用い
た液相成長法により、上記親水性に変化した露光部分の
表面に上記非露光部分の表面に対して選択的にシリコン
酸化膜を形成する工程と、上記シリコン酸化膜をマスク
として異方性を示すドライエッチングを行って、上記レ
ジストを加工する工程を有することを特徴とする。
め、請求項１に記載の半導体装置の製造方法は、半導体
基板の表面上に塗布されたレジストをパターン加工する
半導体装置の製造方法であって、上記レジストの表面に
対向させて配置したマスクを通して上記レジストに光を
照射して、上記レジストのうちこの光に照射された露光
部分に活性水素を有する官能基又は化合物を生じさせる
工程と、上記レジストの表面にシリル基を有する珪素化
合物を供給して、上記官能基又は化合物の活性水素をこ
の珪素化合物のシリル基で置換して、上記露光部分の表
面を非露光部分の表面に対して選択的にシリル化する工
程と、上記レジストの表面に酸素プラズマを照射して、
上記露光部分のシリル基と酸素とを反応させて、上記露
光部分の表面を上記非露光部分の表面に対して選択的に
親水性に変化させる工程と、珪弗化水素酸水溶液を用い
た液相成長法により、上記親水性に変化した露光部分の
表面に上記非露光部分の表面に対して選択的にシリコン
酸化膜を形成する工程と、上記シリコン酸化膜をマスク
として異方性を示すドライエッチングを行って、上記レ
ジストを加工する工程を有することを特徴とする。
【０００８】この請求項１の半導体装置の製造方法で
は、珪弗化水素酸水溶液を用いた液相成長法により、レ
ジストの露光部分の表面のみにシリコン酸化膜（以下
「ＬＰＤ膜」という。）を形成する。このＬＰＤ膜はレ
ジストの露光部分の表面に均一な厚さに堆積されるの
で、このＬＰＤ膜をマスクとして異方性を示すドライエ
ッチングを行って上記レジストを加工する工程で、ＬＰ
Ｄ膜の周縁部の直下の部分がエッチングされることがな
い。したがって、上記レジストは従来に比して寸法精度
良くパターン加工される。また、この半導体装置の製造
方法では、現像工程が１回だけで済むので、従来の多層
レジスト法（現像工程が２回）に比して工程が簡単にな
る。
は、珪弗化水素酸水溶液を用いた液相成長法により、レ
ジストの露光部分の表面のみにシリコン酸化膜（以下
「ＬＰＤ膜」という。）を形成する。このＬＰＤ膜はレ
ジストの露光部分の表面に均一な厚さに堆積されるの
で、このＬＰＤ膜をマスクとして異方性を示すドライエ
ッチングを行って上記レジストを加工する工程で、ＬＰ
Ｄ膜の周縁部の直下の部分がエッチングされることがな
い。したがって、上記レジストは従来に比して寸法精度
良くパターン加工される。また、この半導体装置の製造
方法では、現像工程が１回だけで済むので、従来の多層
レジスト法（現像工程が２回）に比して工程が簡単にな
る。
【０００９】請求項２に記載の半導体装置の製造方法
は、請求項１に記載の半導体装置の製造方法において、
上記珪素化合物はガス状態のヘキサメチルジシラザンで
あることを特徴とする。
は、請求項１に記載の半導体装置の製造方法において、
上記珪素化合物はガス状態のヘキサメチルジシラザンで
あることを特徴とする。
【００１０】この請求項２の半導体装置の製造方法で
は、上記珪素化合物はガス状態のヘキサメチルジシラザ
ンであるから、温度１６０〜１８０℃で、このガス状態
のヘキサメチルジシラザンを上記半導体基板の周りに供
給することによって、上記レジストの露光部分の表面が
容易にシリル化される。
は、上記珪素化合物はガス状態のヘキサメチルジシラザ
ンであるから、温度１６０〜１８０℃で、このガス状態
のヘキサメチルジシラザンを上記半導体基板の周りに供
給することによって、上記レジストの露光部分の表面が
容易にシリル化される。
【００１１】
【発明の実施の形態】以下、この発明の半導体装置の製
造方法の実施の形態を詳細に説明する。
造方法の実施の形態を詳細に説明する。
【００１２】 まず図１(a)に示すように、半導体基
板５の表面５ａに、この例ではキノンアジド／フェノー
ル系のポジ型レジスト４を塗布する。半導体基板５の表
面５ａには段差（高さ寸法１μｍ以下）１５があり、レ
ジスト４は、表面（上面）４ａが平坦になるように上記
段差１５の高さ寸法よりも厚く、１〜２μｍの厚さに塗
布されるものとする。
板５の表面５ａに、この例ではキノンアジド／フェノー
ル系のポジ型レジスト４を塗布する。半導体基板５の表
面５ａには段差（高さ寸法１μｍ以下）１５があり、レ
ジスト４は、表面（上面）４ａが平坦になるように上記
段差１５の高さ寸法よりも厚く、１〜２μｍの厚さに塗
布されるものとする。
【００１３】 所定のパターンを有するマスク２を上
記レジスト４の表面４ａに対向させて配置し、このマス
ク２通してレジスト４に光１を照射する。図中、レジス
ト４のうちランダムに点を打った井戸状領域が露光部分
３を示している。この露光部分３には、光１との反応に
より、インデンカルボン酸が生じる。
記レジスト４の表面４ａに対向させて配置し、このマス
ク２通してレジスト４に光１を照射する。図中、レジス
ト４のうちランダムに点を打った井戸状領域が露光部分
３を示している。この露光部分３には、光１との反応に
より、インデンカルボン酸が生じる。
【００１４】 次に、図１(b)に示すように、上記レ
ジスト４の表面に、温度１６０〜１８０℃程度で２〜３
分間だけ、シリル基を有する珪素化合物としてのＨＭＤ
Ｓ（ヘキサメチルジシラザン。化学記号（Ｓi（ＣＨ3）
3）2ＮＨで表される。）を気相塗布する。これにより、
レジスト４の露光部分３に生じたインデンカルボン酸の
活性水素（−ＣＯＯＨの“Ｈ”）をこのＨＭＤＳのシリ
ル基で置換して、上記露光部分３の表面３ａを非露光部
分１３の表面１３ａに対して選択的にシリル化する（シ
リル化処理）。つまり、露光部分３の表面３ａのみに、
−Ｏ−Ｓi（ＣＨ3）3を有するシリル化領域６を形成す
る。
ジスト４の表面に、温度１６０〜１８０℃程度で２〜３
分間だけ、シリル基を有する珪素化合物としてのＨＭＤ
Ｓ（ヘキサメチルジシラザン。化学記号（Ｓi（ＣＨ3）
3）2ＮＨで表される。）を気相塗布する。これにより、
レジスト４の露光部分３に生じたインデンカルボン酸の
活性水素（−ＣＯＯＨの“Ｈ”）をこのＨＭＤＳのシリ
ル基で置換して、上記露光部分３の表面３ａを非露光部
分１３の表面１３ａに対して選択的にシリル化する（シ
リル化処理）。つまり、露光部分３の表面３ａのみに、
−Ｏ−Ｓi（ＣＨ3）3を有するシリル化領域６を形成す
る。
【００１５】 次に、図１(c)に示すように、上記レ
ジスト４の表面４ａに酸素プラズマを、圧力３ｍｍＴｏ
ｒｒ、Ｏ2流量６０ＳＣＣＭ、マイクロ波電力２００
Ｗ、高周波電力１２０Ｗの条件で１０Ｓｅｃだけ照射す
る。これにより、上記露光部分３のシリル基を酸素で置
換して、露光部分３の表面３ａを非露光部分１３の表面
１３ａに対して選択的に親水性に変化させる。すなわ
ち、露光部分３の表面３ａのみにＳｉＯ系の膜１１を形
成する。一方、非露光部分１３の表面１３ａは疎水性の
ままに残される。
ジスト４の表面４ａに酸素プラズマを、圧力３ｍｍＴｏ
ｒｒ、Ｏ2流量６０ＳＣＣＭ、マイクロ波電力２００
Ｗ、高周波電力１２０Ｗの条件で１０Ｓｅｃだけ照射す
る。これにより、上記露光部分３のシリル基を酸素で置
換して、露光部分３の表面３ａを非露光部分１３の表面
１３ａに対して選択的に親水性に変化させる。すなわ
ち、露光部分３の表面３ａのみにＳｉＯ系の膜１１を形
成する。一方、非露光部分１３の表面１３ａは疎水性の
ままに残される。
【００１６】 次に、図１(d)に示すように、Ａｌを
添加した珪弗化水素酸水溶液を用いた液相成長法によ
り、上記親水性に変化した露光部分３の表面３ａに非露
光部分１３の表面１３ａに対して選択的に、厚さ５００
〜１０００ÅのＬＰＤ膜（シリコン酸化膜）１２を形成
する。このとき、ＬＰＤ膜１２は、その性質上、親水性
になっている露光部分３の表面３ａに均一な厚さに堆積
される一方、疎水性のままに残された非露光部分１３の
表面１３ａには堆積されない。
添加した珪弗化水素酸水溶液を用いた液相成長法によ
り、上記親水性に変化した露光部分３の表面３ａに非露
光部分１３の表面１３ａに対して選択的に、厚さ５００
〜１０００ÅのＬＰＤ膜（シリコン酸化膜）１２を形成
する。このとき、ＬＰＤ膜１２は、その性質上、親水性
になっている露光部分３の表面３ａに均一な厚さに堆積
される一方、疎水性のままに残された非露光部分１３の
表面１３ａには堆積されない。
【００１７】 この後、上記ＬＰＤ膜１２をマスクと
して異方性を示すドライエッチング、この例では酸素プ
ラズマを用いたＲＩＥ（リアクティブ・イオン・エッチ
ング）を行って、上記レジスト４を加工する（ドライ現
像）。ＬＰＤ膜１２が露光部分３の表面３ａ全域にわた
って均一な厚さに堆積されている（上記）ので、この
工程では、レジスト４のうちＬＰＤ膜１２の周縁部１２
ｅの直下の部分がエッチングされることがない。したが
って、レジスト４を従来に比して寸法精度良くパターン
加工することができる。このように寸法精度良くパター
ン加工されたレジスト４を用いて、半導体基板５や半導
体基板５とレジスト４との間に存在し得る膜をエッチン
グすることにより、エッチングの選択比を高めることが
できる。
して異方性を示すドライエッチング、この例では酸素プ
ラズマを用いたＲＩＥ（リアクティブ・イオン・エッチ
ング）を行って、上記レジスト４を加工する（ドライ現
像）。ＬＰＤ膜１２が露光部分３の表面３ａ全域にわた
って均一な厚さに堆積されている（上記）ので、この
工程では、レジスト４のうちＬＰＤ膜１２の周縁部１２
ｅの直下の部分がエッチングされることがない。したが
って、レジスト４を従来に比して寸法精度良くパターン
加工することができる。このように寸法精度良くパター
ン加工されたレジスト４を用いて、半導体基板５や半導
体基板５とレジスト４との間に存在し得る膜をエッチン
グすることにより、エッチングの選択比を高めることが
できる。
【００１８】また、この製造方法では、現像工程が１回
だけで済むので、従来の多層レジスト法（現像工程が２
回）に比して工程を簡単化することができる。
だけで済むので、従来の多層レジスト法（現像工程が２
回）に比して工程を簡単化することができる。
【００１９】なお、この例では半導体基板５の表面５ａ
にキノンアジド／フェノール系のポジ型レジスト４を塗
布し（工程）、レジスト４の露光部分３に生じたイン
デンカルボン酸の活性水素（−ＣＯＯＨの“Ｈ”）をＨ
ＭＤＳのシリル基で置換するシリル化処理を行った（工
程）が、これに限られるものではない。上記レジスト
としてジアゾケトン−ノボラック樹脂系ポジ型レジスト
を用い、このレジストの露光部分に生じたフェノール系
水酸基の活性水素（−ＯＨの“Ｈ”）をＨＭＤＳのシリ
ル基で置換するようにしても良い。また、シリル基を有
する珪素化合物としてＨＭＤＳ以外の化合物を用いるこ
ともできる。
にキノンアジド／フェノール系のポジ型レジスト４を塗
布し（工程）、レジスト４の露光部分３に生じたイン
デンカルボン酸の活性水素（−ＣＯＯＨの“Ｈ”）をＨ
ＭＤＳのシリル基で置換するシリル化処理を行った（工
程）が、これに限られるものではない。上記レジスト
としてジアゾケトン−ノボラック樹脂系ポジ型レジスト
を用い、このレジストの露光部分に生じたフェノール系
水酸基の活性水素（−ＯＨの“Ｈ”）をＨＭＤＳのシリ
ル基で置換するようにしても良い。また、シリル基を有
する珪素化合物としてＨＭＤＳ以外の化合物を用いるこ
ともできる。
【００２０】
【発明の効果】以上より明らかなように、請求項１の半
導体装置の製造方法では、ＬＰＤ膜がレジストの露光部
分の表面に均一な厚さに堆積されるので、このＬＰＤ膜
をマスクとして異方性を示すドライエッチングを行って
上記レジストを加工する工程で、ＬＰＤ膜の周縁部の直
下の部分がエッチングされることがない。したがって、
上記レジストを従来に比して寸法精度良くパターン加工
することができる。また、この半導体装置の製造方法で
は、現像工程が１回だけで済むので、従来の多層レジス
ト法（現像工程が２回）に比して工程を簡単化すること
ができる。
導体装置の製造方法では、ＬＰＤ膜がレジストの露光部
分の表面に均一な厚さに堆積されるので、このＬＰＤ膜
をマスクとして異方性を示すドライエッチングを行って
上記レジストを加工する工程で、ＬＰＤ膜の周縁部の直
下の部分がエッチングされることがない。したがって、
上記レジストを従来に比して寸法精度良くパターン加工
することができる。また、この半導体装置の製造方法で
は、現像工程が１回だけで済むので、従来の多層レジス
ト法（現像工程が２回）に比して工程を簡単化すること
ができる。
【００２１】請求項２の半導体装置の製造方法では、上
記珪素化合物はガス状態のヘキサメチルジシラザンであ
るから、温度１６０〜１８０℃で、このガス状態のヘキ
サメチルジシラザンを上記半導体基板の周りに供給する
ことによって、上記レジストの露光部分の表面を容易に
シリル化することができる。
記珪素化合物はガス状態のヘキサメチルジシラザンであ
るから、温度１６０〜１８０℃で、このガス状態のヘキ
サメチルジシラザンを上記半導体基板の周りに供給する
ことによって、上記レジストの露光部分の表面を容易に
シリル化することができる。
【図１】 この発明の一実施形態の半導体装置の製造方
法の工程フローを示す図である。
法の工程フローを示す図である。
【図２】 従来の多層レジスト法の工程フローを示す図
である。
である。
【図３】 従来のＤＥＳＩＲＥ法の工程フローを示す図
である。
である。
【図４】 上記従来のＤＥＳＩＲＥ法の問題点を説明す
る図である。
る図である。
３ 露光部分 ４ レジスト ５ 半導体基板 ６ シリル化領域 １１ ＳｉＯ系の膜 １２ ＬＰＤ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ａ Ｊ
Claims (2)
- 【請求項１】 半導体基板の表面上に塗布されたレジス
トをパターン加工する半導体装置の製造方法であって、 上記レジストの表面に対向させて配置したマスクを通し
て上記レジストに光を照射する工程と、 上記レジストの表面にシリル基を有する珪素化合物を供
給して、上記光を受けた露光部分の表面を非露光部分の
表面に対して選択的にシリル化する工程と、 上記レジストの表面に酸素プラズマを照射して、シリル
化された上記露光部分と酸素とを反応させて、上記露光
部分の表面を上記非露光部分の表面に対して選択的に親
水性に変化させる工程と、 珪弗化水素酸水溶液を用いた液相成長法により、上記親
水性に変化した露光部分の表面に上記非露光部分の表面
に対して選択的にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜をマスクとして異方性を示すドライ
エッチングを行って、上記レジストを加工する工程を有
することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 上記珪素化合物はガス状態のヘキサメチルジシラザンで
あることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263903A JPH09106938A (ja) | 1995-10-12 | 1995-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263903A JPH09106938A (ja) | 1995-10-12 | 1995-10-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09106938A true JPH09106938A (ja) | 1997-04-22 |
Family
ID=17395870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7263903A Pending JPH09106938A (ja) | 1995-10-12 | 1995-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09106938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529930A (ja) * | 2000-03-30 | 2003-10-07 | 東京エレクトロン株式会社 | ドライシリル化プラズマエッチング方法 |
-
1995
- 1995-10-12 JP JP7263903A patent/JPH09106938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529930A (ja) * | 2000-03-30 | 2003-10-07 | 東京エレクトロン株式会社 | ドライシリル化プラズマエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1279072B1 (en) | Ozone-enhanced silylation process to increase etch resistance of ultra thin resists | |
| EP0599539A2 (en) | Method for forming a pattern by silylation | |
| JP3236266B2 (ja) | パターン形成方法 | |
| KR100375908B1 (ko) | 건식마이크로리소그래피처리 | |
| JPH0588375A (ja) | レジストパタンの形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US6833326B2 (en) | Method for forming fine patterns in semiconductor device | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| JPH09106938A (ja) | 半導体装置の製造方法 | |
| JPH08139011A (ja) | 半導体の感光膜形成方法 | |
| JPH0620943A (ja) | レジストパターンの形成方法 | |
| JP3462485B2 (ja) | 微細レジストパターンの形成方法 | |
| JPH06302598A (ja) | 半導体装置の製造方法 | |
| KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JP3363679B2 (ja) | パターン形成方法 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JPH058856B2 (ja) | ||
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| KR100447974B1 (ko) | 감광막 패턴 형성방법 | |
| JPH05182904A (ja) | パターン形成方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 |