JPH09107101A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09107101A JPH09107101A JP26141195A JP26141195A JPH09107101A JP H09107101 A JPH09107101 A JP H09107101A JP 26141195 A JP26141195 A JP 26141195A JP 26141195 A JP26141195 A JP 26141195A JP H09107101 A JPH09107101 A JP H09107101A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- silicide layer
- semiconductor device
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造方法に関し、アモルファス
Si膜に形成されるシリサイド層の低抵抗化を図るととも
に抵抗値を安定化させることを目的とする。 【解決手段】 基板１上にアモルファスSi膜４を形成す
る工程と、該アモルファスSi膜４の表面を粗面化する工
程と、粗面化されたアモルファスSi膜の表面に金属膜６
を被着する工程と、金属膜６の被着したアモルファスSi
膜を不活性ガス雰囲気中で熱処理し該アモルファスSi膜
４の表面にシリサイド層７を形成する工程を有するよう
に構成する。
Si膜に形成されるシリサイド層の低抵抗化を図るととも
に抵抗値を安定化させることを目的とする。 【解決手段】 基板１上にアモルファスSi膜４を形成す
る工程と、該アモルファスSi膜４の表面を粗面化する工
程と、粗面化されたアモルファスSi膜の表面に金属膜６
を被着する工程と、金属膜６の被着したアモルファスSi
膜を不活性ガス雰囲気中で熱処理し該アモルファスSi膜
４の表面にシリサイド層７を形成する工程を有するよう
に構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。アモルファスSi薄膜トランジスタは大面積
集積化が容易なことから液晶表示パネルの駆動素子とし
て広く用いられている。しかし、アモルファスSi膜は膜
抵抗が高くかつ熱処理が低温域に限られることから寄生
抵抗や寄生容量を低減することが難しく、これが素子性
能の劣化をもたらす要因となるためその改善が望まれて
いる。
法に関する。アモルファスSi薄膜トランジスタは大面積
集積化が容易なことから液晶表示パネルの駆動素子とし
て広く用いられている。しかし、アモルファスSi膜は膜
抵抗が高くかつ熱処理が低温域に限られることから寄生
抵抗や寄生容量を低減することが難しく、これが素子性
能の劣化をもたらす要因となるためその改善が望まれて
いる。
【０００２】
【従来の技術】アモルファスSi薄膜トランジスタの製作
には、素子性能や歩留りの向上を図るため単結晶シリコ
ンICの製造に採用され実績のある製作技術、例えば、イ
オン注入技術やシリサイド形成技術が取り入れられてい
る。図４及び図５はこれらの技術を利用した従来のアモ
ルファスSi薄膜トランジスタの主要製作工程を示したも
のである。まず、図４(a) に示すように、ガラス等から
なる絶縁性の基板１上にスパッタ蒸着法によりCr、Ti等
の金属膜を被着し、これをパターニングしてゲート電極
２を形成する。ついで、その上にプラズマＣＶＤ法によ
りSiN 膜を被着してゲート絶縁膜３とし、続いて、プラ
ズマＣＶＤ法を用いてアモルファスSi膜４を形成する。
さらに、この上にプラズマＣＶＤ法によりSiN 膜を被着
しパターニングしてチャネル保護膜５を形成する。チャ
ネル保護膜５直下のアモルファスSi膜４はチャネル領域
として機能する。
には、素子性能や歩留りの向上を図るため単結晶シリコ
ンICの製造に採用され実績のある製作技術、例えば、イ
オン注入技術やシリサイド形成技術が取り入れられてい
る。図４及び図５はこれらの技術を利用した従来のアモ
ルファスSi薄膜トランジスタの主要製作工程を示したも
のである。まず、図４(a) に示すように、ガラス等から
なる絶縁性の基板１上にスパッタ蒸着法によりCr、Ti等
の金属膜を被着し、これをパターニングしてゲート電極
２を形成する。ついで、その上にプラズマＣＶＤ法によ
りSiN 膜を被着してゲート絶縁膜３とし、続いて、プラ
ズマＣＶＤ法を用いてアモルファスSi膜４を形成する。
さらに、この上にプラズマＣＶＤ法によりSiN 膜を被着
しパターニングしてチャネル保護膜５を形成する。チャ
ネル保護膜５直下のアモルファスSi膜４はチャネル領域
として機能する。
【０００３】次に、図４(b) に示すように、アモルファ
スSi膜４をパターニングして素子分離を行った後、チャ
ネル保護膜５をマスクとしてAsやＰによるイオン注入を
行う。これによりチャネル領域以外のアモルファスSi膜
４がｎ+ 型に変換されソース・ドレイン領域となる。
スSi膜４をパターニングして素子分離を行った後、チャ
ネル保護膜５をマスクとしてAsやＰによるイオン注入を
行う。これによりチャネル領域以外のアモルファスSi膜
４がｎ+ 型に変換されソース・ドレイン領域となる。
【０００４】ついで、図４(c) に示すように、スパッタ
蒸着法によりCrやTi等の高融点金属膜６を被着する。そ
して、窒素雰囲気中で熱処理すると、金属元素がチャネ
ル領域を除くアモルファスSi層４内に拡散し、表面近く
の層が金属とSiの化合物、即ち、シリサイド層７に変換
される。
蒸着法によりCrやTi等の高融点金属膜６を被着する。そ
して、窒素雰囲気中で熱処理すると、金属元素がチャネ
ル領域を除くアモルファスSi層４内に拡散し、表面近く
の層が金属とSiの化合物、即ち、シリサイド層７に変換
される。
【０００５】次に、図５(d) に示すように、金属膜６を
パターニングすることによりシリサイド層７上にソース
・ドレイン電極８が形成される。以上のように、ソース
・ドレイン電極８はシリサイド層７を介してアモルファ
スSi膜４と接することになるため、アモルファスSi膜４
上に直接ソース・ドレイン電極８を形成した場合に比べ
て接触抵抗を小さくすることができる。
パターニングすることによりシリサイド層７上にソース
・ドレイン電極８が形成される。以上のように、ソース
・ドレイン電極８はシリサイド層７を介してアモルファ
スSi膜４と接することになるため、アモルファスSi膜４
上に直接ソース・ドレイン電極８を形成した場合に比べ
て接触抵抗を小さくすることができる。
【０００６】次に、図５(e) に示すように、全面にSiN
膜を被着して層間絶縁膜９とした後コンタクト穴10を形
成する。その後、ソース・ドレイン電極８からコンタク
ト穴10を介して配線電極を取り出すことによりアモルフ
ァスSi薄膜トランジスタが完成するが、これらの工程に
ついての説明は省略する。
膜を被着して層間絶縁膜９とした後コンタクト穴10を形
成する。その後、ソース・ドレイン電極８からコンタク
ト穴10を介して配線電極を取り出すことによりアモルフ
ァスSi薄膜トランジスタが完成するが、これらの工程に
ついての説明は省略する。
【０００７】
【発明が解決しようとする課題】以上説明したように、
アモルファスSi膜４の表面にシリサイド層７を形成する
ことによってアモルファスSi膜４とソース・ドレイン電
極８の間の接触抵抗を低減することができる。これらの
工程はいずれも単結晶シリコンICの製作に用いられてい
るシリサイド形成技術をアモルファスSi薄膜トランジス
タの製造に適用したものである。
アモルファスSi膜４の表面にシリサイド層７を形成する
ことによってアモルファスSi膜４とソース・ドレイン電
極８の間の接触抵抗を低減することができる。これらの
工程はいずれも単結晶シリコンICの製作に用いられてい
るシリサイド形成技術をアモルファスSi薄膜トランジス
タの製造に適用したものである。
【０００８】ところが、単結晶シリコンICの製作ではシ
リサイド形成時の熱処理温度を1000℃程度に設定できる
のに対してアモルファスSi薄膜トランジスタの製作では
熱処理温度が200 〜300 ℃程度に制限される。その結
果、図４(c) で説明したシリサイド層形成のための熱処
理において、アモルファスSi膜４への金属元素の拡散が
不十分となってシリサイド層７の抵抗値を充分に下げる
ことができず、従って、接触抵抗も充分に低減されない
という問題があった。
リサイド形成時の熱処理温度を1000℃程度に設定できる
のに対してアモルファスSi薄膜トランジスタの製作では
熱処理温度が200 〜300 ℃程度に制限される。その結
果、図４(c) で説明したシリサイド層形成のための熱処
理において、アモルファスSi膜４への金属元素の拡散が
不十分となってシリサイド層７の抵抗値を充分に下げる
ことができず、従って、接触抵抗も充分に低減されない
という問題があった。
【０００９】また、図５(d) に見られるように、シリサ
イド層７上にソース・ドレイン電極８を形成したときチ
ャネル保護膜５とソース・ドレイン電極８間のシリサイ
ド層７の表面が大気中に露出されることになる。露出さ
れたシリサイド層７の表面には大気中の酸素と結合して
酸化層が形成されるが、室温に近い低温域で酸化が進行
するため酸化層は極めて薄く容易に大気中の酸素が通り
抜けてシリサイド層７へ拡散しその抵抗値を増加させ
る。上述のような酸化過程はシリサイド層７の表面が露
出される時間に応じて徐々に進行するため、大気に露出
される時間が製造工程ごとに異なった場合にはシリサイ
ド層７の抵抗値も製造工程ごとに異なることとなり、こ
れがソース・ドレイン電極８の接触抵抗のバラツキをも
たらすという問題があった。
イド層７上にソース・ドレイン電極８を形成したときチ
ャネル保護膜５とソース・ドレイン電極８間のシリサイ
ド層７の表面が大気中に露出されることになる。露出さ
れたシリサイド層７の表面には大気中の酸素と結合して
酸化層が形成されるが、室温に近い低温域で酸化が進行
するため酸化層は極めて薄く容易に大気中の酸素が通り
抜けてシリサイド層７へ拡散しその抵抗値を増加させ
る。上述のような酸化過程はシリサイド層７の表面が露
出される時間に応じて徐々に進行するため、大気に露出
される時間が製造工程ごとに異なった場合にはシリサイ
ド層７の抵抗値も製造工程ごとに異なることとなり、こ
れがソース・ドレイン電極８の接触抵抗のバラツキをも
たらすという問題があった。
【００１０】そこで、本発明はアモルファスSi膜に形成
されるシリサイド層の低抵抗化を図るとともにその抵抗
値を安定化させることを目的とする。
されるシリサイド層の低抵抗化を図るとともにその抵抗
値を安定化させることを目的とする。
【００１１】
【課題を解決するための手段】上記課題の解決は、基板
上にアモルファスSi膜を形成する工程と、該アモルファ
スSi膜の表面を粗面化する工程と、粗面化されたアモル
ファスSi膜に金属膜を被着する工程と、金属膜の被着し
たアモルファスSi膜を不活性ガス雰囲気中で熱処理しシ
リサイド層を形成する工程を有することを特徴とする半
導体装置の製造方法、あるいは、上記半導体装置の製造
方法において、シリサイド層形成後、該アモルファスSi
膜上に残留する金属膜の少なくとも一部を除去し該シリ
サイド層の表面を露出させる工程と、該シリサイド層を
酸素雰囲気中で熱処理する工程を有することを特徴とす
る半導体装置の製造方法、あるいは、上記半導体装置の
製造方法において、酸素雰囲気中での熱処理に先立ち、
該シリサイド層を耐熱性樹脂膜で被うことを特徴とする
半導体装置の製造方法によって達成される。
上にアモルファスSi膜を形成する工程と、該アモルファ
スSi膜の表面を粗面化する工程と、粗面化されたアモル
ファスSi膜に金属膜を被着する工程と、金属膜の被着し
たアモルファスSi膜を不活性ガス雰囲気中で熱処理しシ
リサイド層を形成する工程を有することを特徴とする半
導体装置の製造方法、あるいは、上記半導体装置の製造
方法において、シリサイド層形成後、該アモルファスSi
膜上に残留する金属膜の少なくとも一部を除去し該シリ
サイド層の表面を露出させる工程と、該シリサイド層を
酸素雰囲気中で熱処理する工程を有することを特徴とす
る半導体装置の製造方法、あるいは、上記半導体装置の
製造方法において、酸素雰囲気中での熱処理に先立ち、
該シリサイド層を耐熱性樹脂膜で被うことを特徴とする
半導体装置の製造方法によって達成される。
【００１２】以上述べたように、アモルファスSi膜の表
面を粗面化するとその実効的な表面積が増加し、これに
よりアモルファスSi膜上に被着された金属膜との接触面
積も増加するため、アモルファスSi膜内への金属元素の
拡散が促進されることになり、シリサイド層中の金属元
素の含有量をアモルファスSiの表面を粗面化しない場合
に比べて増加させることができるのでシリサイド層の抵
抗値を従来に比べて低減することが可能となる。
面を粗面化するとその実効的な表面積が増加し、これに
よりアモルファスSi膜上に被着された金属膜との接触面
積も増加するため、アモルファスSi膜内への金属元素の
拡散が促進されることになり、シリサイド層中の金属元
素の含有量をアモルファスSiの表面を粗面化しない場合
に比べて増加させることができるのでシリサイド層の抵
抗値を従来に比べて低減することが可能となる。
【００１３】アモルファスSi膜の表面を粗面化する方法
として、例えば、異方性エッチング処理がある。よく知
られているように、アモルファスSiは数10〜100 Å程度
の微結晶粒の集合体から成っており、アモルファスSi膜
の表面には微結晶粒の様々な結晶面が表れている。従っ
て、アモルファスSiの表面を異方性エッチッグ処理した
場合、微結晶粒の表面に表れた結晶面のエッチング速度
に依存して各微結晶粒の大きさが様々な割合で変化す
る。その結果、アモルファスSiの表面に微細な凹凸が生
じて粗面化されることになる。
として、例えば、異方性エッチング処理がある。よく知
られているように、アモルファスSiは数10〜100 Å程度
の微結晶粒の集合体から成っており、アモルファスSi膜
の表面には微結晶粒の様々な結晶面が表れている。従っ
て、アモルファスSiの表面を異方性エッチッグ処理した
場合、微結晶粒の表面に表れた結晶面のエッチング速度
に依存して各微結晶粒の大きさが様々な割合で変化す
る。その結果、アモルファスSiの表面に微細な凹凸が生
じて粗面化されることになる。
【００１４】また、本発明では、シリサイド形成後に酸
素雰囲気中で熱処理を行うことによりシリサイド層表面
の酸化を促進させるようにしている。形成された酸化層
は、単に大気中にシリサイド層表面を露出させて自然酸
化させた場合に比べて厚いため、大気中の酸素がこれ以
上シリサイド層内へ拡散することを防ぐバリヤ層として
機能する。従って、酸素雰囲気中で熱処理した後のシリ
サイド層は、大気中に露出された場合においてもそれ以
上酸化が進行することなくその抵抗値が安定化すること
になる。
素雰囲気中で熱処理を行うことによりシリサイド層表面
の酸化を促進させるようにしている。形成された酸化層
は、単に大気中にシリサイド層表面を露出させて自然酸
化させた場合に比べて厚いため、大気中の酸素がこれ以
上シリサイド層内へ拡散することを防ぐバリヤ層として
機能する。従って、酸素雰囲気中で熱処理した後のシリ
サイド層は、大気中に露出された場合においてもそれ以
上酸化が進行することなくその抵抗値が安定化すること
になる。
【００１５】また、シリサイド層の表面を上述のように
直接酸素雰囲気中で熱処理した場合、シリサイド層の酸
化速度が急激に大きくなりシリサイド層の抵抗値が必要
以上に大きくなる恐れがある。そこで、酸素雰囲気中で
の熱処理に先立ってシリサイド層の表面を耐熱性樹脂膜
で被うと、シリサイド層への酸素の供給が低減されて酸
化速度を遅くすることが可能となり、シリサイド層の酸
化過程をより正確に制御することができる。
直接酸素雰囲気中で熱処理した場合、シリサイド層の酸
化速度が急激に大きくなりシリサイド層の抵抗値が必要
以上に大きくなる恐れがある。そこで、酸素雰囲気中で
の熱処理に先立ってシリサイド層の表面を耐熱性樹脂膜
で被うと、シリサイド層への酸素の供給が低減されて酸
化速度を遅くすることが可能となり、シリサイド層の酸
化過程をより正確に制御することができる。
【００１６】
【発明の実施の形態】図１〜図３は本発明の実施例に係
るアモルファスSi薄膜トランジスタの主要工程断面図で
ある。まず、図１(a) に示すように、基板１上にスパッ
タ蒸着法により膜厚2000ÅのCr膜を被着し、これをパタ
ーニングしてゲート電極２を形成する。基板１としてガ
ラス等の絶縁性物質が用いられる。ついで、その上にプ
ラズマＣＶＤ法により膜厚3000ÅのSiN 膜を被着してゲ
ート絶縁膜３とし、続いてプラズマＣＶＤ法を用いて膜
厚200 ÅのアモルファスSi膜４を形成する。さらに、こ
の上にプラズマＣＶＤ法によりSiN 膜を被着しパターニ
ングしてチャネル保護膜５を形成する。チャネル保護膜
５直下のアモルファスSi膜４はチャネル領域として機能
する。
るアモルファスSi薄膜トランジスタの主要工程断面図で
ある。まず、図１(a) に示すように、基板１上にスパッ
タ蒸着法により膜厚2000ÅのCr膜を被着し、これをパタ
ーニングしてゲート電極２を形成する。基板１としてガ
ラス等の絶縁性物質が用いられる。ついで、その上にプ
ラズマＣＶＤ法により膜厚3000ÅのSiN 膜を被着してゲ
ート絶縁膜３とし、続いてプラズマＣＶＤ法を用いて膜
厚200 ÅのアモルファスSi膜４を形成する。さらに、こ
の上にプラズマＣＶＤ法によりSiN 膜を被着しパターニ
ングしてチャネル保護膜５を形成する。チャネル保護膜
５直下のアモルファスSi膜４はチャネル領域として機能
する。
【００１７】次に、図１(b) に示すように、アルカリ性
エッチング液、例えば、エチレンジアミン／カテコール
／水の混合液でアモルファスSi膜４の表面を室温で30秒
間エッチングする。アルカリ性エッチング液はSiに対す
る異方性エッチング処理が可能であることが知られてお
り、上記処理によりアモルファスSi膜４の表面に数十乃
至100 Å程度の微小な凹凸が生じる。
エッチング液、例えば、エチレンジアミン／カテコール
／水の混合液でアモルファスSi膜４の表面を室温で30秒
間エッチングする。アルカリ性エッチング液はSiに対す
る異方性エッチング処理が可能であることが知られてお
り、上記処理によりアモルファスSi膜４の表面に数十乃
至100 Å程度の微小な凹凸が生じる。
【００１８】次に、図１(c) に示すように、粗面化され
たアモルファスSi膜４をパターニングして素子分離を行
った後、チャネル保護膜５をマスクとしてAsイオン注入
を行う。これによりチャネル領域を除くアモルファスSi
膜４がｎ+ 型に変換され、ソース・ドレイン領域とな
る。
たアモルファスSi膜４をパターニングして素子分離を行
った後、チャネル保護膜５をマスクとしてAsイオン注入
を行う。これによりチャネル領域を除くアモルファスSi
膜４がｎ+ 型に変換され、ソース・ドレイン領域とな
る。
【００１９】ついで、図２(d) に示すように、この上に
スパッタ蒸着法により膜厚3000Åの金属膜６を被着す
る。金属膜６として通常はCrやTi等の高融点金属が用い
られる。続いて、窒素ガス雰囲気中において熱処理温度
300 ℃、熱処理時間30分の条件で熱処理する。これによ
り金属元素がアモルファスSi膜４内に拡散し、その表面
がシリサイド層７に変換される。上記工程の結果、シリ
サイド層７の抵抗値をアモルファスSi膜４の表面を粗面
化しなかった場合に比べて小さくすることができる。
スパッタ蒸着法により膜厚3000Åの金属膜６を被着す
る。金属膜６として通常はCrやTi等の高融点金属が用い
られる。続いて、窒素ガス雰囲気中において熱処理温度
300 ℃、熱処理時間30分の条件で熱処理する。これによ
り金属元素がアモルファスSi膜４内に拡散し、その表面
がシリサイド層７に変換される。上記工程の結果、シリ
サイド層７の抵抗値をアモルファスSi膜４の表面を粗面
化しなかった場合に比べて小さくすることができる。
【００２０】次に、図２(e) に示すように、金属膜６を
パターニングすることによりシリサイド層７上にソース
・ドレイン電極８を形成する。続いて、酸素雰囲気中に
おいて熱処理温度250 ℃、熱処理時間30分間の条件で熱
処理すると、チャネル保護膜５とソース・ドレイン電極
８との間の露出されたシリサイド層７の表面が酸化され
る。シリサイド層７の表面に形成された酸化層は、これ
以上大気中の酸素がシリサイド層７中へ拡散することを
防ぐ機能を有しており、この処理によりシリサイド層７
の抵抗値が安定化される。
パターニングすることによりシリサイド層７上にソース
・ドレイン電極８を形成する。続いて、酸素雰囲気中に
おいて熱処理温度250 ℃、熱処理時間30分間の条件で熱
処理すると、チャネル保護膜５とソース・ドレイン電極
８との間の露出されたシリサイド層７の表面が酸化され
る。シリサイド層７の表面に形成された酸化層は、これ
以上大気中の酸素がシリサイド層７中へ拡散することを
防ぐ機能を有しており、この処理によりシリサイド層７
の抵抗値が安定化される。
【００２１】その後は、従来技術の項で述べた工程とほ
ぼ同様な工程を用いる。即ち、図２(e) に示した工程と
同様に、全面にSiN 膜を被着して層間絶縁膜とし、この
層間絶縁膜にコンタクト穴を形成した後、配線パターン
を取り出すことによりアモルファスSi薄膜トランジスタ
が完成する。
ぼ同様な工程を用いる。即ち、図２(e) に示した工程と
同様に、全面にSiN 膜を被着して層間絶縁膜とし、この
層間絶縁膜にコンタクト穴を形成した後、配線パターン
を取り出すことによりアモルファスSi薄膜トランジスタ
が完成する。
【００２２】上記実施例における図２(e) に示した工程
では、シリサイド層７上にソース・ドレイン電極８を形
成した後酸素雰囲気中で熱処理を行うようにしている
が、この方法では、シリサイド層７の露出された表面が
直接酸素雰囲気にさらされるためシリサイド層７の酸化
速度が早くなり、その結果、シリサイド層７の抵抗値が
大きくなりすぎる恐れがある。そこで、図２(f) に示す
ように、全面にポリイミド等の耐熱性樹脂膜11を形成し
た後に酸素雰囲気中で熱処理することにより酸化速度を
遅くするとシリサイド層７の抵抗値制御が容易となる。
この工程の後、引き続いて図３(g) に示すように、全面
にSiN 膜を被着して層間絶縁膜９とし、この層間絶縁膜
９と耐熱性樹脂膜11をパターニングしてコンタクト穴10
を形成し、配線パターンを取り出すことによりアモルフ
ァスSi薄膜トランジスタを完成させる。
では、シリサイド層７上にソース・ドレイン電極８を形
成した後酸素雰囲気中で熱処理を行うようにしている
が、この方法では、シリサイド層７の露出された表面が
直接酸素雰囲気にさらされるためシリサイド層７の酸化
速度が早くなり、その結果、シリサイド層７の抵抗値が
大きくなりすぎる恐れがある。そこで、図２(f) に示す
ように、全面にポリイミド等の耐熱性樹脂膜11を形成し
た後に酸素雰囲気中で熱処理することにより酸化速度を
遅くするとシリサイド層７の抵抗値制御が容易となる。
この工程の後、引き続いて図３(g) に示すように、全面
にSiN 膜を被着して層間絶縁膜９とし、この層間絶縁膜
９と耐熱性樹脂膜11をパターニングしてコンタクト穴10
を形成し、配線パターンを取り出すことによりアモルフ
ァスSi薄膜トランジスタを完成させる。
【００２３】
【発明の効果】以上のように、本発明によればアモルフ
ァスSi膜上に形成したシリサイド層が低抵抗化され、ま
た、その抵抗値が安定化するのでアモルファスSi薄膜ト
ランジスタの特性向上を図る上で有益である。
ァスSi膜上に形成したシリサイド層が低抵抗化され、ま
た、その抵抗値が安定化するのでアモルファスSi薄膜ト
ランジスタの特性向上を図る上で有益である。
【図１】 本発明の実施例に係る工程断面図（その１）
【図２】 本発明の実施例に係る工程断面図（その２）
【図３】 本発明の実施例に係る工程断面図（その３）
【図４】 従来例に係る工程断面図（その１）
【図５】 従来例に係る工程断面図（その２）
１ 基板 ７ シリサ
イド層 ２ ゲート電極 ８ ソース
・ドレイン電極 ３ ゲート絶縁膜 ９ 層間絶
縁膜 ４ アモルファスSi膜 10 コンタ
クト穴 ５ チャネル保護膜 11 耐熱性
樹脂膜 ６ 金属膜
イド層 ２ ゲート電極 ８ ソース
・ドレイン電極 ３ ゲート絶縁膜 ９ 層間絶
縁膜 ４ アモルファスSi膜 10 コンタ
クト穴 ５ チャネル保護膜 11 耐熱性
樹脂膜 ６ 金属膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324
Claims (3)
- 【請求項１】 基板上にアモルファスSi膜を形成する工
程と、 該アモルファスSi膜の表面を粗面化する工程と、 粗面化されたアモルファスSi膜上に金属膜を被着する工
程と、 金属膜の被着したアモルファスSi膜を不活性ガス雰囲気
中で熱処理しシリサイド層を形成する工程を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 シリサイド層形成後、該アモルファスSi
膜上に残留する金属膜の少なくとも一部を除去し該シリ
サイド層の表面を露出させる工程と、 該シリサイド層を酸素雰囲気中で熱処理する工程を有す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 酸素雰囲気中での熱処理に先立ち、露出
されたシリサイド層の表面を耐熱性樹脂膜で被うことを
特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26141195A JPH09107101A (ja) | 1995-10-09 | 1995-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26141195A JPH09107101A (ja) | 1995-10-09 | 1995-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107101A true JPH09107101A (ja) | 1997-04-22 |
Family
ID=17361503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26141195A Withdrawn JPH09107101A (ja) | 1995-10-09 | 1995-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09107101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116164A (ja) * | 2005-10-18 | 2007-05-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 |
| CN107591359A (zh) * | 2017-08-15 | 2018-01-16 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、提高膜层间的粘附性的方法 |
-
1995
- 1995-10-09 JP JP26141195A patent/JPH09107101A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116164A (ja) * | 2005-10-18 | 2007-05-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 |
| CN107591359A (zh) * | 2017-08-15 | 2018-01-16 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、提高膜层间的粘附性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| US4560421A (en) | Semiconductor device and method of manufacturing the same | |
| US5391519A (en) | Method for increasing pad bonding of an IC (1) | |
| JPH09107101A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JPH0567744A (ja) | 半導体装置 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JPH07161816A (ja) | 半導体装置 | |
| JP3105508B2 (ja) | 多層ポリサイド構造を保護するための高融点金属シリサイド被覆 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| JPS61150377A (ja) | Ｍｉｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |