JPH09107632A - 逆電圧防止回路 - Google Patents

Abstract

(57)【要約】 【課題】 回路構成の簡単な逆電圧防止回路を提供す
る。 【解決手段】 電源回路のマイナス側線路に設けられた
ＦＥＴ１９と、電源回路のプラス側及びマイナス側線路
が接続され、ＦＥＴ１９のソース側の電圧がドレイン側
の電圧より低くなったとき出力信号のレベルをハイレベ
ルに反転するコンパレータ１１と、コンパレータ１１の
出力信号がハイレベルのときにＦＥＴ１９をオフするト
ランジスタ１７とからなる逆電圧防止回路を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば電源回路に
係わり、さらに詳しくは、供給電圧の昇圧による電源回
路への逆電圧を防止する逆電圧防止回路に関するもので
ある。

【０００２】

【従来の技術】従来、この種の回路は、電源回路の一対
の線路のうち一方の線路にドレイン及びソースがそれぞ
れ接続されたスイッチング用の電界効果トランジスタ
（以下、「ＦＥＴ」という）と、ＦＥＴのドレイン側及
びソース側の電圧を比較するコンパレータと、コンパレ
ータに電圧を供給する補助電源部と、コンパレータの出
力信号に基づいてＦＥＴをオン／オフするための複数の
トランジスタとからなっていた。

【０００３】

【発明が解決しようとする課題】しかしながら、前述し
た従来の逆電圧防止回路では、補助電源部を用いている
ために、コンパレータの出力側の部品点数が多くなって
複雑な構成となり、高価なものとなっていた。

【０００４】

【課題を解決するための手段】本発明に係る逆電圧防止
回路は、電源回路及びその出力側の回路を結ぶ一対の線
路のうち一方の線路に設けられた第１の素子と、前記一
対の線路がそれぞれ接続され、前記第１の素子を境にそ
の両側の一方の線路上の信号をそれぞれ検出して比較
し、前記回路側の一方の線路上の信号が電源回路側の一
方の線路上の信号より高いときはオン信号を出力し、前
記回路側の一方の線路上の信号が電源回路側の一方の線
路上の信号より低いときはオフ信号を出力する信号比較
手段と、その信号比較手段の出力信号に基づいて前記第
１の素子をオン／オフ制御する第２の素子とを備えたも
のである。

【０００５】前述した逆電圧防止回路においては、電源
回路の電圧が出力側の回路に正常に印加されているとき
は、第１の素子と回路側との間の一方の線路上の信号が
電源回路側の一方の線路上の信号より高くなっているた
め、信号比較手段はオン信号を出力し、第２の素子はそ
の信号の入力により導通して第１の素子をオンにしてい
る。出力側の回路が何らかの原因で電圧が高くなって逆
電圧となった場合には、第１の素子と回路側との間の一
方の線路上の信号が電源回路側の一方の線路上の信号よ
り低くなるため、信号比較手段はオン信号からオフ信号
に切り換えて出力し、第２の素子はその信号の入力によ
り開放して第１の素子をオフ状態にする。

【０００６】

【発明の実施の形態】図１は本発明の一実施形態を示す
逆電圧防止回路の回路図であり、図において、１１はコ
ンパレータで、電源回路（図示せず）の電圧（例えば５
Ｖ）が印加されており、プラス入力端子が抵抗１２を介
して後述するＦＥＴ１９のドレイン側（電源回路のマイ
ナス側線路）に接続され、マイナス入力端子が抵抗１３
を介してＦＥＴ１９のソース側（電源回路のマイナス側
線路）に接続され、出力端子は抵抗１４を介して電源回
路のプラス側線路に接続されていると共に、直列に接続
された抵抗１５，１６を介して電源回路のプラス側線路
に接続されている。

【０００７】前記コンパレータ１１は、ＦＥＴ１９のソ
ース側の電圧がドレイン側の電圧より高いときは出力信
号をローレベルにし、ソース側の電圧がドレイン側の電
圧より低いときは出力信号のレベルをハイレベルに反転
する。

【０００８】１７は例えばＰＮＰ形のトランジスタで、
エミッタがプラス側線路に接続され、ベースが抵抗１
５，１６の接続点に接続され、コレクタは抵抗１８の一
端に接続され、コンパレータ１１の出力がローレベルの
ときオンし、その出力がハイレベルに反転したときはオ
フになる。

【０００９】前記ＦＥＴ１９は、ゲートが前記抵抗１８
の他端に接続されていると共に、抵抗２０を介してソー
ス側に接続され、ドレイン及びソースはそれぞれ電源回
路のマイナス側線路に接続され、トランジスタ１７がオ
ンしたときにゲート・ソース間に電圧が発生してオンす
る。なお、ＦＥＴ１９に代えてＮＰＮ形トランジスタを
用いてもよい。

【００１０】前記のように構成された逆電圧防止回路の
動作を説明する。まず最初に電源回路の出力端に接続さ
れた外部回路に電圧が正常に供給されているときの動作
を説明し、次に外部回路に供給された電圧が何らかの原
因で昇圧して逆電圧となった場合の動作を説明する。電
源回路の電圧が正常に外部回路に供給されている場合
は、その電流がプラス側線路から外部回路を介してマイ
ナス側線路に流れるため、ＦＥＴ１９のドレイン側の電
圧がドレイン・ソース間の内部抵抗によってソース側の
電圧より低くなっている。そのため、コンパレータ１１
の出力信号はローレベルになっており、このローレベル
の信号によりトランジスタ１７がオン状態に、そして、
トランジスタ１７のオンによりＦＥＴ１９のゲート・ソ
ース間に電圧が発生してＦＥＴ１９がオン状態になって
いる。

【００１１】この状態において、外部回路側の電圧が電
源回路の電圧より高くなって前記電流の流れが逆になっ
た場合には、ＦＥＴ１９のソース側の電圧がドレイン・
ソース間の内部抵抗によってドレイン側の電圧より低く
なるため、コンパレータ１１の出力信号はローレベルか
らハイレベルに反転する。このとき、トランジスタ１７
のベース側がハイレベルになるためそのトランジスタ１
７はオフとなり、これに伴ってＦＥＴ１９がオフになっ
て外部回路からの逆電圧を遮断する。

【００１２】本実施形態による逆電圧防止回路は、電源
回路のマイナス側線路に設けられたＦＥＴ１９と、電源
回路のプラス側及びマイナス側線路が接続され、ＦＥＴ
１９のソース側の電圧がドレイン側の電圧より低くなっ
たとき出力信号のレベルをハイレベルに反転するコンパ
レータ１１と、コンパレータ１１の出力信号がハイレベ
ルのときにＦＥＴ１９をオフするトランジスタ１７とか
らなっているので、従来と比べ補助電源部が不要とな
り、しかも回路構成が簡単で安価であるという効果があ
る。

【００１３】

【発明の効果】以上のように本発明の逆電圧防止回路
は、電源回路及びその出力側の回路を結ぶ一対の線路の
うち一方の線路に設けられた第１の素子と、前記一対の
線路がそれぞれ接続され、第１の素子を境にその両側の
一方の線路上の信号をそれぞれ検出して比較し、前記回
路側の一方の線路上の信号が電源回路側の一方の線路上
の信号より高いときはオン信号を出力し、前記回路側の
一方の線路上の信号が電源回路側の一方の線路上の信号
より低いときはオフ信号を出力する信号比較手段と、そ
の信号比較手段の出力信号に基づいて第１の素子をオン
／オフ制御する第２の素子とからなっているため、従来
必要であった補助電源部が不要となり、しかも回路構成
が簡単で安価であるという効果が得られている。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す逆電圧防止回路の回
路図である。

【符号の説明】

１１ コンパレータ １７ ＰＮＰ形トランジスタ １９ ＦＥＴ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源回路及びその出力側の回路を結ぶ一
   対の線路のうち一方の線路に設けられた第１の素子と、 前記一対の線路がそれぞれ接続され、前記第１の素子を
   境にその両側の一方の線路上の信号をそれぞれ検出して
   比較し、前記回路側の一方の線路上の信号が電源回路側
   の一方の線路上の信号より高いときはオン信号を出力
   し、前記回路側の一方の線路上の信号が電源回路側の一
   方の線路上の信号より低いときはオフ信号を出力する信
   号比較手段と、 該信号比較手段の出力信号に基づいて前記第１の素子を
   オン／オフ制御する第２の素子とを備えたことを特徴と
   する逆電圧防止回路。
2. 【請求項２】 電源回路及びその出力側の回路を結ぶ一
   対の線路のうち一方の線路にドレイン及びソースがそれ
   ぞれ接続された電界効果トランジスタと、 前記一対の線路がそれぞれ接続され、前記電界効果トラ
   ンジスタのドレイン側及びソース側の電圧をそれぞれ検
   出して比較し、ソース側の電圧がドレイン側の電圧より
   高いときは出力信号をローレベルにし、ソース側の電圧
   がドレイン側の電圧より低いときは出力信号をハイレベ
   ルに反転するコンパレータと、 前記出力信号がローレベルのとき導通して前記電界効果
   トランジスタをオンし、前記出力信号がハイレベルのと
   き開放して前記電界効果トランジスタをオフするトラン
   ジスタとを備えたことを特徴とする逆電圧防止回路。