JPH05291918A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH05291918A JPH05291918A JP4085701A JP8570192A JPH05291918A JP H05291918 A JPH05291918 A JP H05291918A JP 4085701 A JP4085701 A JP 4085701A JP 8570192 A JP8570192 A JP 8570192A JP H05291918 A JPH05291918 A JP H05291918A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- reference voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 広い電源電圧範囲に渡って負荷の不完全なシ
ョート時でも電源電圧の影響を受けずに電流検出動作を
行い得ることを目的とする。 【構成】 基準電圧回路１２Ａに電源電圧ＶCCを分圧す
る分圧抵抗器５及び８とクランプ電圧を出力する定電圧
ダイオード４とを備え、電源電圧ＶCCが定電圧ダイオー
ド４のクランプ電圧に達するまでは分圧電圧を基準電圧
として比較器６に出力し、電源電圧ＶCCがクランプ電圧
に達したら上記クランプ電圧を基準電圧ＶREFとして比
較器６に出力する。比較器６で負荷３の駆動により発生
する抵抗器２の電圧降下分と基準電圧回路１２Ａからの
基準電圧ＶREFとを比較し、その結果と外部入力端子Ｉ
１〜Ｉ４から入力される外部信号に基づいてトランジス
タ１ａ〜１ｄで成るＨブリッヂ１をオン／オフ制御して
負荷３を駆動する。
ョート時でも電源電圧の影響を受けずに電流検出動作を
行い得ることを目的とする。 【構成】 基準電圧回路１２Ａに電源電圧ＶCCを分圧す
る分圧抵抗器５及び８とクランプ電圧を出力する定電圧
ダイオード４とを備え、電源電圧ＶCCが定電圧ダイオー
ド４のクランプ電圧に達するまでは分圧電圧を基準電圧
として比較器６に出力し、電源電圧ＶCCがクランプ電圧
に達したら上記クランプ電圧を基準電圧ＶREFとして比
較器６に出力する。比較器６で負荷３の駆動により発生
する抵抗器２の電圧降下分と基準電圧回路１２Ａからの
基準電圧ＶREFとを比較し、その結果と外部入力端子Ｉ
１〜Ｉ４から入力される外部信号に基づいてトランジス
タ１ａ〜１ｄで成るＨブリッヂ１をオン／オフ制御して
負荷３を駆動する。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜や厚膜を主体と
した受動素子と各種能動素子とを組み合わせて成る超小
形構造の混成集積回路に関し、特に負荷電流を検出する
機能を有する混成集積回路に関する。
した受動素子と各種能動素子とを組み合わせて成る超小
形構造の混成集積回路に関し、特に負荷電流を検出する
機能を有する混成集積回路に関する。
【０００２】
【従来の技術】図７は、従来の混成集積回路（以下、Ｈ
ＩＣという）を示す回路図である。同図において、１は
例えばＮチャネルＭＯＳＦＥＴ（電界効果トランジス
タ）またはＮＰＮトランジスタなどのトランジスタ１ａ
と１ｂとの直列接続体及び同じくトランジスタ１ｃと１
ｄとの直列接続体が並列接続され、トランジスタ１ａ及
び１ｂとに電源電圧ＶCCが供給されると共にトランジス
タ１ｂ及びｄが負荷電流検出用の抵抗器２を介して接地
され、トランジスタ１ａと１ｂとの接続点及びトランジ
スタ１ｃと１ｄとの接続点がそれぞれ外部出力端子Ｏ１
及びＯ２を介して負荷３に接続されて、トランジスタ１
ａと１ｄまたはトランジスタ１ｂと１ｃをオンすること
により負荷３を駆動するＨブリッヂ回路である。
ＩＣという）を示す回路図である。同図において、１は
例えばＮチャネルＭＯＳＦＥＴ（電界効果トランジス
タ）またはＮＰＮトランジスタなどのトランジスタ１ａ
と１ｂとの直列接続体及び同じくトランジスタ１ｃと１
ｄとの直列接続体が並列接続され、トランジスタ１ａ及
び１ｂとに電源電圧ＶCCが供給されると共にトランジス
タ１ｂ及びｄが負荷電流検出用の抵抗器２を介して接地
され、トランジスタ１ａと１ｂとの接続点及びトランジ
スタ１ｃと１ｄとの接続点がそれぞれ外部出力端子Ｏ１
及びＯ２を介して負荷３に接続されて、トランジスタ１
ａと１ｄまたはトランジスタ１ｂと１ｃをオンすること
により負荷３を駆動するＨブリッヂ回路である。
【０００３】また、４はカソードが抵抗器５を介して電
源電圧ＶCCと比較器６の正の入力端子に接続されると共
にアノードが接地されたツェナダイオードであり、ツェ
ナ電圧を基準電圧ＶREFとして比較器６に出力する。比
較器６の負の入力端子には上記抵抗器２が接続されると
共に出力端子がアンド回路７ａ〜７ｄの一方の入力端子
に接続され、比較器６は基準電圧ＶREFと抵抗器２の電
圧降下分との大小の比較結果に基づいてハイ（Ｈ）信号
またはロー（Ｌ）信号をアンド回路７ａ〜７ｄに出力す
る。
源電圧ＶCCと比較器６の正の入力端子に接続されると共
にアノードが接地されたツェナダイオードであり、ツェ
ナ電圧を基準電圧ＶREFとして比較器６に出力する。比
較器６の負の入力端子には上記抵抗器２が接続されると
共に出力端子がアンド回路７ａ〜７ｄの一方の入力端子
に接続され、比較器６は基準電圧ＶREFと抵抗器２の電
圧降下分との大小の比較結果に基づいてハイ（Ｈ）信号
またはロー（Ｌ）信号をアンド回路７ａ〜７ｄに出力す
る。
【０００４】さらに、アンド回路７ａ〜７ｄの他方の入
力端子にはそれぞれ外部入力端子Ｉ１〜Ｉ４が接続され
ると共に、出力端子がそれぞれトランジスタ１ａ〜１ｄ
のゲートに接続され、アンド回路７ａ〜７ｄは入力信号
に基づいてトランジスタ１ａ〜１ｄの駆動制御信号を送
出するようになされ、上記比較器６とともに制御回路を
構成する。
力端子にはそれぞれ外部入力端子Ｉ１〜Ｉ４が接続され
ると共に、出力端子がそれぞれトランジスタ１ａ〜１ｄ
のゲートに接続され、アンド回路７ａ〜７ｄは入力信号
に基づいてトランジスタ１ａ〜１ｄの駆動制御信号を送
出するようになされ、上記比較器６とともに制御回路を
構成する。
【０００５】次に、上述した構成に係る実施例１の動作
を説明する。外部出力端子Ｏ１及びＯ２に負荷３が接続
されて、外部入力端子Ｉ１及びＩ４にハイ信号が入力さ
れると共に外部入力端子Ｉ２及びＩ３にロー信号が入力
されると、比較器６の出力がハイ信号であれば、トラン
ジスタ１ａ及び１ｄのみがオンして、外部出力端子Ｏ１
から外部出力端子Ｏ２の向きで負荷電流が流れる。
を説明する。外部出力端子Ｏ１及びＯ２に負荷３が接続
されて、外部入力端子Ｉ１及びＩ４にハイ信号が入力さ
れると共に外部入力端子Ｉ２及びＩ３にロー信号が入力
されると、比較器６の出力がハイ信号であれば、トラン
ジスタ１ａ及び１ｄのみがオンして、外部出力端子Ｏ１
から外部出力端子Ｏ２の向きで負荷電流が流れる。
【０００６】また、外部入力端子Ｉ１及びＩ４にロー信
号が入力されるとともに外部入力端子Ｉ２及びＩ３にハ
イ信号が入力されると、外部出力端子Ｏ２から外部出力
端子Ｏ１の向きに負荷電流が流れる。
号が入力されるとともに外部入力端子Ｉ２及びＩ３にハ
イ信号が入力されると、外部出力端子Ｏ２から外部出力
端子Ｏ１の向きに負荷電流が流れる。
【０００７】即ち、負荷３がモータとすると、トランジ
スタ１ａと１ｄ、トランジスタ１ｂと１ｃの組み合わせ
で交互にオン、オフすることにより、モータの正転・反
転動作が制御される。このようなトランジスタ１ａ〜１
ｄの構成は、Ｈ字形に似ていることからＨブリッヂ（エ
イチブリッヂ）と呼ばれている。
スタ１ａと１ｄ、トランジスタ１ｂと１ｃの組み合わせ
で交互にオン、オフすることにより、モータの正転・反
転動作が制御される。このようなトランジスタ１ａ〜１
ｄの構成は、Ｈ字形に似ていることからＨブリッヂ（エ
イチブリッヂ）と呼ばれている。
【０００８】負荷３が正常な場合、負荷電流が流れても
抵抗器２に発生する電圧降下分がツェナダイオード４の
ツェナ電圧で決まる比較器６の基準電圧ＶREFを越えな
いように設定されていれば、比較器６はハイ信号を出力
するので、トランジスタ１ａ〜１ｄは外部入力端子Ｉ１
〜Ｉ４を介して入力される入力信号だけに依存してオ
ン、オフする。
抵抗器２に発生する電圧降下分がツェナダイオード４の
ツェナ電圧で決まる比較器６の基準電圧ＶREFを越えな
いように設定されていれば、比較器６はハイ信号を出力
するので、トランジスタ１ａ〜１ｄは外部入力端子Ｉ１
〜Ｉ４を介して入力される入力信号だけに依存してオ
ン、オフする。
【０００９】また、負荷が異常な場合例えばショートし
た場合は、トランジスタ１ａ及び１ｄまたはトランジス
タ１ｂ及び１ｃがオンしたとき、負荷３に大電流が流れ
ようとするが、抵抗器２の電圧降下分が比較器６の基準
電圧ＶREFを越えた時点で比較器６の出力がハイ信号か
らロー信号になってアンド回路７ａ〜８ｄの出力がロー
信号になるので、トランジスタ１ａ〜１ｄの全てがオフ
して負荷３の駆動が停止される。
た場合は、トランジスタ１ａ及び１ｄまたはトランジス
タ１ｂ及び１ｃがオンしたとき、負荷３に大電流が流れ
ようとするが、抵抗器２の電圧降下分が比較器６の基準
電圧ＶREFを越えた時点で比較器６の出力がハイ信号か
らロー信号になってアンド回路７ａ〜８ｄの出力がロー
信号になるので、トランジスタ１ａ〜１ｄの全てがオフ
して負荷３の駆動が停止される。
【００１０】
【発明が解決しようとする課題】従来の混成集積回路は
上述したように構成されているので、負荷３（通常動作
時、抵抗分ＲＬ）が不完全なショート（以下、レアショ
ートという）状態になり、ある程度の抵抗分ＲMR（０＜
ＲMR＜ＲＬ）をもった場合には、ＩＬ≒ＶCC／ＲMR（ト
ランジスタ１ａ〜１ｄのオン抵抗ＲON≪ＲMR）となり、
図８に一点鎖線で示すように、電源電圧ＶCCに依存す
る。また、ツェナ電圧ＶＺは電源電圧ＶCCに依存しない
ので、ツェナダイオード８を流れる検出基準電流Ｉ
Ｓは、図８に実線で示すように、電源電圧ＶCCに依存し
ない。従って、図８に示すように、電源電圧ＶCCがツェ
ナ電圧ＶＺ以上であればＩＬ≧ＩＳだが、電源電圧ＶCC
がツェナ電圧ＶＺよりも小さくなるとＩＬ＜ＩＳとな
り、この場合には正しい負荷電流ＩＬの検出動作が行わ
れないという問題点があった。
上述したように構成されているので、負荷３（通常動作
時、抵抗分ＲＬ）が不完全なショート（以下、レアショ
ートという）状態になり、ある程度の抵抗分ＲMR（０＜
ＲMR＜ＲＬ）をもった場合には、ＩＬ≒ＶCC／ＲMR（ト
ランジスタ１ａ〜１ｄのオン抵抗ＲON≪ＲMR）となり、
図８に一点鎖線で示すように、電源電圧ＶCCに依存す
る。また、ツェナ電圧ＶＺは電源電圧ＶCCに依存しない
ので、ツェナダイオード８を流れる検出基準電流Ｉ
Ｓは、図８に実線で示すように、電源電圧ＶCCに依存し
ない。従って、図８に示すように、電源電圧ＶCCがツェ
ナ電圧ＶＺ以上であればＩＬ≧ＩＳだが、電源電圧ＶCC
がツェナ電圧ＶＺよりも小さくなるとＩＬ＜ＩＳとな
り、この場合には正しい負荷電流ＩＬの検出動作が行わ
れないという問題点があった。
【００１１】この発明は、このような問題点を解決する
ためになされたもので、広い電源電圧範囲に渡って負荷
の不完全なショート時でも電流検出動作を電源電圧の影
響を受けずに行うことができる混成集積回路を得ること
を目的とする。
ためになされたもので、広い電源電圧範囲に渡って負荷
の不完全なショート時でも電流検出動作を電源電圧の影
響を受けずに行うことができる混成集積回路を得ること
を目的とする。
【００１２】
【課題を解決するための手段】この発明に係る混成集積
回路は、能動素子をビリッヂ接続して負荷を駆動するブ
リッヂ回路と、負荷電流に応じた検出電圧と基準電圧回
路の定電圧ダイオードによる基準電圧との比較に基づい
て上記ブリッヂ回路の駆動を制御する制御回路とを備え
た混成集積回路において、上記基準電圧回路に、電源電
圧を分圧する分圧抵抗器を備え、電源電圧が上記定電圧
ダイオードの上記クランプ電圧に達するまで上記分圧電
圧を基準電圧として上記制御回路に出力し、電源電圧が
上記クランプ電圧に達したら上記クランプ電圧を基準電
圧として上記制御回路に出力するものである。
回路は、能動素子をビリッヂ接続して負荷を駆動するブ
リッヂ回路と、負荷電流に応じた検出電圧と基準電圧回
路の定電圧ダイオードによる基準電圧との比較に基づい
て上記ブリッヂ回路の駆動を制御する制御回路とを備え
た混成集積回路において、上記基準電圧回路に、電源電
圧を分圧する分圧抵抗器を備え、電源電圧が上記定電圧
ダイオードの上記クランプ電圧に達するまで上記分圧電
圧を基準電圧として上記制御回路に出力し、電源電圧が
上記クランプ電圧に達したら上記クランプ電圧を基準電
圧として上記制御回路に出力するものである。
【００１３】
【作用】この発明において、基準電圧回路は、電源電圧
が定電圧ダイオードのクランプ電圧に達するまでは分圧
抵抗器による分圧電圧を基準電圧として上記制御回路に
出力し、電源電圧が上記クランプ電圧に達したら上記ク
ランプ電圧を基準電圧として上記制御回路に出力する。
が定電圧ダイオードのクランプ電圧に達するまでは分圧
抵抗器による分圧電圧を基準電圧として上記制御回路に
出力し、電源電圧が上記クランプ電圧に達したら上記ク
ランプ電圧を基準電圧として上記制御回路に出力する。
【００１４】
【実施例】以下、この発明の諸実施例を図について説明
する。 実施例１．図１は、この発明の実施例１を示す回路図で
ある。同図において、１〜６、７ａ〜７ｄ、Ｉ１〜Ｉ４
及びＯ１とＯ２は図７と同じであり、８はツェナダイオ
ード４のカソードと抵抗器５との接続点に接続されかつ
他端が接地された抵抗器で、抵抗器５との分圧比で決ま
る分圧電圧を基準電圧ＶREFとして比較器６に出力す
る。
する。 実施例１．図１は、この発明の実施例１を示す回路図で
ある。同図において、１〜６、７ａ〜７ｄ、Ｉ１〜Ｉ４
及びＯ１とＯ２は図７と同じであり、８はツェナダイオ
ード４のカソードと抵抗器５との接続点に接続されかつ
他端が接地された抵抗器で、抵抗器５との分圧比で決ま
る分圧電圧を基準電圧ＶREFとして比較器６に出力す
る。
【００１５】なお、ダイオード７ａ〜７ｄでブリッヂ回
路としてのＨブリッヂ１が構成され、比較器６とアンド
回路７ａ〜７ｄとで上記Ｈブリッヂ１を制御する制御回
路が構成されると共に、ツェナダイオード４と抵抗器５
及び８とで、電源電圧が上記定電圧ダイオードの上記ク
ランプ電圧に達するまで上記分圧電圧を基準電圧として
上記制御回路に出力し、電源電圧が上記クランプ電圧に
達したら上記クランプ電圧を基準電圧として上記制御回
路に出力する基準電圧回路１２Ａが構成される。
路としてのＨブリッヂ１が構成され、比較器６とアンド
回路７ａ〜７ｄとで上記Ｈブリッヂ１を制御する制御回
路が構成されると共に、ツェナダイオード４と抵抗器５
及び８とで、電源電圧が上記定電圧ダイオードの上記ク
ランプ電圧に達するまで上記分圧電圧を基準電圧として
上記制御回路に出力し、電源電圧が上記クランプ電圧に
達したら上記クランプ電圧を基準電圧として上記制御回
路に出力する基準電圧回路１２Ａが構成される。
【００１６】次に、上述した実施例１の動作を説明す
る。負荷３（通常動作時、抵抗分ＲＬ）が不完全なショ
ート（レアショート）状態になり、負荷３の抵抗分がＲ
MRになったとすると、負荷電流ＩＬは、従来例と同様図
２に一点鎖線で示すように、ＩＬ＝ＶCC／ＲMRになり、
電源電圧ＶCCの１次に比例する。
る。負荷３（通常動作時、抵抗分ＲＬ）が不完全なショ
ート（レアショート）状態になり、負荷３の抵抗分がＲ
MRになったとすると、負荷電流ＩＬは、従来例と同様図
２に一点鎖線で示すように、ＩＬ＝ＶCC／ＲMRになり、
電源電圧ＶCCの１次に比例する。
【００１７】他方、比較器６の基準電圧ＶREFは、抵抗
器５及び８の抵抗値をそれぞれＲ５及びＲ８とすると、
電源電圧ＶCCがツェナ電圧ＶＺに至るまではＶREF＝Ｖ
CC・Ｒ８／（Ｒ５＋Ｒ８）であり、電源電圧ＶCCの一次
に比例する。これにより、図２に実線で示すように、ツ
ェナダイオード４に流れる検出基準電流ＩＳは、電源電
圧ＶCCがツェナ電圧ＶＺに至るまでは負荷電流ＩＬと同
様電源電圧ＶCCの一次に比例し、ＶCCがツェナ電圧ＶＺ
に達してからはＶCCが変化しても一定の値となる。
器５及び８の抵抗値をそれぞれＲ５及びＲ８とすると、
電源電圧ＶCCがツェナ電圧ＶＺに至るまではＶREF＝Ｖ
CC・Ｒ８／（Ｒ５＋Ｒ８）であり、電源電圧ＶCCの一次
に比例する。これにより、図２に実線で示すように、ツ
ェナダイオード４に流れる検出基準電流ＩＳは、電源電
圧ＶCCがツェナ電圧ＶＺに至るまでは負荷電流ＩＬと同
様電源電圧ＶCCの一次に比例し、ＶCCがツェナ電圧ＶＺ
に達してからはＶCCが変化しても一定の値となる。
【００１８】従って、抵抗器５の抵抗値Ｒ５及び抵抗器
９の抵抗値Ｒ９を適当な値にすれば、負荷３の抵抗分が
所定値より小さくなっても、電源電圧ＶCCの変化による
影響を受けることなく負荷電流ＩＬを検出することがで
きる。
９の抵抗値Ｒ９を適当な値にすれば、負荷３の抵抗分が
所定値より小さくなっても、電源電圧ＶCCの変化による
影響を受けることなく負荷電流ＩＬを検出することがで
きる。
【００１９】実施例２．図３は、この発明の実施例２を
示す回路図である。同図において、１〜６、７ａ〜７
ｄ、８、Ｉ１〜Ｉ４及びＯ１とＯ２は図１と同じであ
り、９はアノードが抵抗器５と抵抗器８との接続点に接
続されかつカソードがツェナダイオード４のカソードに
接続されたダイオードである。なお、ツェナダイオード
４は正の温度係数をもち、ダイオード９は一般に負の温
度補償係数をもつ。
示す回路図である。同図において、１〜６、７ａ〜７
ｄ、８、Ｉ１〜Ｉ４及びＯ１とＯ２は図１と同じであ
り、９はアノードが抵抗器５と抵抗器８との接続点に接
続されかつカソードがツェナダイオード４のカソードに
接続されたダイオードである。なお、ツェナダイオード
４は正の温度係数をもち、ダイオード９は一般に負の温
度補償係数をもつ。
【００２０】また、ツェナダイオード４、抵抗器５及び
８、ダイオード９で、この発明の基準電圧回路１２Ｂを
構成する。
８、ダイオード９で、この発明の基準電圧回路１２Ｂを
構成する。
【００２１】このように、正の温度係数をもつツェナダ
イオード４に負の温度係数をもつダイオード９を接続し
たことにより、周囲温度が変化しても検出基準電流ＩＳ
の特性が大きく変わることがない。
イオード４に負の温度係数をもつダイオード９を接続し
たことにより、周囲温度が変化しても検出基準電流ＩＳ
の特性が大きく変わることがない。
【００２２】実施例３．図４は、この発明の実施例３を
示す回路図である。同図において、１〜６、７ａ〜７
ｄ、８、Ｉ１〜Ｉ４及びＯ１とＯ２は図１と同じであ
り、１０はコレクタが電源電圧ＶCCに接続されかつゲー
トが抵抗器５の他端に接続されると共にエミッタが比較
器６の正の入力端子に接続された例えばエミッタフォロ
ワ形のＮＰＮトランジスタで、比較器６の入力バイアス
電流が大きくても基準電圧ＶREFが変化しないように基
準電圧回路１２Ｃの出力インピーダンスを小さくする。
示す回路図である。同図において、１〜６、７ａ〜７
ｄ、８、Ｉ１〜Ｉ４及びＯ１とＯ２は図１と同じであ
り、１０はコレクタが電源電圧ＶCCに接続されかつゲー
トが抵抗器５の他端に接続されると共にエミッタが比較
器６の正の入力端子に接続された例えばエミッタフォロ
ワ形のＮＰＮトランジスタで、比較器６の入力バイアス
電流が大きくても基準電圧ＶREFが変化しないように基
準電圧回路１２Ｃの出力インピーダンスを小さくする。
【００２３】１１はアノードが抵抗器５の他端に接続さ
れかつカソードがツェナダイオード４のカソードと抵抗
器８との接続点に接続されたダイオードであり、トラン
ジスタ１０のベースとエミッタ間の温度補償を行う。
れかつカソードがツェナダイオード４のカソードと抵抗
器８との接続点に接続されたダイオードであり、トラン
ジスタ１０のベースとエミッタ間の温度補償を行う。
【００２４】なお、ツェナダイオード４、抵抗器５及び
８、トランジスタ１０、ダイオード１で、この発明の基
準電圧回路１２Ｃを構成する。
８、トランジスタ１０、ダイオード１で、この発明の基
準電圧回路１２Ｃを構成する。
【００２５】このように、基準電圧回路１２Ｃの出力イ
ンピーダンスを小さくしたことにより、比較器６の入力
バイアス電流が大きくても、基準電圧ＶREFが変化しな
い。
ンピーダンスを小さくしたことにより、比較器６の入力
バイアス電流が大きくても、基準電圧ＶREFが変化しな
い。
【００２６】実施例４．図５は、この発明の実施例４を
示す回路図である。この実施例４は、上記実施例２と上
記実施例３とを組み合わせたもので、図５において、１
〜６、７ａ〜７ｄ、８、９、Ｉ１〜Ｉ４及びＯ１とＯ２
は図３と同じであり、１０及び１１は図４と同じであ
る。
示す回路図である。この実施例４は、上記実施例２と上
記実施例３とを組み合わせたもので、図５において、１
〜６、７ａ〜７ｄ、８、９、Ｉ１〜Ｉ４及びＯ１とＯ２
は図３と同じであり、１０及び１１は図４と同じであ
る。
【００２７】なお、ツェナダイオード４、抵抗器５及び
８、ダイオード９及び１１、トランジスタ１０で、この
発明の基準電圧回路１２Ｄを構成する。
８、ダイオード９及び１１、トランジスタ１０で、この
発明の基準電圧回路１２Ｄを構成する。
【００２８】このように上記実施例２と上記実施例３と
を組み合わせたことにより、周囲温度が変化しても検出
基準電流ＩＳの特性が大きく変わることがないと共に、
基準電圧回路の出力インピーダンスを小さくしたことに
よって比較器６の入力バイアス電流が大きくても基準電
圧ＶREFが変化しない。
を組み合わせたことにより、周囲温度が変化しても検出
基準電流ＩＳの特性が大きく変わることがないと共に、
基準電圧回路の出力インピーダンスを小さくしたことに
よって比較器６の入力バイアス電流が大きくても基準電
圧ＶREFが変化しない。
【００２９】実施例５．図６はこの発明の実施例５を示
す回路図である。同図は、図１からトランジスタ７ａ及
び７ｂを除いたもので、基準電圧回路１２として図１の
基準電圧回路１２Ａから図５の基準電圧回路１２Ｄまで
のいずれが接続されても良い。
す回路図である。同図は、図１からトランジスタ７ａ及
び７ｂを除いたもので、基準電圧回路１２として図１の
基準電圧回路１２Ａから図５の基準電圧回路１２Ｄまで
のいずれが接続されても良い。
【００３０】負荷３は、トランジスタ１ａと１ｄまたは
トランジスタ１ｂと１ｃがオンすることにより駆動され
る。従って、負荷３がショートした場合、各組み合わせ
の一方のトランジスタ１ａと１ｃがオンしていても、他
方のトランジスタ１ｂ及び１ｄをオフすれば、負荷電流
は流れないので、アンド回路７ａ及び７ｂを除いても問
題はない。
トランジスタ１ｂと１ｃがオンすることにより駆動され
る。従って、負荷３がショートした場合、各組み合わせ
の一方のトランジスタ１ａと１ｃがオンしていても、他
方のトランジスタ１ｂ及び１ｄをオフすれば、負荷電流
は流れないので、アンド回路７ａ及び７ｂを除いても問
題はない。
【００３１】このように、アンド回路７ａ及び７ｂを除
いたことにより、回路が簡単になる。
いたことにより、回路が簡単になる。
【００３２】
【発明の効果】この発明は、以上説明したとおり、基準
電圧回路に、電源電圧を分圧する分圧抵抗器とを備え、
電源電圧が定電圧ダイオードのクランプ電圧に達するま
で上記分圧電圧を基準電圧として制御回路に出力し、電
源電圧が上記クランプ電圧に達したら上記クランプ電圧
を基準電圧として上記制御回路に出力することによっ
て、広い電源電圧範囲に渡って負荷の不完全なショート
時でも電源電圧の影響を受けずに電流検出動作を行うこ
とができる混成集積回路を得ることができるという効果
を奏する。
電圧回路に、電源電圧を分圧する分圧抵抗器とを備え、
電源電圧が定電圧ダイオードのクランプ電圧に達するま
で上記分圧電圧を基準電圧として制御回路に出力し、電
源電圧が上記クランプ電圧に達したら上記クランプ電圧
を基準電圧として上記制御回路に出力することによっ
て、広い電源電圧範囲に渡って負荷の不完全なショート
時でも電源電圧の影響を受けずに電流検出動作を行うこ
とができる混成集積回路を得ることができるという効果
を奏する。
【図１】この発明の実施例１を示す回路図である。
【図２】この発明の実施例１の動作を説明するための特
性図である。
性図である。
【図３】この発明の実施例２を示す回路図である。
【図４】この発明の実施例３を示す回路図である。
【図５】この発明の実施例４を示す回路図である。
【図６】この発明の実施例５を示す回路図である。
【図７】従来の混成集積回路を示す回路図である。
【図８】従来の混成集積回路の動作を説明するための特
性図である。
性図である。
１ Ｈブリッヂ ３ 負荷 ４ ツェナダイオード ５、８ 抵抗器 ６ 比較器 ７ａ〜７ｄ アンド回路 ９、１１ ダイオード １０ トランジスタ １２ 基準電圧回路 １２Ａ〜１２Ｄ 基準電圧回路
【手続補正書】
【提出日】平成４年１１月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】この発明は、薄膜や厚膜を主体と
した受動素子と各種能動素子とを組み合わせて成る構造
の混成集積回路に関し、特に負荷電流を検出する機能を
有する混成集積回路に関する。
した受動素子と各種能動素子とを組み合わせて成る構造
の混成集積回路に関し、特に負荷電流を検出する機能を
有する混成集積回路に関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】この発明に係る混成集積
回路は、能動素子をブリッジ接続して負荷を駆動するブ
リッヂ回路と、負荷電流に応じた検出電圧と基準電圧回
路の定電圧ダイオードによる基準電圧との比較に基づい
て上記ブリッヂ回路の駆動を制御する制御回路とを備え
た混成集積回路において、上記基準電圧回路に、電源電
圧を分圧する分圧抵抗器を備え、電源電圧が上記定電圧
ダイオードの上記クランプ電圧に達するまで上記分圧電
圧を基準電圧として上記制御回路に出力し、電源電圧が
上記クランプ電圧に達したら上記クランプ電圧を基準電
圧として上記制御回路に出力するものである。
回路は、能動素子をブリッジ接続して負荷を駆動するブ
リッヂ回路と、負荷電流に応じた検出電圧と基準電圧回
路の定電圧ダイオードによる基準電圧との比較に基づい
て上記ブリッヂ回路の駆動を制御する制御回路とを備え
た混成集積回路において、上記基準電圧回路に、電源電
圧を分圧する分圧抵抗器を備え、電源電圧が上記定電圧
ダイオードの上記クランプ電圧に達するまで上記分圧電
圧を基準電圧として上記制御回路に出力し、電源電圧が
上記クランプ電圧に達したら上記クランプ電圧を基準電
圧として上記制御回路に出力するものである。
Claims (1)
- 【請求項１】 能動素子をブリッヂ接続して負荷を駆動
するブリッヂ回路と、負荷電流に応じた検出電圧と基準
電圧回路の定電圧ダイオードによる基準電圧との比較に
基づいて上記ブリッヂ回路の駆動を制御する制御回路と
を備えた混成集積回路において、上記基準電圧回路に、
電源電圧を分圧する分圧抵抗器を備え、電源電圧が上記
定電圧ダイオードの上記クランプ電圧に達するまで上記
分圧電圧を基準電圧として上記制御回路に出力し、電源
電圧が上記クランプ電圧に達したら上記クランプ電圧を
基準電圧として上記制御回路に出力することを特徴とす
る混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085701A JPH05291918A (ja) | 1992-04-07 | 1992-04-07 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4085701A JPH05291918A (ja) | 1992-04-07 | 1992-04-07 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291918A true JPH05291918A (ja) | 1993-11-05 |
Family
ID=13866130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4085701A Pending JPH05291918A (ja) | 1992-04-07 | 1992-04-07 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079682A1 (en) * | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| CN104459293A (zh) * | 2013-09-13 | 2015-03-25 | 阿尔卑斯电气株式会社 | 电压检测装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826572A (ja) * | 1981-08-10 | 1983-02-17 | Mitsubishi Electric Corp | 制御装置 |
| JPS63256015A (ja) * | 1987-04-14 | 1988-10-24 | Takaoka Ind Ltd | マイクロコンピユ−タのリセツト回路 |
| JPH02260712A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | スイッチ回路 |
| JPH0385815A (ja) * | 1989-08-30 | 1991-04-11 | Hitachi Ltd | リセット回路 |
-
1992
- 1992-04-07 JP JP4085701A patent/JPH05291918A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826572A (ja) * | 1981-08-10 | 1983-02-17 | Mitsubishi Electric Corp | 制御装置 |
| JPS63256015A (ja) * | 1987-04-14 | 1988-10-24 | Takaoka Ind Ltd | マイクロコンピユ−タのリセツト回路 |
| JPH02260712A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | スイッチ回路 |
| JPH0385815A (ja) * | 1989-08-30 | 1991-04-11 | Hitachi Ltd | リセット回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079682A1 (en) * | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| US6424131B1 (en) | 1999-06-18 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| CN104459293A (zh) * | 2013-09-13 | 2015-03-25 | 阿尔卑斯电气株式会社 | 电压检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| US5081379A (en) | Current-sensing circuit for an ic power semiconductor device | |
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| EP0357366B1 (en) | Improved current mirror circuit | |
| US12301104B2 (en) | ORing FET control circuit and method | |
| US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
| US20210281105A1 (en) | Circuit device | |
| JPH09257840A (ja) | 過電流検知回路 | |
| JPH05291918A (ja) | 混成集積回路 | |
| US3979663A (en) | Constant current source | |
| US4567388A (en) | Clamp circuit | |
| JPH0136591B2 (ja) | ||
| JP2000299940A (ja) | 充電装置 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP2578790B2 (ja) | 保護回路 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JPH04209582A (ja) | 発光素子駆動回路 | |
| JPH0612926B2 (ja) | 制御装置の保護回路 | |
| JPH0983267A (ja) | 差動回路 | |
| JPH0449585Y2 (ja) | ||
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JPH08292816A (ja) | 直流安定化電源 | |
| JPH11312021A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| JPH04271182A (ja) | 発光素子駆動回路 |