JPH09113566A - 半導体基板の接続状態検出装置 - Google Patents

半導体基板の接続状態検出装置

Info

Publication number
JPH09113566A
JPH09113566A JP7267346A JP26734695A JPH09113566A JP H09113566 A JPH09113566 A JP H09113566A JP 7267346 A JP7267346 A JP 7267346A JP 26734695 A JP26734695 A JP 26734695A JP H09113566 A JPH09113566 A JP H09113566A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor substrate
connection state
reference point
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267346A
Other languages
English (en)
Inventor
Toru Miyazaki
透 宮崎
Noriyuki Kanesu
則之 金須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP7267346A priority Critical patent/JPH09113566A/ja
Publication of JPH09113566A publication Critical patent/JPH09113566A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体基板のボンディングワイヤ
の接続状態を検出できる半導体基板の接続状態検出装置
を提供することを目的とする。 【解決手段】 ボンディングワイヤ13a〜13dが正
常接続の場合には、内部回路17から基準点9、配線抵
抗19a〜19d、ボンディングパッド3a〜3dを経
由して、ボンディングワイヤ13a〜13dからリード
15へ至る経路で電流が流れ、基準点9の電位>ボンデ
ィングパッド3a〜3dの電位となり、コンパレータ1
1a〜11dの出力は全て“High”状態になる。一
方、ボンディングワイヤ13aが断線の場合には、内部
回路17から基準点9、配線抵抗19a、ボンディング
パッド3aを経由して、ボンディングワイヤ13aから
リード15へ至る経路で電流が流れないため、基準点9
とボンディングパッド3aとでは等電位になり、コンパ
レータ11aの出力は“Low”状態になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板のボン
ディングワイヤの接続状態を検出できる半導体基板の接
続状態検出装置に関する。
【0002】
【従来の技術】従来の半導体基板の接続状態検出装置と
しては、例えば第9図に示すようなものが知られてい
る。同図においては、半導体基板100上に内部回路1
11の1つの端子と接続される複数のボンディングパッ
ド101を形成し、それら複数のボンディングパッド1
01同志を第1の金属配線103で電気的に接続する。
そして、第1の金属配線103上の1点と内部回路11
1の1つの端子とを第2の金属配線105で電気的に接
続する。配線としては、金属の他に例えば拡散層やポリ
シリコンなども利用できる。そして、複数のボンディン
グパッド101と半導体基板外部の電極、例えばパッケ
ージの1つのリード109とをボンディングワイヤ10
7により電気的に接続してマルチワイヤボンディングを
施す。なお、半導体基板外部の電極としては、ベアチッ
プ外部の電極などもある。
【0003】
【発明が解決しようとする課題】一般に、ボンディング
ワイヤ107には流れることができる電流量に限界があ
るので、ボンディングワイヤ1本で電流量が不足すると
きには複数のボンディングワイヤを用いる必要がある。
しかし、マルチワイヤボンディングを施した場合、ボン
ディングワイヤ107が1本でも断線してしまうと接続
状態にある残りのボンディングワイヤ107に電流集中
が発生して断線し易すくなる。また、必要な電流量が流
れなくなるので、ボンディングワイヤ107を用いたリ
ードがグラウンドの場合ではグラウンドレベルが浮くと
いった問題が発生し、この結果、半導体基板上の内部回
路が正常に動作しなくなる恐れがあった。
【0004】このため、ボンディングワイヤ107の結
線状態を確認する断線検査を行う必要があった。この断
線検査の工程は、従来、作業者による目視あるいは電気
的接続検査が行われていた。しかし、作業者による目視
検査では、図10に示すように完全にボンディングワイ
ヤ107の片方が浮いてボンディングパッド101から
離れているような場合には断線部分の確認ができた反
面、図11(a)に示すような断線状態の場合には、図
11(b)に示すように上面から目視しただけでは見過
ごされてしまう可能性もあった。しかし、半導体基板を
パッケージした後では目視検査ができないため、電気的
な検査に頼るしかなかった。
【0005】また、電気的接続検査の場合にも、ボンデ
ィングパッド101からリード109に電流を流して電
流量の微妙な変化を検出することで、どのリード109
に電流量の微妙な変化が発生したかを判断する程度であ
ったため、どのボンディングワイヤ107が断線してい
るかを特定することは困難であった。
【0006】さらに、電気的接続検査と目視検査を組み
合わせた検査では、例えば図10に示すように、ボンデ
ィングパッド101または第2の金属配線105と、リ
ード109との間で電気抵抗を測定した場合、断線部分
のようにボンディングワイヤ107が1本断線している
と、その分電気抵抗は大きくなるので、まず、電気抵抗
が大きくなったリードを特定でき、次に、目視検査を行
ってどのボンディングワイヤ107が断線しているかを
特定していた。このため、電気的接続検査と目視検査を
組み合わせた検査では、極めて検査時間を要していた。
【0007】このように、従来の半導体基板の接続状態
検出装置にあっては、半導体基板上には金属配線で接続
されたボンディングパッドだけが形成された構成となっ
ていたため、マルチワイヤボンディングを行った後に、
断線検査の工程で作業者の目視あるいは電気的接続検査
を行っていたので、検査効率の向上を図ることができな
いといった問題点があった。特に、半導体基板をパッケ
ージした後では目視検査ができないため、電気的な検査
に依存するしかなく、大幅に時間がかかるとともに、コ
ストアップに繋がる反面、良品数比率を表す歩留りの向
上を図ることができないといった問題点があった。
【0008】本発明は、上記に鑑みてなされたもので、
その目的としては、半導体基板のボンディングワイヤの
接続状態を検出できる半導体基板の接続状態検出装置を
提供することにある。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
上記課題を解決するため、内部回路に接続された基準点
から複数の配線を介して複数のボンディングパッドに接
続し、該複数のボンディングパッドからそれぞれ複数の
ボンディングワイヤを用いてリードに接続してなる半導
体基板に対し、該複数のボンディングワイヤの接続・断
線状態を検査する半導体基板の接続状態検出装置であっ
て、前記複数のボンディングパッドと前記リードに接続
される前記複数のボンディングワイヤの接続状態を検出
する接続状態検出手段を有することを要旨とする。
【0010】請求項1記載の発明では、内部回路に接続
された基準点から複数の配線を介して複数のボンディン
グパッドに接続し、該複数のボンディングパッドからそ
れぞれ複数のボンディングワイヤを用いてリードに接続
してなる半導体基板に対し、複数のボンディングパッド
とリードに接続される複数のボンディングワイヤの接続
状態を検出することで、複数のボンディングワイヤがそ
れぞれ接続・断線状態にあることを検出するという作用
を有する。
【0011】請求項2記載の発明は、上記課題を解決す
るため、前記接続状態検出手段は、前記複数のボンディ
ングパッドと前記基準点との電位差に基づいて前記複数
のボンディングワイヤの接続状態を検出することを要旨
とする。
【0012】請求項2記載の発明では、内部回路に接続
された基準点から複数の配線を介して複数のボンディン
グパッドに接続し、該複数のボンディングパッドからそ
れぞれ複数のボンディングワイヤを用いてリードに接続
してなる半導体基板に対し、複数のボンディングパッド
と基準点との電位差に基づいて複数のボンディングワイ
ヤの接続状態を検出することで、複数のボンディングワ
イヤがそれぞれ接続・断線状態にあることを検出すると
いう作用を有する。
【0013】請求項3記載の発明は、上記課題を解決す
るため、前記接続状態検出手段は、前記複数のボンディ
ングパッドの電位のうち1つを選択する選択手段を有す
ることを要旨とする。
【0014】請求項3記載の発明では、内部回路に接続
された基準点から複数の配線を介して複数のボンディン
グパッドに接続し、該複数のボンディングパッドからそ
れぞれ複数のボンディングワイヤを用いてリードに接続
してなる半導体基板に対し、複数のボンディングパッド
の電位のうち1つを選択した後に、当該ボンディングパ
ッドと基準点との電位差に基づいて当該ボンディングワ
イヤの接続状態を検出することで、当該ボンディングワ
イヤが接続・断線状態にあることを検出するという作用
を有する。
【0015】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。図1は、本発明の第1の実施の形態
に係る半導体基板の接続状態検出装置を示す図である。
同図において、半導体基板1は、半導体基板1上の内部
回路17に金属配線7を介して接続された基準点9と、
基準点9と複数のボンディングパッド3a〜3dとを接
続する抵抗成分を有する複数の金属配線5a〜5dと、
基準点9から抵抗成分を有する複数の金属配線5a〜5
dを介して接続されるマルチワイヤボンディングを施す
ための複数のボンディングパッド3a〜3dとから構成
される。
【0016】同図において、ボンディングワイヤ13a
〜13dは、リード15とボンディングパッド3a〜3
dとを電気的に接続するボンディングワイヤであり、リ
ード15は、半導体基板の外部のパッケージに配置さ
れ、複数のボンディングパッド3a〜3dからそれぞれ
複数のボンディングワイヤ13a〜13dを用いて接続
される電極である。
【0017】同図において、コンパレータ11a〜11
dは、2つの入力端子を基準点9とそれぞれのボンディ
ングパッド3a〜3dとに接続して各入力端子の電位差
を検出する。このコンパレータ11a〜11dは、例え
ば、入力電圧が 非反転入力端子>反転入力端子 の場合には、“High”状態を出力する一方、 非反転入力端子=反転入力端子 の場合には、“Low”状態を出力する。なお、コンパ
レータ11a〜11dは半導体基板1上に配置されてい
るものとする。
【0018】次に、本実施の形態の作用を図2を用いて
説明する。図2は、図1に示す第1の実施の形態の等価
回路である。なお、ここではリード15をグラウンドピ
ンとして説明する。また、配線抵抗19a〜19dは、
金属配線5a〜5dの配線抵抗を表したものである。ま
ず、全てのボンディングワイヤ13a〜13dが正常に
接続されている場合には、内部回路17から基準点9、
配線抵抗19a〜19d、ボンディングパッド3a〜3
dを経由して、ボンディングワイヤ13a〜13dから
リード15へ至る経路で電流が流れる。この場合、配線
抵抗19a〜19dにより基準点9とボンディングパッ
ド3a〜3dの間には電位差が発生するので、 基準点9の電位>ボンディングパッド3a〜3dの電位 となり、コンパレータ11a〜11dの出力は全て“H
igh”状態になり、ボンディングワイヤ13a〜13
dが接続していることが検出できる。
【0019】一方、例えばボンディングワイヤ13aが
断線している場合には、内部回路17から基準点9、配
線抵抗19a、ボンディングパッド3aを経由して、ボ
ンディングワイヤ13aからリード15へ至る経路で電
流が流れないため、 基準点9の電位=ボンディングパッド3a〜3dの電位 基準点9とボンディングパッド3aとでは等電位になる
ので、コンパレータ11aの出力は“Low”状態にな
り、ボンディングワイヤ13aが断線していることが検
出できる。
【0020】ここで、金属配線5a〜5dの両端に電位
差が生じる場合の電位差がコンパレータ11a〜11d
のオフセット電圧のバラツキより大きくなるように、基
準点9とボンディングパッド3a〜3dの間に位置する
金属配線5a〜5dの抵抗値を設定する。
【0021】例えば、ボンディングワイヤ13a〜13
dが1本当り直径35μmの金線の場合には、一本当り
約1.6A程度の電流を流すことができるので、金属配
線5a〜5dのシート抵抗を19mΩ、線幅70μmと
した場合に、金属配線5a〜5dはそれぞれ長さ138
μm程度の配線長では約60mVの電位差が金属配線5
a〜5dの両端に発生する。
【0022】次に、図3は、MOSトランジスタで構成
されたMOSコンパレータの内部回路の一例を示す図で
ある。同図に示すように、MOSコンパレータは、カレ
ントミラー負荷のPch差動増幅段とカレントミラー負
荷のソース接地電圧増幅段を備え、最終段にインバータ
を付加して構成したものである。なお、非反転入力端子
V+がM5側、反転入力端子V−がM6側になる。ここ
で、MOSコンパレータのオフセット電圧は、M5,M
6に用いられるトランジスタのサイズによって決定する
ので、同サイズのトランジスタをM5,M6に用いた場
合には、MOSコンパレータのオフセット電圧は0Vと
なる。また、同図に示すように、MOSコンパレータを
半導体基板1上に配置ているので、正確に早く断線検査
ができるため、大幅な時間短縮ができ、コスト低減が実
現できる。
【0023】次に、図4は、図3に示すMOSコンパレ
ータのM6側の反転入力端子V- を0V一定に設定する
一方、非反転入力端子V+ を0V〜5Vまで変化させた
ときの動作解析例を示すグラフである。また、図5は、
図4に示す入力波形(イ)と出力波形(ロ)との交差部
(ハ)を拡大して表したグラフである。図4および図5
は、図3に示すトランジスタM5の幅長をオフセット電
圧0Vの場合に対して10%程度増したもので、非反転
入力端子V+ の入力電位が約32.5mVのときに出力
が“Low”状態から“High”状態に変化してい
る。すなわち、MOSコンパレータ11のオフセット電
圧が32.5mVである。
【0024】ここで、MOS構造を用いたコンパレータ
のオフセット電圧のバラツキは、一般的に、±20mV
であることを考慮して、非反転入力端子V+ の入力電圧
が少なくとも12mVより低ければ“Low”状態にな
る一方、非反転入力端子V+の入力電圧が53mVより
高ければ“High”状態になる。従って、前述のよう
にボンディングワイヤ13aが接続されているときの金
属配線5aの両端に生じる電位差が約60mV、断線し
ているときの電位差が0mVならば、コンパレータ11
によって断線状態を検出することができる。さらに、ボ
ンディングワイヤ13aが接続されているときはコンパ
レータ11の出力は“High”状態になる一方、断線
しているときはコンパレータ11の出力は“Low”状
態になる。
【0025】なお、バイポーラ構造を用いてコンパレー
タ11を構成した場合には、通常、オフセット電圧のバ
ラツキがさらに小さいものが実現できるので、金属配線
5a〜5dの幅が太く配線抵抗がさらに低い場合でも断
線検出を行うことができる。
【0026】従って、マルチワイヤボンディングの断線
検出が電気的に容易に行うことができ、従来のような目
視検査あるいは電気的接続検査に比べ、正確で早い断線
検出を行うことができる。また、コンパレータ11によ
って断線状態を検出した結果信号はそのまま外部に取り
出すことで、検出結果の確認ができる。さらに、内部回
路17に結果信号を戻すことで、ボンディングワイヤが
断線している場合には半導体基板の回路機能を停止する
ようなフェールセーフとしても利用することができる。
【0027】次に、図6は、本発明の第2の実施の形態
に係る半導体基板の接続状態検出装置を示す図である。
その特徴は、図6に示すように、複数のボンディングパ
ッド3a〜3dとコンパレータ11との間に複数のボン
ディングパッド3a〜3dからの配線を切り替えるマル
チプレクサ21を設けたものである。これによって、複
数のボンディングパッド3a〜3dに接続するコンパレ
ータ11を1個にすることができ、装置の面積を縮小す
ることができる。
【0028】次に、図7は、半導体基板の第3の実施の
形態を示す図である。同図において、半導体基板1は、
半導体基板1上の内部回路17に接続される幅広の金属
配線7と、金属配線7内に存在してコンパレータ11の
非反転入力端子に接続される基準点9と、金属配線7と
複数のボンディングパッド3a〜3cとをそれぞれ接続
する抵抗成分を有している複数の金属配線5a〜5c
と、金属配線7から抵抗成分を有する複数の金属配線5
a〜5cを介して接続されるマルチワイヤボンディング
を施すための複数のボンディングパッド3a〜3cとか
ら構成される。
【0029】このように、半導体基板1に幅広の金属配
線7をレイアウトすることによって基準点9をどこに設
けても、基準点9の位置の違いによる電位差の発生がな
くなり、半導体基板1に設けられたコンパレータ11の
設計が容易になり、金属配線7上に基準点9を設けた場
合のコンパレータ11の設計は、金属配線5a〜5cの
配線抵抗によって発生する電位差のみを考慮すればよ
く、コンパレータ11の精度が良いままでレイアウトの
自由度を広げることができる。
【0030】次に、図8は、半導体基板の第4の実施の
形態を示す図である。同図において、半導体基板1は、
半導体基板1上の内部回路17に接続される幅広の金属
配線7と、金属配線7内に存在してコンパレータ11の
非反転入力端子に接続される基準点9と、金属配線7と
複数のボンディングパッド3a〜3cとをそれぞれ接続
する抵抗成分を有する複数の金属配線5a〜5cと、金
属配線7から抵抗成分を有する複数の金属配線5a〜5
cを介して接続されるマルチワイヤボンディングを施す
ための複数のボンディングパッド3a〜3cとから構成
される。
【0031】このように、半導体基板1に幅広の金属配
線7を複数のボンディングパッド3a〜3cを包囲する
ようにレイアウトすることで、基準点9をどこに設けて
も基準点9の位置の違いに起因した電位差の発生がなく
なり、半導体基板1に設けられたコンパレータ11の設
計が容易になり、金属配線7上に基準点9を設けた場合
のコンパレータ11の設計は、金属配線5a〜5cの配
線抵抗によって発生する電位差のみを考慮すればよく、
コンパレータ11の精度が良いままでレイアウトの自由
度を広げることができる。
【0032】なお、図1,図6,図7,図8において説
明したように、金属配線5、金属配線7の構成を以下2
項目の条件下で成立することを本発明の特徴としてい
る。◎第1に、ボンディングワイヤ13が断線している
ときと接続しているときとで基準点9とボンディングパ
ッド3の間に発生する電位差の差がコンパレータ11の
オフセット電圧のバラツキより大きくなるよう設定する
ことである。
【0033】第2に、それぞれの金属配線5とも共通配
線抵抗部分を除いて断線しているときの基準点9とボン
ディングパッド3の間に発生する電位差が負のバラツキ
より小さくなるように設定する一方、接続しているとき
の基準点9とボンディングパッド3の間に発生する電位
差が正のバラツキより大きくなるように設定することで
ある。
【0034】第1および第2の条件のようにコンパレー
タ11を構成とすることで、少なくとも1個のコンパレ
ータで容易に半導体基板のボンディングワイヤの接続状
態を検出できる。
【0035】
【発明の効果】以上、説明したように請求項1記載の発
明によれば、内部回路に接続された基準点から複数の配
線を介して複数のボンディングパッドに接続し、該複数
のボンディングパッドからそれぞれ複数のボンディング
ワイヤを用いてリードに接続してなる半導体基板に対
し、複数のボンディングパッドとリードに接続される複
数のボンディングワイヤの接続状態を検出することで、
複数のボンディングワイヤがそれぞれ接続・断線状態に
あることを検出するようにしているので、従来では困難
であったマルチワイヤボンディングの断線検知を電気的
に容易に実施することができる。
【0036】請求項2記載の発明によれば、内部回路に
接続された基準点から複数の配線を介して複数のボンデ
ィングパッドに接続し、該複数のボンディングパッドか
らそれぞれ複数のボンディングワイヤを用いてリードに
接続してなる半導体基板に対し、複数のボンディングパ
ッドと基準点との電位差に基づいて複数のボンディング
ワイヤの接続状態を検出することで、複数のボンディン
グワイヤがそれぞれ接続・断線状態にあることを検出す
るようにしているので、従来では困難であったマルチワ
イヤボンディングの断線検知を電気的に容易に実施する
ことができる。
【0037】請求項3記載の発明によれば、内部回路に
接続された基準点から複数の配線を介して複数のボンデ
ィングパッドに接続し、該複数のボンディングパッドか
らそれぞれ複数のボンディングワイヤを用いてリードに
接続してなる半導体基板に対し、複数のボンディングパ
ッドの電位のうち1つを選択した後に、当該ボンディン
グパッドと基準点との電位差に基づいて当該ボンディン
グワイヤの接続状態を検出することで、当該ボンディン
グワイヤが接続・断線状態にあることを検出するように
しているので、コンパレータを1個に削減することがで
き、装置の面積を縮小することができ、従来では困難で
あったマルチワイヤボンディングの断線検知を電気的に
容易に実施することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体基板の
接続状態検出装置を示す図である。
【図2】本発明の第1の実施の形態の等価回路を示す図
である。
【図3】本発明の第1の実施の形態に用いられるMOS
コンパレータの内部回路を示す図である。
【図4】図3に示すMOSコンパレータの動作を示す図
である。
【図5】図4に示す入力波形(イ)と出力波形(ロ)と
の交差部(ハ)を拡大して表したグラフである。
【図6】本発明の第2の実施の形態に係る半導体基板の
接続状態検出装置を示す図である。
【図7】本発明に用いられる半導体基板の第3の実施の
形態を示す図である。
【図8】本発明に用いられる半導体基板の第4の実施の
形態を示す図である。
【図9】従来の半導体基板の一例を示す平面図である。
【図10】従来の半導体基板上でボンディングワイヤが
断線している一例を示す平面図である。
【図11】断線したボンディングワイヤ部分の断面図お
よびその平面図である。
【符号の説明】
1 半導体基板 3 ボンディングパッド 5 第1の金属配線 7 第2の金属配線 9 基準点 11 コンパレータ 13 ボンディングワイヤ 15 リード 17 内部回路 19 金属配線3の抵抗成分 21 マルチプレクサ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 内部回路に接続された基準点から複数の
    配線を介して複数のボンディングパッドに接続し、該複
    数のボンディングパッドからそれぞれ複数のボンディン
    グワイヤを用いてリードに接続してなる半導体基板に対
    し、該複数のボンディングワイヤの接続・断線状態を検
    査する半導体基板の接続状態検出装置であって、 前記複数のボンディングパッドと前記リードに接続され
    る前記複数のボンディングワイヤの接続状態を検出する
    接続状態検出手段を有することを特徴とする半導体基板
    の接続状態検出装置。
  2. 【請求項2】 前記接続状態検出手段は、 前記複数のボンディングパッドと前記基準点との電位差
    に基づいて前記複数のボンディングワイヤの接続状態を
    検出することを特徴とする請求項1記載の半導体基板の
    接続状態検出装置。
  3. 【請求項3】 前記接続状態検出手段は、 前記複数のボンディングパッドの電位のうち1つを選択
    する選択手段を有することを特徴とする請求項2記載の
    半導体基板の接続状態検出装置。
JP7267346A 1995-10-16 1995-10-16 半導体基板の接続状態検出装置 Pending JPH09113566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7267346A JPH09113566A (ja) 1995-10-16 1995-10-16 半導体基板の接続状態検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7267346A JPH09113566A (ja) 1995-10-16 1995-10-16 半導体基板の接続状態検出装置

Publications (1)

Publication Number Publication Date
JPH09113566A true JPH09113566A (ja) 1997-05-02

Family

ID=17443543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267346A Pending JPH09113566A (ja) 1995-10-16 1995-10-16 半導体基板の接続状態検出装置

Country Status (1)

Country Link
JP (1) JPH09113566A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013157264A1 (ja) * 2012-04-20 2015-12-21 パナソニックIpマネジメント株式会社 慣性力センサ
US9384105B2 (en) 2013-06-03 2016-07-05 Samsung Electronics Co., Ltd. Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
JP2016145720A (ja) * 2015-02-06 2016-08-12 トヨタ自動車株式会社 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法
JP2021196284A (ja) * 2020-06-16 2021-12-27 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013157264A1 (ja) * 2012-04-20 2015-12-21 パナソニックIpマネジメント株式会社 慣性力センサ
US9384105B2 (en) 2013-06-03 2016-07-05 Samsung Electronics Co., Ltd. Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
JP2016145720A (ja) * 2015-02-06 2016-08-12 トヨタ自動車株式会社 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法
JP2021196284A (ja) * 2020-06-16 2021-12-27 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
TW201915500A (zh) 電阻測定裝置、基板檢查裝置以及電阻測定方法
CN100353515C (zh) 晶片金属互连线可靠性在线测试方法
JP6135690B2 (ja) 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法
JPH0927528A (ja) 電子装置、その電子装置の製造方法、および電子装置のボンディングワイヤの接続性を試験する方法
CN107703364A (zh) 异方性导电胶膜连接电阻的测量装置、方法及集成电路
JPH09113566A (ja) 半導体基板の接続状態検出装置
CN110506212A (zh) 电连接装置
US6525916B2 (en) Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device
JP2013225535A (ja) 半導体装置および半導体試験装置
JP2013234920A (ja) 半導体集積回路装置の製造方法及びプログラム
JP2589876B2 (ja) 半導体集積回路装置
JP7392533B2 (ja) 検査システム
JPS6371669A (ja) 電子回路装置の検査方法
JP3425330B2 (ja) 半導体装置
JP2884780B2 (ja) Tab型半導体装置
JPH0541419A (ja) 検査装置の評価方法
JPH07130815A (ja) 半導体装置およびその評価方法
JP2715603B2 (ja) 半導体装置
JP2007147330A (ja) 半導体チップおよびその試験方法
JP2024062542A (ja) 半導体装置および半導体装置の検査方法
JPS5943733Y2 (ja) 半導体装置
JPH0538887U (ja) 半導体デバイスの信頼性評価用テストパターン
JPS63173976A (ja) 半導体テストヘツド装置
JP2021170584A5 (ja)
JPH05264633A (ja) 試験ボード配線導通試験回路