JPH09113882A

JPH09113882A - プラズマアドレス表示装置とその駆動方法

Info

Publication number: JPH09113882A
Application number: JP27595795A
Authority: JP
Inventors: Hironobu Abe; 浩信安倍
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-10-24
Filing date: 1995-10-24
Publication date: 1997-05-02

Abstract

(57)【要約】（修正有）【課題】所望する時間のみ液晶などの電気光学材料層
へ電圧を印加し、適正な画像表示可能なプラズマアドレ
ス表示装置。【解決手段】行方向に延び列方向に所定間隔で配列し
たデータ電極５と、印加電圧により光学条件が変化する
電気光学材料層７とを備えた表示セルと、該表示セルに
重ねて配置し、前同様に配列した放電用電極９Ｋ，９Ａ
および放電チャネル１２を備えたプラズマセルとを有
し、電気光学材料層７と放電チャネル１２間に平面方向
に誘電体シート３を配置する。放電チャネル１２にプラ
ズマ放電を選択的に発生し放電用電極９Ｋ，９Ａに線順
次走査で選択パルスを供給し、該走査に同期し各データ
電極５に画像信号を印加する電圧供給回路２０２を有
し、スイッチ素子２０３により、放電中、放電直後の所
定期間にのみ、電圧供給回路２０２からデータ電極５へ
電圧供給を行い、それ以外の期間には、電圧供給回路２
０２を放電用電極９Ａから切り離す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶などの電気光学材
料層を有する表示セルと、放電チャネルを有するプラズ
マセルとが積層してあり、放電チャネルでのプラズマ放
電により画素の選択が成されるプラズマアドレス表示装
置とその駆動方法に関する。

【０００２】

【発明の技術的背景】従来のプラズマアドレス液晶表示
装置（Plasma Address Liquid Crystal：以下PALCとも
呼ぶ）では、放電チャネルに封入するガスの種類によっ
て、放電で発生し液晶の書き込みを担う準安定原子の量
が異なる。さらに、パネルに使用する電極などの材料や
作成条件、ガスの封入条件によっても準安定原子の量は
大きくばらついてしまう。また、パネルの有効画面内す
べてに同じ密度の準安定原子を正確に制御して発生させ
ることも容易ではない。この準安定原子の量のばらつき
は、液晶への書き込みにばらつきを生じさせ、結果とし
てパネルの表示品位を落としてしまう。たとえば、準安
定原子の量が必要以上に多い場合、発生した原子が消滅
するまで液晶駆動電圧を与え続けなければならない。な
ぜなら、途中で液晶駆動電圧を変更すると、残存する原
子により、変更した電圧が再度液晶へ書き込まれてしま
うためである。したがって液晶駆動電圧の印加時間は、
最低でも横走査１ラインのデータが透明電極に出力され
る時間内で収められねばならない。ところが、原子が消
滅するまでの長い間に液晶駆動電圧を印加し続けると、
縦方向に隣接して並んでいる透明電極間の電位差により
「クロストーク」と呼ばれる発色不良が発生するため、
液晶駆動電圧の印加時間は極力短くしなければならな
い。一方、準安定原子の量が必要な分に満たない場合
は、当然液晶へ十分な書き込みができなくなる。

【０００３】PALCパネルの簡単な構造を示すと図１のよ
うになる。PALCパネルは、液晶基板１０１とプラズマ基
板１０２とから成る。プラズマ基板１０２は、ガラス１
０４を有し、その上にアノード１０８およびカソード１
０９の放電電極が交互に並べられ、放電チャネルを形成
している。

【０００４】一方、液晶基板は、ガラス１０３の下面に
画面の縦方向を但う透明電極１０５が形成してあり、そ
の下に液晶層１０６があり、プラズマ基板との接合面に
は薄いガラス等の誘電体シート１０７が装着してある。
図２は、横１ラインを構成する一対のアノード電極１０
８およびカソード１０９と、その回路概略を示してい
る。PALCは、放電選択パルスを用いてスイッチ２０１を
開閉し、アノード電極１０８とカソード電極１０９との
間に放電を起こし、放電中、ないし放電直後に誘電体シ
ート１０７下に現れる電荷を利用して、アノード電極１
０８と透明電極１０５との間に印加した電圧２０２を液
晶１０６に書き込む仕組みである。

【０００５】放電によって大量に準安定原子が発生する
と、その原子が消滅するまでの間、液晶駆動電圧２０２
により、然るべき電圧を与え続けなければならない。本
発明は、このような実情に鑑みて成され、所望する時間
のみ液晶などの電気光学材料層へ電圧を印加することに
より、適正な画像表示を可能とするプラズマアドレス表
示装置およびその駆動方法を提供することを目的とす
る。本発明は、また、複雑な諧調補正回路を使用するこ
となく、データ電極への駆動電圧を一定にしたまま、諧
調表示を可能とするプラズマアドレス表示装置およびそ
の駆動方法を提供することも目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るプラズマアドレス表示装置は、行方向
に延び列方向に所定間隔で配列したデータ電極と、印加
された電圧により光学条件が変化する電気光学材料層と
を備えた表示セルと、この表示セルに重ねて配置され、
列方向に延び行方向に所定間隔で配列した放電用電極お
よび放電チャネルを備えたプラズマセルと、前記電気光
学材料層と前記放電チャネルとの間に平面方向に配置さ
れる誘電体シートと、前記放電チャネルにプラズマ放電
を選択的に発生させるように、放電用電極に線順次走査
で選択パルスを供給する走査回路と、前記線順次走査に
同期して各データ電極に画像信号を印加するように、前
記表示セルのデータ電極に電圧を供給する電圧供給回路
と、放電中、あるいは放電直後の所定期間にのみ、前記
電圧供給回路から前記データ電極へ電圧供給を行い、そ
れ以外の期間には、前記電圧供給回路を前記放電用電極
から切り離す切り替え手段とを有する。

【０００７】前記放電直後の所定期間が、書き込み有効
期間であることが好ましい。本発明では、前記切り替え
手段を、各データ電極毎に装着し、当該切り替え手段に
よる前記電圧供給回路から前記データ電極への電圧供給
の切り離しタイミングを、各画素毎に制御することで、
階調を制御することもできる。

【０００８】本発明では、前記放電チャネル内での放電
による導通状態を維持するために必要な準安定原子を、
書き込み有効期間より長い間発生させることが好まし
い。前記放電用電極としては、アノード電極とカソード
電極とから成り、一対のアノード電極およびカソード電
極が前記各放電チャネル内に露出しているタイプ、ある
いは基準電極と、交流放電用電極電極とから成り、基準
電極が各放電チャネル内に露出しており、交流放電用電
極が各放電チャネル毎に露出しないように設けられてい
るタイプのものでも良い。

【０００９】本発明に係るプラズマアドレス表示装置の
駆動方法は、放電チャネルでの放電中、あるいは放電直
後の所定期間にのみ、電圧供給回路から電気光学材料層
へ電圧供給を行い、それ以外の期間には、前記電圧供給
回路を前記放電チャネルの放電用電極から切り離すこと
を特徴とする。

【００１０】従来では、準安定原子の量のばらつきで、
電気光学材料層への書き込み不良が発生することがあっ
た。本発明では、たとえば書き込みに有効な必要最小限
の時間内にのみ電圧供給回路からデータ電極へ電圧供給
を行い、それ以外の期間には、電圧供給回路を前記放電
用電極から切り離す。このため、本発明では、電圧供給
回路を放電用電極から切り離している間、放電用電極と
データ電極とが高いインピーダンスで遮断され、データ
電極は浮遊状態となる。したがって、電圧供給回路から
データ電極への電圧供給の間に書き込まれた電圧は、そ
のまま維持され、誘電体シートの放電チャネル側が準安
定原子によって導通状態にあったとしても、次のフレー
ムまで電気光学材料層への再書き込みは行われない。し
たがって、所望する時間にのみ電気光学材料層へ電圧を
印加することができ、適正な画像表示を可能にする。

【００１１】また、本発明では、準安定原子の量のばら
つきがあったとしても、準安定原子を書き込み有効期間
より長い間発生させるように、放電用ガスの種類、その
他の条件を選択することができる。従来法では、そのよ
うな条件に設定した場合には、原子が消滅するまでの長
い間に駆動電圧を印加し続ける必要があったため、デー
タ電極間の電位差によるクロストークが問題となってい
た。本発明では、準安定原子を書き込み有効期間より長
い間発生させたとしても、必要最小限の時間内にのみ電
圧供給回路からデータ電極へ電圧供給を行うため、クロ
ストークの問題が少ない。

【００１２】本発明では、電圧供給回路から電気光学材
料層への電圧供給の切り離しタイミングを、各画素毎に
制御することで、複雑な諧調補正回路を使用することな
く、データ電極への駆動電圧を一定にしたまま階調表示
を行うことができる。

【００１３】

【実施の形態】以下、本発明を、図面に示す実施形態に
基づき、詳細に説明する。第１実施形態図３〜８は本発明の一実施形態に係るプラズマアドレス
表示装置１００を示す。

【００１４】本実施形態に係るプラズマアドレス表示装
置１００は、図３〜５に示すように、表示セル１と、プ
ラズマセル２と、それら両者の間に介在する誘電体シー
ト３とを積層したフラットパネル構造を有する。誘電体
シート３は、薄板ガラス等で構成される。その誘電体シ
ート３は表示セル１を駆動するためにできるだけ薄くす
る必要があり、例えば５０μｍ程度の板厚を有するよう
に形成される。

【００１５】表示セル１は、上側のガラス基板（上側基
板）４を用いて構成される。上側基板４の内側主面に
は、透明導電材料からなると共に行方向（垂直方向）に
延びる複数の行電極（データ電極）５が、行方向に沿っ
て列方向（水平方向）に所定の間隔を保持して並列的に
形成される。

【００１６】上側基板４はスペーサ６（図５参照）によ
って所定の間隙を保持した状態で誘電体シート３に接合
される。上側基板４および誘電体シート３の間隙には、
電気光学材料としての液晶が充填されて液晶層７が形成
される。ここで、上側基板４および誘電体シート３の間
隙の寸法は例えば４〜１０μｍとされ、表示面全体に亘
って均一に保たれる。なお、電気光学材料としては液晶
以外のものを使用することもできる。

【００１７】一方、プラズマセル２は、下側のガラス基
板（下側基板）８を用いて構成される。下側基板８の内
側主面には、プラズマ電極を構成する列方向に延びる複
数のアノード電極９Ａおよびカソード電極９Ｋが交互に
所定の間隔を保持して行方向に所定間隔で並列的に形成
される。これら電極９Ａ，９Ｋは、たとえばＮｉなどで
構成され、たとえばスクリーン印刷によりストライプ状
に形成される。

【００１８】また、アノード電極９Ａおよびカソード電
極９Ｋの各上面のほぼ中央部には、それぞれ電極に沿っ
て延在するように所定幅の隔壁１０が形成される。隔壁
１０は、たとえばスクリーン印刷法により形成され、主
成分はガラスなどの絶縁材で構成される。そして、各隔
壁１０の頂部は誘電体シート３の下面に当接され、下側
基板８および誘電体シート３の間隙の寸法が一定に保持
される。

【００１９】また、下側基板８の周辺部にはその周辺部
に沿って低融点ガラス等を使用したフリットシール材１
１（図５参照）が配設され、下側基板８と誘電体シート
３とが気密的に接合される。下側基板８および誘電体シ
ート３の間隙には、イオン化可能（放電可能）なガスが
封入される。封入されるガスとしては、例えばヘリウ
ム、ネオン、アルゴンあるいはこれらの混合気体等が使
用される。

【００２０】下側基板８および誘電体シート３の間隙に
は、各隔壁１０で分離された列方向に延びる複数の放電
チャネル（空間）１２が行方向に並列的に形成される。
すなわち、放電チャネル１２はデータ電極５と直交する
ように形成される。各データ電極５は列駆動単位とな
る。また、後述するように各アノード電極９Ａが共通に
接続されてアノード電圧が供給されるため、各カソード
電極９Ｋの両側に位置する一対の放電チャネル１２が行
駆動単位となる。そして、両者の交差部にはそれぞれ図
６に示すように画素１３が規定される。

【００２１】図７は、上述したプラズマアドレス表示装
置１００の回路構成を示している。この図７において、
図４および図５と対応する部分には同一符号を付して示
している。２１は液晶ドライバであり、この液晶ドライ
バ２１にはビデオデータ（ＤＡＴＡ）が供給される。液
晶ドライバ２１からは各水平期間毎にそれぞれのライン
を構成する複数画素のデータ電圧ＤＳ₁ 〜ＤＳ_mが同時
に出力され、この複数画素のデータ電圧ＤＳ₁ 〜ＤＳ_m
はそれぞれバッファ２２₁ 〜２２_mを介して複数のデー
タ電極５₁ 〜５_mに供給される。

【００２２】なお、液晶ドライバ２１の動作は制御回路
２３によって制御される。制御回路２３には、ビデオデ
ータ(ＤＡＴＡ)に対応した水平同期信号ＨＤおよび垂直
同期信号ＶＤが同期基準信号として供給される。また、
この制御回路２３によって、後述するアノードドライバ
２４およびカソードドライバ２５の動作も制御されてい
る。

【００２３】２４はアノードドライバである。このアノ
ードドライバ２４より共通に接続された複数のアノード
電極９Ａ₁ 〜９Ａ_nに基準電圧としてのアノード電圧Ｖ
Ａが供給される。また、２５はカソードドライバであ
る。各水平期間毎にカソードドライバ２５より複数のカ
ソード電極９Ｋ₁ 〜９Ｋ_n-1 に順次アノード電位と所定
電位差のカソード電圧ＶＫ₁ 〜ＶＫ_n-1 が供給される。
これにより、各水平期間毎にカソード電極９Ｋ₁ 〜９Ｋ
_n-1 に対応する一対の放電チャネル１２にプラズマ放電
が順次発生し、従って列方向（水平方向）に並ぶ複数の
画素１３の液晶層７にデータ電圧ＤＳ₁ 〜ＤＳ_mを書き
込む一対の放電チャネル１２が行方向（垂直方向）に順
次走査されることになる。

【００２４】ここで、カソード電極９Ｋに印加されるカ
ソード電圧およびデータ電極５に印加されるデータ電圧
ＤＳについて説明する。図８（Ａ）〜（Ｄ）は、連続す
るカソード電極９Ｋ_a〜９Ｋ_a+3 にそれぞれ印加される
カソード電圧ＶＫ_a〜ＶＫ_a+ ₃ を示しており、同図
（Ｅ）は所定のデータ電極５に印加されるデータ電圧Ｄ
Ｓを示している。同図（Ｆ）は、後述する図３に示すス
イッチ素子２０３の作動状態を示すタイミングチャート
図である。

【００２５】カソード電極９Ｋ_a〜９Ｋ_a+3 には、それ
ぞれ１フレーム毎に連続する各１水平期間（１Ｈ）内に
アノード電位と所定電位差のカソード電圧ＶＫ_a〜ＶＫ
_a+3が印加される。これにより、プラズマ放電を発生さ
せる放電チャネル１２が行方向（垂直方向）に順次走査
される。また、データ電圧ＤＳは、１水平期間毎および
１フレーム毎にアノード電位に対して極性が反転され、
液晶層７は交流駆動される。液晶層７を交流駆動するの
は、液晶の劣化を防止するためである。

【００２６】本実施形態では、図３に示すように、デー
タ電極５に電圧を供給する電圧供給回路２０２とアノー
ド電極９Ａとの間に、切り替え手段としてのスイッチ素
子２０３が装着してある。図３中の電圧供給回路２０２
およびスイッチ素子２０３は、図７に示す制御回路２３
の内部に含まれる。また、図３に示すスイッチ２０１
は、図７に示すカソードドライバ２５の内部に含まれ
る。スイッチ素子２０３は、図８に示すように、カソー
ド電圧ＶＫ₁ 〜ＶＫ_n-1 に同期してオン・オフ駆動さ
れ、放電中、あるいは放電直後の書き込み有効期間にの
み、電圧供給回路２０２からデータ電極５へ電圧供給を
行い、それ以外の期間には、電圧供給回路２０２をアノ
ード電極９Ａから切り離すようになっている。スイッチ
素子２０３は、放電開始と同時または所定時間（たとえ
ば０〜５μ秒）遅れて１Ｈ毎にオンし、１Ｈの１〜２０
％の時間オン状態を保持し、その後ＯＦＦ状態となる。

【００２７】以上の構成において、所定の一対の放電チ
ャネル１２に対応するアノード電極９Ａとカソード電極
９Ｋとの間に所定電圧が印加されると、その一対の放電
チャネル１２の部分のガスが選択的にイオン化されてプ
ラズマ放電が発生し、その内部は略アノード電位に維持
される。この状態で、データ電極５に順次データ電圧を
印加すると、プラズマ放電が発生した一対の放電チャネ
ル１２に対応して列方向に並ぶ複数の画素１３の液晶層
７に、誘電体シート３を介してデータ電圧が書き込まれ
る。

【００２８】その際に本実施形態では、書き込みに有効
な必要最小限の時間内にのみ電圧供給回路２０２からデ
ータ電極５へ電圧供給を行い、それ以外の期間には、電
圧供給回路２０２をアノード電極９Ａから切り離す。こ
のため、本実施形態では、電圧供給回路２０２をアノー
ド電極９Ａから切り離している間、アノード電極９Ａと
データ電極５とが高いインピーダンスで遮断され、デー
タ電極５は浮遊状態となる。したがって、電圧供給回路
２０２からデータ電極５への電圧供給の間に書き込まれ
た電圧は、そのまま維持され、誘電体シート３の放電チ
ャネル側が準安定原子によって導通状態にあったとして
も、次のフレームまで電気光学材料層への再書き込みは
行われない。したがって、所望する時間にのみ電気光学
材料層へ電圧を印加することができ、適正な画像表示を
可能にする。

【００２９】また、本実施形態では、準安定原子の量の
ばらつきがあったとしても、準安定原子を書き込み有効
期間より長い間発生させるように、放電用ガスの種類、
その他の条件を選択することができる。従来法では、そ
のような条件に設定した場合には、原子が消滅するまで
の長い間に駆動電圧を印加し続ける必要があったため、
データ電極間の電位差によるクロストークが問題となっ
ていた。本実施形態では、準安定原子を書き込み有効期
間より長い間発生させたとしても、必要最小限の時間内
にのみ電圧供給回路からデータ電極へ電圧供給を行うた
め、クロストークの問題が少ない。

【００３０】第２実施形態図９は、切り替え手段としてのスイッチ素子２０３を、
各画素を構成する透明電極から成るデータ電極５毎に挿
入した例である。すなわち、スイッチ素子２０３を、電
圧供給回路２０２と各データ電極５との間に装着してあ
る。

【００３１】この構成では、上記の書き込み動作の特徴
の他に、液晶への階調表示を実現させることができる。
たとえば、十分な電圧を液晶へ印加させたい場合は、ス
イッチ２０３の導通時間を通常より若干長くして液晶へ
の十分な書き込みが行えるようにする。逆に少ない電圧
を液晶へ印加させたい場合には、スイッチ２０３の導通
時間を通常より短くする。故に、各画素ごとにスイッチ
の導通時間を制御することで液晶の階調表示を行うこと
ができる。

【００３２】なお、本発明は、上述した実施形態に限定
されるものではなく、本発明の範囲内で種々に改変する
ことができる。たとえば上述した実施形態では、電気光
学材料層として、液晶層を用いたが、本発明では、液晶
層以外に、電圧印加により光シャッタ機能を持つＰＬＺ
Ｔなどの電気光学材料層を用いても良い。

【００３３】また、上述した実施形態では、放電用電極
として、アノード電極とカソード電極とを用い、一対の
アノード電極およびカソード電極が各放電チャネル内に
露出している直流放電タイプのプラズマアドレス表示装
置を例示したが、本発明は、これに限定されない。たと
えば、基準電極と、交流放電用電極電極とから成り、基
準電極が各放電チャネル内に露出しており、交流放電用
電極が各放電チャネル毎に露出しないように設けられて
いるタイプのものでも良い。その実施形態では、基準電
極から電圧供給回路を適宜切り離すように、切り替え手
段としてのスイッチ素子を動作させる。

【００３４】

【発明の効果】以上説明してきたように、準安定原子の
量のばらつきで電気光学材料層へ書き込み不良をもたら
す問題に対し、ばらつきに対して準安定原子を十分な量
だけ発生させた上で、本発明を適用することにより、次
の効果を奏する。

【００３５】１．所望する時間にのみ電気光学材料層へ
の電圧を印加することができ、適正な画像表示を可能に
する。２．複雑な階調補正回路を使用することなく、データ電
極への駆動電圧を一定にしたまま、スイッチの導通時間
を制御することで階調表示を可能にする。

【図面の簡単な説明】

【図１】図１はプラズマアドレス表示装置の概略図であ
る。

【図２】図２はプラズマアドレス表示装置の回路概略図
である。

【図３】図３は本発明の一実施態様に係るプラズマアド
レス表示装置の概略図である。

【図４】図４はプラズマアドレス表示装置の要部破断斜
視図である。

【図５】図５はプラズマアドレス表示装置の要部断面図
である。

【図６】図６は電極の配置例を示す平面図である。

【図７】図７はプラズマアドレス表示装置の回路構成図
である。

【図８】図８はカソード電圧およびデータ電圧およびス
イッチのタイミングチャート図である。

【図９】図９は本発明の他の実施形態に係るプラズマア
ドレス表示装置の概略構成図である。

【符号の説明】

１ … 表示セル２ … プラズマセル３ … 誘電体シート４ … 上側基板５ … データ電圧７ … 液晶層８ … 下側基板９Ａ … アノード電極９Ｋ … カソード電極１０ … 隔壁１００ … プラズマアドレス表示装置２０２ … 電圧供給回路２０３，２０３ａ … スイッチ素子

Claims

【特許請求の範囲】

【請求項１】行方向に延び列方向に所定間隔で配列した
データ電極と、印加された電圧により光学条件が変化す
る電気光学材料層とを備えた表示セルと、この表示セルに重ねて配置され、列方向に延び行方向に
所定間隔で配列した放電用電極および放電チャネルを備
えたプラズマセルと、前記電気光学材料層と前記放電チャネルとの間に平面方
向に配置される誘電体シートと、前記放電チャネルにプラズマ放電を選択的に発生させる
ように、放電用電極に線順次走査で選択パルスを供給す
る走査回路と、前記線順次走査に同期して各データ電極に画像信号を印
加するように、前記表示セルのデータ電極に電圧を供給
する電圧供給回路と、放電中、あるいは放電直後の所定期間にのみ、前記電圧
供給回路から前記データ電極へ電圧供給を行い、それ以
外の期間には、前記電圧供給回路を前記放電用電極から
切り離す切り替え手段とを有するプラズマアドレス表示
装置。
【請求項２】前記放電直後の所定期間が、書き込み有効
期間である請求項１に記載のプラズマアドレス表示装
置。
【請求項３】前記切り替え手段が、各データ電極毎に装
着され、当該切り替え手段による前記電圧供給回路から
前記データ電極への電圧供給の切り離しタイミングを、
各画素毎に制御することで、階調を制御することを特徴
とする請求項１に記載のプラズマアドレス表示装置。
【請求項４】前記放電チャネル内での放電による導通状
態を維持するために必要な準安定原子を、書き込み有効
期間より長い間発生させることを特徴とする請求項２に
記載のプラズマアドレス表示装置。
【請求項５】前記電気光学材料層が液晶層である請求項
１に記載のプラズマアドレス表示装置。
【請求項６】前記放電用電極が、アノード電極とカソー
ド電極とから成り、一対のアノード電極およびカソード電極が前記各放電チ
ャネル内に露出している請求項１に記載のプラズマアド
レス表示装置。
【請求項７】前記放電用電極が、基準電極と、交流放電
用電極とから成り、前記基準電極が前記各放電チャネル内に露出しており、
前記交流放電用電極が各放電チャネル毎に露出しないよ
うに設けられている請求項１に記載のプラズマアドレス
表示装置。
【請求項８】選択された放電チャネルでのプラズマ放電
により画素の選択を行い、選択された部分の電気光学材
料層に電圧を印加し、画像を表示するプラズマアドレス
表示装置を駆動する方法であって、放電チャネルでの放電中、あるいは放電直後の所定期間
にのみ、電圧供給回路から前記電気光学材料層へ電圧供
給を行い、それ以外の期間には、前記電圧供給回路を前
記放電チャネルの放電用電極から切り離すことを特徴と
するプラズマアドレス表示装置の駆動方法。
【請求項９】前記電圧供給回路から前記電気光学材料層
への電圧供給の切り離しタイミングを、各画素毎に制御
することで、階調を制御することを特徴とする請求項８
に記載のプラズマアドレス表示装置の駆動方法。