JPH09115244A - Recording / reproducing apparatus and integrated circuit thereof - Google Patents
Recording / reproducing apparatus and integrated circuit thereofInfo
- Publication number
- JPH09115244A JPH09115244A JP7272316A JP27231695A JPH09115244A JP H09115244 A JPH09115244 A JP H09115244A JP 7272316 A JP7272316 A JP 7272316A JP 27231695 A JP27231695 A JP 27231695A JP H09115244 A JPH09115244 A JP H09115244A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- reproducing
- signal
- format
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】 （修正有）
【課題】複数のフォーマットで信号を記録又は再生する
装置を提供する。
【解決手段】第１のフォーマットで信号を記録再生する
第１の記録再生手段と、第２のフォーマットで信号を記
録再生する第２の記録再生手段を持つ記録再生装置にお
いて、共通の用途の部分を共用して用い、その共用する
部分にたいしてそれぞれの記録信号処理手段から信号の
受け渡しを行うようにした。回路規模を低減することが
でき、これらを集積回路化する場合に、共用化できるよ
うに入出力を設けるため、構成が容易となる。
(57) [Abstract] (Correction) [PROBLEMS] To provide an apparatus for recording or reproducing a signal in a plurality of formats. SOLUTION: A recording / reproducing apparatus having a first recording / reproducing means for recording / reproducing a signal in a first format and a second recording / reproducing means for recording / reproducing a signal in a second format has a common use part. Is used in common, and signals are transferred from each recording signal processing means to the shared portion. The circuit scale can be reduced, and when these are integrated into a circuit, the input and output are provided so that they can be shared, so that the configuration becomes easy.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は情報の記録再生を行
う記録再生装置に係り、特に、複数のフォーマットで信
号を記録又は再生する装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording / reproducing apparatus for recording / reproducing information, and more particularly to an apparatus for recording / reproducing signals in a plurality of formats.
【０００２】[0002]
【従来の技術】異なる複数のフォーマットで記録再生を
行う記録再生装置は、例えば、特願平２−８８２６０号
明細書に記載のものがある。2. Description of the Related Art A recording / reproducing apparatus for recording / reproducing in a plurality of different formats is disclosed in, for example, Japanese Patent Application No. 2-88260.
【０００３】この既提案例においては複数の記録／再生
信号処理回路により、それぞれ信号処理を行う記録再生
装置が示されている。In this proposed example, there is shown a recording / reproducing apparatus which respectively performs signal processing by a plurality of recording / reproducing signal processing circuits.
【０００４】[0004]
【発明が解決しようとする課題】しかし、上記従来例で
は、複数の記録／再生信号処理回路が、それぞれ独立で
あるため、重複している機能についても複数持つことと
なる。このため、回路の規模が大きくなるという欠点が
あった。However, in the above-mentioned conventional example, since the plurality of recording / reproducing signal processing circuits are independent from each other, a plurality of overlapping functions are provided. Therefore, there is a drawback that the scale of the circuit becomes large.
【０００５】本発明の目的は冗長な回路を省いた記録再
生装置を提供することにある。It is an object of the present invention to provide a recording / reproducing device in which a redundant circuit is omitted.
【０００６】[0006]
【課題を解決するための手段】上記した目的を達成する
ために本発明では、第１のフォーマットで信号を記録再
生する第１の記録再生手段と、第２のフォーマットで信
号を記録再生する第２の記録再生手段を持つ記録再生装
置において、第１のフォーマットを記録するために必要
な手段と、第２のフォーマットを記録するために必要な
手段の中で、共通の用途の部分を共用して用い、その共
用する部分にたいしてそれぞれの記録信号処理手段から
信号の受け渡しを行うようにした。In order to achieve the above object, the present invention provides a first recording / reproducing means for recording / reproducing a signal in a first format and a first recording / reproducing means for recording / reproducing a signal in a second format. In a recording / reproducing apparatus having two recording / reproducing means, a part for common use is shared between the means necessary for recording the first format and the means necessary for recording the second format. The recording signal processing means transfers signals to and from the shared portions.
【０００７】又、第１のフォーマットを再生するための
クロックと、第２フォーマットを再生するためのクロッ
クを、共通のクロックとし、その共用化にたいしてそれ
ぞれクロックの周波数のずれが生じた場合には、記録再
生を間欠的に行えるようにした。Further, when the clock for reproducing the first format and the clock for reproducing the second format are common clocks, and there is a difference in the frequency of the clocks for sharing them, Recording and playback can be performed intermittently.
【０００８】また、これらの回路を集積回路化する場合
に、共用する回路にたいして、直接データや制御信号の
受け渡しが可能なように入出力を設けた。Further, when these circuits are integrated, an input / output is provided so that the shared circuit can directly pass data and control signals.
【０００９】上記のように第１のフォーマットを記録再
生処理するために必要な手段と、第２のフォーマットを
記録再生処理するために必要な手段の中で、共通の用途
の部分を共用して用いることで、例えば、誤り訂正手段
やメモリ、同期信号検出保護手段、クロック生成手段な
どのすべて、又は一部の回路を共用することにより、回
路規模の低減が図れる。In the means necessary for recording / reproducing processing of the first format and the means necessary for recording / reproducing processing of the second format as described above, a common use portion is shared. By using it, for example, the circuit scale can be reduced by sharing all or part of the circuits such as the error correction means, the memory, the synchronization signal detection protection means, the clock generation means, and the like.
【００１０】また、メモリを共用した場合で、第１のフ
ォーマットを記録再生処理するために必要なメモリサイ
ズより、第２のフォーマットを記録再生処理するために
必要なメモリサイズの方が大きい場合には、大きなサイ
ズのメモリを用いることで、第１のフォーマットにたい
しては、記録再生処理するためのマージンが増加する。Further, when the memory is shared and the memory size required for recording / reproducing the first format is larger than the memory size required for recording / reproducing the first format. The use of a large-sized memory increases the margin for recording / reproducing processing in the first format.
【００１１】また、第１のフォーマットを記録再生処理
する集積回路と、第２のフォーマットを記録再生処理す
る集積回路において、共用できる回路を独立して集積化
するか、又はどちらかの集積回路に含ませて、もう一方
の集積回路からも信号の受け渡しを行い、機能を共用し
て用いることができるようにする。Further, in the integrated circuit for recording / reproducing processing of the first format and the integrated circuit for recording / reproducing processing of the second format, common circuits can be independently integrated, or one of the integrated circuits can be integrated. By including it, the signal can be transferred from the other integrated circuit so that the functions can be shared.
【００１２】[0012]
【発明の実施の形態】本発明の第１の実施例を図１およ
び図２を用いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described with reference to FIGS.
【００１３】図１は二つの異なるフォーマットで記録さ
れた信号を記録再生する記録再生装置の一例を示したも
のである。１は入力データ、２は入力データ切り替えス
イッチ、３は第１のフォーマットに従った記録信号処理
手段、４は記録信号処理手段と記録信号処理手段にたい
して、共通の働きをする回路、５は第２のフォーマット
に従った記録信号処理手段、６は記録信号切り替えスイ
ッチ、７は記録アンプ、８は記録信号、９は記録媒体、
１０は再生データ、１１は再生アンプ、１２は再生デー
タ切り替えスイッチ、１３は第１のフォーマットに従っ
た再生信号処理手段、１４は再生信号処理手段と再生信
号処理手段にたいして、共通の働きをする回路、１５は
第２のフォーマットに従った再生信号処理手段、１６は
再生信号切り替えスイッチ、１７は再生信号出力であ
る。FIG. 1 shows an example of a recording / reproducing apparatus for recording / reproducing signals recorded in two different formats. Reference numeral 1 is input data, 2 is an input data changeover switch, 3 is a recording signal processing means according to the first format, 4 is a circuit that performs a common function for the recording signal processing means and the recording signal processing means, and 5 is a second Recording signal processing means according to the format of 6, recording signal changeover switch 6, recording amplifier 7, recording signal 8, recording medium,
Reference numeral 10 is reproduction data, 11 is a reproduction amplifier, 12 is a reproduction data changeover switch, 13 is reproduction signal processing means according to the first format, and 14 is a circuit which functions in common for the reproduction signal processing means and the reproduction signal processing means. , 15 is a reproduction signal processing means according to the second format, 16 is a reproduction signal changeover switch, and 17 is a reproduction signal output.
【００１４】次に、図１に示した実施例の動作を説明す
る。Next, the operation of the embodiment shown in FIG. 1 will be described.
【００１５】入力データ１から入力されたデータは、入
力データ切り替えスイッチ２により記録信号処理手段３
又は、記録信号処理手段５に入力する。記録信号処理手
段３では、第１の記録フォーマットにしたがって記録信
号処理される。記録信号処理手段５では、第２の記録フ
ォーマットにしたがって記録信号処理される。記録信号
処理共通回路４は、記録信号処理手段３と記録信号処理
手段５において、共通の働きをする回路で、それぞれの
記録信号処理手段からアクセスする。記録信号切り替え
スイッチ６は記録媒体９に記録する信号を選択して切り
替え、記録アンプ７で増幅，波形等化されて、記録信号
８が記録媒体９（例えば、光ディスクや磁気テープ等）
に記録される。The data input from the input data 1 is recorded by the input data changeover switch 2 to the recording signal processing means 3
Alternatively, it is input to the recording signal processing means 5. The recording signal processing means 3 performs recording signal processing according to the first recording format. The recording signal processing means 5 performs recording signal processing according to the second recording format. The recording signal processing common circuit 4 is a circuit that operates in common in the recording signal processing means 3 and the recording signal processing means 5, and is accessed from each recording signal processing means. The recording signal changeover switch 6 selects and switches a signal to be recorded on the recording medium 9 and is amplified and waveform-equalized by the recording amplifier 7 so that the recording signal 8 is recorded on the recording medium 9 (for example, an optical disk or a magnetic tape).
Will be recorded.
【００１６】システム制御１８は入力された信号を所定
のフォーマット（以下単にフォーマット）に応じた信号
処理手段へ信号を入力するように切り替えスイッチを制
御する。The system controller 18 controls the changeover switch so that the inputted signal is inputted to the signal processing means according to a predetermined format (hereinafter, simply format).
【００１７】記録媒体９から再生された再生データ１０
は、再生アンプ１１で増幅，波形等化され、再生データ
切り替えスイッチ１２により、記録されたフォーマット
に従って、再生信号処理手段１３又は再生信号処理手段
１５に入力する。再生信号処理手段１３は第１の記録フ
ォーマットにしたがって再生信号処理を行い、再生信号
処理手段１５は、第２の記録フォーマットにしたがって
再生信号処理を行う。再生信号処理共通回路１４は再生
信号処理手段と再生信号処理手段において、共通の働き
をする回路で、それぞれの再生信号処理手段からアクセ
スする。再生信号切り替えスイッチ１６は、記録信号処
理された信号を選択して、再生信号出力１７として出力
する。Reproduced data 10 reproduced from the recording medium 9
Are amplified and waveform equalized by the reproduction amplifier 11, and input to the reproduction signal processing means 13 or the reproduction signal processing means 15 by the reproduction data changeover switch 12 according to the recorded format. The reproduction signal processing means 13 performs reproduction signal processing according to the first recording format, and the reproduction signal processing means 15 performs reproduction signal processing according to the second recording format. The reproduction signal processing common circuit 14 is a circuit that functions in common in the reproduction signal processing means and the reproduction signal processing means, and is accessed from each reproduction signal processing means. The reproduction signal changeover switch 16 selects the signal subjected to the recording signal processing and outputs it as a reproduction signal output 17.
【００１８】システム制御１８は記録された信号のフォ
ーマット（以下単にフォーマット）を判断して、フォー
マットに応じた信号処理手段へ信号を入力するように切
り替えスイッチを制御する。The system controller 18 determines the format of the recorded signal (hereinafter simply "format") and controls the changeover switch so as to input the signal to the signal processing means according to the format.
【００１９】再生信号１７は、データをデータの内容に
応じて、例えば、ホストコンピュータ，ＭＰＥＧデコー
ダ，ＤＡコンバータ等に出力され、映像信号や、音声信
号、情報の信号となる。The reproduction signal 17 outputs data to, for example, a host computer, an MPEG decoder, a DA converter, etc., according to the content of the data, and becomes a video signal, an audio signal, or an information signal.
【００２０】図２は記録媒体が、例えば、光ディスクで
ある場合の再生データ１にたいする再生信号処理手段１
３の構成の一例を示したものである。２１は復調手段、
２２はＲＡＭアドレス制御手段、２３はＲＡＭ、２４は
誤り訂正手段、２５は出力処理手段、２６は同期検出保
護手段、２７はタイミング生成手段、２８は水晶発振器
である。FIG. 2 shows reproduction signal processing means 1 for reproduction data 1 when the recording medium is, for example, an optical disk.
3 shows an example of the configuration of No. 3. 21 is demodulation means,
22 is RAM address control means, 23 is RAM, 24 is error correction means, 25 is output processing means, 26 is synchronization detection protection means, 27 is timing generation means, and 28 is a crystal oscillator.
【００２１】ＣＤの再生信号処理の場合には、記録媒体
である光ディスクから再生された再生データ１０を、再
生アンプ１１で、増幅、波形等化する。この入力された
ＥＦＭ信号から、同期信号検出手段２６によりデータ中
の特定パターンである同期信号を検出し、データの先頭
を判断する。復調手段２１では、変調方式（８−１４変
調）にしたがって、データの先頭から１４ビットずつの
単位でデータを復調し、復調後のデータを８ビット単位
でＲＡＭ２３に書き込む。この時、ＲＡＭアドレス制御
手段２２により、ＲＡＭ２３への書き込みアドレスを制
御する。次に、誤り訂正手段２４によりデータ中の誤り
データを検出し、誤りデータが含まれていれば訂正処理
を行う。この時、ＲＡＭアドレス制御手段２２により、
ＲＡＭ２３からのデータ読みだしアドレスを制御するこ
とにより、デインターリーブ処理も同時に行う。また、
回転制御手段３０により、検出された同期信号からディ
スクの回転の制御を行う。タイミング生成手段２７では
水晶発振器２８を用いて、再生処理のための基本クロッ
クを生成する。In the case of CD reproduction signal processing, reproduction data 11 reproduced from an optical disk as a recording medium is amplified and waveform equalized by a reproduction amplifier 11. From the input EFM signal, the sync signal detecting means 26 detects a sync signal which is a specific pattern in the data, and judges the head of the data. The demodulation means 21 demodulates the data in units of 14 bits from the beginning of the data according to the modulation method (8-14 modulation), and writes the demodulated data in the RAM 23 in units of 8 bits. At this time, the RAM address control means 22 controls the write address to the RAM 23. Next, the error correction means 24 detects error data in the data, and corrects the error data if it is included. At this time, by the RAM address control means 22,
Deinterleaving processing is also performed at the same time by controlling the data read address from the RAM 23. Also,
The rotation control means 30 controls the rotation of the disk based on the detected synchronization signal. The timing generation means 27 uses a crystal oscillator 28 to generate a basic clock for reproduction processing.
【００２２】こうして再生されたデータが、オーディオ
データの場合には、出力処理手段２５によって、補間処
理を施し、ＤＡコンバータへ再生出力信号１７として出
力する。ＣＤ−ＲＯＭの場合には、ＲＯＭデコーダに出
力され、もう一度誤り訂正を行った後、ホストコンピュ
ータに出力する。When the data reproduced in this way is audio data, the output processing means 25 performs interpolation processing and outputs it as a reproduction output signal 17 to the DA converter. In the case of a CD-ROM, the data is output to the ROM decoder, error-corrected again, and then output to the host computer.
【００２３】ここで、図１において、読みだされた信号
がＣＤのフォーマットと異なるフォーマットのディジタ
ル信号の場合、たとえばミニディスク（以下ＭＤ）から
再生されたディジタル信号のように、同様の働きをする
回路を共用することが可能となる。この再生信号処理共
通回路１４には、再生信号処理手段１３，再生信号処理
手段１５両方から、信号の受け渡しを行い、共用するこ
とができる。Here, in FIG. 1, when the read signal is a digital signal of a format different from the format of the CD, the same operation is performed as a digital signal reproduced from, for example, a mini disk (hereinafter MD). It becomes possible to share the circuit. Signals can be transferred to and shared from the reproduction signal processing common circuit 14 from both the reproduction signal processing means 13 and the reproduction signal processing means 15.
【００２４】図２では、例えば、誤り訂正回路を共用し
たときの構成の一例を示したものである。両フォーマッ
トとともに誤り訂正符号が追加されているような信号で
ある場合、誤り訂正手段を共用することが可能となる。
データ１個の単位が同じであれば、演算処理回路は共通
化できる。仮に、第１のフォーマットの誤り訂正回路が
ある場合、これを第２のフォーマットの誤り訂正に用い
るには、この訂正回路へのデータの入出力と、訂正回路
のタイミングを制御する信号に切り替える。このように
して、誤り訂正回路を第２のフォーマットの再生信号処
理でも用いるようにする。また、符号距離が異なる場合
には、符号距離が長い方の回路を持つことにより、符号
距離が短い場合の処理可能であるため、それぞれの回路
を独立で持つ必要はなく、符号距離が長い場合の処理手
段だけで両フォーマットの訂正が可能である。これらの
回路を共通で用いるようにすることにより、回路の重複
を省き、回路を低減することが可能となる。誤り訂正や
補間処理は共通する部分も多くなる。FIG. 2 shows an example of the configuration when an error correction circuit is shared. In the case of a signal in which an error correction code is added together with both formats, the error correction means can be shared.
If the unit of one data is the same, the arithmetic processing circuit can be shared. If there is an error correction circuit of the first format, it can be used for error correction of the second format by switching the data input / output to / from the correction circuit and the signal for controlling the timing of the correction circuit. In this way, the error correction circuit is also used in the reproduction signal processing of the second format. When the code distances are different, it is not necessary to have each circuit independently because the circuit with the longer code distance can be processed by having the circuit with the longer code distance. Both formats can be corrected only by the processing means. By using these circuits in common, duplication of the circuits can be omitted and the number of circuits can be reduced. Error correction and interpolation processing have many common parts.
【００２５】このように、図２では誤り訂正回路を共用
したときの構成であり、再生信号処理共通回路１４に
は、誤り訂正手段２４がふくまれている。このような構
成とすることで、誤り訂正回路を２系統持つ必要がなく
なり、回路低減が図れる。As described above, in FIG. 2, the error correction circuit is shared, and the reproduction signal processing common circuit 14 includes the error correction means 24. With such a configuration, it is not necessary to have two error correction circuits, and the number of circuits can be reduced.
【００２６】また、誤り訂正回路にたいして、両フォー
マットの信号処理からデータ、および訂正タイミング制
御信号を切り替えることにより、訂正回路を共用するこ
とが可能となる。Further, for the error correction circuit, the correction circuit can be shared by switching the data and the correction timing control signal from the signal processing of both formats.
【００２７】また、訂正能力の高いフォーマットにあわ
せて訂正回路を構成することにより、どちらのフォーマ
ットも訂正符号の限界まで誤り訂正を行うことができ、
回路的な制約による訂正能力の劣化がなくなる。Further, by configuring the correction circuit according to the format having a high correction capability, it is possible to perform error correction up to the limit of the correction code in either format,
Deterioration of correction capability due to circuit restrictions is eliminated.
【００２８】また、図３はデータを一時蓄えるＲＡＭ２
３を共用化した場合の構成の一例を示したものである。
ここで、デインターリーブのためのＲＡＭアドレス制御
回路２２を切り替えることで、データを一時蓄えるＲＡ
Ｍ２３も兼用が可能である。この時ＲＡＭ２３は再生信
号処理共通回路１４となり、これは再生信号処理手段１
３，再生信号処理手段１５両方から、信号の受け渡しを
行い、用いることができる。ＲＡＭ２３のサイズは、デ
インターリーブに必要なデータのサイズが大きい方にあ
わせることとする。このとき、デインターリーブに必要
なデータのサイズが小さいフォーマットにたいしては、
ＲＡＭに書き込めるデータが十分に多いので、従来の処
理に比べて、読み出しスピードにたいする書き込みスピ
ードのマージンが大きくなり、回転制御の許容範囲を拡
げることができる。また、従来の訂正処理に加えて、さ
らに新たに訂正処理を行うが可能となる。例えば、ＣＤ
−ＲＯＭモード１のデータを蓄えるのに対して、十分に
容量を持つＲＡＭであれば、従来Ｃ１，Ｃ２訂正だけを
行っていた処理に加えて、ＣＤ−ＲＯＭ階層で付加され
たＥＣＣに対する訂正処理まで行うことができる。ま
た、訂正処理のスピードを速くすることにより、従来の
訂正処理に加えて、さらに繰り返して訂正を行いデータ
の信頼生を向上させることができる。Further, FIG. 3 shows a RAM 2 for temporarily storing data.
3 shows an example of the configuration when 3 is shared.
Here, by switching the RAM address control circuit 22 for deinterleaving, RA for temporarily storing data
M23 can also be used in combination. At this time, the RAM 23 becomes the reproduction signal processing common circuit 14, which is the reproduction signal processing means 1.
3. Signals can be transferred and used from both of the reproduction signal processing means 15. The size of the RAM 23 is adapted to the larger data size required for deinterleaving. At this time, for a format in which the data size required for deinterleaving is small,
Since the amount of data that can be written in the RAM is sufficiently large, the margin of the writing speed with respect to the reading speed becomes large as compared with the conventional processing, and the rotation control allowable range can be expanded. In addition to the conventional correction processing, it is possible to perform new correction processing. For example, CD
-In the case of a RAM having a sufficient capacity to store the data of the ROM mode 1, in addition to the processing which has conventionally only performed C1 and C2 correction, the correction processing for the ECC added in the CD-ROM hierarchy Can be done up to. Further, by increasing the speed of the correction process, it is possible to improve the reliability of the data by further performing the correction in addition to the conventional correction process.
【００２９】図４は同期信号検出保護手段２６を共用化
した場合の構成の一例を示したものである。この時、同
期検出保護手段２６は再生信号処理共通回路１４とな
り、これは再生信号処理手段１３，再生信号処理手段１
５両方から、再生データおよび、検出された信号の受け
渡しを行い、用いることができる。FIG. 4 shows an example of a configuration in which the synchronization signal detection protection means 26 is shared. At this time, the synchronization detection protection means 26 becomes the reproduction signal processing common circuit 14, which is the reproduction signal processing means 13 and the reproduction signal processing means 1.
The reproduction data and the detected signal can be transferred from both of them and used.
【００３０】また、同期検出保護回路にたいして、両フ
ォーマットの信号処理からデータ、およびタイミング制
御信号を切り替えることにより、同期検出保護回路を共
用することが可能となる。Further, the synchronization detection protection circuit can be shared by switching the data processing and the timing control signal from the signal processing of both formats.
【００３１】同期保護処理の兼用を考えると、検出手段
においては連続的な検出を確認するアルゴリズムや、同
期信号が欠落した場合にそれを補充するアルゴリズムの
共用化を図ることができる。これで、検出アルゴリズム
や補充アルゴリズムを一本化することにより簡素化する
ことができる。また、検出アルゴリズムや補充アルゴリ
ズムを複数持つ場合には、アルゴリズムの切り替えを容
易に行うことが可能となる。Considering the dual use of the synchronization protection processing, it is possible to share an algorithm for confirming continuous detection in the detection means and an algorithm for supplementing the synchronization signal when it is missing. This can be simplified by unifying the detection algorithm and the replenishment algorithm. Further, when a plurality of detection algorithms and supplemental algorithms are provided, it becomes possible to easily switch the algorithms.
【００３２】また、図５は水晶発振器２８、及びタイミ
ング生成手段２７を共用化した場合の構成の一例を示し
たものである。この時、水晶発振器２８、及びタイミン
グ生成手段２７は再生信号処理共通回路１４となり、こ
れは再生信号処理手段１３，再生信号処理手段１５両方
から、信号の受け渡しを行い、用いることができる。こ
こで、同一の基本クロックで再生信号処理手段１３，再
生信号処理手段１５両方を動作させる場合、周波数の高
い方に合わせる必要がある。これにより周波数の低い方
は一つの処理ステップに時間的な余裕ができ、図３に示
した例のように、誤り訂正をくり返し行うなど、他の処
理を追加して行うことができる。また、信号処理を行う
ために基準となる基本クロックを、同じ周波数の水晶発
振器から生成することにより、水晶発振器を共用し、部
品点数の低減と、水晶の発振による不要輻射を軽減する
ことができる。Further, FIG. 5 shows an example of a configuration in which the crystal oscillator 28 and the timing generation means 27 are shared. At this time, the crystal oscillator 28 and the timing generation means 27 become the reproduction signal processing common circuit 14, which can be used by passing signals from both the reproduction signal processing means 13 and the reproduction signal processing means 15. Here, when both the reproduction signal processing means 13 and the reproduction signal processing means 15 are operated with the same basic clock, it is necessary to match the higher frequency. As a result, one having a lower frequency has a time margin for one processing step, and as in the example shown in FIG. 3, it is possible to perform additional processing such as repeated error correction. Also, by generating a basic clock that is a reference for signal processing from a crystal oscillator of the same frequency, the crystal oscillator can be shared, and the number of parts can be reduced and unnecessary radiation due to crystal oscillation can be reduced. .
【００３３】このようにクロックの周波数を合わせた場
合、記録媒体にデータを記録、又は再生するときに、周
波数を合わせたフォーマットについてはデータの過不足
が生じる。この場合、記録再生を間欠的に行なったり、
記録データに無意味な信号を付加してデータの構成を同
じにして、同一のクロックで記録再生を行うようにす
る。When the clock frequencies are adjusted as described above, when recording or reproducing the data on the recording medium, there will be an excess or deficiency of the data in the format in which the frequencies are adjusted. In this case, recording and playback may be performed intermittently,
A meaningless signal is added to the recorded data to make the data structure the same, and recording and reproduction are performed with the same clock.
【００３４】図６はディスク再生装置の構成の一例を示
したものである。FIG. 6 shows an example of the structure of the disc reproducing apparatus.
【００３５】５１はピックアップ、５２はピックアップ
サーボ、５３はディスクモータ、５４はディスクモータ
制御信号である。Reference numeral 51 is a pickup, 52 is a pickup servo, 53 is a disk motor, and 54 is a disk motor control signal.
【００３６】記録媒体９にから、ピックアップ５１によ
り信号を読み出し、再生アンプ１１により、増幅，波形
等化をおこなう。その信号を、再生信号処理手段１３
で、信号処理し、再生信号出力１７を出力する。また、
システム制御手段１８にディスクの情報を送ることによ
り、アクセス時などにピックアップサーボを制御し、ピ
ックアップ５１をコントロールする。この時、再生信号
処理手段１３では、ディスクの回転数を検出し、回転を
制御するディスクモータ制御信号５４をディスクモータ
５３に出力する。A signal is read from the recording medium 9 by the pickup 51, and amplified and waveform equalized by the reproducing amplifier 11. That signal is reproduced signal processing means 13
Then, the signal processing is performed, and the reproduction signal output 17 is output. Also,
By sending the disc information to the system control means 18, the pickup servo is controlled and the pickup 51 is controlled at the time of access. At this time, the reproduction signal processing means 13 detects the number of revolutions of the disc and outputs a disc motor control signal 54 for controlling the revolution to the disc motor 53.
【００３７】ここで、図７は、回転制御手段３０を共用
化した場合の構成の一例を示したものである。それぞれ
のフォーマットで再生データを読み出すときのディスク
の回転数が異なる場合、回転数をどちらか一方に、例え
ば速い方に合わせると、遅い回転数のフォーマットにた
いしては、再生データの読み出し速度を速めることがで
き、再生信号処理を速く行うことができる。この時に
は、図５に示したような、クロックの共用化も同時に採
用する。ここで、データの再生速度が速すぎる場合には
間欠的に再生するようにする。また、これらの方法は記
録時にも同様に用いることが出来る。Here, FIG. 7 shows an example of a configuration in which the rotation control means 30 is shared. If the number of rotations of the disc when reading the playback data is different in each format, adjusting the number of rotations to either one, for example, the faster one, will speed up the read-out speed of the playback data for the format with a slower rotation Therefore, the reproduction signal processing can be performed quickly. At this time, clock sharing as shown in FIG. 5 is also adopted. Here, if the data reproducing speed is too fast, the data is reproduced intermittently. Further, these methods can be used similarly at the time of recording.
【００３８】また、同一のディスク上に、異なるフォー
マットの信号が記録されている場合には、ディスクの回
転速度を二つのフォーマットで、等しくなるように制御
することにより、システム制御手段１８の負担を軽減
し、アクセスなどの処理を高速化することが可能とな
る。Further, when signals of different formats are recorded on the same disc, the load on the system control means 18 is controlled by controlling the rotational speeds of the discs to be equal in the two formats. It is possible to reduce the speed and speed up the processing such as access.
【００３９】また、二つのフォーマットで信号の再生速
度が同じになるように、回転数を制御することにより、
信号の帯域が等しく、又は近いものとなり、再生アンプ
や、波形等化回路が共用できる。Further, by controlling the number of revolutions so that the reproduction speed of the signal becomes the same in the two formats,
The bandwidths of the signals become equal or close to each other, and the reproducing amplifier and the waveform equalizing circuit can be shared.
【００４０】図８は図１に示した記録再生装置を集積回
路で構成したときの一例を示したものである。９１は第
１のフォーマットに従った記録信号処理手段３と共通の
働きをする回路４を、一つの集積回路として構成した第
１の記録信号処理集積回路、９２は第２のフォーマット
に従った記録信号処理手段５の集積回路、９３は第１の
フォーマットに従った再生信号処理手段１３と、共通の
働きをする回路１４を、一つの集積回路として構成した
第１の再生信号処理集積回路、９４は第２のフォーマッ
トに従った再生信号処理手段１５の集積回路である。FIG. 8 shows an example in which the recording / reproducing apparatus shown in FIG. 1 is constituted by an integrated circuit. Reference numeral 91 is a first recording signal processing integrated circuit in which the circuit 4 that functions in common with the recording signal processing means 3 according to the first format is configured as one integrated circuit, and 92 is recording according to the second format. An integrated circuit of the signal processing means 5, 93 is a first reproduced signal processing integrated circuit in which the reproduced signal processing means 13 conforming to the first format and the circuit 14 having a common function are configured as one integrated circuit. Is an integrated circuit of the reproduction signal processing means 15 according to the second format.
【００４１】この例のように第１の記録信号処理集積回
路９１は、例えば、図２に示した例のように誤り訂正回
路を共有回路とした場合、第２の記録信号処理集積回路
９２の誤り訂正を、第１の記録信号処理集積回路９１内
の誤り訂正回路を用いるように構成したものである。こ
のように第１の記録信号処理集積回路９１は、その内部
の誤り訂正回路にたいして、外部からデータや制御信号
の入出力が可能なように入出力端子を設けた構成とす
る。このような構成とすることで、誤り訂正回路の共有
が可能となる。この例は誤り訂正回路の記録信号処理に
ついて述べたが、再生信号処理はもちろん、メモリ，同
期検出保護回路，クロック生成回路，回転制御回路等の
場合に於いても、同様である。また、第１の記録信号処
理集積回路９１と、第１の再生信号処理集積回路９３を
同じ集積回路としてもよく、また同様に、組み合わせ
は、これに限定されない。もちろん、これらを細分化し
て、集積することも、可能である。In the first recording signal processing integrated circuit 91 as in this example, when the error correction circuit is a shared circuit as in the example shown in FIG. 2, for example, in the second recording signal processing integrated circuit 92. The error correction is configured to use the error correction circuit in the first recording signal processing integrated circuit 91. As described above, the first recording signal processing integrated circuit 91 is configured to have an input / output terminal so that the internal error correction circuit can input / output data and control signals from the outside. With such a configuration, the error correction circuit can be shared. Although this example has described the recording signal processing of the error correction circuit, the same applies to the case of the memory, the synchronization detection protection circuit, the clock generation circuit, the rotation control circuit, etc. as well as the reproduction signal processing. Further, the first recording signal processing integrated circuit 91 and the first reproduction signal processing integrated circuit 93 may be the same integrated circuit, and similarly, the combination is not limited to this. Of course, these can be subdivided and accumulated.
【００４２】上記のような構成とすることで、異なるフ
ォーマットのデータを再生することが可能な再生装置に
おいては、共用化できる部分を共用することにより、回
路規模を低減することができる。本実施例では、再生信
号処理手段の構成について述べたが、同様の共用化は記
録信号処理手段についても、いうまでもなく可能であ
る。また、本実施例では、再生信号処理手段の構成要素
についてそれぞれ述べたが、これらを複数を組み合わせ
て構成することも、可能である。With the above configuration, in the reproducing apparatus capable of reproducing data of different formats, the circuit size can be reduced by sharing the sharable portion. In this embodiment, the configuration of the reproduction signal processing means has been described, but it goes without saying that the same sharing is possible for the recording signal processing means. Further, although the constituent elements of the reproduction signal processing means are described in the present embodiment, a plurality of these constituent elements may be combined and configured.
【００４３】[0043]
【発明の効果】本発明によれば、異なるフォーマットの
データを再生することが可能な再生装置において、共用
化できる部分を共用することにより、回路規模を低減す
ることができる。また、これらを集積回路化する場合
に、共用化できるように入出力を設けることにより、構
成が容易となる。According to the present invention, in the reproducing apparatus capable of reproducing the data of different formats, the circuit size can be reduced by sharing the sharable portion. Further, when these are integrated into an integrated circuit, the configuration is facilitated by providing the input and output so as to be shared.
【図１】本発明による記録再生する記録再生装置の一例
を示すブロック図。FIG. 1 is a block diagram showing an example of a recording / reproducing apparatus for recording / reproducing according to the present invention.
【図２】本発明による再生信号処理手段の一例を示すブ
ロック図。FIG. 2 is a block diagram showing an example of a reproduction signal processing means according to the present invention.
【図３】本発明による再生信号処理手段の第二例を示す
ブロック図。FIG. 3 is a block diagram showing a second example of reproduction signal processing means according to the present invention.
【図４】本発明による再生信号処理手段の第三例を示す
ブロック図。FIG. 4 is a block diagram showing a third example of a reproduction signal processing means according to the present invention.
【図５】本発明による再生信号処理手段の第四例を示す
ブロック図。FIG. 5 is a block diagram showing a fourth example of a reproduction signal processing means according to the present invention.
【図６】本発明によるディスク再生装置の一例を示すブ
ロック図。FIG. 6 is a block diagram showing an example of a disc reproducing apparatus according to the present invention.
【図７】本発明による再生信号処理手段の第五例を示す
ブロック図。FIG. 7 is a block diagram showing a fifth example of a reproduction signal processing means according to the present invention.
【図８】本発明による記録再生する記録再生装置の集積
回路の一例を示すブロック図。FIG. 8 is a block diagram showing an example of an integrated circuit of a recording / reproducing apparatus for recording / reproducing according to the present invention.
１…入力データ、２…入力データ切り替えスイッチ、３
…第１のフォーマットに従った記録信号処理手段、４…
共通の働きをする回路、５…第２のフォーマットに従っ
た記録信号処理手段、６…記録信号切り替えスイッチ、
７…記録アンプ、８…記録信号、９…記録媒体、１０…
再生データ、１１…再生アンプ、１２…再生データ切り
替えスイッチ、１３…第１のフォーマットに従った再生
信号処理手段、１４…共通の働きをする回路、１５…第
２のフォーマットに従った再生信号処理手段、１６…再
生信号切り替えスイッチ、１７…再生信号出力。1 ... Input data, 2 ... Input data changeover switch, 3
... Recording signal processing means according to the first format, 4 ...
Circuits having a common function, 5 ... Recording signal processing means according to the second format, 6 ... Recording signal changeover switch,
7 ... Recording amplifier, 8 ... Recording signal, 9 ... Recording medium, 10 ...
Reproduction data, 11 ... Reproduction amplifier, 12 ... Reproduction data changeover switch, 13 ... Reproduction signal processing means according to first format, 14 ... Circuit having common function, 15 ... Reproduction signal processing according to second format Means, 16 ... Reproduction signal changeover switch, 17 ... Reproduction signal output.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５７４ 9558−5Ｄ Ｇ１１Ｂ 20/18 ５７４Ｋ (72)発明者 平山 洋志 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 竹内 敏文 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 永井 裕 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G11B 20/18 574 9558-5D G11B 20/18 574K (72) Inventor Hiroshi Hirayama Totsuka, Yokohama, Kanagawa 292, Yoshida-cho, Tokyo Stock company, Hitachi, Ltd. multimedia system development headquarters (72) Inventor Toshifumi Takeuchi, 292, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Hitachi, Ltd. multimedia system development headquarters (72) Inventor, Nagai Yu 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi, Ltd. Multimedia system development headquarters
Claims (14)
第１の記録再生手段と、第２のフォーマットで信号を記
録再生する第２の記録再生手段を持つ記録再生装置にお
いて、 上記第１のフォーマットで信号を記録再生する上記第１
の記録再生手段と上記第２のフォーマットで信号を記録
再生する上記第２の記録再生手段の中で、 共通の用途のものは共用し、上記第１の記録再生手段
と、上記第２の記録再生手段で、共用する手段を備え、
上記第１の記録再生手段と上記第２の記録再生手段から
上記共用の手段にたいして、それぞれ信号の受け渡しを
行う入力又は出力と、上記第１の記録再生手段からの入
力又は出力と上記第２の記録再生手段からの入力又は出
力とを切り替える切替手段を持つことを特徴とする記録
再生装置。1. A recording / reproducing apparatus having first recording / reproducing means for recording / reproducing a signal in a first format and second recording / reproducing means for recording / reproducing a signal in a second format. First recording and reproducing signals in the above format
Of the second recording / reproducing means and the second recording / reproducing means for recording / reproducing a signal in the second format, a common one is shared, and the first recording / reproducing means and the second recording / reproducing means are shared. It is equipped with a means for sharing with the playback means,
An input or an output for transferring a signal from the first recording / reproducing means and the second recording / reproducing means to the common means, an input or an output from the first recording / reproducing means, and the second A recording / reproducing apparatus having switching means for switching between input and output from the recording / reproducing means.
トで記録された信号を再生する第１の再生信号処理のう
ち、再生された信号に含まれた誤りデータを訂正する第
１の誤り訂正手段と、第２のフォーマットで記録された
信号を再生する第２の再生信号処理のうち、再生された
信号に含まれた誤りデータを訂正する第２の誤り訂正手
段の中で、上記第１の誤り訂正手段と上記第２の誤り訂
正手段のうち、共通の処理を行う総て又は一部を共用す
る記録再生装置。2. The first error correction for correcting error data contained in a reproduced signal in the first reproduced signal processing for reproducing a signal recorded in the first format according to claim 1. And a second error correction means for correcting error data contained in the reproduced signal in the second reproduced signal processing for reproducing the signal recorded in the second format. The recording / reproducing apparatus that shares all or a part of the error correction means and the second error correction means that perform common processing.
段と上記第２の誤り訂正手段のうち、共通の処理を行う
総て又は一部を共用する共用手段にたいして、それぞれ
信号の受け渡しを行う入力又は出力と、上記第１の記録
再生手段からの入力又は出力と上記第２の記録再生手段
からの入力又は出力とを切り替え、 上記第１のフォーマットにしたがって誤り訂正を行うた
めのタイミングを制御するための第１の制御信号と、上
記第２のフォーマットにしたがって誤り訂正を行うため
のタイミングを制御するための第２の制御信号とを切り
替える記録再生装置。3. The signal transmission / reception according to claim 2, wherein among the first error correction means and the second error correction means, a common means for sharing a part or all of the common processing is shared. The input or output to be performed, the input or output from the first recording / reproducing means and the input or output from the second recording / reproducing means are switched, and the timing for performing error correction according to the first format is set. A recording / reproducing apparatus that switches between a first control signal for controlling and a second control signal for controlling timing for performing error correction according to the second format.
トで信号を記録する第１の記録信号処理のうち、記録デ
ータに対して誤り訂正符号を付加する第１の誤り訂正符
号付加手段と、上記第２のフォーマットで信号を記録す
る第２の記録信号処理のうち、記録データに対して誤り
訂正符号を付加する第２の誤り訂正符号付加手段の中
で、第１の誤り訂正符号付加手段と第２の誤り訂正符号
付加手段のうち、共通の処理を行う総て又は一部を共用
する記録再生装置。4. The first error correction code adding means for adding an error correction code to the recording data in the first recording signal processing for recording a signal in the first format, according to claim 1. In the second recording signal processing for recording the signal in the second format, the first error correction code adding means in the second error correction code adding means for adding the error correction code to the recording data. And a recording / reproducing apparatus that shares all or a part of the second error correction code adding means that performs common processing.
号付加手段と第２の誤り訂正符号付加手段のうち、共通
の処理を行う総て又は一部を共用する共用手段にたいし
て、それぞれ信号の受け渡しを行う入力又は出力と、上
記第１の記録再生手段からの入力又は出力と上記第２の
記録再生手段からの入力又は出力とを切り替え、上記第
１のフォーマットにしたがって誤り訂正符号付加を行う
ためのタイミングを制御するための第１の制御信号と、
上記第２のフォーマットにしたがって誤り訂正符号付加
を行うためのタイミングを制御するための第２の制御信
号とを切り替える記録再生装置。5. The signal processing apparatus according to claim 4, wherein the first error correction code adding means and the second error correction code adding means share the same or a part of the common means for performing common processing. Input / output for exchanging data, switching between input / output from the first recording / reproducing means and input / output from the second recording / reproducing means, and adding an error correction code in accordance with the first format. A first control signal for controlling timing for performing,
A recording / reproducing apparatus for switching between a second control signal for controlling a timing for adding an error correction code according to the second format.
トで記録された信号を再生する第１の再生信号処理のた
めに、再生された信号を一時蓄えるメモリと、上記第２
のフォーマットで記録された信号を再生する第２の再生
信号処理のために、再生された信号を一時蓄えるメモリ
の、総て又は一部を共用する記録再生装置。6. The memory according to claim 1, wherein the reproduced signal is temporarily stored for the first reproduced signal processing for reproducing the signal recorded in the first format, and the second memory.
The recording / reproducing apparatus which shares all or part of the memory for temporarily storing the reproduced signal for the second reproduction signal processing for reproducing the signal recorded in the above format.
トで信号を記録する第１の記録信号処理のために、上記
メモリのアドレスを制御する第１の制御信号と、上記第
２のフォーマットで信号を記録する第２の記録信号処理
のために、上記メモリのアドレスを制御する第２の制御
信号を切り替える記録再生装置。7. The method according to claim 6, wherein a first control signal for controlling an address of the memory and a second format are used for the first recording signal processing for recording a signal in the first format. A recording / reproducing apparatus for switching a second control signal for controlling an address of the memory for the second recording signal processing for recording a signal.
トで記録された信号を再生する第１の再生信号処理のう
ち、再生された信号に含まれた同期信号を検出若しくは
保護する第１の同期信号検出保護手段と、上記第２のフ
ォーマットで記録された信号を再生する第２の再生信号
処理のうち、再生された信号に含まれた同期信号を検出
若しくは保護する第２の同期信号検出保護手段の中で、 第１の同期信号検出保護手段と第２の同期信号検出保護
手段のうち、共通の処理を行う総て又は一部を共用する
記録再生装置。8. The first reproduction signal processing for reproducing a signal recorded in the first format according to claim 1, wherein a first synchronization signal included in the reproduced signal is detected or protected. Sync signal detection / protection means and second sync signal detection for detecting or protecting the sync signal included in the reproduced signal in the second reproduction signal processing for reproducing the signal recorded in the second format. A recording / reproducing apparatus that shares all or a part of the first synchronization signal detection protection means and the second synchronization signal detection protection means that perform common processing among the protection means.
出保護手段と上記第２の同期信号検出保護手段のうち、
共通の処理を行う総て又は一部を共用手段にたいして、
それぞれ信号の受け渡しを行う入力又は出力と、上記第
１の記録再生手段からの入力又は出力と上記第２の記録
再生手段からの入力又は出力とを切り替える切替手段を
持つ記録再生装置。9. The method according to claim 8, wherein the first sync signal detection and protection means and the second sync signal detection and protection means include:
For all or part of the common processing to the common means,
A recording / reproducing apparatus having switching means for switching between an input or an output for passing a signal, an input or an output from the first recording / reproducing means, and an input or an output from the second recording / reproducing means.
ットで信号を記録再生する第１の記録再生信号処理のた
めのクロックを生成する第１のクロック生成手段と、上
記第２のフォーマットで信号を記録再生する第２の記録
再生信号処理のためのクロックを生成する第２のクロッ
ク生成手段の、基本クロックを共通とすることで、共通
のクロックから第１の再生信号処理のためのクロックと
第２の再生信号処理のためのクロックを生成する記録再
生装置。10. The first clock generation means for generating a clock for first recording / reproducing signal processing for recording / reproducing a signal in the first format, and the signal in the second format. By making the basic clock common to the second clock generating means for generating the clock for the second recording / reproducing signal processing for recording / reproducing, the common clock can be used as the clock for the first reproducing signal processing. A recording / reproducing apparatus for generating a clock for second reproduction signal processing.
ットで信号を記録再生する第１の記録再生信号処理のた
めのクロックと、上記第２のフォーマットで信号を記録
再生する第２の記録再生信号処理のためのクロックを共
通とする記録再生装置。11. A clock for processing a first recording / reproducing signal for recording / reproducing a signal in the first format, and a second recording / reproducing for recording / reproducing a signal in the second format. A recording / reproducing apparatus having a common clock for signal processing.
ットで信号を記録再生する第１の記録再生信号処理のた
めのクロックと、上記第２のフォーマットで信号を記録
再生する第２の記録再生信号処理のためのクロックを共
通とし、クロックの周波数がずれているフォーマットの
記録再生については、記録媒体への信号の記録又は、記
録媒体からの信号の再生を、間欠的に行うようにする記
録再生装置。12. A clock for a first recording / reproducing signal processing for recording / reproducing a signal in the first format, and a second recording / reproducing for recording / reproducing a signal in the second format. For recording / reproduction of a format in which a clock for signal processing is common and the clock frequency is deviated, recording is performed so that recording of a signal to a recording medium or reproduction of a signal from the recording medium is performed intermittently. Playback device.
ットで信号を記録再生する第１の記録再生信号処理のた
めのクロックと、上記第２のフォーマットで信号を記録
再生する第２の記録再生信号処理のためのクロックを共
通とし、クロックの周波数がずれているフォーマットの
記録再生については、記録媒体への信号の記録又は、記
録媒体からの信号の再生時に、クロックの周波数ずれに
より生じるデータの不足を無意味なデータで補うように
する記録再生装置。13. A clock for a first recording / reproducing signal processing for recording / reproducing a signal in the first format, and a second recording / reproducing for recording / reproducing a signal in the second format. For recording / reproduction in a format in which the clock for signal processing is common and the clock frequency is deviated, the data generated due to the frequency deviation of the clock is recorded when the signal is recorded on the recording medium or when the signal is reproduced from the recording medium. A recording / playback device that makes up for the shortage with meaningless data.
る第１の記録再生手段と、第２のフォーマットで信号を
記録再生する第２の記録再生手段を持つ記録再生装置に
おいて、 上記第１の記録再生手段を含む第１の集積回路と上記第
２の記録再生手段を含む第２の集積回路の中で、 上記第１の集積回路の機能の一部を、上記第２の記録再
生手段で用いるように、第２の集積回路から、上記第１
の集積回路にたいして、信号の受け渡しを行う入出力を
設けたことを特徴とする記録再生装置の集積回路。14. A recording / reproducing apparatus having a first recording / reproducing means for recording / reproducing a signal in a first format and a second recording / reproducing means for recording / reproducing a signal in a second format. In the first integrated circuit including the recording / reproducing means and the second integrated circuit including the second recording / reproducing means, part of the function of the first integrated circuit is performed by the second recording / reproducing means. To use from the second integrated circuit, the first
The integrated circuit of the recording / reproducing apparatus, which is provided with an input / output for exchanging signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272316A JPH09115244A (en) | 1995-10-20 | 1995-10-20 | Recording / reproducing apparatus and integrated circuit thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272316A JPH09115244A (en) | 1995-10-20 | 1995-10-20 | Recording / reproducing apparatus and integrated circuit thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115244A true JPH09115244A (en) | 1997-05-02 |
Family
ID=17512190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7272316A Pending JPH09115244A (en) | 1995-10-20 | 1995-10-20 | Recording / reproducing apparatus and integrated circuit thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115244A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016175A1 (en) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
| WO1999063540A1 (en) * | 1998-06-04 | 1999-12-09 | Hitachi, Ltd. | Data processor and data processing method |
| JP2000036162A (en) * | 1998-07-16 | 2000-02-02 | Fujitsu Ten Ltd | Reproducing device used in common for md and cd |
| JP2003100018A (en) * | 2001-09-21 | 2003-04-04 | Sony Corp | Recording medium, recording device, reproducing device, recording method, reproducing method |
| KR100661381B1 (en) * | 2003-11-28 | 2006-12-27 | 가부시끼가이샤 도시바 | Error correction circuit, disk drive, error correction method, and method for reproducing a disk |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141961A (en) * | 1988-11-21 | 1990-05-31 | Victor Co Of Japan Ltd | Midi signal demodulator |
| JPH03134866A (en) * | 1989-10-20 | 1991-06-07 | Matsushita Electric Ind Co Ltd | Digital signal reproducing device |
| JPH04341970A (en) * | 1991-05-17 | 1992-11-27 | Sanyo Electric Co Ltd | Circuit for intermittent reproduction of compressed sound data |
| JPH05101613A (en) * | 1991-10-07 | 1993-04-23 | Pioneer Electron Corp | Optical information reproducing device |
| JPH05219525A (en) * | 1992-02-05 | 1993-08-27 | Sony Corp | Video signal recording / reproducing device |
| JPH05242603A (en) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | Optical disk system |
| JPH05260437A (en) * | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | Information recording device and information reproducing device |
| JPH0612791A (en) * | 1992-06-30 | 1994-01-21 | Pioneer Electron Corp | Device for reproducing cd-rom |
| JPH0612773A (en) * | 1992-06-30 | 1994-01-21 | Pioneer Electron Corp | Method for reproducing audio data at high speed in cd-rom player |
| JPH0636475A (en) * | 1992-07-22 | 1994-02-10 | Hitachi Ltd | Error correction device |
| JPH06111481A (en) * | 1992-10-01 | 1994-04-22 | Hitachi Ltd | Optical disk device |
| JPH06302103A (en) * | 1993-04-15 | 1994-10-28 | Sanyo Electric Co Ltd | Digital information recording device and digital information reproducing device |
| JPH0898140A (en) * | 1994-09-26 | 1996-04-12 | Mitsubishi Electric Corp | Digital signal reproducing apparatus and recording / reproducing apparatus |
-
1995
- 1995-10-20 JP JP7272316A patent/JPH09115244A/en active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141961A (en) * | 1988-11-21 | 1990-05-31 | Victor Co Of Japan Ltd | Midi signal demodulator |
| JPH03134866A (en) * | 1989-10-20 | 1991-06-07 | Matsushita Electric Ind Co Ltd | Digital signal reproducing device |
| JPH04341970A (en) * | 1991-05-17 | 1992-11-27 | Sanyo Electric Co Ltd | Circuit for intermittent reproduction of compressed sound data |
| JPH05101613A (en) * | 1991-10-07 | 1993-04-23 | Pioneer Electron Corp | Optical information reproducing device |
| JPH05219525A (en) * | 1992-02-05 | 1993-08-27 | Sony Corp | Video signal recording / reproducing device |
| JPH05242603A (en) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | Optical disk system |
| JPH05260437A (en) * | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | Information recording device and information reproducing device |
| JPH0612791A (en) * | 1992-06-30 | 1994-01-21 | Pioneer Electron Corp | Device for reproducing cd-rom |
| JPH0612773A (en) * | 1992-06-30 | 1994-01-21 | Pioneer Electron Corp | Method for reproducing audio data at high speed in cd-rom player |
| JPH0636475A (en) * | 1992-07-22 | 1994-02-10 | Hitachi Ltd | Error correction device |
| JPH06111481A (en) * | 1992-10-01 | 1994-04-22 | Hitachi Ltd | Optical disk device |
| JPH06302103A (en) * | 1993-04-15 | 1994-10-28 | Sanyo Electric Co Ltd | Digital information recording device and digital information reproducing device |
| JPH0898140A (en) * | 1994-09-26 | 1996-04-12 | Mitsubishi Electric Corp | Digital signal reproducing apparatus and recording / reproducing apparatus |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016175A1 (en) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
| WO1999063540A1 (en) * | 1998-06-04 | 1999-12-09 | Hitachi, Ltd. | Data processor and data processing method |
| JP2000036162A (en) * | 1998-07-16 | 2000-02-02 | Fujitsu Ten Ltd | Reproducing device used in common for md and cd |
| JP2003100018A (en) * | 2001-09-21 | 2003-04-04 | Sony Corp | Recording medium, recording device, reproducing device, recording method, reproducing method |
| KR100661381B1 (en) * | 2003-11-28 | 2006-12-27 | 가부시끼가이샤 도시바 | Error correction circuit, disk drive, error correction method, and method for reproducing a disk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541484B2 (en) | Playback device, recording device | |
| US5818801A (en) | Shockproof optical reproduction device | |
| JP2760287B2 (en) | Disk recording and playback device | |
| US6061312A (en) | Disk reproducing apparatus controlling read signal from a disk by using demodulated identifying signal and stored identifying signal in a memory | |
| US5815476A (en) | Disc data reproducing apparatus and signal processing circuit | |
| KR930014358A (en) | Information recording and playback device | |
| JPH10124995A (en) | Data access control device and method | |
| JP3520156B2 (en) | Digital signal reproducing method and digital signal reproducing apparatus | |
| JP3186273B2 (en) | Data playback device | |
| JP4004102B2 (en) | Code error correction detection device | |
| JP3025000B2 (en) | Digital data playback device | |
| JPH08195031A (en) | Hard disk drive | |
| JPH1049994A (en) | Information playback device | |
| JP3651167B2 (en) | Disc reproducing apparatus and reproducing method thereof | |
| JP3670758B2 (en) | CD-ROM decoder | |
| JP3452204B2 (en) | Memory control circuit and disk reproducing device | |
| JP2785521B2 (en) | Playback device | |
| JPH06176493A (en) | Information reproducing device | |
| JPH11134772A (en) | Reproducing method and reproducer of data signal | |
| JPH04337571A (en) | Information signal reproducing device | |
| JPH09259528A (en) | Magnetic disk apparatus | |
| JP2001118319A (en) | Data reproducing device | |
| JP2000036162A (en) | Reproducing device used in common for md and cd | |
| JPH06150534A (en) | Disc player | |
| KR20020077606A (en) | Data processing circuitry without audio noise during audio buffering. |