JPH09115833A - 半導体素子のポリシリコン膜製造方法 - Google Patents

半導体素子のポリシリコン膜製造方法

Info

Publication number
JPH09115833A
JPH09115833A JP8265637A JP26563796A JPH09115833A JP H09115833 A JPH09115833 A JP H09115833A JP 8265637 A JP8265637 A JP 8265637A JP 26563796 A JP26563796 A JP 26563796A JP H09115833 A JPH09115833 A JP H09115833A
Authority
JP
Japan
Prior art keywords
amorphous silicon
semiconductor device
polysilicon film
manufacturing
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8265637A
Other languages
English (en)
Inventor
Kozen Ryo
洪 善 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09115833A publication Critical patent/JPH09115833A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は、グレインサイズを大きくしながら
グレイン各々のサイズが均等なポリシリコン膜を製造す
る方法を提供することにその目的がある。 【解決手段】 ＳｉＨ6 ガスと４５０℃前後の低温で低
い密度のニュークリアスサイトを形成し、このニューク
リアスサイトを中心にアモルファスシリコン膜をある程
度成長させ、ＳｉＨ4 ガス又は不純物が小量含有された
ＳｉＨ4 ガスと５００乃至６００℃の温度で主蒸着工程
を実施して素子に必要な厚さのアモルファスシリコン膜
を形成し、そのあとＮ2 ガスと６００乃至７００℃の温
度範囲で長時間熱処理工程を実施して０．５μm 以上の
グレインサイズを有するポリシリコン膜を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はポリシリコン膜製造
方法に関し、特に薄膜トランジスター(thin filmtransi
stor;TFT) のチャンネル領域に使用されるポリシリコン
膜製造方法に関するものである。
【０００２】
【従来の技術】一般的に、薄膜トランジスターはデータ
維持の安定性が高く、動作速度が早く、電流消耗が少な
い特性を有している。このような特性を有する薄膜トラ
ンジスターはＳＲＡＭ及びＬＣＤ素子の高集積化実現に
応用されている。
【０００３】ところが、薄膜トランジスターは単結晶シ
リコン膜を使用する一般的なトランジスターとは異なり
ポリシリコン膜がチャンネル領域として使用されるため
相対的に電気的特性が低下する短所がある。
【０００４】このような短所を補完するためには単結晶
シリコン膜の構造と類似したポリシリコン膜を製造しな
ければならない。即ち、ポリシリコン膜のグレインサイ
ズは最大限大きく形成されなければならない。
【０００５】グレインサイズを大きく形成するための従
来例１によるポリシリコン膜製造方法は４５０乃至５５
０℃の温度範囲でアモルファスシリコン膜を形成した
後、このアモルファスシリコン膜を６００乃至７００℃
の温度範囲で長時間熱処理すると固相成長(Solid Phase
Growth;SPG)されグレインサイズが大きいポリシリコン
膜が製造される。
【０００６】しかし、従来例１により製造されたポリシ
リコン膜はグレイン各々のサイズ差が非常に大きいため
一個のウエハー内でグレインのサイズ不均等性のためセ
ルとセル又はダイとダイの間の電気的特性が相違するこ
とになる。このため、素子の信頼性低下及び量産性が低
くなる問題がおきる。更に、この方法で製造されたポリ
シリコン膜は０．２乃至０．３μm の直径を有するグレ
インを得ることが限界である。
【０００７】グレインサイズを大きく形成するための従
来例２によるポリシリコン膜製造方法はポリシリコン膜
が形成される基板の表面部分にイオン注入工程でニュー
クリアスサイト(neucleus site) を作り、このニューク
リアスサイトを中心にアモルファスシリコンを成長させ
てアモルファスシリコン膜を形成し、そのあとアモルフ
ァスシリコン膜を熱処理してグレインサイズが大きいポ
リシリコン膜を製造する。
【０００８】
【発明が解決しようとする課題】しかし、この方法はニ
ュークリアスサイトを作るためのイオン注入工程時にイ
オン注入の深さ制御(depth control) が難しいと共に、
ニュークリアスサイトの密度の調整も難しく、更にイオ
ン注入工程の後で実施されるクリーニング処理時にニュ
ークリアスサイトが消滅する虞がある。このように不安
定な工程要因により素子の信頼性低下及び量産性が低く
なる問題がある。
【０００９】従って、本発明は、グレインサイズを大き
くしながらグレイン各々のサイズが均等なポリシリコン
膜を製造する方法を提供することにその目的がある。
【００１０】
【課題を解決するための手段】このような目的を達成す
るための本発明による第１のポリシリコン膜製造方法
は、ウエハーを蒸着炉にローディングする段階と、第１
温度上昇工程を実施する段階と、前記蒸着炉に第１ソー
スガスを流し入れる前処理工程を実施することにより、
前処理工程初期段階で前記ウエハー表面に多数のニュー
クリアスサイトが形成され、前処理工程が進行するにつ
れて前記多数のニュークリアスサイトを中心にアンドー
プドアモルファスシリコンが成長し、第１アンドープド
アモルファスシリコン膜が形成される段階と、前記第１
ソースガス供給を中断した後、第２温度上昇工程を実施
する段階と、前記蒸着炉に第２ソースガスを流し入れる
主蒸着工程により前記第１アンドープドアモルファスシ
リコン膜に連続してアンドープドアモルファスシリコン
が成長し、第２アンドープドアモルファスシリコン膜が
形成される段階と、温度を降下した後、前記第２アンド
ープドアモルファスシリコン膜が形成された前記ウエハ
ーを前記蒸着炉からアンローディングする段階と、熱処
理工程で前記第２アンドープドアモルファスシリコン膜
を固相成長させアンドープドポリシリコン膜を形成する
段階からなることを特徴とする。
【００１１】本発明による第２のポリシリコン膜製造方
法は、ウエハーを蒸着炉にローディングする段階と、第
１温度上昇工程を実施する段階と、前記蒸着炉に第１ソ
ースガスを流し入れる前処理工程を実施することによ
り、前処理工程初期段階において前記ウエハー表面に多
数のニュークリアスサイトが形成され、更に前処理工程
を継続的に実施することにより前記多数のニュークリア
スサイトを中心にアンドープドアモルファスシリコンが
成長して、連続的にアンドープドアモルファスシリコン
膜が形成される段階と、前記第１ソースガスの供給を中
断した後、第２温度上昇工程を実施する段階と、前記蒸
着炉に第２ソースガスを流し入れる主蒸着工程により前
記アンドープドアモルファスシリコン膜に連続してドー
プドアモルファスシリコンが成長する段階と、温度を降
下した後、前記アンドープドアモルファスシリコン膜が
形成された前記ウエハーを前記蒸着炉からアンローディ
ングする段階と、熱処理工程で前記ドープドアモルファ
スシリコン膜を固相成長させドープドポリシリコン膜を
形成させると同時に前記アンドープドアモルファスシリ
コン膜内に不純物が拡散されてドープドアモルファスシ
リコン膜を形成する段階からなることを特徴とする。
【００１２】
【発明の実施の形態】以下に、添付した図面を参照して
本発明を詳細に説明する。図１（Ａ）乃至図１（Ｃ）は
本発明の第１実施形態による半導体素子のポリシリコン
膜製造方法を説明するため図示した断面図である。
【００１３】図１（Ａ）を参照すると、硫酸処理及びフ
ッ酸系溶液処理されたウエハー１は約４００℃以下の温
度状態の蒸着炉にローディング(loading) される。蒸着
炉内部を真空状態にして蒸着炉内部温度が４００乃至５
００℃の範囲になるように第１温度上昇工程を実施す
る。
【００１４】第１ソースガスであるＳｉ2 Ｈ6 ガスを蒸
着炉内部に流し入れる前処理(pre-treatment) 工程を実
施する。このＳｉ2 Ｈ6 ガスは蒸着炉内部温度により熱
分解され、熱分解されたイオンのうちシリコンイオンに
より多数のニュークリアスサイト２がウエハー１表面に
形成される。
【００１５】ニュークリアスサイト２は前処理工程の初
期段階に形成され工程時間が経過するにつれて各々のニ
ュークリアスサイト２を中心にアンドープドアモルファ
スシリコンが形成され第１アンドープドアモルファスシ
リコン膜３Ａが形成される。
【００１６】上記において、ウエハー１表面に形成され
た多数のニュークリアスサイト２の密度はウエハー１自
体の温度に影響を大きく受ける。ウエハー１自体の温度
が高くなるほどニュークリアスサイト２の密度は高くな
る反面、温度が低くなるほどニュークリアスサイト２の
密度は低くなる。
【００１７】本実施形態の如く蒸着炉内部温度を４００
乃至５００℃と低くした場合ウエハー１自体の温度も又
４００乃至５００℃の低い温度状態になるのでウエハー
１表面に形成されるニュークリアスサイト２の密度は非
常に低くなる。
【００１８】上記において、夫々のニュークリアスサイ
ト２を中心に成長する第１アンドープドアモルファスシ
リコン膜３Ａは前処理工程時間が経過するにつれて不連
続的な成長から連続的に成長する。
【００１９】図１（Ａ）に図示された如く、第１アンド
ープドアモルファスシリコン膜３Ａを不連続的に形成す
るためには１０乃至１００Åの厚さになるように成長す
ることが望ましい。
【００２０】第１アンドープドアモルファスシリコン膜
３Ａを連続的に成長させるためには１００乃至２００Å
の厚さになることが必要である。
【００２１】図１（Ｂ）を参照すると、蒸着炉を真空状
態に維持したまま第１ソースガス供給を中断した後５０
０乃至６００℃の温度範囲になるように第２温度上昇工
程を実施する。第２温度上昇工程が終了すれば蒸着炉に
第２ソースガスとしてＳｉＨ 4 ガスを流し入れる主工程
を実施することにより第１アンドープドアモルファスシ
リコン膜３Ａに連続してアンドープドアモルファスシリ
コンが成長して第２アンドープドアモルファスシリコン
膜３Ｂが形成される。
【００２２】図１（Ｃ）を参照すると、第２ソースガス
供給を中断し、温度を約４００℃以下に降下して第２ア
ンドープドアモルファスシリコン膜３Ｂが形成されたウ
エハー１を蒸着炉からアンローディングする。
【００２３】大気圧のＮ2 ガス雰囲気又は真空状態で６
００乃至７００℃の温度範囲で１乃至２０時間の熱処理
工程を実施することにより第２アンドープドアモルファ
スシリコン膜３Ｂがニュークリアスサイト２を中心に固
相成長してアンドープドポリシリコン膜３が形成され
る。
【００２４】従って、アンドープドポリシリコン膜３の
グレインサイズはニュークリアスサイト２の密度により
決定され、約４５０℃以下の低温でニュークリアスサイ
ト２を形成する場合０．５μm 以上のグレインサイズを
得ることが出来る。
【００２５】図２（Ａ）乃至図２（Ｃ）は本発明の第２
実施形態による半導体素子のポリシリコン膜製造方法を
説明するため図示した素子の断面図である。
【００２６】図２（Ａ）を参照すると、硫酸処理及びフ
ッ酸系溶液処理されたウエハー11は約４００℃以下の温
度状態の蒸着炉にローディングされる蒸着炉内部を真空
状態にしながら蒸着炉内部温度が４００乃至５００℃範
囲になるように第１温度上昇工程を実施する。
【００２７】第１ソースガスであるＳｉ2 Ｈ6 ガスを蒸
着炉内部に流し入れる前処理工程を実施する。このＳｉ
2 Ｈ6 ガスは蒸着炉内部温度により熱分解され、熱分解
されたイオンのうちシリコンイオンにより多数のニュー
クリアスサイト12がウエハー11表面に形成される。
【００２８】ニュークリアスサイト12は前処理工程の初
期段階で形成され、前処理工程時間を長くしてウエハー
11上に形成されたニュークリアスサイト12を中心にアン
ドープドアモルファスシリコンが成長されアンドープド
アモルファスシリコン膜13Ａが連続的に形成される。
【００２９】アンドープドアモルファスシリコン膜13Ａ
が連続的に形成されるためには１００乃至２００Åの厚
さで形成されることが望ましい。
【００３０】図２（Ｂ）を参照すると、蒸着炉を真空状
態に維持しながら第１ソースガスを中断した後５００乃
至６００℃の温度範囲になるように第２温度上昇工程を
実施する。
【００３１】第２温度上昇工程が完了すると蒸着炉に第
２ソースガスで小量の不純物を含有したＳｉＨ4 ガス、
例えばＳｉＨ4 ガスに１乃至４％のＰＨ3 ガスを含有し
た第２ソースガスを蒸着炉内に流し入れる主蒸着工程を
実施することによりアンドープドアモルファスシリコン
膜13Ａに連続的にドープドアモルファスシリコンが成長
し、ドープドアモルファスシリコン膜13Ｂが形成され
る。
【００３２】図２（Ｃ）を参照すると、第２ソースガス
供給を中断したあと温度を約４００℃以下に降下させド
ープドアモルファスシリコン膜13Ｂが形成されたウエハ
ー11を蒸着炉からアンローディングする。
【００３３】大気圧のＮ2 ガス雰囲気又は真空状態で６
００乃至７００℃の温度範囲で１乃至２０時間熱処理工
程を実施することによりドープドアモルファスシリコン
膜13Ｂがニュークリアスサイト12を中心に固相成長され
ドープドアモルファスシリコン膜13が形成される。
【００３４】従って、ドープドポリシリコン膜13のグレ
インサイズはニュークリアスサイト12の密度により決定
されるので、約４５０℃以下の低温でニュークリアスサ
イト12が形成される場合０．５μm 以上のグレインサイ
ズを得ることが出来、更にグレイン各々のサイズが均等
になる。
【００３５】第１実施形態とは異なり第２実施形態では
薄膜トランジスターのしきい電圧調節のため不純物イオ
ン注入工程を実施しなくてもよい利点がある。
【００３６】
【発明の効果】上述した如く本発明により形成されたポ
リシリコン膜は０．５μm 以上のグレインサイズを得る
ことが出来、各グレイン各々のサイズが均等であり、こ
のようなポリシリコン膜を薄膜トランジスター製造に適
用した場合、薄膜トランジスターの電気的特性を向上さ
せることが出来るので、結局素子の信頼性を向上させる
と共に素子の高集積化を実現することが出来る効果があ
る。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｃ）は本発明の第１実施形態によ
る半導体素子のポリシリコン膜製造方法を説明するため
図示した素子の断面図である。
【図２】（Ａ）乃至（Ｃ）は本発明の第２実施形態によ
る半導体素子のポリシリコン膜製造方法を説明するため
図示した素子の断面図である。
【符号の説明】
１，11…ウエハー ２，12…ニュークリアスサイト ３…アンドープドポリシリコン膜 ３Ａ，３Ｂ，13Ａ…アンドープドアモルファスシリコン
膜 13…ドープドポリシリコン膜 13Ｂ…ドープドアモルファスシリコン膜

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のポリシリコン膜製造方法に
    おいて、 ウエハーを蒸着炉にローディングする段階と、 第１温度上昇工程を実施する段階と、 前記蒸着炉に第１ソースガスを流し入れる前処理工程を
    実施することにより、前処理工程初期段階で前記ウエハ
    ー表面に多数のニュークリアスサイトが形成され、前処
    理工程時間が経過するにつれ前記多数のニュークリアス
    サイトを中心にアンドープドアモルファスシリコンが成
    長して第１アンドープドアモルファスシリコン膜が形成
    される段階と、 前記第１ソースガス供給を中断したあと、第２温度上昇
    工程を実施する段階と前記蒸着炉に第２ソースガスを流
    し入れる主蒸着工程により、前記第１アンドープドアモ
    ルファスシリコン膜に連続してアンドープドアモルファ
    スシリコン膜が成長されて第２アンドープドアモルファ
    スシリコン膜が形成される段階と、 温度が降下したあと、前記第２アンドープドアモルファ
    スシリコン膜が形成された前記ウエハーを前記蒸着炉か
    らアンローディングする段階と、 熱処理工程で前記第２アンドープドアモルファスシリコ
    ン膜を固相成長させてアンドープドポリシリコン膜が形
    成される段階からなることを特徴とする半導体素子のポ
    リシリコン膜製造方法。
  2. 【請求項２】 請求項１において、 前記ウエハーローディング及びアンローディング時の蒸
    着炉内部温度は約４００℃以下であることを特徴とする
    半導体素子のポリシリコン膜製造方法。
  3. 【請求項３】 請求項１において、 前記第１温度上昇工程は蒸着炉内部を真空にしながら蒸
    着炉内部温度が４００乃至５００℃の温度範囲になるよ
    うに実施されることを特徴とする半導体素子のポリシリ
    コン膜製造方法。
  4. 【請求項４】 請求項１において、 前記第１ソースガスはＳｉ2 Ｈ6 ガスであることを特徴
    とする半導体素子のポリシリコン膜製造方法。
  5. 【請求項５】 請求項１において、 前記ニュークリアスサイトはＳｉ2 Ｈ6 ガスが熱分解さ
    れて形成されることを特徴とする半導体素子のポリシリ
    コン膜製造方法。
  6. 【請求項６】 請求項１において、 前記第１アンドープドアモルファスシリコン膜は不連続
    的に形成されることを特徴とする半導体素子のポリシリ
    コン膜製造方法。
  7. 【請求項７】 請求項６において、 前記第１アンドープドアモルファスシリコン膜が不連続
    的に形成されるようにするため、前記第１アンドープド
    アモルファスシリコン膜は１０乃至１００Åの厚さで形
    成されることを特徴とする半導体素子のポリシリコン膜
    製造方法。
  8. 【請求項８】 請求項１において、 前記第１アンドープドアモルファスシリコン膜は連続的
    に形成されることを特徴とする半導体素子のポリシリコ
    ン膜製造方法。
  9. 【請求項９】 請求項８において、 前記第１アンドープドアモルファスシリコン膜が連続的
    に形成されるようにするために、前記第１アンドープド
    アモルファスシリコン膜は１００乃至２００Åの厚さで
    形成されることを特徴とする半導体素子のポリシリコン
    膜製造方法。
  10. 【請求項１０】 請求項１において、 前記第２温度上昇工程は蒸着炉内部温度が５００乃至６
    ００℃の温度範囲になるように実施されることを特徴と
    する半導体素子のポリシリコン膜製造方法。
  11. 【請求項１１】 請求項１において、 前記第２ソースガスはＳｉＨ4 ガスであることを特徴と
    する半導体素子のポリシリコン膜製造方法。
  12. 【請求項１２】 請求項１において、 前記熱処理工程は大気圧Ｎ2 ガス雰囲気で６００乃至７
    ００℃の温度範囲で１乃至２０時間実施されることを特
    徴とする半導体素子のポリシリコン膜製造方法。
  13. 【請求項１３】 請求項１において、 前記熱処理工程は真空状態で６００乃至７００℃の温度
    範囲で１乃至２０時間実施されることを特徴とする半導
    体素子のポリシリコン膜製造方法。
  14. 【請求項１４】 半導体素子のポリシリコン膜製造方法
    において、 ウエハーを蒸着炉にローディングする段階と、 第１温度上昇工程を実施する段階と、 前記蒸着炉に第１ソースガスを流し入れる前処理工程を
    実施することにより、前処理工程初期段階で前記ウエハ
    ー表面に多数のニュークリアスサイトが形成され、前処
    理工程を継続的に実施することにより前記多数のニュー
    クリアスサイトを中心にアンドープドアモルファスシリ
    コンが成長して連続的にアンドープドアモルファスシリ
    コンが形成される段階と、 前記第１ソースガスの供給を中断したあと、第２温度上
    昇工程を実施する段階と、 前記蒸着炉に第２ソースガスを流し入れる主蒸着工程に
    より前記アンドープドアモルファスシリコン膜に連続的
    にドープドアモルファスシリコンが成長してドープドア
    モルファスシリコン膜が形成される段階と、 温度を降下させたあと前記ドープドアモルファスシリコ
    ン膜が形成されたウエハーを蒸着炉からアンローディン
    グする段階と、 熱処理工程で前記ドープドアモルファスシリコン膜を固
    相成長させてドープドポリシリコン膜を形成すると同時
    に前記アンドープドアモルファスシリコン膜内に不純物
    が拡散されてドープドアモルファスシリコン膜が形成さ
    れる段階からなることを特徴とする半導体素子のポリシ
    リコン膜製造方法。
  15. 【請求項１５】 請求項１４において、 前記ウエハーローディング及びアンローディング時の蒸
    着炉内部温度は約４００℃以下であることを特徴とする
    半導体素子のポリシリコン膜製造方法。
  16. 【請求項１６】 請求項１４において、 前記第１温度上昇工程は蒸着炉内部を真空にしながら蒸
    着炉内部温度が４００乃至５００℃の温度範囲になるよ
    うに実施されることを特徴とする半導体素子のポリシリ
    コン膜製造方法。
  17. 【請求項１７】 請求項１４において、 前記第１ソースガスはＳｉ2 Ｈ6 ガスであることを特徴
    とする半導体素子のポリシリコン膜製造方法。
  18. 【請求項１８】 請求項１４において、 前記ニュークリアスサイトはＳｉ2 Ｈ6 ガスが熱分解し
    て形成されることを特徴とする半導体素子のポリシリコ
    ン膜製造方法。
  19. 【請求項１９】 請求項１４において、 前記アンドープドアモルファスシリコン膜は１００乃至
    ２００Åの厚さで形成されることを特徴とする半導体素
    子のポリシリコン膜製造方法。
  20. 【請求項２０】 請求項１４において、 前記第２温度上昇工程は蒸着炉内部温度が５００乃至６
    ００℃の温度範囲になるように実施されることを特徴と
    する半導体素子のポリシリコン膜製造方法。
  21. 【請求項２１】 請求項１４において、 前記第２ソースガスは少量の不純物を含有するＳｉＨ4
    ガスであることを特徴とする半導体素子のポリシリコン
    膜製造方法。
  22. 【請求項２２】 請求項１４において、 前記第２ソースガスはＳｉＨ4 ガスに１乃至４％のＰＨ
    3 ガスが含有されることを特徴とする半導体素子のポリ
    シリコン膜製造方法。
  23. 【請求項２３】 請求項１４において、 前記熱処理工程は大気圧のＮ2 ガス雰囲気において６０
    ０乃至７００℃の温度範囲で１乃至２０時間実施される
    ことを特徴とする半導体素子のポリシリコン膜製造方
    法。
  24. 【請求項２４】 請求項１４において、 前記熱処理工程は真空状態で６００乃至７００℃の温度
    範囲で１乃至２０時間実施されることを特徴とする半導
    体素子のポリシリコン膜製造方法。
JP8265637A 1995-10-07 1996-10-07 半導体素子のポリシリコン膜製造方法 Pending JPH09115833A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19950034402 1995-10-07
KR95-34402 1995-10-07

Publications (1)

Publication Number Publication Date
JPH09115833A true JPH09115833A (ja) 1997-05-02

Family

ID=19429518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8265637A Pending JPH09115833A (ja) 1995-10-07 1996-10-07 半導体素子のポリシリコン膜製造方法

Country Status (2)

Country Link
US (1) US5893747A (ja)
JP (1) JPH09115833A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295751C (zh) * 2003-06-16 2007-01-17 友达光电股份有限公司 多晶硅薄膜的制造方法
CN111223761A (zh) * 2020-01-14 2020-06-02 北京大学 一种沉积多晶硅表面颗粒质量改善方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6096626A (en) * 1998-09-03 2000-08-01 Micron Technology, Inc. Semiconductor structures and semiconductor processing methods of forming silicon layers
US6204156B1 (en) * 1999-09-02 2001-03-20 Micron Technology, Inc. Method to fabricate an intrinsic polycrystalline silicon film
US6682992B2 (en) * 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
TWI254990B (en) * 2003-11-14 2006-05-11 Samsung Electronics Co Ltd Method of manufacturing a thin dielectric layer using a heat treatment and a semiconductor device formed using the method
KR100702781B1 (ko) * 2003-12-11 2007-04-03 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024972A (en) * 1990-01-29 1991-06-18 Motorola, Inc. Deposition of a conductive layer for contacts
JPH0547661A (ja) * 1991-08-09 1993-02-26 Mitsubishi Electric Corp 半導体装置の製造方法
US5147820A (en) * 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
KR0135166B1 (ko) * 1993-07-20 1998-04-25 문정환 반도체장치의 게이트 형성방법
US5652156A (en) * 1995-04-10 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Layered polysilicon deposition method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295751C (zh) * 2003-06-16 2007-01-17 友达光电股份有限公司 多晶硅薄膜的制造方法
CN111223761A (zh) * 2020-01-14 2020-06-02 北京大学 一种沉积多晶硅表面颗粒质量改善方法
CN111223761B (zh) * 2020-01-14 2022-11-25 北京大学 一种沉积多晶硅表面颗粒质量改善方法

Also Published As

Publication number Publication date
US5893747A (en) 1999-04-13

Similar Documents

Publication Publication Date Title
JP3676596B2 (ja) メモリセル装置及びその製造方法
EP0521644B1 (en) Method of manufacturing polysilicon film
TWI414026B (zh) 製造薄膜電晶體之方法
US6187100B1 (en) Semiconductor device and production thereof
JPH06204137A (ja) 多結晶シリコン薄膜の製造方法
US5858852A (en) Fabrication process of a stack type semiconductor capacitive element
JPH05343316A (ja) 半導体装置の製造方法
JPH04293228A (ja) 多結晶シリコン層の製造方法
JPH10335609A (ja) 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法
US5893747A (en) Method of manufacturing a polysilicon film of a semiconductor device
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
KR950004553A (ko) 반도체 장치의 제조방법
US20040228969A1 (en) Method for forming ONO top oxide in NROM structure
JP3576790B2 (ja) 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法
KR0165856B1 (ko) 침착 터널링 산화물의 제조방법
US6764916B1 (en) Manufacturing method for semiconductor device
JP3093762B2 (ja) 半導体装置の製造方法
JP2003528443A5 (ja)
JPH1140763A (ja) 半導体装置の製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
CN115621116A (zh) 一种用于Splitgate的多晶硅膜层制作方法
CN121694050A (zh) 外延片的制造方法
JP2842088B2 (ja) ゲート絶縁膜の製造方法
JPS61264720A (ja) 多結晶シリコンの製造方法
JPH05144730A (ja) 半導体装置の製造方法