JPH05144730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05144730A JPH05144730A JP30618391A JP30618391A JPH05144730A JP H05144730 A JPH05144730 A JP H05144730A JP 30618391 A JP30618391 A JP 30618391A JP 30618391 A JP30618391 A JP 30618391A JP H05144730 A JPH05144730 A JP H05144730A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- layer
- polycrystalline
- doped layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 25
- 238000000137 annealing Methods 0.000 abstract description 8
- 238000007796 conventional method Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 2
- 239000007787 solid Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 53
- 239000007790 solid phase Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003685 thermal hair damage Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- -1 sulfur ions Chemical class 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、例えば高いオン／オフ電流比を有
するＴＦＴを作製するために、デバイス作製が可能な程
度にドーパント濃度が十分低く、なおかつ結晶粒径が十
分に大きいノンドープ型多結晶シリコン膜を、低スルー
プット及び基体熱損傷を引き起こさずに基体上に形成す
る方法を提供する。 【構成】 ノンドープ型多結晶シリコン膜３ａを形成す
る半導体装置の製造方法であって、基体１上にノンドー
プ型非晶質シリコン膜２を形成する工程と、前記ノンド
ープ型非晶質シリコン膜２の表面から所望の深さまでイ
オン注入を行い、前記ノンドープ型非晶質シリコン膜２
の上層部を非晶質ドープ層２ａに改質形成する工程と、
前記非晶質シリコン膜２を多結晶化させて多結晶ドープ
層３ａ及び多結晶ノンドープ層３ｂからなる多結晶シリ
コン膜３を形成する工程と、前記多結晶ドープ層３ａを
選択的に除去する工程と、を順次備えたことを特徴とす
る。
するＴＦＴを作製するために、デバイス作製が可能な程
度にドーパント濃度が十分低く、なおかつ結晶粒径が十
分に大きいノンドープ型多結晶シリコン膜を、低スルー
プット及び基体熱損傷を引き起こさずに基体上に形成す
る方法を提供する。 【構成】 ノンドープ型多結晶シリコン膜３ａを形成す
る半導体装置の製造方法であって、基体１上にノンドー
プ型非晶質シリコン膜２を形成する工程と、前記ノンド
ープ型非晶質シリコン膜２の表面から所望の深さまでイ
オン注入を行い、前記ノンドープ型非晶質シリコン膜２
の上層部を非晶質ドープ層２ａに改質形成する工程と、
前記非晶質シリコン膜２を多結晶化させて多結晶ドープ
層３ａ及び多結晶ノンドープ層３ｂからなる多結晶シリ
コン膜３を形成する工程と、前記多結晶ドープ層３ａを
選択的に除去する工程と、を順次備えたことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
おける多結晶シリコン膜の形成方法に関するものであっ
て、特に薄膜トランジスタの製造方法に向けられる。
おける多結晶シリコン膜の形成方法に関するものであっ
て、特に薄膜トランジスタの製造方法に向けられる。
【０００２】
【従来の技術】多結晶シリコン膜を用いて作製した薄膜
トランジスタ（ＴＦＴ；Thin FilmTransistor）は、液
晶ディスプレイの駆動回路やＳＲＡＭのメモリセルをは
じめ多くの半導体回路に用いられている。これらの回路
の作動能力を向上させるにあたり、動作速度を上げ、か
つ消費電力を減らすために、ＴＦＴのオン電流を大きく
し、かつリーク電流を減らす技術が必要となってくる。
トランジスタ（ＴＦＴ；Thin FilmTransistor）は、液
晶ディスプレイの駆動回路やＳＲＡＭのメモリセルをは
じめ多くの半導体回路に用いられている。これらの回路
の作動能力を向上させるにあたり、動作速度を上げ、か
つ消費電力を減らすために、ＴＦＴのオン電流を大きく
し、かつリーク電流を減らす技術が必要となってくる。
【０００３】多結晶シリコン膜の結晶粒径は、このＴＦ
Ｔの作動能力に大きく影響を与えることが知られてい
る。結晶粒径を大きくすることは、膜中のキャリアの移
動度を大きくすることになり、その結果、オン／オフ電
流比を高くすることが可能になりＴＦＴの変換効率向上
に寄与する。
Ｔの作動能力に大きく影響を与えることが知られてい
る。結晶粒径を大きくすることは、膜中のキャリアの移
動度を大きくすることになり、その結果、オン／オフ電
流比を高くすることが可能になりＴＦＴの変換効率向上
に寄与する。
【０００４】ＴＦＴを作製する多結晶シリコン膜を基体
上に形成する方法には、従来、高温で多結晶シリコン膜
をＣＶＤ法により堆積形成する方法と、比較的低温で非
晶質シリコン膜をＣＶＤ法により堆積形成し、これをア
ニールにより固相成長させ、多結晶化させる方法が知ら
れている。
上に形成する方法には、従来、高温で多結晶シリコン膜
をＣＶＤ法により堆積形成する方法と、比較的低温で非
晶質シリコン膜をＣＶＤ法により堆積形成し、これをア
ニールにより固相成長させ、多結晶化させる方法が知ら
れている。
【０００５】多結晶シリコン膜の結晶粒径は、高温で多
結晶シリコン膜を形成する場合では０．１μｍ程度、ま
た比較的低温で固相成長させて多結晶シリコン膜を形成
する場合では０．２〜１．０μｍ程度である。一方、一
般に使用されるＴＦＴのチャネル幅は０．７〜２．０μ
ｍ程度である。従って、従来方法により作製した多結晶
シリコン膜を用いてＴＦＴを作製すると、そのチャネル
内での微結晶粒界の存在確率が高くなり、そのためＴＦ
Ｔのオン／オフ電流比を高くすることが困難となってく
る。
結晶シリコン膜を形成する場合では０．１μｍ程度、ま
た比較的低温で固相成長させて多結晶シリコン膜を形成
する場合では０．２〜１．０μｍ程度である。一方、一
般に使用されるＴＦＴのチャネル幅は０．７〜２．０μ
ｍ程度である。従って、従来方法により作製した多結晶
シリコン膜を用いてＴＦＴを作製すると、そのチャネル
内での微結晶粒界の存在確率が高くなり、そのためＴＦ
Ｔのオン／オフ電流比を高くすることが困難となってく
る。
【０００６】現在、ＴＦＴのオン／オフ電流比を高くす
るために、多結晶シリコン膜の結晶粒径を大きくするに
は、次の溶融再結晶法及び固相成長法による方法があ
る。
るために、多結晶シリコン膜の結晶粒径を大きくするに
は、次の溶融再結晶法及び固相成長法による方法があ
る。
【０００７】溶融再結晶法は、レーザーアニール、電子
ビームアニール等を用いて多結晶シリコン膜を再結晶さ
せるもので、数μｍ〜数１０μｍの結晶粒径の多結晶シ
リコン膜を得ることができる。しかし、細く絞られたビ
ームを用いるため、生産効率が低くスループットが悪
く、また、ビームにより多結晶シリコン膜を形成する基
体に熱損傷を与えることがある。スループット向上のた
めに大面積の領域において再結晶させるゾーンメルティ
ング法があるが、この場合も多結晶シリコン膜を形成す
る基板に反りを与えるなどの熱損傷を免れることはでき
ない。
ビームアニール等を用いて多結晶シリコン膜を再結晶さ
せるもので、数μｍ〜数１０μｍの結晶粒径の多結晶シ
リコン膜を得ることができる。しかし、細く絞られたビ
ームを用いるため、生産効率が低くスループットが悪
く、また、ビームにより多結晶シリコン膜を形成する基
体に熱損傷を与えることがある。スループット向上のた
めに大面積の領域において再結晶させるゾーンメルティ
ング法があるが、この場合も多結晶シリコン膜を形成す
る基板に反りを与えるなどの熱損傷を免れることはでき
ない。
【０００８】一方、多結晶シリコン膜の結晶粒径は、そ
の多結晶化する前の非晶質状態でのドープ量に応じて大
きくなることが知られている。このことを利用して高濃
度にドープした非晶質シリコン膜を固相成長法により多
結晶化させて大きい結晶粒径を得る方法では、数μｍの
結晶粒径の多結晶シリコン膜が得られる。しかし、この
多結晶シリコン膜には不純物イオンが高濃度にドープさ
れているため、ＴＦＴなどのデバイスを形成するには適
さない。
の多結晶化する前の非晶質状態でのドープ量に応じて大
きくなることが知られている。このことを利用して高濃
度にドープした非晶質シリコン膜を固相成長法により多
結晶化させて大きい結晶粒径を得る方法では、数μｍの
結晶粒径の多結晶シリコン膜が得られる。しかし、この
多結晶シリコン膜には不純物イオンが高濃度にドープさ
れているため、ＴＦＴなどのデバイスを形成するには適
さない。
【０００９】
【発明が解決しようとする課題】本発明は、例えば高い
オン／オフ電流比を有するＴＦＴを作製するために、デ
バイス作製が可能な程度にドーパント濃度が十分低く、
なおかつ結晶粒径が十分に大きいノンドープ型多結晶シ
リコン膜を、低スループット及び基体熱損傷を引き起こ
さずに基体上に形成する方法を提供する。
オン／オフ電流比を有するＴＦＴを作製するために、デ
バイス作製が可能な程度にドーパント濃度が十分低く、
なおかつ結晶粒径が十分に大きいノンドープ型多結晶シ
リコン膜を、低スループット及び基体熱損傷を引き起こ
さずに基体上に形成する方法を提供する。
【００１０】
【課題を解決するための手段】ノンドープ型多結晶シリ
コン膜を形成する半導体装置の製造方法であって、基体
上にノンドープ型非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜の表面から所望の深さまでイオン
注入を行い、該非晶質シリコン膜の上層部を非晶質ドー
プ層に改質形成する工程と、前記非晶質シリコン膜を多
結晶化させ多結晶ドープ層及び多結晶ノンドープ層から
なる多結晶シリコン膜を形成する工程と、前記多結晶ド
ープ層を選択的に除去する工程と、を順次備えたことを
特徴とする。
コン膜を形成する半導体装置の製造方法であって、基体
上にノンドープ型非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜の表面から所望の深さまでイオン
注入を行い、該非晶質シリコン膜の上層部を非晶質ドー
プ層に改質形成する工程と、前記非晶質シリコン膜を多
結晶化させ多結晶ドープ層及び多結晶ノンドープ層から
なる多結晶シリコン膜を形成する工程と、前記多結晶ド
ープ層を選択的に除去する工程と、を順次備えたことを
特徴とする。
【００１１】
【作用】基体上に形成された上層部がドープ層、下層部
がノンドープ層からなる非晶質シリコン膜を多結晶化さ
せることで、上層部はドープ層、下層部はノンドープ層
からなる多結晶シリコン膜が得られる。この時、下のノ
ンドープ層は、上のドープ層より結晶の成長速度が遅い
ため、先行して多結晶化した上のドープ層の結晶粒界の
状態を引き継いで多結晶化する。また、多結晶シリコン
膜の結晶粒径は、その多結晶化する前のドープ量に応じ
て大きくなるため、上層部のドープ層を選択的に取り除
くと、大きい結晶粒径のノンドープ型多結晶シリコン膜
を基体上に形成することができる。
がノンドープ層からなる非晶質シリコン膜を多結晶化さ
せることで、上層部はドープ層、下層部はノンドープ層
からなる多結晶シリコン膜が得られる。この時、下のノ
ンドープ層は、上のドープ層より結晶の成長速度が遅い
ため、先行して多結晶化した上のドープ層の結晶粒界の
状態を引き継いで多結晶化する。また、多結晶シリコン
膜の結晶粒径は、その多結晶化する前のドープ量に応じ
て大きくなるため、上層部のドープ層を選択的に取り除
くと、大きい結晶粒径のノンドープ型多結晶シリコン膜
を基体上に形成することができる。
【００１２】
【実施例】図１に本発明の一実施例の工程別断面図を示
す。
す。
【００１３】第１の工程（図１Ａ）では、絶縁基板ある
いはデバイス上の絶縁膜などの基体１上に非晶質シリコ
ン膜２を形成する。非晶質シリコン膜２はＣＶＤ法によ
り、基体温度５６０℃で、５００ｎｍの厚さに堆積す
る。この時、反応ガスにはシランガスなどを用いる。
いはデバイス上の絶縁膜などの基体１上に非晶質シリコ
ン膜２を形成する。非晶質シリコン膜２はＣＶＤ法によ
り、基体温度５６０℃で、５００ｎｍの厚さに堆積す
る。この時、反応ガスにはシランガスなどを用いる。
【００１４】第２の工程（図１Ｂ）では、非晶質シリコ
ン膜２の表面にイオン注入ｉを行い、その上層部に非晶
質ドープ層２ａを形成する。この場合、例えば硫黄イオ
ン（Ｐ）を注入し、イオン濃度３×１０20ｃｍ-3の高イ
オン濃度非晶質シリコン層を、表面から２５０ｎｍの深
さに選択的に形成する。この時、Ｐが注入されない非晶
質シリコン膜２の下層部の領域には非晶質ノンドープ層
２ｂが残る。
ン膜２の表面にイオン注入ｉを行い、その上層部に非晶
質ドープ層２ａを形成する。この場合、例えば硫黄イオ
ン（Ｐ）を注入し、イオン濃度３×１０20ｃｍ-3の高イ
オン濃度非晶質シリコン層を、表面から２５０ｎｍの深
さに選択的に形成する。この時、Ｐが注入されない非晶
質シリコン膜２の下層部の領域には非晶質ノンドープ層
２ｂが残る。
【００１５】第３の工程（図１Ｃ）では、ドープ層及び
ノンドープ層からなる非晶質シリコン膜２を固相成長に
より多結晶化させ、多結晶シリコン膜３を形成する。こ
の場合、固相成長は６００℃の電気炉中で１０時間のア
ニールにより行う。
ノンドープ層からなる非晶質シリコン膜２を固相成長に
より多結晶化させ、多結晶シリコン膜３を形成する。こ
の場合、固相成長は６００℃の電気炉中で１０時間のア
ニールにより行う。
【００１６】この時、下のノンドープ非晶質層２ｂは、
結晶の成長速度が上のドープ非晶質層２ａより遅いた
め、先行して多結晶化した上の多結晶ドープ層３ａの結
晶粒界の状態を引き継いで多結晶化する。また、多結晶
シリコン膜３の結晶粒径は、多結晶化する前の非晶質シ
リコン状態でのドープ量に応じて大きくなるため、本工
程で得られる多結晶シリコン膜３の下層部は大きい結晶
粒径を有することになる。さらに、アニール処理は比較
的低温で行われるため、ドープ層からノンドープ層への
イオンの熱拡散は少なく、多結晶シリコン膜３の下層部
には良好な多結晶ノンドープ層３ｂが形成される。ま
た、アニール処理ではレーザなどのビームを用いないた
め、スループットを低下させることもなく、下層基体に
損傷を与えるなどの影響も少ない。
結晶の成長速度が上のドープ非晶質層２ａより遅いた
め、先行して多結晶化した上の多結晶ドープ層３ａの結
晶粒界の状態を引き継いで多結晶化する。また、多結晶
シリコン膜３の結晶粒径は、多結晶化する前の非晶質シ
リコン状態でのドープ量に応じて大きくなるため、本工
程で得られる多結晶シリコン膜３の下層部は大きい結晶
粒径を有することになる。さらに、アニール処理は比較
的低温で行われるため、ドープ層からノンドープ層への
イオンの熱拡散は少なく、多結晶シリコン膜３の下層部
には良好な多結晶ノンドープ層３ｂが形成される。ま
た、アニール処理ではレーザなどのビームを用いないた
め、スループットを低下させることもなく、下層基体に
損傷を与えるなどの影響も少ない。
【００１７】さらに、このようにイオン注入により非晶
質ドープ層２ａを形成して固相成長させると、非晶質シ
リコン膜２の上にＰを含む不純物混合シランガスを反応
ガスに用いてＣＶＤ法によりドープ型非晶質シリコン膜
を新たに積層形成する場合に比べ、その形成時に微結晶
粒の混入を避けることができ、固相成長により均一に結
晶粒径の大きい多結晶シリコン膜３を得ることができ
る。
質ドープ層２ａを形成して固相成長させると、非晶質シ
リコン膜２の上にＰを含む不純物混合シランガスを反応
ガスに用いてＣＶＤ法によりドープ型非晶質シリコン膜
を新たに積層形成する場合に比べ、その形成時に微結晶
粒の混入を避けることができ、固相成長により均一に結
晶粒径の大きい多結晶シリコン膜３を得ることができ
る。
【００１８】第４の最終工程（図１Ｄ）では、多結晶ド
ープ層３ａを選択的に除去して多結晶ノンドープ層３ｂ
露出させる。この時、多結晶ドープ層３ａの除去は、例
えばフッ酸、硝酸、酢酸の８：３：１混合液を用いる化
学選択エッチングにより行う。この場合、エッチレート
が高いイオン濃度１０17ｃｍ-3以上のｎ型多結晶シリコ
ン層が選択的に除去される。
ープ層３ａを選択的に除去して多結晶ノンドープ層３ｂ
露出させる。この時、多結晶ドープ層３ａの除去は、例
えばフッ酸、硝酸、酢酸の８：３：１混合液を用いる化
学選択エッチングにより行う。この場合、エッチレート
が高いイオン濃度１０17ｃｍ-3以上のｎ型多結晶シリコ
ン層が選択的に除去される。
【００１９】このように基体１上に形成されたノンドー
プ型多結晶シリコン膜３ｂは約５．０μｍの結晶粒径を
有し、これは従来技術により得られるノンドープ型多結
晶シリコン膜の結晶粒径（０．２〜１．０μｍ）に比
べ、著しく大きくなっている。また、このノンドープ型
多結晶シリコン膜を用いてＴＦＴを作製すると、オン／
オフ電流比が従来の５桁から７桁へ向上する。
プ型多結晶シリコン膜３ｂは約５．０μｍの結晶粒径を
有し、これは従来技術により得られるノンドープ型多結
晶シリコン膜の結晶粒径（０．２〜１．０μｍ）に比
べ、著しく大きくなっている。また、このノンドープ型
多結晶シリコン膜を用いてＴＦＴを作製すると、オン／
オフ電流比が従来の５桁から７桁へ向上する。
【００２０】なお、本実施例ではＰのイオン注入により
ｎ型ドープ層を形成したが、ヒ素イオン（Ａｓ）のイオ
ン注入によりｎ型ドープ層を形成しても同様の効果が得
られる。
ｎ型ドープ層を形成したが、ヒ素イオン（Ａｓ）のイオ
ン注入によりｎ型ドープ層を形成しても同様の効果が得
られる。
【００２１】
【発明の効果】本発明によると、基体上の上層部がドー
プ層、下層部がノンドープ層からなる非晶質シリコン膜
を固相成長により多結晶化させた後、上層部の多結晶ド
ープ層を選択的に除去することで、ノンドープ型多結晶
シリコン膜を基体上に形成することができる。この時、
下のノンドープ層は、先行して多結晶化する上のドープ
層の大きい結晶粒径を引き継いで多結晶化するため、大
きい結晶粒径を有するノンドープ型多結晶シリコン膜を
得ることができる。
プ層、下層部がノンドープ層からなる非晶質シリコン膜
を固相成長により多結晶化させた後、上層部の多結晶ド
ープ層を選択的に除去することで、ノンドープ型多結晶
シリコン膜を基体上に形成することができる。この時、
下のノンドープ層は、先行して多結晶化する上のドープ
層の大きい結晶粒径を引き継いで多結晶化するため、大
きい結晶粒径を有するノンドープ型多結晶シリコン膜を
得ることができる。
【００２２】また、本発明によると、イオン注入により
非晶質ドープ層を形成して、非晶質ノンドープ層ととも
に固相成長させるさせるため、非晶質シリコン膜の上に
ドープ型非晶質シリコン膜を新たに積層形成して固相成
長させる場合に比べ、微結晶粒の混入を避けることがで
き、結晶粒径が均一に大きい多結晶シリコン膜を得るこ
とができる。
非晶質ドープ層を形成して、非晶質ノンドープ層ととも
に固相成長させるさせるため、非晶質シリコン膜の上に
ドープ型非晶質シリコン膜を新たに積層形成して固相成
長させる場合に比べ、微結晶粒の混入を避けることがで
き、結晶粒径が均一に大きい多結晶シリコン膜を得るこ
とができる。
【００２３】また、本発明では、アニール処理において
レーザなどのビームを用いないため、スループットを低
下させることもなく、下層基体に損傷を与えるなどの影
響も少ない。
レーザなどのビームを用いないため、スループットを低
下させることもなく、下層基体に損傷を与えるなどの影
響も少ない。
【図１】本発明実施例の方法を示す工程別断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｙ
Claims (1)
- 【請求項１】ノンドープ型多結晶シリコン膜を形成する
半導体装置の製造方法であって、 基体上にノンドープ型非晶質シリコン膜を形成する工程
と、 前記非晶質シリコン膜の表面から所望の深さまでイオン
注入を行い、該非晶質シリコン膜の上層部を非晶質ドー
プ層に改質形成する工程と、 前記非晶質シリコン膜を多結晶化させ多結晶ドープ層及
び多結晶ノンドープ層からなる多結晶シリコン膜を形成
する工程と、 前記多結晶ドープ層を選択的に除去する工程と、 を順次備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30618391A JPH05144730A (ja) | 1991-11-21 | 1991-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30618391A JPH05144730A (ja) | 1991-11-21 | 1991-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144730A true JPH05144730A (ja) | 1993-06-11 |
Family
ID=17954030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30618391A Pending JPH05144730A (ja) | 1991-11-21 | 1991-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144730A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712181A (en) * | 1993-07-20 | 1998-01-27 | Lg Semicon Co., Ltd. | Method for the formation of polycide gate in semiconductor device |
| US6048781A (en) * | 1996-05-31 | 2000-04-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| CN104716200A (zh) * | 2015-04-03 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
-
1991
- 1991-11-21 JP JP30618391A patent/JPH05144730A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712181A (en) * | 1993-07-20 | 1998-01-27 | Lg Semicon Co., Ltd. | Method for the formation of polycide gate in semiconductor device |
| US6048781A (en) * | 1996-05-31 | 2000-04-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| CN104716200A (zh) * | 2015-04-03 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JP2001007024A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3414662B2 (ja) | Ｓｒａｍセル及びその製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPS62570B2 (ja) | ||
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| CN85109088A (zh) | 薄膜晶体管的制作方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08340122A (ja) | 薄膜半導体装置 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH0864828A (ja) | 薄膜トランジスタの製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JPS63196075A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH05217891A (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 |