JPH09115844A - 不純物の導入方法 - Google Patents
不純物の導入方法Info
- Publication number
- JPH09115844A JPH09115844A JP8210355A JP21035596A JPH09115844A JP H09115844 A JPH09115844 A JP H09115844A JP 8210355 A JP8210355 A JP 8210355A JP 21035596 A JP21035596 A JP 21035596A JP H09115844 A JPH09115844 A JP H09115844A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- solid sample
- gas
- impurities
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Plasma Technology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 不純物ドーピング工程を、レジストの機能を
損なわない低温で実施でき、ドーピング防止膜の形成も
必要でない不純物の導入方法を提供する。 【解決手段】 固体試料８の表面近傍に不純物を導入す
るに際し、固体試料をセットした真空槽に不活性ガスま
たは還元性ガスを含有した不活性ガスを導入してガスを
励起し固体試料の表面８ａにプラズマ２５を発生させ、
このプラズマの照射によって固体試料の表面に活性な試
料面を露出させる。プラズマの照射が作用しない状態で
不純物を含有するガスまたは蒸気を固体試料の活性な試
料面に接触させて、固体試料の活性な試料面８ａに不純
物を吸着させて不純物層１２を得る。
損なわない低温で実施でき、ドーピング防止膜の形成も
必要でない不純物の導入方法を提供する。 【解決手段】 固体試料８の表面近傍に不純物を導入す
るに際し、固体試料をセットした真空槽に不活性ガスま
たは還元性ガスを含有した不活性ガスを導入してガスを
励起し固体試料の表面８ａにプラズマ２５を発生させ、
このプラズマの照射によって固体試料の表面に活性な試
料面を露出させる。プラズマの照射が作用しない状態で
不純物を含有するガスまたは蒸気を固体試料の活性な試
料面に接触させて、固体試料の活性な試料面８ａに不純
物を吸着させて不純物層１２を得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関わるものであり、特に固体表面の近傍に低温（特
に室温から極低温にかけての領域）で原子または分子を
固体表面に付着や堆積させることによる不純物の導入方
法に関するものである。
法に関わるものであり、特に固体表面の近傍に低温（特
に室温から極低温にかけての領域）で原子または分子を
固体表面に付着や堆積させることによる不純物の導入方
法に関するものである。
【０００２】
【従来の技術】従来、固体表面としてのシリコン基板の
表面への不純物の導入については、例えば、［Ｄｉｇｅ
ｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐｅｒｓ １９
９３ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｔｅｃｈｎ
ｏｌｏｇｙ；ｐｐ９７−９８］に記載された技術が挙げ
られる。
表面への不純物の導入については、例えば、［Ｄｉｇｅ
ｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐｅｒｓ １９
９３ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｔｅｃｈｎ
ｏｌｏｇｙ；ｐｐ９７−９８］に記載された技術が挙げ
られる。
【０００３】具体的に説明すると、先ず、真空槽の中に
設置したシリコンウエハを高温（例えば、 800℃程度）
に保ち、真空槽の中に水素を含むガスを導入してシリコ
ンウエハの表面を清浄化する。
設置したシリコンウエハを高温（例えば、 800℃程度）
に保ち、真空槽の中に水素を含むガスを導入してシリコ
ンウエハの表面を清浄化する。
【０００４】次に、清浄化されたシリコンウエハを含む
真空槽の中に所定の元素を含むガス（例えばダイボラン
Ｂ2 Ｈ6 ）を導入し、単に前記ガスに曝してシリコンウ
エハの表面に所望の原子もしくは分子であるほう素を付
着もしくは吸着させてドーピングを行なう。この際、主
に真空槽に導入された不純物導入用のガスの分解、さら
には前記不純物の真空槽における拡散を促進してシリコ
ンウエハの面内に均一に不純物を導入させるために、ド
ーピングガスを導入する際の温度は概ね 900℃前後であ
る。
真空槽の中に所定の元素を含むガス（例えばダイボラン
Ｂ2 Ｈ6 ）を導入し、単に前記ガスに曝してシリコンウ
エハの表面に所望の原子もしくは分子であるほう素を付
着もしくは吸着させてドーピングを行なう。この際、主
に真空槽に導入された不純物導入用のガスの分解、さら
には前記不純物の真空槽における拡散を促進してシリコ
ンウエハの面内に均一に不純物を導入させるために、ド
ーピングガスを導入する際の温度は概ね 900℃前後であ
る。
【０００５】次に、上記のようにドーピング層が形成さ
れたシリコンウエハに金属配線を行ったり、所定の酸化
雰囲気の中で薄い酸化膜を形成し、その後、ＣＶＤ装置
などでゲート電極を形成し、ＭＯＳトランジスタを形成
している。
れたシリコンウエハに金属配線を行ったり、所定の酸化
雰囲気の中で薄い酸化膜を形成し、その後、ＣＶＤ装置
などでゲート電極を形成し、ＭＯＳトランジスタを形成
している。
【０００６】
【発明が解決しようとする課題】このように従来の不純
物導入方法では、固体表面としてのシリコン基板の表面
が 800℃〜 900℃の高温に曝されるため、レジスト（所
謂、ノボラック型樹脂など）を用いたことによる選択的
なドーピングを行うことは不可能である。というのは通
常のレジストは 250℃程度が耐熱限界であり、それ以上
の温度ではレジストが溶けて流動しパターンそのものが
形成できなくなるためである。
物導入方法では、固体表面としてのシリコン基板の表面
が 800℃〜 900℃の高温に曝されるため、レジスト（所
謂、ノボラック型樹脂など）を用いたことによる選択的
なドーピングを行うことは不可能である。というのは通
常のレジストは 250℃程度が耐熱限界であり、それ以上
の温度ではレジストが溶けて流動しパターンそのものが
形成できなくなるためである。
【０００７】換言すれば、清浄工程とドーピング工程の
少なくとも一方をレジストの耐熱温度以上の温度で行う
ことになれば、選択的なドーピングができないと云うこ
とである。なお、清浄工程では温度が高いとレジストが
使用できないからと云って単に温度を下げただけでは、
ガス（具体的には、水素ガス）とシリコン基板の表面と
が反応しないため、清浄化することはできない。
少なくとも一方をレジストの耐熱温度以上の温度で行う
ことになれば、選択的なドーピングができないと云うこ
とである。なお、清浄工程では温度が高いとレジストが
使用できないからと云って単に温度を下げただけでは、
ガス（具体的には、水素ガス）とシリコン基板の表面と
が反応しないため、清浄化することはできない。
【０００８】より詳しくは、導入すべき不純物を含有す
るガスを真空槽に導入する際に、わざわざ 900℃と云っ
た高温にすることなく低温で導入してドーピング使用と
した場合には、不純物が導入される基板の表面を単に清
浄化するだけでなく活性化する必要がある。しかしなが
ら、従来のように清浄工程を 800℃と云った高温で行う
とレジストを用いた選択的な不純物導入が行えなくな
る。というのは、清浄工程が 800℃の場合には清浄工程
においてレジストを使用できないため、清浄化の後にレ
ジストパターンを形成することになってしまい、レジス
トパターンを形成すると清浄工程で活性化させたシリコ
ン基板の表面が活性でなくなってしまうからである。
るガスを真空槽に導入する際に、わざわざ 900℃と云っ
た高温にすることなく低温で導入してドーピング使用と
した場合には、不純物が導入される基板の表面を単に清
浄化するだけでなく活性化する必要がある。しかしなが
ら、従来のように清浄工程を 800℃と云った高温で行う
とレジストを用いた選択的な不純物導入が行えなくな
る。というのは、清浄工程が 800℃の場合には清浄工程
においてレジストを使用できないため、清浄化の後にレ
ジストパターンを形成することになってしまい、レジス
トパターンを形成すると清浄工程で活性化させたシリコ
ン基板の表面が活性でなくなってしまうからである。
【０００９】本発明はレジストを用いることができる低
温で不純物の導入を選択的に行うために、清浄工程だけ
でなくドーピング工程もレジストを用いることができる
低温で行うことできる不純物の導入方法を提供すること
を目的とする。
温で不純物の導入を選択的に行うために、清浄工程だけ
でなくドーピング工程もレジストを用いることができる
低温で行うことできる不純物の導入方法を提供すること
を目的とする。
【００１０】レジストは超ＬＳＩ製造工程においては極
めて一般的に用いられるものであり、これが使用できな
い場合にはドーピング防止膜を形成する必要性が生じ
る。このドーピング防止膜（例えば、シリコン窒化膜を
挙げることができる）そのものもレジストパターンを用
いて選択的に形成することになるため、ドーピング防止
膜の選択的な形成工程の分だけ工程は複雑になりそのコ
スト上昇は避けられない。また、ドーピングにより形成
される不純物分布は、温度が高くなると深さ方向にも不
純物が拡散されるため、ドーピング工程を高温で行うと
不純物の分布を急峻にすることは不可能である。
めて一般的に用いられるものであり、これが使用できな
い場合にはドーピング防止膜を形成する必要性が生じ
る。このドーピング防止膜（例えば、シリコン窒化膜を
挙げることができる）そのものもレジストパターンを用
いて選択的に形成することになるため、ドーピング防止
膜の選択的な形成工程の分だけ工程は複雑になりそのコ
スト上昇は避けられない。また、ドーピングにより形成
される不純物分布は、温度が高くなると深さ方向にも不
純物が拡散されるため、ドーピング工程を高温で行うと
不純物の分布を急峻にすることは不可能である。
【００１１】本発明はＣ−ＭＯＳ構造の形成時などの不
純物ドーピング工程を、レジストの機能を損なわない低
温で実施でき、ドーピング防止膜の形成も必要でない不
純物の導入方法を提供することを目的とする。
純物ドーピング工程を、レジストの機能を損なわない低
温で実施でき、ドーピング防止膜の形成も必要でない不
純物の導入方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の不純物の導入方
法は、プラズマの照射によって固体試料の表面に活性な
試料面を露出させ、プラズマの照射が作用しない状態で
目的の不純物を含有するガスまたは蒸気を固体試料の前
記活性な試料面に接触させて前記不純物を導入すること
を特徴とする。
法は、プラズマの照射によって固体試料の表面に活性な
試料面を露出させ、プラズマの照射が作用しない状態で
目的の不純物を含有するガスまたは蒸気を固体試料の前
記活性な試料面に接触させて前記不純物を導入すること
を特徴とする。
【００１３】この本発明によると、Ｃ−ＭＯＳ構造の形
成時などの不純物ドーピング工程を、レジストの機能を
損なわない低温で実施できる。
成時などの不純物ドーピング工程を、レジストの機能を
損なわない低温で実施できる。
【００１４】
【発明の実施の形態】請求項１記載の不純物の導入方法
は、固体試料の表面近傍に不純物を導入するに際し、固
体試料をセットした真空槽に不活性ガスまたは還元性ガ
スを含有した不活性ガスを導入して前記ガスを励起し前
記固体試料の表面にプラズマを発生させ、このプラズマ
の照射によって前記固体試料の表面に活性な試料面を露
出させ、プラズマの照射が作用しない状態で前記不純物
を含有するガスまたは蒸気を固体試料の前記活性な試料
面に接触させて前記不純物を導入することを特徴とす
る。
は、固体試料の表面近傍に不純物を導入するに際し、固
体試料をセットした真空槽に不活性ガスまたは還元性ガ
スを含有した不活性ガスを導入して前記ガスを励起し前
記固体試料の表面にプラズマを発生させ、このプラズマ
の照射によって前記固体試料の表面に活性な試料面を露
出させ、プラズマの照射が作用しない状態で前記不純物
を含有するガスまたは蒸気を固体試料の前記活性な試料
面に接触させて前記不純物を導入することを特徴とす
る。
【００１５】この構成によると、ＣＭＯＳ構造の形成時
などの不純物ドーピング工程を、表面清浄化から不純物
ドーピングまでレジストの機能を損なわない低温で実施
できる。
などの不純物ドーピング工程を、表面清浄化から不純物
ドーピングまでレジストの機能を損なわない低温で実施
できる。
【００１６】さらに、不純物の熱的な拡散を完全に回避
できるため、不純物の構成を完全に設計通りに保持する
ことができ、高精度な不純物拡散層を形成することがで
きる。
できるため、不純物の構成を完全に設計通りに保持する
ことができ、高精度な不純物拡散層を形成することがで
きる。
【００１７】請求項２記載の不純物の導入方法は、固体
試料の表面近傍に不純物を導入するに際し、不純物を導
入する部分を残して固体試料の試料面をレジストにより
覆い、固体試料をセットした真空槽に不活性ガスまたは
還元性ガスを含有した不活性ガスを導入して前記ガスを
励起し前記固体試料の表面にプラズマを発生させ、この
プラズマの照射によって前記固体試料の表面に活性な試
料面を露出させ、プラズマの照射が作用しない状態で前
記不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に不純物を導入するこ
とを特徴とする。
試料の表面近傍に不純物を導入するに際し、不純物を導
入する部分を残して固体試料の試料面をレジストにより
覆い、固体試料をセットした真空槽に不活性ガスまたは
還元性ガスを含有した不活性ガスを導入して前記ガスを
励起し前記固体試料の表面にプラズマを発生させ、この
プラズマの照射によって前記固体試料の表面に活性な試
料面を露出させ、プラズマの照射が作用しない状態で前
記不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に不純物を導入するこ
とを特徴とする。
【００１８】請求項３記載の不純物の導入方法は、固体
試料の表面近傍に不純物を導入して“Ｎ型ＭＯＳ領域お
よび、またはその他のディバイス”と“Ｐ型ＭＯＳ領域
および、またはその他のディバイス”を形成するに際
し、第１の不純物を導入する部分を残して固体試料の試
料面をレジストにより覆い、固体試料をセットした真空
槽に不活性ガスまたは還元性ガスを含有した不活性ガス
を導入して前記ガスを励起し前記固体試料の表面にプラ
ズマを発生させ、このプラズマの照射によって前記固体
試料の表面に活性な試料面を露出させ、プラズマの照射
が作用しない状態で前記第１の不純物を含有するガスま
たは蒸気を固体試料の前記活性な試料面に接触させて前
記レジストで覆われずに露出した固体試料の前記活性な
試料面に第１の不純物を導入し、第２の不純物を導入す
る部分を残して固体試料の試料面をレジストにより覆
い、固体試料をセットした真空槽に不活性ガスまたは還
元性ガスを含有した不活性ガスを導入して前記ガスを励
起し前記固体試料の表面にプラズマを発生させ、このプ
ラズマの照射によって前記固体試料の表面に活性な試料
面を露出させ、プラズマの照射が作用しない状態で前記
第２の不純物を含有するガスまたは蒸気を固体試料の前
記活性な試料面に接触させて前記レジストで覆われずに
露出した固体試料の前記活性な試料面に第２の不純物を
導入することを特徴とする。
試料の表面近傍に不純物を導入して“Ｎ型ＭＯＳ領域お
よび、またはその他のディバイス”と“Ｐ型ＭＯＳ領域
および、またはその他のディバイス”を形成するに際
し、第１の不純物を導入する部分を残して固体試料の試
料面をレジストにより覆い、固体試料をセットした真空
槽に不活性ガスまたは還元性ガスを含有した不活性ガス
を導入して前記ガスを励起し前記固体試料の表面にプラ
ズマを発生させ、このプラズマの照射によって前記固体
試料の表面に活性な試料面を露出させ、プラズマの照射
が作用しない状態で前記第１の不純物を含有するガスま
たは蒸気を固体試料の前記活性な試料面に接触させて前
記レジストで覆われずに露出した固体試料の前記活性な
試料面に第１の不純物を導入し、第２の不純物を導入す
る部分を残して固体試料の試料面をレジストにより覆
い、固体試料をセットした真空槽に不活性ガスまたは還
元性ガスを含有した不活性ガスを導入して前記ガスを励
起し前記固体試料の表面にプラズマを発生させ、このプ
ラズマの照射によって前記固体試料の表面に活性な試料
面を露出させ、プラズマの照射が作用しない状態で前記
第２の不純物を含有するガスまたは蒸気を固体試料の前
記活性な試料面に接触させて前記レジストで覆われずに
露出した固体試料の前記活性な試料面に第２の不純物を
導入することを特徴とする。
【００１９】（実施の形態１）図１〜図３は（実施の形
態１）を示す。図１において、真空槽２には不純物の導
入を行なう対象であるシリコン基板８は保持台４にセッ
トされている。この保持台４には冷却手段が備えられて
おり、シリコン基板８を低温に保つことができる。
態１）を示す。図１において、真空槽２には不純物の導
入を行なう対象であるシリコン基板８は保持台４にセッ
トされている。この保持台４には冷却手段が備えられて
おり、シリコン基板８を低温に保つことができる。
【００２０】真空槽２にはプラズマを発生させるために
マイクロ波発生源１および高周波電源３が設置されてい
る。真空槽２に導入されるガス導入系としては、ガスフ
ィード１０およびこの真空槽２のガスを排気するポンプ
６が設置されている。
マイクロ波発生源１および高周波電源３が設置されてい
る。真空槽２に導入されるガス導入系としては、ガスフ
ィード１０およびこの真空槽２のガスを排気するポンプ
６が設置されている。
【００２１】図２と図３は図１に示した装置を使用した
ダイオードの作製工程を示している。先ず、図２の
（ａ）に示すように絶縁分離膜１１により素子領域が分
離されたシリコン基板８の素子領域の基板表面８ａに、
所望の不純物層を形成するに先だって、ガスフィード１
０から不活性ガス（例えば、ヘリウム，ネオン，アルゴ
ンなど）または還元性のガス例えば、水素）を含有する
不活性ガスを導入し、シリコン基板８の上にプラズマ２
５を発生させる。
ダイオードの作製工程を示している。先ず、図２の
（ａ）に示すように絶縁分離膜１１により素子領域が分
離されたシリコン基板８の素子領域の基板表面８ａに、
所望の不純物層を形成するに先だって、ガスフィード１
０から不活性ガス（例えば、ヘリウム，ネオン，アルゴ
ンなど）または還元性のガス例えば、水素）を含有する
不活性ガスを導入し、シリコン基板８の上にプラズマ２
５を発生させる。
【００２２】なお、プラズマ２５は、この場合マイクロ
波発生源１から発生される 2.45 ＧＨｚのマイクロ波お
よび 13.56ＭＨｚの高周波電源３から発生される高周波
を併用して発生させる。、また、この時のガスを導入し
た際の真空度は約３×１０-4Ｔｏｒｒ、マイクロ波発生
源１の出力パワーは約 500Ｗ、高周波電源３の出力パワ
ーは約 300Ｗとした。
波発生源１から発生される 2.45 ＧＨｚのマイクロ波お
よび 13.56ＭＨｚの高周波電源３から発生される高周波
を併用して発生させる。、また、この時のガスを導入し
た際の真空度は約３×１０-4Ｔｏｒｒ、マイクロ波発生
源１の出力パワーは約 500Ｗ、高周波電源３の出力パワ
ーは約 300Ｗとした。
【００２３】このようにして形成されたプラズマの照射
によって、シリコン基板８の基板表面８ａの自然酸化膜
が除去され、清浄かつ活性なシリコン表面が露出する。
清浄かつ活性なシリコン表面が露出すると、次の工程で
はプラズマの照射が基板表面８ａに作用しないように、
前記のプラズマの照射を停止する。
によって、シリコン基板８の基板表面８ａの自然酸化膜
が除去され、清浄かつ活性なシリコン表面が露出する。
清浄かつ活性なシリコン表面が露出すると、次の工程で
はプラズマの照射が基板表面８ａに作用しないように、
前記のプラズマの照射を停止する。
【００２４】次に、上記のように清浄かつ活性になった
基板表面８ａに対してプラズマの照射を停止した環境下
で、ドーピングしようとする目的の不純物を含有するガ
スをガスフィード１０から真空槽２に導入して、不純物
を含有するガスを基板表面８ａに接触させる。
基板表面８ａに対してプラズマの照射を停止した環境下
で、ドーピングしようとする目的の不純物を含有するガ
スをガスフィード１０から真空槽２に導入して、不純物
を含有するガスを基板表面８ａに接触させる。
【００２５】このガス導入によって、清浄かつ活性な基
板表面８ａに不純物を直接に付着させ、図２の（ｂ）に
示すように不純物層１２（シリコン基板８と反対の導電
型を有する）を形成する。より詳しくは、プラズマの照
射を停止させることによって、次のようなメカニズムに
より浅い不純物層を形成することができる。
板表面８ａに不純物を直接に付着させ、図２の（ｂ）に
示すように不純物層１２（シリコン基板８と反対の導電
型を有する）を形成する。より詳しくは、プラズマの照
射を停止させることによって、次のようなメカニズムに
より浅い不純物層を形成することができる。
【００２６】第１に、プラズマガスでないため、不純物
粒子の有するエネルギーが大きくなり過ぎないため、深
くドーピングされることがない。第２に、不純物粒子の
プラズマ拡散を防止できるため、深くドーピングされる
ことがない。
粒子の有するエネルギーが大きくなり過ぎないため、深
くドーピングされることがない。第２に、不純物粒子の
プラズマ拡散を防止できるため、深くドーピングされる
ことがない。
【００２７】なお、上記のように清浄かつ活性な基板表
面８ａを露出させ、さらに不純物を導入する際の温度
は、両方が 40 ℃という低温であった。続いて、図３の
（ａ）に示すように、不純物が導入されたシリコン基板
８の上に、例えばＣＶＤシリコン酸化膜などの絶縁物層
１４を 500ｎｍ堆積する。この後、適当な熱処理を行っ
て不純物分布を制御してもよく、本実施の形態では 100
0 ℃で 10 秒間の熱処理を行った。この熱処理を行うま
では高温の熱処理を行っていないため、従来の技術で挙
げたものと比較すると、浅く不純物を導入することがで
きる。
面８ａを露出させ、さらに不純物を導入する際の温度
は、両方が 40 ℃という低温であった。続いて、図３の
（ａ）に示すように、不純物が導入されたシリコン基板
８の上に、例えばＣＶＤシリコン酸化膜などの絶縁物層
１４を 500ｎｍ堆積する。この後、適当な熱処理を行っ
て不純物分布を制御してもよく、本実施の形態では 100
0 ℃で 10 秒間の熱処理を行った。この熱処理を行うま
では高温の熱処理を行っていないため、従来の技術で挙
げたものと比較すると、浅く不純物を導入することがで
きる。
【００２８】最後に、図３の（ｂ）に示すように、絶縁
物層１４にフォトリソグラフィ手法とエッチング手法を
用いて開口部１６を形成し、次いで金属配線を形成する
ために金属の単層膜または多層膜を形成する。そしてこ
の金属膜にフォトリソグラフィ手法とエッチング手法を
用いてパターニングを施し、金属配線１８を形成してダ
イオードの形成を終了する。
物層１４にフォトリソグラフィ手法とエッチング手法を
用いて開口部１６を形成し、次いで金属配線を形成する
ために金属の単層膜または多層膜を形成する。そしてこ
の金属膜にフォトリソグラフィ手法とエッチング手法を
用いてパターニングを施し、金属配線１８を形成してダ
イオードの形成を終了する。
【００２９】以上のように基板表面８ａを不活性ガスや
水素を含有するプラズマに曝すのを真空中で行っている
ため、基板表面に導入されるべき不純物が吸着しやすく
なり、常温のような低温下であってもシリコン基板に不
純物をドーピングすることが可能となる。
水素を含有するプラズマに曝すのを真空中で行っている
ため、基板表面に導入されるべき不純物が吸着しやすく
なり、常温のような低温下であってもシリコン基板に不
純物をドーピングすることが可能となる。
【００３０】さらに詳しくは、基板表面８ａに未結合手
（ｄａｎｇｌｉｎｇ ｂｏｎｄ）が露出して化学的に非
常に活性となり、不純物を含有するガスを基板表面８ａ
に接触させた際にはガスの分解が促進される。
（ｄａｎｇｌｉｎｇ ｂｏｎｄ）が露出して化学的に非
常に活性となり、不純物を含有するガスを基板表面８ａ
に接触させた際にはガスの分解が促進される。
【００３１】また、ノンプラズマの環境下での常温での
反応においては、不純物の移動や拡散が全く発生しなか
ったので、極めて浅い接合が形成できる。このことは、
特に0.1μｍ未満の微細なデバイス形成時に要求される
深さ 40 ｎｍ程度の接合が形成できる。
反応においては、不純物の移動や拡散が全く発生しなか
ったので、極めて浅い接合が形成できる。このことは、
特に0.1μｍ未満の微細なデバイス形成時に要求される
深さ 40 ｎｍ程度の接合が形成できる。
【００３２】（実施の形態２）図４と図５は（実施の形
態２）を示す。この実施の形態では、不純物導入時にノ
ボラック型樹脂などのレジスト（例えば、フォトレジス
ト）によるパターニングを利用した不純物の導入方法に
よって、ＣＭＯＳ半導体装置を製造する工程を示してい
る。
態２）を示す。この実施の形態では、不純物導入時にノ
ボラック型樹脂などのレジスト（例えば、フォトレジス
ト）によるパターニングを利用した不純物の導入方法に
よって、ＣＭＯＳ半導体装置を製造する工程を示してい
る。
【００３３】基本的な製造工程は上記の（実施の形態
１）で述べたものと同様であり、ここでは不純物拡散を
行いたい領域を開口する形でレジストパターンを形成し
ている。このように不純物拡散を行いたい領域以外をレ
ジストにより覆って不純物を導入すれば、選択的なドー
ピングを極めて簡単に達成することができる。
１）で述べたものと同様であり、ここでは不純物拡散を
行いたい領域を開口する形でレジストパターンを形成し
ている。このように不純物拡散を行いたい領域以外をレ
ジストにより覆って不純物を導入すれば、選択的なドー
ピングを極めて簡単に達成することができる。
【００３４】図４の（ａ）はＭＯＳ半導体装置の製造工
程の途中であり、絶縁分離膜１１およびゲート電極２０
が形成された段階のものであり、この状態で、隣接した
二つのＭＯＳをＰ型ＭＯＳとＮ型ＭＯＳに作り分ける。
先ず、Ｎ型ＭＯＳを作ろうとする領域をレジスト２２ａ
で覆い、この状態のシリコン基板８を図１に示すような
真空槽２にセットして以下の工程を行う。
程の途中であり、絶縁分離膜１１およびゲート電極２０
が形成された段階のものであり、この状態で、隣接した
二つのＭＯＳをＰ型ＭＯＳとＮ型ＭＯＳに作り分ける。
先ず、Ｎ型ＭＯＳを作ろうとする領域をレジスト２２ａ
で覆い、この状態のシリコン基板８を図１に示すような
真空槽２にセットして以下の工程を行う。
【００３５】ガスフィード１０から不活性ガスもしくは
還元性のガスを含む不活性ガスを導入し、プラズマ状態
とする。この際のプラズマの発生の手法は、 2.45 ＧＨ
ｚのマイクロ波と、 13.56ＭＨｚの高周波を併用して行
い、この時のガスを導入した際の真空度は約３×１０-4
Ｔｏｒｒ、マイクロ波発生源１の出力パワーは約 500
Ｗ、高周波電源３の出力パワーは約 300Ｗとした。
還元性のガスを含む不活性ガスを導入し、プラズマ状態
とする。この際のプラズマの発生の手法は、 2.45 ＧＨ
ｚのマイクロ波と、 13.56ＭＨｚの高周波を併用して行
い、この時のガスを導入した際の真空度は約３×１０-4
Ｔｏｒｒ、マイクロ波発生源１の出力パワーは約 500
Ｗ、高周波電源３の出力パワーは約 300Ｗとした。
【００３６】このプラズマの照射によってシリコン基板
８のＰ型ＭＯＳ領域の自然酸化膜が除去され、清浄かつ
活性な表面８ａが露出する。次いで、ガスフィード１０
から不純物として、例えばほう素を含むガスを導入す
る。このガス導入によって、清浄かつ活性な基板表面８
ａに不純物を直接に付着させることができ、後にＰ型Ｍ
ＯＳのゲート電極となる不純物層２４ａとドレイン電極
となる不純物層２４ｂが形成される。
８のＰ型ＭＯＳ領域の自然酸化膜が除去され、清浄かつ
活性な表面８ａが露出する。次いで、ガスフィード１０
から不純物として、例えばほう素を含むガスを導入す
る。このガス導入によって、清浄かつ活性な基板表面８
ａに不純物を直接に付着させることができ、後にＰ型Ｍ
ＯＳのゲート電極となる不純物層２４ａとドレイン電極
となる不純物層２４ｂが形成される。
【００３７】次いでレジスト２２ａを除去した後、図４
の（ｂ）に示すように図４の（ａ）で先にほう素を導入
したＰ型ＭＯＳ領域をレジスト２２ｂで覆う。不純物導
入の手順は同様であるが、今回は例えば砒素を含むガス
で砒素をドーピングし、後にＮ型ＭＯＳのゲート電極と
なる不純物層２６ａとドレイン電極となる不純物層２６
ｂが形成される。
の（ｂ）に示すように図４の（ａ）で先にほう素を導入
したＰ型ＭＯＳ領域をレジスト２２ｂで覆う。不純物導
入の手順は同様であるが、今回は例えば砒素を含むガス
で砒素をドーピングし、後にＮ型ＭＯＳのゲート電極と
なる不純物層２６ａとドレイン電極となる不純物層２６
ｂが形成される。
【００３８】そしてレジスト２２ｂを除去した後、以下
の工程を行う。ほう素および砒素の不純物が導入された
シリコン基板８の上に、例えばＣＶＤ酸化膜などの絶縁
物を例えば 500ｎｍ堆積する。この後、適当な熱処理を
行って不純物分布を制御してもよく、本実施の形態では
1000 ℃で 10 秒熱処理を行った。この絶縁物にフォト
リソグラフィ手法とエッチング手法を用いて図５の
（ａ）に示すように開口部１６を形成する。
の工程を行う。ほう素および砒素の不純物が導入された
シリコン基板８の上に、例えばＣＶＤ酸化膜などの絶縁
物を例えば 500ｎｍ堆積する。この後、適当な熱処理を
行って不純物分布を制御してもよく、本実施の形態では
1000 ℃で 10 秒熱処理を行った。この絶縁物にフォト
リソグラフィ手法とエッチング手法を用いて図５の
（ａ）に示すように開口部１６を形成する。
【００３９】次いで、金属配線を形成するために金属の
単層膜または多層膜を形成し、この金属膜にフォトリソ
グラフィ手法とエッチング手法を用いてパターニングを
施し、図５の（ｂ）に示すように金属配線１８を形成す
る。
単層膜または多層膜を形成し、この金属膜にフォトリソ
グラフィ手法とエッチング手法を用いてパターニングを
施し、図５の（ｂ）に示すように金属配線１８を形成す
る。
【００４０】また、絶縁膜開口部における不純物拡散層
と金属層の電気的接触を良好に保つために、接触部の不
純物層には、所謂、イオン注入手法を用いて適当な不純
物分布を形成しても構わない。その際には、Ｐ型ＭＯＳ
領域には例えばほう素をエネルギー 15 ｋｅＶでドーズ
量５×１０15／ｃｍ2 、Ｎ型ＭＯＳには例えば砒素をエ
ネルギー３０ｋｅＶでドーズ量３×１０15／ｃｍ2 注入
すればよい。勿論、この数値は作製する半導体装置の設
計によって大幅に異なるため、ここでは詳述しないが適
切な設定が必要なことはいうまでもない。
と金属層の電気的接触を良好に保つために、接触部の不
純物層には、所謂、イオン注入手法を用いて適当な不純
物分布を形成しても構わない。その際には、Ｐ型ＭＯＳ
領域には例えばほう素をエネルギー 15 ｋｅＶでドーズ
量５×１０15／ｃｍ2 、Ｎ型ＭＯＳには例えば砒素をエ
ネルギー３０ｋｅＶでドーズ量３×１０15／ｃｍ2 注入
すればよい。勿論、この数値は作製する半導体装置の設
計によって大幅に異なるため、ここでは詳述しないが適
切な設定が必要なことはいうまでもない。
【００４１】上記の各実施の形態では、プラズマ発生手
段として、電子サイクロトロン共鳴（Ｅｉｅｃｔｒｏｎ
Ｃｙｃｉｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を用いた
が、本発明はこれに限定されるものではなく、誘導結合
型プラズマ（Ｉｎｄｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌ
ａｓｍａ），ヘリコン，マルチスパイラル方式，マグネ
トロン，２周波，トライオード，ＬＥＰ（Ｌｉｓｓａｊ
ｏｕ Ｅｌｅｃｔｒｏｎ Ｐｌａｓｍａ）などを用いて
もよい。
段として、電子サイクロトロン共鳴（Ｅｉｅｃｔｒｏｎ
Ｃｙｃｉｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を用いた
が、本発明はこれに限定されるものではなく、誘導結合
型プラズマ（Ｉｎｄｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌ
ａｓｍａ），ヘリコン，マルチスパイラル方式，マグネ
トロン，２周波，トライオード，ＬＥＰ（Ｌｉｓｓａｊ
ｏｕ Ｅｌｅｃｔｒｏｎ Ｐｌａｓｍａ）などを用いて
もよい。
【００４２】上記の実施の形態では、固体試料の表面近
傍に不純物を導入してＮ型ＭＯＳ領域とＰ型ＭＯＳ領域
を形成する場合を例に挙げて説明したが、ＭＯＳではな
くてバイポーラディバイスのようなディバイスの形成す
る場合にも適用することができ、本発明の不純物導入方
法は、固体試料の表面近傍に不純物を導入して“Ｎ型Ｍ
ＯＳ領域および、またはその他のディバイス”と“Ｐ型
ＭＯＳ領域および、またはその他のディバイス”を形成
する場合に実施して有効であると云える。
傍に不純物を導入してＮ型ＭＯＳ領域とＰ型ＭＯＳ領域
を形成する場合を例に挙げて説明したが、ＭＯＳではな
くてバイポーラディバイスのようなディバイスの形成す
る場合にも適用することができ、本発明の不純物導入方
法は、固体試料の表面近傍に不純物を導入して“Ｎ型Ｍ
ＯＳ領域および、またはその他のディバイス”と“Ｐ型
ＭＯＳ領域および、またはその他のディバイス”を形成
する場合に実施して有効であると云える。
【００４３】上記の各実施の形態では、清浄かつ活性な
基板表面８ａに接触させる目的の不純物は、ガスの状態
で真空槽２に導入したが、目的の不純物の蒸発源を真空
槽２に配置し、この蒸発源から蒸発させた蒸気を清浄か
つ活性な基板表面８ａに接触させるようにしても同様に
ドーピングすることができる。
基板表面８ａに接触させる目的の不純物は、ガスの状態
で真空槽２に導入したが、目的の不純物の蒸発源を真空
槽２に配置し、この蒸発源から蒸発させた蒸気を清浄か
つ活性な基板表面８ａに接触させるようにしても同様に
ドーピングすることができる。
【００４４】
【発明の効果】以上のように本発明によると、試料表面
を不活性ガス等を含有するプラズマに曝すのを真空中で
行っているため、不純物のドーピングが常温で行えるの
で、極めて浅い、不純物のプロファイルを得ることがで
きると共に、耐熱性のないレジストの機能を保全しなが
ら簡単に任意の領域のみに所望の不純物層を形成でき、
特に、“Ｎ型ＭＯＳ領域および、またはその他のディバ
イス”と“Ｐ型ＭＯＳ領域および、またはその他のディ
バイス”を高精度に作製することができる。
を不活性ガス等を含有するプラズマに曝すのを真空中で
行っているため、不純物のドーピングが常温で行えるの
で、極めて浅い、不純物のプロファイルを得ることがで
きると共に、耐熱性のないレジストの機能を保全しなが
ら簡単に任意の領域のみに所望の不純物層を形成でき、
特に、“Ｎ型ＭＯＳ領域および、またはその他のディバ
イス”と“Ｐ型ＭＯＳ領域および、またはその他のディ
バイス”を高精度に作製することができる。
【図１】（実施の形態１）の不純物導入の導入に使用す
るドーピング装置の構成図
るドーピング装置の構成図
【図２】同実施の形態の不純物導入の工程図
【図３】同実施の形態の不純物導入の工程図
【図４】（実施の形態２）の不純物導入の工程図
【図５】（実施の形態２）の不純物導入の工程図
２ 真空槽 ４ 保持台 ６ ポンプ ８ シリコン基板 ８ａ 基板表面 １０ ガスフィード １１ 絶縁分離膜 １２ 不純物層 １４ 絶縁物 １６ 開口部 １８ 金属配線 ２０ ゲート電極 ２２ａ，２２ｂ レジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 固体試料の表面近傍に不純物を導入する
に際し、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、 このプラズマの照射によって前記固体試料の表面に活性
な試料面を露出させ、 プラズマの照射が作用しない状態で前記不純物を含有す
るガスまたは蒸気を固体試料の前記活性な試料面に接触
させて前記不純物を導入する不純物の導入方法。 - 【請求項２】 固体試料の表面近傍に不純物を導入する
に際し、 不純物を導入する部分を残して固体試料の試料面をレジ
ストにより覆い、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、 このプラズマの照射によって前記固体試料の表面に活性
な試料面を露出させ、 プラズマの照射が作用しない状態で前記不純物を含有す
るガスまたは蒸気を固体試料の前記活性な試料面に接触
させて前記レジストで覆われずに露出した固体試料の前
記活性な試料面に不純物を導入する不純物の導入方法。 - 【請求項３】 固体試料の表面近傍に不純物を導入して
“Ｎ型ＭＯＳ領域および、またはその他のディバイス”
と“Ｐ型ＭＯＳ領域および、またはその他のディバイ
ス”を形成するに際し、 第１の不純物を導入する部分を残して固体試料の試料面
をレジストにより覆い、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、このプラズ
マの照射によって前記固体試料の表面に活性な試料面を
露出させ、プラズマの照射が作用しない状態で前記第１
の不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に第１の不純物を導入
し、 第２の不純物を導入する部分を残して固体試料の試料面
をレジストにより覆い、 固体試料をセットした真空槽に不活性ガスまたは還元性
ガスを含有した不活性ガスを導入して前記ガスを励起し
前記固体試料の表面にプラズマを発生させ、このプラズ
マの照射によって前記固体試料の表面に活性な試料面を
露出させ、プラズマの照射が作用しない状態で前記第２
の不純物を含有するガスまたは蒸気を固体試料の前記活
性な試料面に接触させて前記レジストで覆われずに露出
した固体試料の前記活性な試料面に第２の不純物を導入
する不純物の導入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21035596A JP4086334B2 (ja) | 1995-08-10 | 1996-08-09 | 不純物の導入方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20425695 | 1995-08-10 | ||
| JP7-204256 | 1995-08-10 | ||
| JP21035596A JP4086334B2 (ja) | 1995-08-10 | 1996-08-09 | 不純物の導入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115844A true JPH09115844A (ja) | 1997-05-02 |
| JP4086334B2 JP4086334B2 (ja) | 2008-05-14 |
Family
ID=26514371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21035596A Expired - Fee Related JP4086334B2 (ja) | 1995-08-10 | 1996-08-09 | 不純物の導入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086334B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のｐｍｏｓおよびｎｍｏｓトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
| US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
-
1996
- 1996-08-09 JP JP21035596A patent/JP4086334B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
| JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のｐｍｏｓおよびｎｍｏｓトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4086334B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| US5789312A (en) | Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics | |
| US4528744A (en) | Method of manufacturing a semiconductor device | |
| US6265327B1 (en) | Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method | |
| US20010046765A1 (en) | Method for producing a barrier layer in an electronic component and method for producing an electronic component with a barrier layer | |
| KR100439558B1 (ko) | 불순물도입방법및그장치와반도체장치의제조방법 | |
| GB2296506A (en) | Fabricating salicide structure of cobalt disilicide from high-purity reproducible cobalt layer | |
| TW200428658A (en) | Method for fabricating a gate structure of a field effect transistor | |
| EP0459770A2 (en) | Method for producing a semiconductor device with gate structure | |
| JPH08162433A (ja) | イオンドーピング装置のクリーニング方法 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| US6555451B1 (en) | Method for making shallow diffusion junctions in semiconductors using elemental doping | |
| TW413947B (en) | Method for producing semiconductor device | |
| US5851906A (en) | Impurity doping method | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPH0758695B2 (ja) | プラズマドーピング方法 | |
| JP4086334B2 (ja) | 不純物の導入方法 | |
| JPH11251294A (ja) | 半導体装置の製造方法 | |
| US6716740B2 (en) | Method for depositing silicon oxide incorporating an outgassing step | |
| KR100499755B1 (ko) | Ｍｄｄ 와 선택적 ｃｖｄ 실리사이드를 갖는 디프서브미크론 ｃｍｏｓ 소스/드레인 제조방법 | |
| JPH0770502B2 (ja) | 半導体装置の製造方法 | |
| JP2000164732A (ja) | 半導体装置およびその製造方法 | |
| JPH0869994A (ja) | 半導体装置の製造方法 | |
| JP2842386B2 (ja) | 半導体装置の製造方法 | |
| TWI919804B (zh) | 離子植入系統及設備 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |