JPH09116018A - 自動配置配線方法 - Google Patents

Abstract

(57)【要約】 【課題】 ブロック内の空きチャネルを有効利用するた
めの技術を提供することにある。 【解決手段】 ブロック間配線のバイパス経路として使
用可能なダミー配線２１，２２，２３をブロック１１，
１５内の空きチャネルに形成しておく。このダミー配線
の活用により、従来無駄にしていたブロック内空きチャ
ネルを有効に活用することができる。特に、ブロック間
配線チャネルの集中部を避けた配線が可能とされるの
で、未配線の低減を図ることができ、さらに、配線長の
短縮が可能とされることにより配線領域の縮小化を図る
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
自動配置配線技術に関し、例えば複数の回路ブロックを
組合わせて、一つの半導体集積回路を形成するＡＳＩＣ
（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）
の自動配置配線に適用して有効な技術に関する。

【０００２】

【従来の技術】ＡＳＩＣのなかでも、ゲートアレイ方式
によるものは、予めトランジスタをチップ内に敷詰めて
おき、ユーザの要求に応じて金属配線のみを個別的に行
うため、製造期間を短縮することができるというメリッ
トがある。しかしながら、ゲートアレイ方式によるＬＳ
Ｉでは、そこに適用されるトランジスタを、通常のゲー
ト回路を組むのに適した大きさにしているため、例えば
メモリのようなアレイ状の回路を組む場合には、トラン
ジスタが大きすぎて集積化した場合にチップ占有面積が
非常に大きくなり、無駄が多くなる。このような事情に
より、一般的には拡散層から固有に設計した高密度のメ
モリをチップの特定の位置に予め据付けておくようにし
ている。そのような回路はマクロセル等と称され、所定
の機能を有する回路ブロックとされる。ワークステーシ
ョンなどを利用して半導体集積回路の自動配置配線を行
う場合、マクロセル等の回路ブロック単位で配置配線を
行い、その後に複数の回路ブロック同士の配線が行われ
る。

【０００３】尚、半導体集積回路における配線技術につ
いて記載された文献の例としては、昭和５９年１１月３
０日に、株式会社オーム社から発行された「ＬＳＩハン
ドブック（第２７５頁〜）」がある。

【０００４】

【発明が解決しようとする課題】半導体集積回路の自動
配置配線において、幾つかの回路ブロックに分けて自動
配置配線するビルディングブロック方式では、そのブロ
ックの領域内に空いている配線チャネル（空きチャネル
という）が存在しても、それがブロック間の自動配置配
線において有効に活用されないのが現状である。これ
は、ブロック間の配線においてブロック内を通過するこ
とが許容されていないことによる。

【０００５】また、ブロック間配線が、ブロック間配線
の交差点付近で不所望に集中したり、ブロックの迂回に
より、ブロック間配線が不所望に長くなる場合があるに
もかかわらず、それを容易に回避するのが困難とされて
いる。

【０００６】本発明の目的は、ブロック内の空きチャネ
ルを有効利用するための技術を提供することにある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、ブロック内の配置配線を行うに
際して、ブロック間配線のバイパス経路として使用可能
なダミー配線（２１〜２３）を、ブロック内の空きチャ
ネルに形成する。そのように形成されたダミー配線を活
用する場合において、ブロックにおけるダミー配線引出
し可能位置に端子定義を設定して、ダミー配線をブロッ
ク境界まで引出す。そして、引出されたダミー配線を利
用してブロック間配線を行う。

【００１０】ブロック内の空きチャネルに形成されたダ
ミー配線は、ブロック間配線での活用を可能とし、この
ことが、ブロック内の空きチャネルの有効利用を達成す
る。そして、上記ダミー配線の活用は、配線長の低減、
未配線の低減、配線ルート検索処理負荷の軽減、及びチ
ップサイズの縮小化等を達成する。

【００１１】

【発明の実施の形態】図４には本発明の一実施例方法を
実施するための設計者用ワークステーションの機能ブロ
ックが示される。

【００１２】このワークステーションは、ハードウェア
的には、高性能マイクロプロセッサや大容量磁気ディス
ク、高解像度ディスプレイ、マウスを含む入力装置から
成り、機能的には以下のように構成される。

【００１３】ワークステーションは、機能的には回路図
入力とレイアウト処理とに大別される。前者の回路図入
力処理には、回路図の入力から検証済みの回路図及び結
線情報のファイルを作成するまでの処理が含まれ、ま
た、後者のレイアウト処理には、作成された回路図から
ＬＳＩのレイアウト及び配線を行い、検証済みのマスク
パターンを作成するまでの作業が含まれる。

【００１４】回路図入力処理について説明する。所定の
プログラムを実行することによって回路図エディタ及び
テキストエディタ６２が実現される。回路図エディタ
は、ＬＳＩの階層化された回路図の入力さらにはそれの
編集のために使用され、テキストエディタはテキスト入
力処理さらにはそれの編集処理に使用される。回路図の
入力や編集には、必要に応じて回路図データベース６３
が参照される。また、入力あるいは編集された回路図
は、回路図ルールチェッカ６１によって配線不良や出力
端子同士の短絡等のチェックが行われる。そのようなチ
ェックにより発見された誤りは、オペレータに直ちに報
告されることによって修正が促される。また、回路シミ
ュレータ６４や、論理シミュレータ６５、タイミングベ
リファイヤ６６を有し、それによって、作成された回路
図の誤りやタイミングマージン不足が発見されるように
なっているため、最終的には誤りの無い回路図が得られ
る。

【００１５】次に、上記のようにして得られた回路図・
結線情報６７に基づいてレイアウト作業が行われる。こ
のレイアウトには、自動配置配線を可能とするための自
動ルーティング６８や図面エディタ７０が使用され、必
要に応じてレイアウトデータベース６９が参照される。
また、デザインルールチェッカ７１や、電気的ルールチ
ェッカ７２、回路図・レイアウト一致チェッカ７３など
の各種チェッカにより、マスクの重なりや、短絡箇所の
チェック、レイアウトと回路図との一致検査が行われ、
もし、誤りが発見された場合には、上記図面エディタ７
０などによって速やかに修正される。

【００１６】図１には本発明の一実施例方法が適用され
るＬＳＩが示される。

【００１７】図１に示されるＬＳＩ２は、特に制限され
ないが、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃ
ｉｆｉｃ ＩＣ）とされ、複数の回路ブロック（単に
「ブロック」ともいう）１１，１２，１３，１４，１
５，１６が結線されることにより、データ処理装置など
の所定の機能を有する論理ＬＳＩとして機能する。上記
複数の回路ブロック１１〜１６はそれぞれマクロセルと
され、特に制限されないが、ランダム・アクセス・メモ
リ（ＲＡＭ）、リード・オンリ・メモリ（ＲＯＭ）、及
びこのＲＡＭやＲＯＭを制御可能な論理回路群が含まれ
る。また、上記複数の回路ブロックを包囲するように、
入出力（Ｉ／Ｏ）部３，４，５，６が形成され、この入
出力部を介して、ＬＳＩ２の外部との間で信号のやり取
りが可能とされる。上記複数の回路ブロックには各種端
子が設けられ、半導体チップにおいて、この端子が自動
配置配線の格子に位置するように配置される。ブロック
間の自動配置配線はこの格子を基準に行われる。

【００１８】上記ブロック１１，１５には、それぞれ太
幅実線２１，２２，２３で示されるようにダミー配線が
形成されている。ダミー配線２１，２２，２３は、ブロ
ック内の自動配置配線の際に、各ブロック内の空きチャ
ネルを利用して形成されたもので、ブロック間配線にお
いてバイパス経路として使用可能とされる。

【００１９】例えば、ブロック１１内に形成されたダミ
ー配線２１は、その端子が、対向する辺に形成されてお
り、ブロック１３と入出力部３との結線におけるバイパ
ス経路として利用されている。つまり、入出力部３から
ブロック１１におけるダミー配線２１の一方の端子まで
が、ブロック間配線４１Ａによって結線され、ブロック
１３からブロック１１におけるダミー配線２１の他方の
端子までがブロック間配線４１Ｂによって結線されてい
る。このようにブロック間配線において、ブロック内に
予め形成されたダミー配線を利用することにより、破線
３１で示されるようなブロック間配線チャネルを利用し
た配線のようにブロック１１を迂回しないで済むので、
ブロック１１とブロック１３との間の配線の実質的な短
縮が可能であり、信号遅延量の低減などを図る上で非常
に有効とされる。

【００２０】また、ブロック１５内に形成されたダミー
配線２２は、その端子が、隣接辺に形成されており、ブ
ロック１３とブロック１４との結線においてバイパス経
路として利用される。つまり、ブロック１３からブロッ
ク１５におけるダミー配線２２の一方の端子までが、ブ
ロック間配線４２Ａによって結線され、このダミー配線
２２の他方の端子からブロック１４までがブロック間配
線４２Ｂによって結線されている。そのような配線によ
り、ブロック間配線チャネルの集中部８を使用せずに済
む。ここで、もしブロック１５内のダミー配線２２を利
用しなければ、ブロック１３，１４間の配線は、ブロッ
ク間配線チャネルの集中部８を利用しなければならない
から、配線間の不所望な近接によりクロストークが生じ
たり、場合によっては配線形成が困難なために、未配線
の状態とされる所もある。

【００２１】上記と同様なことは、ブロック１６とブロ
ック１４との間の配線においてもいえる。すなわち、ブ
ロック１６とブロック１４との間の配線において、ブロ
ック１５内のダミー配線が利用されることにより、ブロ
ック間配線チャネルの集中部９を使用せずに済む。ブロ
ック１５に形成されたダミー配線２３の端子はブロック
１５の同一辺に設けられており、ブロック１６からブロ
ック１４におけるダミー配線２３の一方の端子までが、
ブロック間配線４３Ａによって結線され、このダミー配
線２３の他方の端子からブロック１４までがブロック間
配線４３Ｂによって結線される。

【００２２】上記したブロック配線２１，２２，２３
は、それぞれ対応するブロックの自動配置配線におい
て、固定的に形成してもよいが、ブロック間配線におい
て、ある程度の自由度を持たせるため、以下に述べるよ
うな手順でダミー配線の端子引出しや結線を行うとよ
い。

【００２３】図２には上記複数の回路ブロックのうちの
一つについての内部レイアウトが代表的に示される。

【００２４】図２において、５１〜５５で示されるのは
それぞれ複数のセルが配列されて成るセル列であり、そ
のセル列の結線のための配線やダミー配線が縦横に形成
されている。破線で示される配線は、第１層アルミニウ
ム配線とされ、実線で示される配線は、第２層アルミニ
ウム配線とされる。第１層配線と第２層配線との交差点
位置の白抜き丸はダミー配線用のスルーホール配置可能
位置を示し、黒丸はブロック内配線のスルーホールを示
している。つまり、ブロック内の自動配置配線におい
て、セル列５１〜５５間の配線においては、黒丸で示さ
れるスルーホールが形成されて、第１層配線と第２層配
線とが結合されるが、ブロック内配線の空きチャネルを
利用して形成されるダミー配線については、スルーホー
ルの形成は行われない。また、ダミー配線の端子引出し
も行われない。ダミー配線についてのスルーホールの形
成や端子引出しは、後に行われるブロック間配線の段階
でブロック間配線の状態に応じて行われる。それについ
て、図３に示されるフローチャートに従って詳述する。

【００２５】自動配置配線のためのネットリストの検証
が完了した時点で（ステップＳ１）、ブロック内の自動
配置配線が開始される（ステップＳ２）。この自動配置
配線において、空きチャネル（未使用チャネル）が生じ
た場合に、それを利用してダミー配線が配置される。こ
のとき、ダミー配線の端子をブロック境界まで引出さず
に、境界の手前迄で止めておく。また、ブロック内の多
層配線において、ダミー配線としては第１層アルミニウ
ム配線や第２層アルミニウム配線が利用されるが、この
段階でスルーホールは未だ形成されない。そのようにブ
ロック内配置配線の段階でダミー配線によるバイパス経
路を完成させないのは、後のブロック間配線の際に最適
化を図るためのである。つまり、ブロック間配置配線の
状況に応じてダミー配線の端子引出しや、必要に応じて
図２における白抜き丸の部分にスルーホールが形成され
て、ダミー配線同士が結合されることにより、適切なバ
イパス経路が完成される。

【００２６】上記ステップＳ３によるダミー配線の配置
が完了した後に、ブロック間の自動配置配線が開始され
る（ステップＳ４）、そして、未配線や迂回配線の有無
がチェックされ、あるいはダミー配線の適用による配線
領域縮小化の必要性の有無がチェックされる（ステップ
Ｓ２）。未配線や迂回配線があると判断された場合や、
ダミー配線の適用による配線領域縮小化の必要性が有る
と判断された場合には、先ずブロック内ダミー配線の端
子引出しが行われる（ステップＳ６）。すなわち、ダミ
ー配線の端子引出し可能位置に端子定義が自動設定さ
れ、ダミー配線の活用時に、ダミー配線がブロック境界
まで引出される。これは、ブロック配線の状況応じて可
能な限り適切な位置にダミー配線の端子を設けるためで
ある。

【００２７】上記ダミー配線の端子が形成された後に、
そのダミー配線を利用してブロック間配線が行われるこ
とにより、ブロック間未配線の回避や、迂回配線経路の
短縮、あるいは必要に応じてダミー配線同士の結合が行
われる。このダミー配線同士の結合は、図２における白
抜き丸の部分の適宜箇所にスルーホールが形成されるこ
とによって可能とされる。つまり、図２に示される例で
は、スルーホール形成前の状態では、第２層アルミニウ
ム配線により、対向辺に端子を有するダミー配線のみし
か形成されないが、それに第１層アルミニウム配線によ
るダミー配線が結合されることによって、隣接辺に端子
が存在するダミー配線や、同一辺に両端子が存在するダ
ミー配線の形成が可能とされる。

【００２８】上記ステップＳ７によるダミー配線端子引
出しやダミー配線同士の結合が行われた後に、ダミー配
線を活用したブロック間配線が行われることにより、ブ
ロック間配線の最適化、及びチップサイズの縮小化が図
られる（ステップＳ８，Ｓ９）。

【００２９】上記実施例によれば、以下の作用効果を得
ることができる。

【００３０】（１）ワークステーション利用による自動
配置配線において、その処理負荷をほとんど増加させる
ことなく、従来無駄にしていたブロック内空きチャネル
を容易に、且つ有効に活用することができる。ダミー配
線を活用したブロック間配線によれば、ブロックの迂回
により不所望に配線が長くなることが回避できるので、
配線長の低減を図ることができ、また、配線ルート検索
処理負荷の軽減を図ることができる。そして、ブロック
間配線チャネルの集中部を避けた配線が可能とされるの
で、未配線の低減を図ることができる。さらに、上記の
ように配線長の短縮が可能とされることにより配線領域
の縮小化を図ることができ、このことはチップサイズの
縮小化を図る上で有効とされる。

【００３１】（２）ダミー配線を経由することで、互い
に平行となる配線の短縮を図ることができるから、そこ
で生ずるクロストークや配線のカップリング容量の低減
を図ることができるので、ＬＳＩの特性向上を図ること
ができる。

【００３２】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３３】例えば、ブロック間配線に寄与しないダミ
ー配線については、それを低電位側電源（グランド）に
結合させることにより、クロストーク防止のためのシー
ルド機能を発揮させるようにしても良い。

【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＡＳＩ
Ｃに適用した場合について説明したが、本発明はそれに
限定されるものではなく、各種半導体集積回路に広く適
用することができる。

【００３５】本発明は、少なくとも複数のブロック内の
配置配線を行うことを条件に適用することができる。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３７】すなわち、ブロック間の配置配線におい
て、ブロック内のダミー配線を利用することができ、そ
れにより、ブロック内の空きチャネルを有効に利用する
ことができる。上記ダミー配線の活用により、配線長の
低減や、自動配置配線における配線ルート検索処理負荷
の軽減を図ることができ、また、未配線の低減やチップ
サイズの縮小化、さらにはＬＳＩの特性向上を図ること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例方法が適用されるＬＳＩの構
成例ブロック図である。

【図２】上記ＬＳＩに含まれる複数の回路ブロックのう
ちの一つについての内部レイアウト説明図である。

【図３】上記ＬＳＩの設計工程における自動配置配線の
フローチャートである。

【図４】設計者用ワークステーションの構成例ブロック
図である。

【符号の説明】

２ ＬＳＩ ３〜６ 入出力部 １１〜１６ ブロック ２１，２２，２３ ダミー配線 ８，９ ブロック間配線チャネルの集中部 ５１〜５５ セル列 ６１ 回路図ルールチェッカ ６２ 回路図エディタ及びテキストエディタ ６３ 回路図データベース ６４ 回路図シミュレータ ６５ 論理シミュレータ ６６ タイミングベリファイヤ ６７ 回路図・結線情報 ６８ 自動ルーティング ６９ レイアウトデータベース ７０ 図面エディタ ７１ デザインルールチェッカ ７２ 電気的ルールチェッカ ７３ 回路図・レイアウト一致チェッカ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のブロック内の配置配線を行う第１
   ステップと、上記第１ステップの後に、上記ブロック間
   の配置配線を行う第２ステップとを含む自動配置配線方
   法において、 上記第１ステップは、上記ブロック間配線のバイパス経
   路として使用可能なダミー配線を、上記ブロック内の空
   きチャネルに形成するステップを含むことを特徴とする
   自動配置配線方法。
2. 【請求項２】 上記第１ステップで形成されたダミー配
   線活用の必要性の有無を判別する第３ステップと、ダミ
   ー配線活用の必要性がある場合においてブロックにおけ
   るダミー配線引出し可能位置に端子定義を設定して、ダ
   ミー配線をブロック境界まで引出す４ステップとを含む
   請求項１記載の自動配置配線方法。
3. 【請求項３】 上記第４ステップでブロック境界まで引
   出されたダミー配線を活用してブロック間配線を行う請
   求項１乃至３のいずれか１項記載の自動配置配線方法。