JPH09116168A - 半導体装置及びその動作方法 - Google Patents
半導体装置及びその動作方法Info
- Publication number
- JPH09116168A JPH09116168A JP8194552A JP19455296A JPH09116168A JP H09116168 A JPH09116168 A JP H09116168A JP 8194552 A JP8194552 A JP 8194552A JP 19455296 A JP19455296 A JP 19455296A JP H09116168 A JPH09116168 A JP H09116168A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- source
- gate electrode
- contact
- conductive layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/474—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having multiple parallel 2D charge carrier gas channels
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ゲート電圧に従う非線形の電圧出力を得られ
る半導体装置及びその動作方法を提供すること。 【解決手段】 ヘテロ構造体を具備し、このヘテロ構造
体は、第１及び第２の相互に分離された導電層（３、
５）と、前記第１及び第２の導電層の両者にそれぞれが
コンタクトするソース及びドレイン領域（９、１１）
と、前記第１及び第２の導電層の上部であって、前記ソ
ース及び前記ドレイン領域との間に配置されたゲート電
極（１３）と、前記第１及び第２の導電層の両者にそれ
ぞれがコンタクトし、前記ソース及び前記ドレイン領域
との間に配置され、かつ、それぞれが前記ゲート電極に
オーバーラップしている第１及び第２の出力のコンタク
ト領域（１５、１７）とを含む。
る半導体装置及びその動作方法を提供すること。 【解決手段】 ヘテロ構造体を具備し、このヘテロ構造
体は、第１及び第２の相互に分離された導電層（３、
５）と、前記第１及び第２の導電層の両者にそれぞれが
コンタクトするソース及びドレイン領域（９、１１）
と、前記第１及び第２の導電層の上部であって、前記ソ
ース及び前記ドレイン領域との間に配置されたゲート電
極（１３）と、前記第１及び第２の導電層の両者にそれ
ぞれがコンタクトし、前記ソース及び前記ドレイン領域
との間に配置され、かつ、それぞれが前記ゲート電極に
オーバーラップしている第１及び第２の出力のコンタク
ト領域（１５、１７）とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、二次元電子ガス
（２ＤＥＧ：two-dimensional electron gas）をそれぞ
れが発生することができる１組の相互に分離された層を
備える半導体装置及びその動作方法に関する。
（２ＤＥＧ：two-dimensional electron gas）をそれぞ
れが発生することができる１組の相互に分離された層を
備える半導体装置及びその動作方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】英国特
許出願２，２４８，９２９に１組の相互に分離された二
次元電子ガス（以下、「２ＤＥＧ」と略称する）の一方
が、二次ゲート電極を使用する領域の２ＤＥＧを空にす
ることによって分離される構造が開示されている。しか
し、この装置においては、導電層が離れており、共鳴ト
ンネリングが重要視されてはいない。
許出願２，２４８，９２９に１組の相互に分離された二
次元電子ガス（以下、「２ＤＥＧ」と略称する）の一方
が、二次ゲート電極を使用する領域の２ＤＥＧを空にす
ることによって分離される構造が開示されている。しか
し、この装置においては、導電層が離れており、共鳴ト
ンネリングが重要視されてはいない。
【０００３】各々の２ＤＥＧのキャリア密度が一次ゲー
ト電極によって等しくなると、トンネリングによって、
分離された２ＤＥＧと分離されていない２ＤＥＧとの間
でキャリアを移動させることができる。従って、トンネ
リングが起きる時に、分離された２ＤＥＧのキャリアは
相互コンダクタンスに寄与する。
ト電極によって等しくなると、トンネリングによって、
分離された２ＤＥＧと分離されていない２ＤＥＧとの間
でキャリアを移動させることができる。従って、トンネ
リングが起きる時に、分離された２ＤＥＧのキャリアは
相互コンダクタンスに寄与する。
【０００４】本発明は、前述と同様の装置になされる４
端子測定中にされた観察によってなされたものであっ
て、ゲート電圧に従う非線形の電圧出力を得られる従来
にはない半導体装置及びその動作方法を提供することを
目的とする。
端子測定中にされた観察によってなされたものであっ
て、ゲート電圧に従う非線形の電圧出力を得られる従来
にはない半導体装置及びその動作方法を提供することを
目的とする。
【０００５】上記の４端子抵抗測定は、どのような接点
抵抗にも依存しないと考えられる。本発明は現象からな
されたものであって、本発明装置の非線形性が、負の相
互コンダクタンス領域の形をとって、相互に分離された
２ＤＥＧを有する装置の２つの電圧プローブの間の皮相
抵抗で観察されている。このことは、「出力端子」のよ
うな電圧プローブへ接点を使う機会を与えることにな
る。
抵抗にも依存しないと考えられる。本発明は現象からな
されたものであって、本発明装置の非線形性が、負の相
互コンダクタンス領域の形をとって、相互に分離された
２ＤＥＧを有する装置の２つの電圧プローブの間の皮相
抵抗で観察されている。このことは、「出力端子」のよ
うな電圧プローブへ接点を使う機会を与えることにな
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
第１及び第２の相互に分離された導電層と、前記第１及
び第２の導電層の両者にそれぞれがコンタクトするソー
ス及びドレイン領域と、前記第１及び第２の導電層の上
部であって、前記ソース及び前記ドレイン領域との間に
配置されたゲート電極と、前記第１及び第２の導電層の
両者にそれぞれがコンタクトし、前記ソース及び前記ド
レイン領域との間に配置され、かつ、それぞれが前記ゲ
ート電極にオーバーラップしている第１及び第２の出力
のコンタクト領域とを含むヘテロ構造体を備えたことを
特徴とする。
第１及び第２の相互に分離された導電層と、前記第１及
び第２の導電層の両者にそれぞれがコンタクトするソー
ス及びドレイン領域と、前記第１及び第２の導電層の上
部であって、前記ソース及び前記ドレイン領域との間に
配置されたゲート電極と、前記第１及び第２の導電層の
両者にそれぞれがコンタクトし、前記ソース及び前記ド
レイン領域との間に配置され、かつ、それぞれが前記ゲ
ート電極にオーバーラップしている第１及び第２の出力
のコンタクト領域とを含むヘテロ構造体を備えたことを
特徴とする。
【０００７】本発明に係る装置で観察される非線形は、
多数のアプリケーション、例えば、スイッチ、電圧増幅
器、または周波数逓倍器として、使用可能である。この
非線形性は、サンプル形状を変えること、例えば、出力
のコンタクト領域の間のスペースを減少させること、ま
たは、それらの長さを増やすことによって、変えること
ができる。
多数のアプリケーション、例えば、スイッチ、電圧増幅
器、または周波数逓倍器として、使用可能である。この
非線形性は、サンプル形状を変えること、例えば、出力
のコンタクト領域の間のスペースを減少させること、ま
たは、それらの長さを増やすことによって、変えること
ができる。
【０００８】好ましくは、第１及び第２の導電層の各々
は二次元電子ガスを発生することができるような活性層
である。疑いを回避するために、活性層において、大多
数のキャリアは電子か正孔である。しかし、従来の技術
の用語、すなわち、「二次元電子ガス」又は「２ＤＥ
Ｇ」は、明確に示さない場合には、いずれか可能なもの
をカバーするように、明細書内で使用するものとする。
しかし、本発明においては、あらゆる導電層を使うこと
ができる良い。
は二次元電子ガスを発生することができるような活性層
である。疑いを回避するために、活性層において、大多
数のキャリアは電子か正孔である。しかし、従来の技術
の用語、すなわち、「二次元電子ガス」又は「２ＤＥ
Ｇ」は、明確に示さない場合には、いずれか可能なもの
をカバーするように、明細書内で使用するものとする。
しかし、本発明においては、あらゆる導電層を使うこと
ができる良い。
【０００９】これ以降に述べる好適な実施形態におい
て、ゲート電極は、ソース−ドレイン領域の間に直接配
置され、第１及び第２の出力のコンタクト領域に対する
それぞれのコンタクト電極が、ソース領域、ゲート電極
及びドレイン領域の間の経路をはずれて配置される。
て、ゲート電極は、ソース−ドレイン領域の間に直接配
置され、第１及び第２の出力のコンタクト領域に対する
それぞれのコンタクト電極が、ソース領域、ゲート電極
及びドレイン領域の間の経路をはずれて配置される。
【００１０】導電層は、１あるいはそれ以上の障壁層に
よって、又は超格子で分離しても良い。キャリアはあら
ゆる適当なソース、例えば、導電層の上部の一つの上又
は導電層の下部の一つの下、或いはその両者に配置され
たドープ層から得ても良い。
よって、又は超格子で分離しても良い。キャリアはあら
ゆる適当なソース、例えば、導電層の上部の一つの上又
は導電層の下部の一つの下、或いはその両者に配置され
たドープ層から得ても良い。
【００１１】使用においては、装置は、第１と第２の出
力のコンタクト領域間の出力電圧において結果として生
ずるソース−ドレイン領域間に電圧を印加することによ
って、動作する．ゲート電極に印加される第２の可変電
圧は、出力電圧を制御するために使うことができる。
力のコンタクト領域間の出力電圧において結果として生
ずるソース−ドレイン領域間に電圧を印加することによ
って、動作する．ゲート電極に印加される第２の可変電
圧は、出力電圧を制御するために使うことができる。
【００１２】上記のように、本装置は、２つの平行な導
電層からなっていて、表面ショットキーゲートに印加さ
れる電圧に応答する大きな非線形電圧出力を表す。すな
わち、出力電圧がゲート電圧と共に増減する。このタイ
プの非線形応答は、ミキサーや高調波発生器などに関連
した機器に多く応用することができる。従って、本発明
装置によれば、その非線形応答を利用して、多くの機器
に適用できる。
電層からなっていて、表面ショットキーゲートに印加さ
れる電圧に応答する大きな非線形電圧出力を表す。すな
わち、出力電圧がゲート電圧と共に増減する。このタイ
プの非線形応答は、ミキサーや高調波発生器などに関連
した機器に多く応用することができる。従って、本発明
装置によれば、その非線形応答を利用して、多くの機器
に適用できる。
【００１３】
【発明の実施の形態】図面を参照して本発明の実施の形
態を説明する。図１と図２は、本発明に係る半導体装置
１を示す図である。本半導体装置１は、障壁層７によっ
て分離された、上部活性又は量子井戸層（導電層）３
と、下部活性又は量子井戸層（導電層）５とを備える。
ソース・ディープ・オーム接点（ソース領域）９とドレ
イン・ディープ・オーム接点（ドレイン領域）１１の各
々は、上部及び下部量子井戸３及び５の両方にコンタク
トしている。コンタクト電極（図示しない）は、それぞ
れ各ディープ・オーム接点９及び１１の上部に設けられ
ている。
態を説明する。図１と図２は、本発明に係る半導体装置
１を示す図である。本半導体装置１は、障壁層７によっ
て分離された、上部活性又は量子井戸層（導電層）３
と、下部活性又は量子井戸層（導電層）５とを備える。
ソース・ディープ・オーム接点（ソース領域）９とドレ
イン・ディープ・オーム接点（ドレイン領域）１１の各
々は、上部及び下部量子井戸３及び５の両方にコンタク
トしている。コンタクト電極（図示しない）は、それぞ
れ各ディープ・オーム接点９及び１１の上部に設けられ
ている。
【００１４】ゲート電極１３は、ソース領域９とドレイ
ン領域１１との間の構造体上に配置される。図２によれ
ば、第１のプローブ型のオーム接点１５と第２のプロー
ブ型のオーム接点１７は互いに所定の間隔を置いて、ゲ
ート電極１３の付近の、ゲート電極１３から離れて配置
される。同様に、それぞれのコンタクト電極（図示しな
い）は、第１及び第２のプローブ型のオーム接点１５、
１７の上にそれぞれ設けられる。ソース領域９からドレ
イン領域１１への経路に沿って、ゲート電極１３が第１
のプローブ型のオーム接点１５に対向する点１９に延び
ている。また、ゲート電極１３が第２のプローブ型のオ
ーム接点１７に対向する点２１へ延びる。
ン領域１１との間の構造体上に配置される。図２によれ
ば、第１のプローブ型のオーム接点１５と第２のプロー
ブ型のオーム接点１７は互いに所定の間隔を置いて、ゲ
ート電極１３の付近の、ゲート電極１３から離れて配置
される。同様に、それぞれのコンタクト電極（図示しな
い）は、第１及び第２のプローブ型のオーム接点１５、
１７の上にそれぞれ設けられる。ソース領域９からドレ
イン領域１１への経路に沿って、ゲート電極１３が第１
のプローブ型のオーム接点１５に対向する点１９に延び
ている。また、ゲート電極１３が第２のプローブ型のオ
ーム接点１７に対向する点２１へ延びる。
【００１５】従って、ゲート電極１３は、第１と第２の
プローブ型のオーム接点１５、１７を「オーバーラッ
プ」させるようにしても良い。しかし、ゲート電極１３
は実際には、これらの電気的なコンタクト自体を覆うこ
とはない。それにもかかわらず、オーム接点領域は、ゲ
ート電極下の当該位置で、すなわち、ソース−ドレイン
経路に沿っており、その経路から離れた位置で、量子井
戸層３及び５との電気的なコンタクト内にある。
プローブ型のオーム接点１５、１７を「オーバーラッ
プ」させるようにしても良い。しかし、ゲート電極１３
は実際には、これらの電気的なコンタクト自体を覆うこ
とはない。それにもかかわらず、オーム接点領域は、ゲ
ート電極下の当該位置で、すなわち、ソース−ドレイン
経路に沿っており、その経路から離れた位置で、量子井
戸層３及び５との電気的なコンタクト内にある。
【００１６】前述の構造体は、分子ビームエピタキシャ
ル成長法（ＭＢＥ）を使って、ＧａＡｓ基板２３の（１
００）方向に成長されたＧａＡｓ／ＡｌＧａＡｓ構造体
にドープされたモジュレーションとして、製造される。
量子井戸は、１１０オングストローム幅を有し、３００
オングストローム厚の障壁層７で分離されている。キャ
リアは、量子井戸の上部及び、量子井戸の下部の４００
オングストロームのシリコンドープ層（図示しない）に
よって供給される。
ル成長法（ＭＢＥ）を使って、ＧａＡｓ基板２３の（１
００）方向に成長されたＧａＡｓ／ＡｌＧａＡｓ構造体
にドープされたモジュレーションとして、製造される。
量子井戸は、１１０オングストローム幅を有し、３００
オングストローム厚の障壁層７で分離されている。キャ
リアは、量子井戸の上部及び、量子井戸の下部の４００
オングストロームのシリコンドープ層（図示しない）に
よって供給される。
【００１７】図３は、プローブ型のオーム接点１５、１
７間の皮相抵抗が、ゲート電圧の関数として実際にどの
ように変化するかを実線で示している。「皮相抵抗」
は、ソースからドレインまで流れる電流間で分割される
プローブ型のオーム接点１５−１７間で、測定された電
圧を意味する。これは、Ｖ12／ＩSDとして図３に示され
ている。もちろん、プローブ型のオーム接点１５、１７
を非線形特性を利用するための出力端子として使用する
のであれば、ソース−ドレイン電流が、プローブ位置間
での２ＤＥＧに流れる電流と正確に同じであるとみなす
ことができるとは限らない。従って、これらのオーム接
点１５、１７は高インピーダンス出力と見なすべきであ
る。
７間の皮相抵抗が、ゲート電圧の関数として実際にどの
ように変化するかを実線で示している。「皮相抵抗」
は、ソースからドレインまで流れる電流間で分割される
プローブ型のオーム接点１５−１７間で、測定された電
圧を意味する。これは、Ｖ12／ＩSDとして図３に示され
ている。もちろん、プローブ型のオーム接点１５、１７
を非線形特性を利用するための出力端子として使用する
のであれば、ソース−ドレイン電流が、プローブ位置間
での２ＤＥＧに流れる電流と正確に同じであるとみなす
ことができるとは限らない。従って、これらのオーム接
点１５、１７は高インピーダンス出力と見なすべきであ
る。
【００１８】破線は、ゲート電圧の関数として皮相抵抗
における変化に対して通常予測されるものを示す。ゲー
ト電圧が徐々により大きな負電圧になるので、最上部の
２ＤＥＧは、徐々に空になる。そして、ゲート電圧がよ
り負電圧になるので、同様に、最下部の２ＤＥＧは、皮
相抵抗が更に増えるように（実線と破線がマージする場
所から示すように）徐々に空になる。
における変化に対して通常予測されるものを示す。ゲー
ト電圧が徐々により大きな負電圧になるので、最上部の
２ＤＥＧは、徐々に空になる。そして、ゲート電圧がよ
り負電圧になるので、同様に、最下部の２ＤＥＧは、皮
相抵抗が更に増えるように（実線と破線がマージする場
所から示すように）徐々に空になる。
【００１９】実験で見られた負の相互コンダクタンスの
大きい領域は、明らかに理論的なプロットから著しく逸
脱している。この振舞いに対するどのような特別な理論
または説明によっても縛られないことが好ましいが、そ
れにもかかわらず、次のモデルを推論してみた。この推
論したモデルを、図３の点線によって示された実験のカ
ーブをシミュレートをするのに使用した。このモデル
が、実験データを厳密に反映していることが分かる。
大きい領域は、明らかに理論的なプロットから著しく逸
脱している。この振舞いに対するどのような特別な理論
または説明によっても縛られないことが好ましいが、そ
れにもかかわらず、次のモデルを推論してみた。この推
論したモデルを、図３の点線によって示された実験のカ
ーブをシミュレートをするのに使用した。このモデル
が、実験データを厳密に反映していることが分かる。
【００２０】このモデルは、図４に示された等価回路に
基づいている。電流、抵抗、及び、コンタクトは、図２
に示されている。ＲBottomは、図２で図示されていない
が、最下部の２ＤＥＧの抵抗を表わしている。
基づいている。電流、抵抗、及び、コンタクトは、図２
に示されている。ＲBottomは、図２で図示されていない
が、最下部の２ＤＥＧの抵抗を表わしている。
【００２１】等価回路の抵抗にキルヒホッフの法則を適
用することができる。キルヒホッフの法則は、 （ｉ） 接合点の中へ流れる電流は、接合点から外に
流れる電流に等しい。
用することができる。キルヒホッフの法則は、 （ｉ） 接合点の中へ流れる電流は、接合点から外に
流れる電流に等しい。
【００２２】（ｉｉ） 閉ループについての結果として
生じているＥmfは、ゼロである。他の抵抗は、メサ設計
における考慮事項から直接に得られる。測定された４端
子（４Ｔ）の電圧Ｖ12は抵抗と印加電流で表現できる。
接触抵抗が増加するので、方程式Ａ〜Ｃの結果として得
られた方程式は、４端子電圧の振舞いを予測するために
使用しても良い。
生じているＥmfは、ゼロである。他の抵抗は、メサ設計
における考慮事項から直接に得られる。測定された４端
子（４Ｔ）の電圧Ｖ12は抵抗と印加電流で表現できる。
接触抵抗が増加するので、方程式Ａ〜Ｃの結果として得
られた方程式は、４端子電圧の振舞いを予測するために
使用しても良い。
【００２３】
【数１】
【００２４】上記のような計算は、メサ型のプローブ・
アームの上のゲートのオーバーラップを説明するのに必
要である。従って、ＲT(SD) とＲT(12) は、ゲートに依
存する構成要素を有する。これは、実験のオーバーラッ
プと同様に、ＲTop ／１５であるように選ばれている。
簡単のために、ＲT(SD) とＲT(12) の両者は同一である
ように選ばれる。すなわち、 ＲT(SD) ＝ＲT(12) ＝ＲContact ＋ＲTop ／１５ である。最下部の２ＤＥＧに対する接触抵抗は、最上部
層が空にされている間ゲート成分を持たないと考えられ
るので、 ＲB(SD) ＝ＲB(12) ＝ＲContact になる。
アームの上のゲートのオーバーラップを説明するのに必
要である。従って、ＲT(SD) とＲT(12) は、ゲートに依
存する構成要素を有する。これは、実験のオーバーラッ
プと同様に、ＲTop ／１５であるように選ばれている。
簡単のために、ＲT(SD) とＲT(12) の両者は同一である
ように選ばれる。すなわち、 ＲT(SD) ＝ＲT(12) ＝ＲContact ＋ＲTop ／１５ である。最下部の２ＤＥＧに対する接触抵抗は、最上部
層が空にされている間ゲート成分を持たないと考えられ
るので、 ＲB(SD) ＝ＲB(12) ＝ＲContact になる。
【００２５】このモデルを使うことにより、理論上の予
測からの実験のずれが、プローブ型のオーム接点による
ことが確認された。具体的には、プローブアームに沿っ
て、かつ短絡しているオーム接点を通る電流の効果であ
ると考えられる。接触抵抗が小さい場合は、測定された
４端子の電位に対するどのような追加成分も無視でき
る。これらの抵抗が２ＤＥＧ抵抗に匹敵するようになる
と、接触抵抗を横切って降下する電圧も、同様に、変化
する。この時、測定抵抗は、２つの終端値に傾く。ゲー
ト電圧と共に増加する（これはゲート・オーバーラップ
のために増加するが）接触抵抗の成分があるので、上部
の２ＤＥＧのようなコンタクト・バニシュ（contact va
nish）を通る電流を消耗させる。
測からの実験のずれが、プローブ型のオーム接点による
ことが確認された。具体的には、プローブアームに沿っ
て、かつ短絡しているオーム接点を通る電流の効果であ
ると考えられる。接触抵抗が小さい場合は、測定された
４端子の電位に対するどのような追加成分も無視でき
る。これらの抵抗が２ＤＥＧ抵抗に匹敵するようになる
と、接触抵抗を横切って降下する電圧も、同様に、変化
する。この時、測定抵抗は、２つの終端値に傾く。ゲー
ト電圧と共に増加する（これはゲート・オーバーラップ
のために増加するが）接触抵抗の成分があるので、上部
の２ＤＥＧのようなコンタクト・バニシュ（contact va
nish）を通る電流を消耗させる。
【００２６】従って、測定電位は下部の２ＥＤＧの４端
子測定に傾く。その結果は、接触抵抗（ＲContact ）と
導電層抵抗の相対的な大きさに依存するプローブ型のオ
ーム接点間の電圧のピークで与えられる。
子測定に傾く。その結果は、接触抵抗（ＲContact ）と
導電層抵抗の相対的な大きさに依存するプローブ型のオ
ーム接点間の電圧のピークで与えられる。
【００２７】フロントゲート（図３に挿入されている）
と共に長く、狭いプローブアームを有する光学的に規定
されたメサを使うことによって、シミュレーションは実
験測定と比較しても構わない。装置は、前に述べたよう
な、ＧａＡｓ／ＡｌＧａＡｓ成長構造体である。上部の
２ＤＥＧは、０．７×１０15ｍ2 の密度と３８０Ωの抵
抗を有しており、下部の２ＥＤＧは１．４×１０15ｍ2
のキャリアと３９０Ωの抵抗を有していて、Ｌ／Ｗ比
は、０．８８５である。これらの値は、個々にコンタク
トされた２ＤＥＧの４端子の磁気輸送（magneto-transp
ort ）測定値から得られた。同様に、個々のコンタクト
は、フロントゲートバイアス上の２つの２ＤＥＧの抵抗
の依存性を見つけるのに使用した。
と共に長く、狭いプローブアームを有する光学的に規定
されたメサを使うことによって、シミュレーションは実
験測定と比較しても構わない。装置は、前に述べたよう
な、ＧａＡｓ／ＡｌＧａＡｓ成長構造体である。上部の
２ＤＥＧは、０．７×１０15ｍ2 の密度と３８０Ωの抵
抗を有しており、下部の２ＥＤＧは１．４×１０15ｍ2
のキャリアと３９０Ωの抵抗を有していて、Ｌ／Ｗ比
は、０．８８５である。これらの値は、個々にコンタク
トされた２ＤＥＧの４端子の磁気輸送（magneto-transp
ort ）測定値から得られた。同様に、個々のコンタクト
は、フロントゲートバイアス上の２つの２ＤＥＧの抵抗
の依存性を見つけるのに使用した。
【００２８】測定が高抵抗レジーム（regime）ではでき
ないので、非線形関数のフィッティングによる外挿法
は、空乏の付近のデータを与えるのに必要である。ゲー
トオーバーラップの大きさを測定することによって、オ
ーバーラップ成分を２ＤＥＧ抵抗ＲTop の割合として、
算出しても良い。これらのオーバーラップは、ソース−
ドレイン（Ｓ−Ｄ）プローブに対して２０％であり、サ
イド・プローブに対して７％である。更に、メサ型アー
ムのＬ／Ｗ比を測定することによって、それらの抵抗を
計算しても良いが、Ｓ−Ｄとサイド・プローブが、それ
ぞれ１．５及び１５の比を有している。上記のパラメー
タが与えられると、残っている変数のみがオーム接点自
体の抵抗を示す。しかし、装置の形状のために、これら
は、プローブアーム内の２ＤＥＧの抵抗と比較して小さ
いことが予測される。従って、現実的な値である５０Ω
の抵抗値は任意に選択され、この値における小さい変化
がシミュレーション結果に対する大きい効果を有してい
なかったので、そのような仮説は正当化される。本発明
は、上記の発明の実施の形態に限定されるものではな
く、本発明の要旨を変更しない範囲で種々変形して実施
できるのは勿論である。
ないので、非線形関数のフィッティングによる外挿法
は、空乏の付近のデータを与えるのに必要である。ゲー
トオーバーラップの大きさを測定することによって、オ
ーバーラップ成分を２ＤＥＧ抵抗ＲTop の割合として、
算出しても良い。これらのオーバーラップは、ソース−
ドレイン（Ｓ−Ｄ）プローブに対して２０％であり、サ
イド・プローブに対して７％である。更に、メサ型アー
ムのＬ／Ｗ比を測定することによって、それらの抵抗を
計算しても良いが、Ｓ−Ｄとサイド・プローブが、それ
ぞれ１．５及び１５の比を有している。上記のパラメー
タが与えられると、残っている変数のみがオーム接点自
体の抵抗を示す。しかし、装置の形状のために、これら
は、プローブアーム内の２ＤＥＧの抵抗と比較して小さ
いことが予測される。従って、現実的な値である５０Ω
の抵抗値は任意に選択され、この値における小さい変化
がシミュレーション結果に対する大きい効果を有してい
なかったので、そのような仮説は正当化される。本発明
は、上記の発明の実施の形態に限定されるものではな
く、本発明の要旨を変更しない範囲で種々変形して実施
できるのは勿論である。
【００２９】
【発明の効果】本発明によれば次のような効果が得られ
る。本発明に係る半導体装置の非線形応答は、ミキサー
や高調波発生器などに関連した機器に多く応用すること
ができる。従って、本発明装置によれば、その非線形応
答を利用して、多くの機器に適用できる。
る。本発明に係る半導体装置の非線形応答は、ミキサー
や高調波発生器などに関連した機器に多く応用すること
ができる。従って、本発明装置によれば、その非線形応
答を利用して、多くの機器に適用できる。
【図１】 本発明の半導体装置の横断面図。
【図２】 図１の半導体装置の平面図。
【図３】 ゲート電圧の関数として図１と図２に示され
た装置の出力電極間の皮相抵抗を示す図。
た装置の出力電極間の皮相抵抗を示す図。
【図４】 本発明装置の動作の説明をするための図１と
図２に示された装置の等価回路。
図２に示された装置の等価回路。
１…半導体装置、 ３、５…量子井戸（導電）層 ７…障壁層 ９…ソース・ディープ・オーム接点（ソース領域） １１…ドレイン・ディープ・オーム接点（ドレイン領
域） １３…ゲート電極 ２３…ＧａＡｓ基板 １５、１７…プローブ型のオーム接点
域） １３…ゲート電極 ２３…ＧａＡｓ基板 １５、１７…プローブ型のオーム接点
Claims (6)
- 【請求項１】第１及び第２の相互に分離された導電層
と、 前記第１及び第２の導電層の両者にそれぞれがコンタク
トするソース及びドレイン領域と、 前記第１及び第２の導電層の上部であって、前記ソース
及び前記ドレイン領域との間に配置されたゲート電極
と、 前記第１及び第２の導電層の両者にそれぞれがコンタク
トし、前記ソース及び前記ドレイン領域との間に配置さ
れ、かつ、それぞれが前記ゲート電極にオーバーラップ
している第１及び第２の出力のコンタクト領域と、を含
むヘテロ構造体を備えたことを特徴とする半導体装置。 - 【請求項２】 前記第１及び前記第２の導電層は、それ
ぞれ二次元電子ガスを発生することが可能な活性層であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ゲート電極は、前記ソースとドレイ
ン領域との間に配置され、前記第１及び第２の出力のコ
ンタクト領域に対するそれぞれのコンタクト電極が、ソ
ース領域、ゲート電極及びドレイン領域の間の経路をは
ずれて配置されることを特徴とする請求項１または請求
項２記載の半導体装置。 - 【請求項４】 前記第１と第２の導電層の間に配置され
た障壁層を更に備えることを特徴とする請求項１から請
求項３のいずれかに記載の半導体装置。 - 【請求項５】 前記導電層の上部の１つより上、及び、
前記導電層の下部の１つより下の少なくとも一方に配置
されたドープ層を更に具備することを特徴とする請求項
１から請求項４のいずれかに記載の半導体装置。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置の動作方法において、 前記ソースとドレイン領域との間に第１の電圧を印加
し、 前記ゲート電極に第２の可変電圧を印加し、 前記第１及び第２の出力のコンタクト領域間の出力電圧
を得ることを特徴とする半導体装置の動作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9515681.6 | 1995-07-31 | ||
| GB9515681A GB2303963B (en) | 1995-07-31 | 1995-07-31 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116168A true JPH09116168A (ja) | 1997-05-02 |
Family
ID=10778539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194552A Pending JPH09116168A (ja) | 1995-07-31 | 1996-07-24 | 半導体装置及びその動作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5742077A (ja) |
| JP (1) | JPH09116168A (ja) |
| GB (1) | GB2303963B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114213A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータ |
| JP2020515865A (ja) * | 2017-04-04 | 2020-05-28 | フォームファクター ビーバートン インコーポレイテッド | 電気接触検出を含むプローブシステム及びその利用方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692298B2 (en) * | 2004-09-30 | 2010-04-06 | Sanken Electric Co., Ltd. | III-V nitride semiconductor device comprising a concave shottky contact and an ohmic contact |
| US8614873B1 (en) | 2010-04-16 | 2013-12-24 | James T. Beran | Varying electrical current and/or conductivity in electrical current channels |
| US8907378B2 (en) * | 2013-03-15 | 2014-12-09 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with multiple channels |
| CN105074876A (zh) * | 2013-03-19 | 2015-11-18 | 夏普株式会社 | 氮化物半导体器件和氮化物半导体器件的制造方法 |
| US9166006B1 (en) * | 2013-12-08 | 2015-10-20 | Iman Rezanezhad Gatabi | Methods to improve the performance of compound semiconductor devices and field effect transistors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4101389C2 (de) * | 1991-01-18 | 1994-03-17 | Max Planck Gesellschaft | Verfahren zur Messung elektromagnetischer Strahlung, Halbleiter-Strahlungsdetektor zur Durchführung des Verfahrens und Verfahren zur Herstellung eines Halbleiter-Strahlungsdetektors |
| US5142349A (en) * | 1991-07-01 | 1992-08-25 | Motorola, Inc. | Self-doped high performance complementary heterojunction field effect transistor |
| GB9325526D0 (en) * | 1993-12-14 | 1994-02-16 | Toshiba Cambridge Res Center | Semiconductor drive |
| US5561305A (en) * | 1994-02-16 | 1996-10-01 | The United States Of America As Represented By The Secretary Of The Army | Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis |
-
1995
- 1995-07-31 GB GB9515681A patent/GB2303963B/en not_active Expired - Fee Related
-
1996
- 1996-07-24 JP JP8194552A patent/JPH09116168A/ja active Pending
- 1996-07-30 US US08/689,137 patent/US5742077A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114213A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータ |
| JP2020515865A (ja) * | 2017-04-04 | 2020-05-28 | フォームファクター ビーバートン インコーポレイテッド | 電気接触検出を含むプローブシステム及びその利用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2303963B (en) | 1997-08-06 |
| US5742077A (en) | 1998-04-21 |
| GB2303963A (en) | 1997-03-05 |
| GB9515681D0 (en) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Brown et al. | Oscillations up to 420 GHz in GaAs/AlAs resonant tunneling diodes | |
| US4704622A (en) | Negative transconductance device | |
| JPH0431194B2 (ja) | ||
| GB2261989A (en) | Semiconductor switching device with quantised resistance | |
| JPH09116168A (ja) | 半導体装置及びその動作方法 | |
| JPH022641A (ja) | 電気回路に使用する半導体装置 | |
| Gullapalli et al. | Simulation of quantum transport in memory-switching double-barrier quantum-well diodes | |
| KR970005948B1 (ko) | 2-차원 반송자 가스 콜렉터를 구비하는 트랜지스터 | |
| US5606178A (en) | Bipolar resonant tunneling transistor | |
| JPS6393161A (ja) | 半導体スイツチング素子 | |
| Bollaert et al. | Ballistic nano-devices for high frequency applications | |
| JP2004508718A (ja) | ナノ電子デバイス | |
| JPH0511670B2 (ja) | ||
| JPH0496274A (ja) | 高速半導体装置 | |
| JPH098276A (ja) | 半導体機能素子 | |
| JPH0297075A (ja) | ヘテロ接合磁気センサ | |
| EP1187219A1 (en) | Ballistic electronic devices | |
| JP3107325B2 (ja) | 半導体結合超伝導素子 | |
| JP3061465B2 (ja) | 位相干渉素子 | |
| JPS63136574A (ja) | 半導体装置 | |
| Alqurashi | Advanced tunneling diodes for high-frequency applications and wireless communication systems | |
| Ragi et al. | Modeling the CV characteristics of heterodimensional Schottky contacts | |
| Syme | Tunnelling devices as microwave mixers and detectors | |
| GB2233153A (en) | Split-gate semiconductor device | |
| JP3248210B2 (ja) | 超伝導素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |