JPH09120085A - 液晶表示器の製造方法 - Google Patents
液晶表示器の製造方法Info
- Publication number
- JPH09120085A JPH09120085A JP8276434A JP27643496A JPH09120085A JP H09120085 A JPH09120085 A JP H09120085A JP 8276434 A JP8276434 A JP 8276434A JP 27643496 A JP27643496 A JP 27643496A JP H09120085 A JPH09120085 A JP H09120085A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- electrode
- forming
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 簡単な工程でゲート配線の低抵抗化を実現
し、かつ絶縁不良を減少する。 【解決手段】 ガラス基板に、タングステンなどの低抵
抗金属によってゲート配線の一部となる金属配線２を形
成し、この金属配線２を覆うようにＴａ配線３を形成す
るとともにゲート電極となるＴａ電極６を形成した後、
上記Ｔａ配線および上記Ｔａ電極を表面より所望厚まで
陽極酸化してＴａ陽極酸化膜５を形成し、上記Ｔａ電極
における上記Ｔａ陽極酸化膜を少なくともゲート絶縁膜
の一部とする。そしてゲート絶縁膜上にシリコン層８を
形成し、ソース電極１０およびドレイン電極１１を形成
し、さらにソース配線１２を形成するとともに上記ドレ
イン電極１１に接続される画素電極１３を形成する。
し、かつ絶縁不良を減少する。 【解決手段】 ガラス基板に、タングステンなどの低抵
抗金属によってゲート配線の一部となる金属配線２を形
成し、この金属配線２を覆うようにＴａ配線３を形成す
るとともにゲート電極となるＴａ電極６を形成した後、
上記Ｔａ配線および上記Ｔａ電極を表面より所望厚まで
陽極酸化してＴａ陽極酸化膜５を形成し、上記Ｔａ電極
における上記Ｔａ陽極酸化膜を少なくともゲート絶縁膜
の一部とする。そしてゲート絶縁膜上にシリコン層８を
形成し、ソース電極１０およびドレイン電極１１を形成
し、さらにソース配線１２を形成するとともに上記ドレ
イン電極１１に接続される画素電極１３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ゲ−ト絶縁膜またはゲ
−ト絶縁膜の一部にＴａ（タンタル）陽極酸化膜を用い
た薄膜トランジスタアレイを有する液晶表示器の製造方
法に関する。
−ト絶縁膜の一部にＴａ（タンタル）陽極酸化膜を用い
た薄膜トランジスタアレイを有する液晶表示器の製造方
法に関する。
【０００２】
【従来の技術】近年薄型の画像表示器として、液晶マト
リクス表示器、とりわけ各画素毎にスイッチング素子を
設けた、いわゆるアクティブマトリクス型の液晶表示器
が各所で研究開発されている。
リクス表示器、とりわけ各画素毎にスイッチング素子を
設けた、いわゆるアクティブマトリクス型の液晶表示器
が各所で研究開発されている。
【０００３】図５は、上記アクティブマトリクス型の液
晶表示器の回路構成例を模式的に表わしたものである。
晶表示器の回路構成例を模式的に表わしたものである。
【０００４】ゲ−ト配線４のなかで、例えばＸｉが選択
されると、これに連なるＭＩＳ型の薄膜トランジスタ
（以下、ＴＦＴという）２１のゲ−トは一斉にオンし、
これらオンしたＴＦＴのソ−スを通して、ソ−ス配線１
２より、画像情報に対応した信号電圧が、ＴＦＴ２１の
ドレインに伝達される。ドレインには画素電極１３が接
続され、この画素電極１３と、液晶層２２をはさんで他
方の基板上に形成された対向電極２３との電圧差によ
り、液晶層２２の光透過率を変化させて画像表示を行
う。
されると、これに連なるＭＩＳ型の薄膜トランジスタ
（以下、ＴＦＴという）２１のゲ−トは一斉にオンし、
これらオンしたＴＦＴのソ−スを通して、ソ−ス配線１
２より、画像情報に対応した信号電圧が、ＴＦＴ２１の
ドレインに伝達される。ドレインには画素電極１３が接
続され、この画素電極１３と、液晶層２２をはさんで他
方の基板上に形成された対向電極２３との電圧差によ
り、液晶層２２の光透過率を変化させて画像表示を行
う。
【０００５】Ｘｉが非選択状態になると、これに連なる
ＴＦＴ２１のゲ−トはオフし、引き続きＸｉ＋１が選択
され、上記と同様な動作が行われる。なおゲ−トがオフ
した後も、画素電極１３と対向電極２３の電位差は、次
に同一のゲ−ト配線が選択されるまで、液晶層２２によ
り保存されるため、各画素に対応した液晶層はスタティ
ック駆動されることになり、高コントラストの表示を得
ることができる。ところで上記ＴＦＴ２１には、ゲ−ト
絶縁膜の絶縁不良を低減するために、ゲ−ト絶縁膜また
はゲ−ト絶縁膜の一部にＴａ陽極酸化膜を用いたものが
提案されている。
ＴＦＴ２１のゲ−トはオフし、引き続きＸｉ＋１が選択
され、上記と同様な動作が行われる。なおゲ−トがオフ
した後も、画素電極１３と対向電極２３の電位差は、次
に同一のゲ−ト配線が選択されるまで、液晶層２２によ
り保存されるため、各画素に対応した液晶層はスタティ
ック駆動されることになり、高コントラストの表示を得
ることができる。ところで上記ＴＦＴ２１には、ゲ−ト
絶縁膜の絶縁不良を低減するために、ゲ−ト絶縁膜また
はゲ−ト絶縁膜の一部にＴａ陽極酸化膜を用いたものが
提案されている。
【０００６】図６および図７は上記の構造を有するＴＦ
Ｔの一例である非晶質シリコンＴＦＴを示したものであ
る。同図において、１は絶縁性基板、６はＴａを用いた
ゲ−ト電極、５は上記のＴａを陽極酸化して形成された
Ｔａ陽極酸化膜、７は窒化シリコン膜であり、上記Ｔａ
陽極酸化膜５と窒化シリコン膜７とによりゲ−ト絶縁膜
を形成している。８は非晶質シリコン膜、９は保護絶縁
膜、１０はソ−ス電極、１１はドレイン電極、１２はソ
−ス配線、１３は画素電極である。
Ｔの一例である非晶質シリコンＴＦＴを示したものであ
る。同図において、１は絶縁性基板、６はＴａを用いた
ゲ−ト電極、５は上記のＴａを陽極酸化して形成された
Ｔａ陽極酸化膜、７は窒化シリコン膜であり、上記Ｔａ
陽極酸化膜５と窒化シリコン膜７とによりゲ−ト絶縁膜
を形成している。８は非晶質シリコン膜、９は保護絶縁
膜、１０はソ−ス電極、１１はドレイン電極、１２はソ
−ス配線、１３は画素電極である。
【０００７】ゲ−ト絶縁膜の絶縁不良の生じる場所はゲ
−ト電極６の端部の段差部分がほとんどであり、同図の
ようにＴａ陽極酸化膜５を用いると、ゲ−ト電極６とソ
−ス電極１０間およびゲ−ト電極６とドレイン電極１１
間の絶縁不良が大幅に減少する。 ところで、通常ゲ−
ト電極とゲ−ト配線は同一工程により形成されるため、
ゲ−ト配線にもＴａが用いられる。
−ト電極６の端部の段差部分がほとんどであり、同図の
ようにＴａ陽極酸化膜５を用いると、ゲ−ト電極６とソ
−ス電極１０間およびゲ−ト電極６とドレイン電極１１
間の絶縁不良が大幅に減少する。 ところで、通常ゲ−
ト電極とゲ−ト配線は同一工程により形成されるため、
ゲ−ト配線にもＴａが用いられる。
【０００８】
【発明が解決しようとする課題】Ｔａは抵抗率が１５オ
−ム・センチと高いためゲ−ト配線の抵抗と、これに接
続された容量成分との時定数も大きなものとなり、ゲ−
ト配線に印加される信号の立上がり、立下がり特性が劣
化し、正常な信号がゲ−ト電極に伝達されない。その結
果、液晶表示器の表示特性を悪化させる原因となってい
た。特に液晶表示器が大型化してゲ−ト配線が長くなる
と、上記問題は深刻なものとなる。ゲ−ト配線の抵抗を
低減するためにＴａの膜厚を厚くすると、ゲ−ト電極の
端部が高段差になり、段差被覆性の悪化をもたらし、そ
の結果段差部での絶縁不良が増加する。従って、Ｔａ陽
極酸化膜の使用目的である絶縁不良対策の観点からみ
て、Ｔａの膜厚を厚くすることはできなかった。
−ム・センチと高いためゲ−ト配線の抵抗と、これに接
続された容量成分との時定数も大きなものとなり、ゲ−
ト配線に印加される信号の立上がり、立下がり特性が劣
化し、正常な信号がゲ−ト電極に伝達されない。その結
果、液晶表示器の表示特性を悪化させる原因となってい
た。特に液晶表示器が大型化してゲ−ト配線が長くなる
と、上記問題は深刻なものとなる。ゲ−ト配線の抵抗を
低減するためにＴａの膜厚を厚くすると、ゲ−ト電極の
端部が高段差になり、段差被覆性の悪化をもたらし、そ
の結果段差部での絶縁不良が増加する。従って、Ｔａ陽
極酸化膜の使用目的である絶縁不良対策の観点からみ
て、Ｔａの膜厚を厚くすることはできなかった。
【０００９】本発明は、上記従来の課題に対してなされ
たものであり、Ｔａ陽極酸化膜を用いて絶縁不良を減少
させ、しかもゲ−ト配線の抵抗を減少させることを目的
としている。
たものであり、Ｔａ陽極酸化膜を用いて絶縁不良を減少
させ、しかもゲ−ト配線の抵抗を減少させることを目的
としている。
【００１０】
【発明の実施の形態】本発明では、透明基板に形成した
薄膜トランジスタのゲート電極をＴａで形成するととも
にゲート絶縁膜をＴａ陽極酸化膜で形成し、ゲート配線
は、Ｔａより低抵抗の金属配線とこれを覆うＴａ配線と
によって形成するものであり、上記ゲート電極と上記Ｔ
ａ配線とを同一工程で形成することにより、ゲート配線
の低抵抗化を図るとともに工程を簡素化する。
薄膜トランジスタのゲート電極をＴａで形成するととも
にゲート絶縁膜をＴａ陽極酸化膜で形成し、ゲート配線
は、Ｔａより低抵抗の金属配線とこれを覆うＴａ配線と
によって形成するものであり、上記ゲート電極と上記Ｔ
ａ配線とを同一工程で形成することにより、ゲート配線
の低抵抗化を図るとともに工程を簡素化する。
【００１１】又、透明基板にＴａより低抵抗の金属によ
ってゲート配線の一部となる金属配線を形成した後、こ
の金属配線を覆うようにＴａ配線を形成してゲート配線
とするとともにゲート電極となる位置にＴａ電極を形成
し、上記Ｔａ配線および上記Ｔａ電極を表面より所望厚
まで陽極酸化してＴａ陽極酸化膜を形成する。そして、
上記Ｔａ電極における上記Ｔａ陽極酸化膜を少なくとも
ゲート絶縁膜の一部としてこのゲート絶縁膜上にシリコ
ン層を形成した後、ソース電極およびドレイン電極を形
成し、上記ソース電極どうしを接続するソース配線を形
成するとともに上記ドレイン電極に接続される画素電極
を形成することにより、絶縁不良を減少し、ゲート配線
抵抗を減少させる。上記金属配線を、上記ソース配線と
の交差部を除いて形成することにより、ソース配線の断
線を防止する。
ってゲート配線の一部となる金属配線を形成した後、こ
の金属配線を覆うようにＴａ配線を形成してゲート配線
とするとともにゲート電極となる位置にＴａ電極を形成
し、上記Ｔａ配線および上記Ｔａ電極を表面より所望厚
まで陽極酸化してＴａ陽極酸化膜を形成する。そして、
上記Ｔａ電極における上記Ｔａ陽極酸化膜を少なくとも
ゲート絶縁膜の一部としてこのゲート絶縁膜上にシリコ
ン層を形成した後、ソース電極およびドレイン電極を形
成し、上記ソース電極どうしを接続するソース配線を形
成するとともに上記ドレイン電極に接続される画素電極
を形成することにより、絶縁不良を減少し、ゲート配線
抵抗を減少させる。上記金属配線を、上記ソース配線と
の交差部を除いて形成することにより、ソース配線の断
線を防止する。
【００１２】
【実施例】以下、本発明における実施例を図面に基き説
明する。
明する。
【００１３】図１〜３において、１は絶縁性基板、２は
金属配線、３はＴａ配線、４は金属配線２とＴａ配線３
とにより形成されるゲ−ト配線、５はＴａ陽極酸化膜、
６はゲ−ト電極、７は窒化シリコン層、８は非晶質シリ
コン層、９は保護絶縁層、１０はソ−ス電極、１１はド
レイン電極、１２はソ−ス配線、１３は画素電極であ
る。
金属配線、３はＴａ配線、４は金属配線２とＴａ配線３
とにより形成されるゲ−ト配線、５はＴａ陽極酸化膜、
６はゲ−ト電極、７は窒化シリコン層、８は非晶質シリ
コン層、９は保護絶縁層、１０はソ−ス電極、１１はド
レイン電極、１２はソ−ス配線、１３は画素電極であ
る。
【００１４】以下、これらの図を用いて製造工程の説明
を行う。
を行う。
【００１５】（ａ）ガラス等の絶縁性基板１上にＷ（タ
ングステン）をスパッタ法により、１５０ナノメ−タ堆
積し、これをドライエッチング法によりパタ−ニングし
て、金属配線２を形成する。
ングステン）をスパッタ法により、１５０ナノメ−タ堆
積し、これをドライエッチング法によりパタ−ニングし
て、金属配線２を形成する。
【００１６】（ｂ）Ｔａをスパッタ法により２００ナノ
メ−タ堆積し、これをドライエッチング法によりパタ−
ニングして、Ｔａ配線３を形成し、このＴａ配線３を化
成電圧１００ボルトで陽極酸化してＴａ陽極酸化膜５を
形成し、ゲ−ト絶縁層の一部とする。このときのＴａ配
線３の膜厚は１００ナノメ−タであり、Ｔａ陽極酸化膜
５の膜厚は２００ナノメ−タである。
メ−タ堆積し、これをドライエッチング法によりパタ−
ニングして、Ｔａ配線３を形成し、このＴａ配線３を化
成電圧１００ボルトで陽極酸化してＴａ陽極酸化膜５を
形成し、ゲ−ト絶縁層の一部とする。このときのＴａ配
線３の膜厚は１００ナノメ−タであり、Ｔａ陽極酸化膜
５の膜厚は２００ナノメ−タである。
【００１７】（ｃ）窒化シリコン膜７、非晶質シリコン
膜８および保護絶縁膜９を堆積し、保護絶縁膜９を所定
の形状にパタ−ニングする。なおゲ−ト絶縁膜は、Ｔａ
陽極酸化膜５と窒化シリコン膜７により形成される。
膜８および保護絶縁膜９を堆積し、保護絶縁膜９を所定
の形状にパタ−ニングする。なおゲ−ト絶縁膜は、Ｔａ
陽極酸化膜５と窒化シリコン膜７により形成される。
【００１８】（ｄ）ｎ型シリコン膜、Ｔｉ（チタン）を
堆積し、これらと非晶質シリコン膜８を選択的に除去し
て、ｎ型シリコン層とＴｉによるソ−ス電極１０および
ドレイン電極１１を形成する。
堆積し、これらと非晶質シリコン膜８を選択的に除去し
て、ｎ型シリコン層とＴｉによるソ−ス電極１０および
ドレイン電極１１を形成する。
【００１９】（ｅ）透明導電膜を堆積後これをパタ−ニ
ングして、ソ−ス配線１２および画素電極１３を形成す
る。
ングして、ソ−ス配線１２および画素電極１３を形成す
る。
【００２０】以上のように形成された薄膜トランジスタ
アレイではゲ−ト配線４が低抵抗のＷ（抵抗率５．５オ
−ム・センチ）を用いた金属配線２と、この金属配線２
を覆うＴａ配線３により形成されているため、ゲ−ト配
線４の抵抗が減少し、ゲ−ト電極６に印加される信号の
立上がり、立下がり特性が改善される。またＴａの膜厚
は薄いため、段差被覆性の問題もない。
アレイではゲ−ト配線４が低抵抗のＷ（抵抗率５．５オ
−ム・センチ）を用いた金属配線２と、この金属配線２
を覆うＴａ配線３により形成されているため、ゲ−ト配
線４の抵抗が減少し、ゲ−ト電極６に印加される信号の
立上がり、立下がり特性が改善される。またＴａの膜厚
は薄いため、段差被覆性の問題もない。
【００２１】図４は、本発明における第２の実施例を表
わした平面図である。第１の実施例は金属配線２をゲ−
ト配線４の全域に形成したのに対し本実施例では、金属
配線２をゲ−ト配線４とソ−ス配線１２の交差部以外の
部分に形成している。このような構造にすると、交差部
でのゲ−ト配線４の総膜厚が減少するため、交差部での
ソ−ス配線１２の断線あるいは、ゲ−ト配線４とソ−ス
配線１２間での絶縁不良が減少する。なお交差部ではＴ
ａ配線３のみでゲ−ト配線４を形成しているが、この部
分は全体のゲ−ト配線４の長さから比較すると非常に僅
かであり、ゲ−ト配線４の抵抗はほとんど増加すること
はない。
わした平面図である。第１の実施例は金属配線２をゲ−
ト配線４の全域に形成したのに対し本実施例では、金属
配線２をゲ−ト配線４とソ−ス配線１２の交差部以外の
部分に形成している。このような構造にすると、交差部
でのゲ−ト配線４の総膜厚が減少するため、交差部での
ソ−ス配線１２の断線あるいは、ゲ−ト配線４とソ−ス
配線１２間での絶縁不良が減少する。なお交差部ではＴ
ａ配線３のみでゲ−ト配線４を形成しているが、この部
分は全体のゲ−ト配線４の長さから比較すると非常に僅
かであり、ゲ−ト配線４の抵抗はほとんど増加すること
はない。
【００２２】なお金属配線に用いる金属は高融点金属ま
たは高融点金属同志の合金が好ましく、上記実施例で用
いたＷの他にＭｏ（モリブデン）、Ｗ／Ｍｏ合金、Ｗ／
Ｔａ合金Ｍｏ／Ｔａ合金などを用いることができる。
たは高融点金属同志の合金が好ましく、上記実施例で用
いたＷの他にＭｏ（モリブデン）、Ｗ／Ｍｏ合金、Ｗ／
Ｔａ合金Ｍｏ／Ｔａ合金などを用いることができる。
【００２３】
【発明の効果】ゲ−ト配線またはゲート配線の一部がＴ
ａよりも抵抗率の低い金属を用いた金属配線とこの金属
配線を覆うＴａ配線とにより形成されているため、ゲ−
ト配線の抵抗が減少する。その結果、ゲ−ト電極に印加
される信号の立上がり、立下がり特性が改善され、表示
品質を向上させることができる。
ａよりも抵抗率の低い金属を用いた金属配線とこの金属
配線を覆うＴａ配線とにより形成されているため、ゲ−
ト配線の抵抗が減少する。その結果、ゲ−ト電極に印加
される信号の立上がり、立下がり特性が改善され、表示
品質を向上させることができる。
【００２４】また、ゲート電極がＴａ電極のみで形成さ
れ、ゲ−ト配線がＴａよりも抵抗率の低い金属を用いた
金属配線とこの金属配線を覆うＴａ配線とにより形成さ
れているので、薄膜トランジスタ自体の構成を従来と変
えることなく、ゲ−ト配線の抵抗を減少させることが可
能となる。しかもＴａ配線とＴａ電極の全域を一括して
陽極酸化することにより、ゲート配線を覆う絶縁膜とゲ
ート絶縁膜とを形成するため、露光、エッチングなどの
煩雑な工程が不要である。
れ、ゲ−ト配線がＴａよりも抵抗率の低い金属を用いた
金属配線とこの金属配線を覆うＴａ配線とにより形成さ
れているので、薄膜トランジスタ自体の構成を従来と変
えることなく、ゲ−ト配線の抵抗を減少させることが可
能となる。しかもＴａ配線とＴａ電極の全域を一括して
陽極酸化することにより、ゲート配線を覆う絶縁膜とゲ
ート絶縁膜とを形成するため、露光、エッチングなどの
煩雑な工程が不要である。
【００２５】また、ゲ−ト配線のうちソ―ス配線との交
差部はＴａ配線のみで形成され、この交差部以外のゲー
ト配線はＴａよりも抵抗率の低い金属を用いた金属配線
とこの金属配線を覆うＴａ配線とにより形成することに
より、交差部でのソ−ス配線の断線あるいはゲ−ト配線
とソ−ス配線間での絶縁不良が減少し、歩留りを向上さ
せることができる。
差部はＴａ配線のみで形成され、この交差部以外のゲー
ト配線はＴａよりも抵抗率の低い金属を用いた金属配線
とこの金属配線を覆うＴａ配線とにより形成することに
より、交差部でのソ−ス配線の断線あるいはゲ−ト配線
とソ−ス配線間での絶縁不良が減少し、歩留りを向上さ
せることができる。
【図１】本発明の第１実施例の方法を用いて形成された
液晶表示器要部の平面図
液晶表示器要部の平面図
【図２】第１実施例の工程説明のための図１Ａ−Ａ線断
面図
面図
【図３】第１実施例の工程説明のための図１Ｂ−Ｂ線断
面図
面図
【図４】本発明の第２実施例の方法を用いて形成された
液晶表示器要部の平面図
液晶表示器要部の平面図
【図５】アクティブマトリクス型の液晶表示器の構成例
を表した電気回路図
を表した電気回路図
【図６】従来の液晶表示器要部の平面図
【図７】Ｔａ陽極酸化膜を用いた薄膜トランジスタの図
６Ｃ−Ｃ断面図
６Ｃ−Ｃ断面図
２…金属配線 ３…Ｔａ配線 ４…ゲ−ト配線 ５…Ｔａ陽極酸化膜 ６…ゲート電極 １０…ソース電極 １２…ソース配線
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１７Ｗ
Claims (3)
- 【請求項１】 透明基板に薄膜トランジスタアレイを形
成するとともに各薄膜トランジスタに画素電極を接続し
てなる液晶表示器の製造方法において、 上記薄膜トランジスタのゲート電極をＴａ（タンタル）
で形成するとともにゲート絶縁膜の少なくとも一部をＴ
ａ陽極酸化膜で形成し、 上記各薄膜トランジスタのゲート電極どうしを接続する
ゲート配線を、Ｔａより低抵抗の金属による金属配線お
よびこの金属配線を覆うＴａ配線で形成し、 上記ゲート電極と上記Ｔａ配線を同一工程で形成するこ
とを特徴とする液晶表示器の製造方法。 - 【請求項２】 透明基板に薄膜トランジスタアレイを形
成するとともに各薄膜トランジスタに画素電極を接続し
てなる液晶表示器の製造方法において、 上記ガラス基板に、Ｔａ（タンタル）より低抵抗の金属
によってゲート配線の一部となる金属配線を形成する工
程と、 上記金属配線を覆うようにＴａ配線を形成するとともに
ゲート電極となる位置にＴａ電極を形成する工程と、 上記Ｔａ配線および上記Ｔａ電極を表面より所望厚まで
陽極酸化してＴａ陽極酸化膜を形成する工程と、 上記Ｔａ電極における上記Ｔａ陽極酸化膜を少なくとも
ゲート絶縁膜の一部としてこのゲート絶縁膜上にシリコ
ン層を形成する工程と、 ソース電極およびドレイン電極を形成する工程と、 上記ソース電極どうしを接続するソース配線を形成する
とともに上記ドレイン電極に接続される画素電極を形成
する工程とを有することを特徴とする液晶表示器の製造
方法。 - 【請求項３】 上記金属配線は、上記ソース配線との交
差部を除いて形成してあることを特徴とする請求項１ま
たは２記載の液晶表示器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27643496A JP2838792B2 (ja) | 1996-10-18 | 1996-10-18 | 液晶表示器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27643496A JP2838792B2 (ja) | 1996-10-18 | 1996-10-18 | 液晶表示器の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5759888A Division JPH0810299B2 (ja) | 1988-03-11 | 1988-03-11 | 薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120085A true JPH09120085A (ja) | 1997-05-06 |
| JP2838792B2 JP2838792B2 (ja) | 1998-12-16 |
Family
ID=17569374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27643496A Expired - Fee Related JP2838792B2 (ja) | 1996-10-18 | 1996-10-18 | 液晶表示器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838792B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547918B2 (en) | 2004-06-23 | 2009-06-16 | Sharp Kabushiki Kaisha | Active matrix substrate and electronic device |
-
1996
- 1996-10-18 JP JP27643496A patent/JP2838792B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547918B2 (en) | 2004-06-23 | 2009-06-16 | Sharp Kabushiki Kaisha | Active matrix substrate and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2838792B2 (ja) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0898785B1 (en) | Active matrix displays and method of making | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JPH07181514A (ja) | 液晶表示装置 | |
| US5352907A (en) | Thin-film transistor | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0810299B2 (ja) | 薄膜トランジスタアレイ | |
| JP2827570B2 (ja) | 液晶ディスプレイ | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JP2838792B2 (ja) | 液晶表示器の製造方法 | |
| JPH10242474A (ja) | 薄膜半導体装置 | |
| KR0120399Y1 (ko) | 액정표시장치 | |
| KR100464632B1 (ko) | 능동매트릭스디스플레이및그제조방법 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPH05297411A (ja) | アクティブマトリクス表示装置 | |
| US20080252834A1 (en) | Thin film transistor, method for fabricating same and liquid crystal display using same | |
| JP2003215634A (ja) | 薄膜トランジスタ液晶表示装置 | |
| KR100392602B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| JPH06125085A (ja) | 薄膜アクティブ素子 | |
| KR940006918Y1 (ko) | 표시패널 | |
| JPH05281577A (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JPH0961848A (ja) | マトリクス型液晶表示素子 | |
| JPH027564A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH0850303A (ja) | 液晶表示装置用アレイ基板 | |
| JPH1093105A (ja) | アクティブマトリクス回路の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |