JPH09120976A - Semiconductor chip mounting method - Google Patents

Semiconductor chip mounting method

Info

Publication number
JPH09120976A
JPH09120976A JP7276043A JP27604395A JPH09120976A JP H09120976 A JPH09120976 A JP H09120976A JP 7276043 A JP7276043 A JP 7276043A JP 27604395 A JP27604395 A JP 27604395A JP H09120976 A JPH09120976 A JP H09120976A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
hole
sealing resin
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7276043A
Other languages
Japanese (ja)
Inventor
Satoshi Nakajima
敏 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7276043A priority Critical patent/JPH09120976A/en
Publication of JPH09120976A publication Critical patent/JPH09120976A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと回路基板との隙間に樹脂を短
時間に充填でき、しかも、樹脂を充填し終えたときに半
導体チップと回路基板との隙間に気泡が残ることのない
半導体チップの実装方法を実現すること。 【解決手段】 回路基板20Bに半導体チップ10を搭
載した後、半導体チップ10と回路基板20Bとの隙間
Gに対して貫通孔25Bから封止用樹脂40を直接充填
する。回路基板20Bの裏面27Bには、レジスト層2
8Bの厚さ分に相当する段差部200Bが構成されてお
り、封止用樹脂40は、この段差部200Bでせき止め
られる。封止用樹脂40を、加熱、硬化させる場合に
は、半導体チップ10を光ビームで加熱する。
(57) 【Abstract】 PROBLEM TO BE SOLVED: To fill a gap between a semiconductor chip and a circuit board with a resin in a short time, and moreover, to leave bubbles in the gap between the semiconductor chip and the circuit board when the filling of the resin is completed. To realize the mounting method of the semiconductor chip. After mounting a semiconductor chip on a circuit board, a gap G between the semiconductor chip and the circuit board is directly filled with a sealing resin through a through hole. The resist layer 2 is formed on the back surface 27B of the circuit board 20B.
A step portion 200B corresponding to the thickness of 8B is formed, and the sealing resin 40 is dammed by the step portion 200B. When heating and curing the sealing resin 40, the semiconductor chip 10 is heated with a light beam.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、フリップチップな
どの半導体チップの回路基板への実装方法に関するもの
である。さらに詳しくは、半導体チップを封止するため
の樹脂を半導体チップと回路基板との隙間に充填する技
術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a semiconductor chip such as a flip chip on a circuit board. More specifically, it relates to a technique of filling a resin for sealing a semiconductor chip into a gap between the semiconductor chip and a circuit board.

【0002】[0002]

【従来の技術】半導体チップを回路基板に実装する方法
としては、図6に示すように、まず、半導体チップ10
E(フリップチップ)のチップ電極12Eと、回路基板
20Eの配線用電極24Eとをハンダ30Eによって接
合した後、接合部分の保護などを目的として、半導体チ
ップ10Eと回路基板20Eとの隙間GEに封止用樹脂
40Eを充填している。かかる樹脂の充填方法として、
従来は、半導体チップ10Eの4辺のうちの1辺に沿っ
て封止用樹脂40Eを塗布し、塗布した封止用樹脂40
Eが半導体チップ10Eと回路基板20Eとの隙間GE
に流れ込んでいくのを利用している。
2. Description of the Related Art As a method of mounting a semiconductor chip on a circuit board, as shown in FIG.
After the chip electrode 12E of E (flip chip) and the wiring electrode 24E of the circuit board 20E are bonded by the solder 30E, the gap GE between the semiconductor chip 10E and the circuit board 20E is sealed for the purpose of protecting the bonded portion. It is filled with the stopping resin 40E. As a method of filling the resin,
Conventionally, the sealing resin 40E is applied along one of the four sides of the semiconductor chip 10E, and the applied sealing resin 40 is applied.
E is a gap GE between the semiconductor chip 10E and the circuit board 20E.
Is used to flow into.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
ように、半導体チップ10Eの端縁付近18Eに塗布し
た封止用樹脂40Eが半導体チップ10Eと回路基板2
0Eとの隙間GEに流れ込んでいくのを利用する方法で
は、まず、半導体チップ10Eと回路基板20Eとの隙
間GEに封止用樹脂40Eが流れ込む速度に合わせて、
半導体チップ10Eの端縁付近18Eに封止用樹脂40
Eを塗布していくため、封止用樹脂40Eを充填するの
に時間がかかるという問題点がある。また、半導体チッ
プ10Eの端縁付近18Eに塗布した封止用樹脂40E
は、半導体チップ40Eの4辺に沿って回り込んだ後、
半導体チップ10Eと回路基板20Eとの隙間GEの中
央部に向かって流れ込むため、空気が逃げ場を失うの
で、隙間GEの中央部分に気泡が残りやすいという問題
点がある。
However, as in the prior art, the sealing resin 40E applied to the vicinity 18E of the edge of the semiconductor chip 10E is the semiconductor chip 10E and the circuit board 2.
In the method of utilizing flowing into the gap GE with 0E, first, according to the speed at which the sealing resin 40E flows into the gap GE between the semiconductor chip 10E and the circuit board 20E,
The sealing resin 40 is provided in the vicinity of the edge 18E of the semiconductor chip 10E.
Since E is applied, it takes time to fill the sealing resin 40E. In addition, the sealing resin 40E applied to the vicinity 18E of the edge of the semiconductor chip 10E
After wrapping around along the four sides of the semiconductor chip 40E,
Since air flows toward the central portion of the gap GE between the semiconductor chip 10E and the circuit board 20E, air loses its escape area, and there is a problem that bubbles are likely to remain in the central portion of the gap GE.

【0004】以上の問題点に鑑みて、本発明の課題は、
半導体チップと回路基板との隙間に樹脂を短時間に充填
でき、しかも、樹脂を充填し終えたときに半導体チップ
と回路基板との隙間に気泡が残ることのない半導体チッ
プの実装方法を実現することにある。
[0004] In view of the above problems, the object of the present invention is to:
To realize a method for mounting a semiconductor chip that can fill a gap between a semiconductor chip and a circuit board with a resin in a short time and does not leave bubbles in the gap between the semiconductor chip and the circuit substrate when the filling of the resin is completed. Especially.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体チップの実装方法では、回路基
板における半導体チップの実装領域の略中央部に樹脂充
填用貫通孔を形成しておき、前記回路基板の配線用電極
と半導体チップのチップ電極とを接合した後、前記樹脂
充填用貫通孔から封止用樹脂を充填し、しかる後に、該
封止用樹脂を硬化させることを特徴とする。
In order to solve the above problems, in the method of mounting a semiconductor chip according to the present invention, a resin filling through hole is formed in the circuit board at substantially the center of the mounting region of the semiconductor chip. After joining the wiring electrode of the circuit board and the chip electrode of the semiconductor chip, a sealing resin is filled from the resin filling through hole, and then the sealing resin is cured. And

【0006】本発明では、前記封止用樹脂を、前記樹脂
充填用貫通孔の内部を埋めるまで充填することが好まし
い。
In the present invention, it is preferable that the sealing resin is filled until the inside of the resin filling through hole is filled.

【0007】本発明において、前記樹脂充填用貫通孔
は、たとえば、内周面に導電層を備えるスルーホールで
ある。
In the present invention, the resin filling through hole is, for example, a through hole having a conductive layer on the inner peripheral surface.

【0008】この場合には、前記導電層は、前記回路基
板における前記半導体チップの実装面と反対側の面にお
いて、前記スルーホールの開口縁周囲にランド状に形成
された延設部を備えることが好ましい。ここで、ランド
状の延設部とは、あくまで電気的接続に用いられている
か否かを問わない。
In this case, the conductive layer has an extended portion formed in a land shape around the opening edge of the through hole on the surface of the circuit board opposite to the mounting surface of the semiconductor chip. Is preferred. Here, the land-shaped extended portion does not matter whether or not it is used for electrical connection.

【0009】本発明において、前記樹脂充填用貫通孔
は、内周面に導電層を有しない貫通孔として形成するこ
ともある。
In the present invention, the resin filling through hole may be formed as a through hole having no conductive layer on the inner peripheral surface.

【0010】本発明では、前記回路基板における前記半
導体チップの実装面と反対側の面において、前記樹脂充
填用孔の開口縁の周囲には前記樹脂充填用貫通孔から充
填する前記封止用樹脂をせき止める段差部を形成してお
くことが好ましい。
In the present invention, on the surface of the circuit board opposite to the mounting surface of the semiconductor chip, around the opening edge of the resin filling hole, the sealing resin filled from the resin filling through hole is filled. It is preferable to form a stepped portion for preventing the above.

【0011】かかる前記段差部は、たとえば、前記回路
基板における前記半導体チップの実装面と反対側の面に
形成された配線パターンによって構成することができ
る。
The stepped portion can be formed by, for example, a wiring pattern formed on the surface of the circuit board opposite to the surface on which the semiconductor chip is mounted.

【0012】また、前記段差部は、前記回路基板におけ
る前記半導体チップの実装面と反対側の面に形成された
配線パターンを覆うためのレジスト層によって構成する
ことができる。
Further, the step portion may be formed of a resist layer for covering a wiring pattern formed on the surface of the circuit board opposite to the surface on which the semiconductor chip is mounted.

【0013】さらに、前記段差部は、前記レジスト層
と、該レジスト層の下層側に位置する配線パターンとに
よって構成することが好ましい。
Further, it is preferable that the step portion is composed of the resist layer and a wiring pattern located on the lower layer side of the resist layer.

【0014】本発明において、前記封止用樹脂を硬化さ
せる場合には、前記半導体チップを光エネルギーによっ
て加熱することが好ましい。
In the present invention, when the sealing resin is cured, it is preferable to heat the semiconductor chip with light energy.

【0015】[0015]

【発明の実施の形態】図面に基づいて、本発明の実施例
を説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0016】[実施例1]図1は、本発明の実施例1に
係る半導体チップの実装構造を示す断面図である。図2
(a)は、図1に示す実装構造に用いた回路基板のスル
ーホール付近を拡大して示す回路基板の裏面図、図2
(b)は、図1に示す実装構造を構成する工程のうち、
封止用樹脂を充填する前の状態を示す工程断面図、図2
(c)は、封止用樹脂を充填する途中の状態を示す工程
断面図である。
[First Embodiment] FIG. 1 is a sectional view showing a semiconductor chip mounting structure according to a first embodiment of the present invention. FIG.
2A is a rear view of the circuit board showing the vicinity of the through hole of the circuit board used for the mounting structure shown in FIG.
(B) is a step of forming the mounting structure shown in FIG.
Process cross-sectional views showing a state before being filled with a sealing resin, FIG.
(C) is a process sectional view showing a state in the middle of being filled with a sealing resin.

【0017】図1において、半導体チップ10は、フリ
ップチップタイプであり、その能動面11には、複数の
チップ電極12が形成されている。回路基板20Aは、
ガラス−エポキシ基板やセラミック基板などとして構成
され、半導体チップ10を実装する側の面21(半導体
チップ10の実装面)には、配線パターン22が形成さ
れている。配線パターン22は、レジスト層23によっ
て覆われているが、部分的に露出した部分があり、この
露出した部分は、半導体チップ10のチップ電極12と
ハンダ30によって接合されている配線用電極24であ
る。
In FIG. 1, a semiconductor chip 10 is a flip chip type, and a plurality of chip electrodes 12 are formed on its active surface 11. The circuit board 20A is
A wiring pattern 22 is formed on a surface 21 (mounting surface of the semiconductor chip 10) on which the semiconductor chip 10 is mounted, which is configured as a glass-epoxy substrate or a ceramic substrate. Although the wiring pattern 22 is covered with the resist layer 23, there is a partially exposed portion, and this exposed portion is the wiring electrode 24 joined by the chip electrode 12 of the semiconductor chip 10 and the solder 30. is there.

【0018】本例では、回路基板20Aのうち、半導体
チップ10の実装領域の略中央部分にはスルーホール2
5A(樹脂充填用貫通孔)が形成されている。
In this example, the through-hole 2 is formed in the circuit board 20A at a substantially central portion of the mounting area of the semiconductor chip 10.
5A (through hole for resin filling) is formed.

【0019】スルーホール25Aの内周面に形成されて
いる銅層26Aは、回路基板20Aの裏面27A(回路
基板20Aにおける半導体チップ10の実装面と反対側
の面)において、図2(a)に示すように、スルーホー
ル25Aの開口縁の周囲に位置するランド状の延設部2
61Aを備えている。この延設部261Aは、図1に示
すように、回路基板20Aの裏面27Aにおいて、その
厚さ分だけ、周囲から盛り上がった状態にある。なお、
ランド状の延設部261Aは、電気的接続に用いられて
いるか否かを問わない。
The copper layer 26A formed on the inner peripheral surface of the through hole 25A is shown in FIG. 2A on the back surface 27A of the circuit board 20A (the surface of the circuit board 20A opposite to the mounting surface of the semiconductor chip 10). As shown in FIG. 2, the land-shaped extension 2 located around the opening edge of the through hole 25A.
It is equipped with 61A. As shown in FIG. 1, the extended portion 261A is in a state of being raised from the periphery by the thickness of the back surface 27A of the circuit board 20A. In addition,
It does not matter whether or not the land-shaped extending portion 261A is used for electrical connection.

【0020】半導体チップ10と回路基板20Aとの間
には、封止用樹脂40が充填されている。封止用樹脂4
0は、チップ電極12および配線用電極24が形成され
ている位置よりも外側にまで広がって半導体チップ10
と回路基板20Aとの隙間Gを完全に埋めているととも
に、きれいなフィレットを形成しながら、半導体チップ
10の側面部13にまで届いている。また、封止用樹脂
40は、スルーホール25Aの内部も埋めた状態にあ
る。ここで、半導体チップ10と回路基板20Aとの隙
間G、およびスルーホール25Aの内部において、硬化
した封止用樹脂40の内部には、気泡が残っていない。
A sealing resin 40 is filled between the semiconductor chip 10 and the circuit board 20A. Sealing resin 4
0 spreads outside the position where the chip electrode 12 and the wiring electrode 24 are formed, and the semiconductor chip 10
The gap G between the circuit board 20A and the circuit board 20A is completely filled, and a clean fillet is formed while reaching the side surface portion 13 of the semiconductor chip 10. The sealing resin 40 is also in a state of filling the inside of the through hole 25A. Here, in the gap G between the semiconductor chip 10 and the circuit board 20A and in the through hole 25A, no bubbles remain inside the cured sealing resin 40.

【0021】このような実装構造は、以下のようにして
得られる。図2(b)に示すように、まず、半導体チッ
プ10の実装領域のうち、略中央部分にスルーホール2
5Aが形成された回路基板20A上において、その配線
用電極24と半導体チップ10のチップ電極12とをハ
ンダ30によって接合する。
Such a mounting structure is obtained as follows. As shown in FIG. 2B, first, in the mounting area of the semiconductor chip 10, the through hole 2 is formed in a substantially central portion.
The wiring electrode 24 and the chip electrode 12 of the semiconductor chip 10 are bonded by the solder 30 on the circuit board 20A on which 5A is formed.

【0022】次に、図2(c)に示すように、回路基板
20Aのスルーホール25Aから回路基板20Aと半導
体チップ10との隙間Gに向けて、矢印Aで示すよう
に、ディスペンサーより封止用樹脂40を充填する。
Next, as shown in FIG. 2 (c), from the through hole 25A of the circuit board 20A toward the gap G between the circuit board 20A and the semiconductor chip 10, as indicated by an arrow A, sealing is performed by a dispenser. The resin 40 for filling is filled.

【0023】このとき、回路基板20Aについては、加
熱せず、半導体チップ10の側を加熱する。この加熱に
あたって、本例では、光ビームL(光エネルギー)を半
導体チップ10の裏面14の側から照射するので、封止
用樹脂40を充填するのに支障がないとともに、封止用
樹脂40がきれいに広がる。
At this time, the circuit board 20A is not heated, but the semiconductor chip 10 side is heated. In this example, since the light beam L (light energy) is irradiated from the back surface 14 side of the semiconductor chip 10 in this heating, there is no problem in filling the sealing resin 40 and the sealing resin 40 Spreads cleanly.

【0024】その結果、半導体チップ10と回路基板2
0Aとの隙間Gに充填された封止用樹脂40は、半導体
チップ10を介して加熱され、半導体チップ20の外周
側に向けて流れだす。また、図1に示すように、封止用
樹脂40は、チップ電極12および配線用電極24が形
成されている位置よりも外側にまで広がって半導体チッ
プ10と回路基板20Aとの隙間Gを完全に埋めるとと
もに、きれいなフィレットを形成しながら、半導体チッ
プ10の側面部13にまで届いて硬化する。また、封止
用樹脂40は、スルーホール25Aの内部も埋めた状態
で硬化する。
As a result, the semiconductor chip 10 and the circuit board 2
The sealing resin 40 filled in the gap G with the 0A is heated via the semiconductor chip 10 and flows out toward the outer peripheral side of the semiconductor chip 20. Further, as shown in FIG. 1, the sealing resin 40 spreads to the outside of the position where the chip electrode 12 and the wiring electrode 24 are formed to completely fill the gap G between the semiconductor chip 10 and the circuit board 20A. While filling in, and forming a clean fillet, it reaches the side surface portion 13 of the semiconductor chip 10 and hardens. Further, the sealing resin 40 cures in a state where the inside of the through hole 25A is also filled.

【0025】このように、本例では、回路基板20Aに
半導体チップ10を実装した後、半導体チップ10と回
路基板20Aとの隙間Gに対してスルーホール25Aか
ら封止用樹脂40を直接充填するので、封止用樹脂40
の充填速度がはやい。
As described above, in this example, after the semiconductor chip 10 is mounted on the circuit board 20A, the gap G between the semiconductor chip 10 and the circuit board 20A is directly filled with the sealing resin 40 from the through hole 25A. Therefore, the sealing resin 40
Filling speed is fast.

【0026】また、半導体チップ10の略中央に対峙す
るスルーホール25から封止用樹脂40を充填するの
で、封止用樹脂40は、半導体チップ10と回路基板2
0Aとの隙間Gにおいて内側から外側に向かって広がっ
ていく。このため、半導体チップ10と回路基板20A
との隙間Gにあった空気は、外側に向かって簡単に排出
されるので、封止用樹脂40を充填し終えたときには、
半導体チップ10と回路基板20Aとの隙間Gに気泡が
残らない。
Further, since the sealing resin 40 is filled from the through hole 25 facing the substantially center of the semiconductor chip 10, the sealing resin 40 is filled with the semiconductor chip 10 and the circuit board 2.
It spreads from the inside to the outside in the gap G with 0A. Therefore, the semiconductor chip 10 and the circuit board 20A
Since the air in the gap G between and is easily discharged outward, when the sealing resin 40 is completely filled,
No bubbles remain in the gap G between the semiconductor chip 10 and the circuit board 20A.

【0027】さらに、スルーホール25Aを埋めるよう
に封止用樹脂40を充填するため、回路基板20Aの裏
面27Aの側から光があたっても、光は、スルーホール
25Aから半導体チップ10の能動面11までには届か
ないので、半導体チップ10は誤動作しない。また、水
分もスルーホール25Aを通って半導体チップ10の能
動面11まで届くことはない。しかも、スルーホール2
5Aの銅層26Aは、回路基板20Aの裏面27Aにお
いてその厚さ分だけ盛り上がる延設部261Aを備えて
いるため、その盛り上がっている分だけ、封止用樹脂4
0を厚く形成できる。それ故、光や水分がスルーホール
25Aを通って半導体チップ10の能動面11に届くこ
とをより確実に防止できる。
Further, since the sealing resin 40 is filled so as to fill the through hole 25A, even if light is applied from the back surface 27A side of the circuit board 20A, the light is emitted from the through hole 25A to the active surface of the semiconductor chip 10. Since it does not reach to 11, the semiconductor chip 10 does not malfunction. Also, moisture does not reach the active surface 11 of the semiconductor chip 10 through the through holes 25A. Moreover, through hole 2
Since the copper layer 26A of 5A is provided with the extended portion 261A that is raised by the thickness of the back surface 27A of the circuit board 20A, the amount of the raised resin 261A is the sealing resin 4A.
0 can be formed thick. Therefore, it is possible to more reliably prevent light and moisture from reaching the active surface 11 of the semiconductor chip 10 through the through holes 25A.

【0028】[実施例2]図3(a)は、本発明の実施
例2に係る実装構造を示す断面図、図3(b)は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
[Embodiment 2] FIG. 3 (a) is a sectional view showing a mounting structure according to Embodiment 2 of the present invention, and FIG. 3 (b) is an opening of a through hole formed in the circuit board. It is a back view of the circuit board which expands and shows the vicinity.

【0029】なお、本例および以下に説明する実施例
3、4に係る実装構造および実装方法は、実施例1と基
本的な構造が同じであるため、対応する部分には同じ符
合を付して、その詳細な説明を省略する。
Since the mounting structure and the mounting method according to this embodiment and the third and fourth embodiments described below have the same basic structure as that of the first embodiment, the corresponding parts are denoted by the same reference numerals. The detailed description thereof will be omitted.

【0030】図3(a)において、半導体チップ10が
実装されている回路基板20Bのうち、半導体チップ1
0の実装領域の略中央部分には、実施例1と同様に、ス
ルーホール25B(樹脂充填用貫通孔)が形成されてい
る。
In FIG. 3A, of the circuit board 20B on which the semiconductor chip 10 is mounted, the semiconductor chip 1
A through hole 25B (through hole for resin filling) is formed in the substantially central portion of the mounting area of 0 as in the first embodiment.

【0031】本例では、スルーホール25Bの内周面に
形成されている銅層26Bは、図3(b)に示すよう
に、回路基板20Bの裏面27Bにおいて、スルーホー
ル25Bの開口縁の周囲に位置するランド状の延設部2
61Bを備えている。
In this example, the copper layer 26B formed on the inner peripheral surface of the through hole 25B has a periphery of the opening edge of the through hole 25B on the back surface 27B of the circuit board 20B, as shown in FIG. 3B. Land-shaped extension 2 located at
61B is provided.

【0032】ここで、銅層26Bは、ランド状の延設部
261Bから回路基板20Bの裏面27Bにおいて配線
パターン29Bとして延びている。この延設部261B
は、図3(a)に示すように、回路基板20Bの裏面2
7Bにおいて、その厚さ分だけ、周囲から盛り上がった
状態にある。
Here, the copper layer 26B extends from the land-shaped extending portion 261B as a wiring pattern 29B on the back surface 27B of the circuit board 20B. This extended portion 261B
Is a rear surface 2 of the circuit board 20B, as shown in FIG.
7B, it is in a state of being raised from the surroundings by the thickness thereof.

【0033】さらに、回路基板20の裏面27Bには、
配線パターン29Bを覆うようにレジスト層28Bが形
成されている。但し、レジスト層28Bは、図3(b)
に示すように、延設部261Bの内側領域を露出させた
状態にあるため、スルーホール25Bの開口縁付近にお
いて、延設部261B上には、図3(a)に示すよう
に、レジスト層28Bの厚さ分に相当する段差部200
Bが構成されている。
Further, on the back surface 27B of the circuit board 20,
A resist layer 28B is formed so as to cover the wiring pattern 29B. However, the resist layer 28B is formed as shown in FIG.
As shown in FIG. 3B, since the inner region of the extended portion 261B is exposed, the resist layer is formed on the extended portion 261B near the opening edge of the through hole 25B as shown in FIG. Step portion 200 corresponding to the thickness of 28B
B is configured.

【0034】本例でも、回路基板20Bと半導体チップ
10との隙間Gには、封止用樹脂40が充填されてお
り、封止用樹脂40は、チップ電極12および配線用電
極24が形成されている位置よりも外側にまで広がって
半導体チップ10と回路基板20Bとの隙間Gを完全に
埋めているとともに、きれいなフィレットを形成しなが
ら、半導体チップ10の側面部13にまで届いている。
また、封止用樹脂40は、スルーホール25Bの内部を
完全に埋め、さらに、銅層26Bの延設部261Bを覆
う状態にある。ここで、半導体チップ10と回路基板2
0Bとの隙間G、およびスルーホール25Bの内部にお
いて、硬化した封止用樹脂40の内部には、気泡が残っ
ていない。
Also in this example, the gap G between the circuit board 20B and the semiconductor chip 10 is filled with the sealing resin 40, and the chip resin 12 and the wiring electrode 24 are formed in the sealing resin 40. The gap G between the semiconductor chip 10 and the circuit board 20 </ b> B is completely filled in by expanding to the outside of the position where the semiconductor chip 10 reaches the side surface portion 13 of the semiconductor chip 10 while forming a clean fillet.
Further, the sealing resin 40 is in a state of completely filling the inside of the through hole 25B and further covering the extended portion 261B of the copper layer 26B. Here, the semiconductor chip 10 and the circuit board 2
In the gap G with 0B and the inside of the through hole 25B, no bubbles remain inside the cured sealing resin 40.

【0035】このような実装構造は、以下に簡単に説明
するように、基本的には実施例1と同様な方法で得られ
る。まず、半導体チップ10の実装領域のうち、略中央
部分にスルーホール25Bが形成され、かつ、そこから
延びる配線パターン29上にレジスト層28Bが形成さ
れた回路基板20B上において、その配線用電極24と
半導体チップ10のチップ電極12とをハンダ30によ
って接合する。
Such a mounting structure is basically obtained by the same method as that of the first embodiment, as briefly described below. First, the wiring electrode 24 is formed on the circuit board 20B in which the through hole 25B is formed in a substantially central portion of the mounting area of the semiconductor chip 10 and the resist layer 28B is formed on the wiring pattern 29 extending from the through hole 25B. And the chip electrode 12 of the semiconductor chip 10 are joined by the solder 30.

【0036】次に、回路基板20Bのスルーホール25
Bから回路基板20Bと半導体チップ10との隙間Gに
向けてディスペンサーより封止用樹脂40を充填する。
Next, the through hole 25 of the circuit board 20B.
The sealing resin 40 is filled from the dispenser B toward the gap G between the circuit board 20B and the semiconductor chip 10.

【0037】このとき、光ビームLを半導体チップ10
の裏面14の側から照射し、半導体チップ10を加熱す
る。
At this time, the light beam L is applied to the semiconductor chip 10.
The semiconductor chip 10 is heated by irradiating it from the back surface 14 side.

【0038】その結果、半導体チップ10と回路基板2
0Bとの隙間Gに充填された封止用樹脂40は、半導体
チップ10を介して加熱され、半導体チップ20の外周
側に向けて流れだす。従って、封止用樹脂40は、チッ
プ電極12および配線用電極24が形成されている位置
よりも外側にまで広がって半導体チップ10と回路基板
20Bとの隙間Gを完全に埋めるとともに、きれいなフ
ィレットを形成しながら、半導体チップ10の側面部1
3にまで届いた状態で硬化する。また、封止用樹脂40
は、スルーホール25Bの内部も埋め、さらに、その延
設部261Bを覆った状態で硬化する。
As a result, the semiconductor chip 10 and the circuit board 2
The sealing resin 40 filled in the gap G from 0B is heated via the semiconductor chip 10 and flows out toward the outer peripheral side of the semiconductor chip 20. Therefore, the sealing resin 40 spreads to the outside of the position where the chip electrode 12 and the wiring electrode 24 are formed to completely fill the gap G between the semiconductor chip 10 and the circuit board 20B and to form a clean fillet. While forming, the side surface portion 1 of the semiconductor chip 10
It cures when it reaches the number 3. In addition, the sealing resin 40
Cures in a state where the inside of the through hole 25B is also filled and the extended portion 261B is covered.

【0039】このように、本例では、回路基板20Bに
半導体チップ10を実装した後、半導体チップ10と回
路基板20Bとの隙間Gに対してスルーホール25Bか
ら封止用樹脂40を直接充填するので、封止用樹脂40
の充填速度がはやく、しかも、半導体チップ10と回路
基板20Bとの隙間Gに気泡が残らないなど、実施例1
と同様な効果を奏する。
Thus, in this example, after the semiconductor chip 10 is mounted on the circuit board 20B, the gap G between the semiconductor chip 10 and the circuit board 20B is directly filled with the sealing resin 40 from the through hole 25B. Therefore, the sealing resin 40
The filling speed is fast, and no bubbles remain in the gap G between the semiconductor chip 10 and the circuit board 20B.
It has the same effect as.

【0040】それに加えて、本例では、回路基板20B
の裏面27Bにおいて、スルーホール25Bの開口縁付
近では、延設部261Bの外周領域を覆うレジスト層2
8Bによって段差部200Bが構成されているため、延
設部261Bを覆った状態に封止用樹脂40を塗布する
場合でも、封止用樹脂40は、段差部200Bによって
せき止められる。それ故、封止用樹脂40を厚く形成し
て、光や水分がスルーホール25Bを通って水半導体チ
ップ10の能動面11まで届くことを確実に防止する場
合でも、封止用樹脂40は、余分な領域にまで流れ出な
いという利点がある。
In addition to this, in this example, the circuit board 20B
On the back surface 27B of the resist layer 2 near the opening edge of the through hole 25B, the resist layer 2 that covers the outer peripheral region of the extension 261B
Since the stepped portion 200B is constituted by 8B, even when the sealing resin 40 is applied to cover the extended portion 261B, the sealing resin 40 is dammed by the stepped portion 200B. Therefore, even when the sealing resin 40 is formed thick to surely prevent light and moisture from reaching the active surface 11 of the water semiconductor chip 10 through the through holes 25B, the sealing resin 40 is There is an advantage that it does not flow to an extra area.

【0041】[実施例3]図4(a)は、本発明の実施
例3に係る実装構造を示す断面図、図4(b)は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
[Embodiment 3] FIG. 4A is a sectional view showing a mounting structure according to Embodiment 3 of the present invention, and FIG. 4B is an opening of a through hole formed in the circuit board. It is a back view of the circuit board which expands and shows the vicinity.

【0042】実施例1および実施例2では、樹脂充填用
貫通孔としてスルーホールを利用したが、本例のよう
に、単なる貫通孔であってもよい。すなわち、本例で
も、図4(a)、(b)に示すように、半導体チップ1
0が実装されている回路基板20Cのうち、半導体チッ
プ10の実装領域の略中央部分には樹脂充填用の孔が形
成されているが、この孔は、内部に銅層が形成されてい
ない通常の貫通孔25Cである。その他の構成は、実施
例1、2と略同様である。
Although the through holes are used as the resin filling through holes in the first and second embodiments, they may be simple through holes as in the present example. That is, also in this example, as shown in FIGS.
In the circuit board 20C on which 0 is mounted, a resin filling hole is formed in a substantially central portion of the mounting area of the semiconductor chip 10, but this hole is usually formed with no copper layer inside. Through hole 25C. Other configurations are substantially the same as those of the first and second embodiments.

【0043】従って、回路基板20Cに半導体チップ1
0を搭載した後、半導体チップ10と回路基板20Cと
の隙間Gに対して貫通孔25Cから封止用樹脂40を直
接充填するので、封止用樹脂40の充填速度がはやく、
かつ、半導体チップ10と回路基板20Cとの隙間Gに
気泡が残らないなど、実施例1と同様な効果を奏する。
Therefore, the semiconductor chip 1 is mounted on the circuit board 20C.
After mounting 0, the sealing resin 40 is directly filled from the through hole 25C into the gap G between the semiconductor chip 10 and the circuit board 20C, so that the filling speed of the sealing resin 40 is fast.
In addition, the same effect as that of the first embodiment is achieved, such as no bubbles remaining in the gap G between the semiconductor chip 10 and the circuit board 20C.

【0044】さらに、本例では、回路基板20Cの裏面
27Cには、配線パターン(図示せず。)を覆うように
レジスト層28Cが形成されている。但し、レジスト層
28Cは、図4(b)に示すように、貫通孔25Cの開
口縁付近には形成されていないので、そこには、レジス
ト層28Cの厚さ分に相当する段差部200Cが構成さ
れている。このため、図4(a)に示すように、封止用
樹脂40によって貫通孔25Cを完全に覆った状態に
し、封止用樹脂40を厚く形成する場合でも、封止用樹
脂40は、レジスト層28Cが形成する段差部200C
によってせき止められるので、余分な領域にまで流れ出
ないという利点がある。
Further, in this example, a resist layer 28C is formed on the back surface 27C of the circuit board 20C so as to cover the wiring pattern (not shown). However, as shown in FIG. 4B, since the resist layer 28C is not formed near the opening edge of the through hole 25C, a step portion 200C corresponding to the thickness of the resist layer 28C is formed there. It is configured. Therefore, as shown in FIG. 4A, even when the through hole 25C is completely covered with the sealing resin 40 and the sealing resin 40 is formed thickly, Step portion 200C formed by the layer 28C
It has the advantage that it does not flow into the extra area because it is dammed down by.

【0045】なお、回路基板20Cの裏面27Cに段差
部200Cを形成するにあたっては、レジスト層28C
に代えて、図4(c)に示すように、貫通孔25Cの開
口縁を所定の距離を隔てながら取り巻くランド状の配線
パターン29Cを用い、この配線パターン29Cの厚さ
分に相当する段差部200Cを構成してもよい。
When forming the step portion 200C on the back surface 27C of the circuit board 20C, the resist layer 28C is used.
Instead of the above, as shown in FIG. 4C, a land-shaped wiring pattern 29C that surrounds the opening edge of the through hole 25C with a predetermined distance is used, and a step portion corresponding to the thickness of this wiring pattern 29C is used. 200C may be configured.

【0046】[実施例4]図5(a)は、本発明の実施
例4に係る実装構造を示す断面図、図5(b)は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
[Embodiment 4] FIG. 5A is a sectional view showing a mounting structure according to Embodiment 4 of the present invention, and FIG. 5B is an opening portion of a through hole formed in the circuit board. It is a back view of the circuit board which expands and shows the vicinity.

【0047】本例の実装構造も、実施例3と同様、樹脂
充填用孔としては、単なる孔を利用するものである。す
なわち、図5(a)、(b)に示すように、半導体チッ
プ10が実装されている回路基板20Dのうち、半導体
チップ10の実装領域の略中央部分には樹脂充填用の孔
が形成されているが、この孔は、内部に銅層が形成され
ていない貫通孔25Dである。従って、回路基板20D
に半導体チップ10を実装した後、半導体チップ10と
回路基板20Dとの隙間Gに対して貫通孔25Dから封
止用樹脂40を直接充填するので、封止用樹脂40の充
填速度がはやく、かつ、半導体チップ10と回路基板2
0Dとの隙間Gに気泡が残らないなど、実施例1と同様
な効果を奏する。
In the mounting structure of this embodiment, as in the third embodiment, a simple hole is used as the resin filling hole. That is, as shown in FIGS. 5A and 5B, in the circuit board 20D on which the semiconductor chip 10 is mounted, a resin filling hole is formed in a substantially central portion of the mounting region of the semiconductor chip 10. However, this hole is a through hole 25D in which a copper layer is not formed inside. Therefore, the circuit board 20D
After the semiconductor chip 10 is mounted on, the sealing resin 40 is directly filled into the gap G between the semiconductor chip 10 and the circuit board 20D from the through hole 25D, so that the filling speed of the sealing resin 40 is fast, and , Semiconductor chip 10 and circuit board 2
The same effect as that of the first embodiment is achieved, such as no bubbles remaining in the gap G from 0D.

【0048】また、本例では、回路基板20Dの裏面2
7Dにおいて、配線パターン29Dは、貫通孔25Dの
開口縁の回りをランド状に取り巻くように形成され、こ
の部分によって、貫通孔25Dの開口縁付近では、配線
パターン29Dの厚さ分だけ盛り上がった第1の段差部
201Dがある。さらに、本例では、回路基板20Dの
裏面27Dにおいて、配線パターン29Dの上には、第
1の段差部201Dの内側を避けるようにしてレジスト
層28Dが形成されている。このため、第1の段差部2
01Dの回りには、レジスト層28Dの厚さ分だけ盛り
上がった第2の段差部202Dが構成されている。
In this example, the back surface 2 of the circuit board 20D is also used.
In 7D, the wiring pattern 29D is formed so as to surround the opening edge of the through hole 25D in a land shape, and by this portion, in the vicinity of the opening edge of the through hole 25D, only the thickness of the wiring pattern 29D rises. There is one step 201D. Further, in this example, on the back surface 27D of the circuit board 20D, the resist layer 28D is formed on the wiring pattern 29D so as to avoid the inside of the first step portion 201D. Therefore, the first step portion 2
A second step portion 202D is formed around 01D so as to be raised by the thickness of the resist layer 28D.

【0049】このような構成の実装構造によれば、回路
基板20Dに半導体チップ10を実装した後、半導体チ
ップ10と回路基板20Dとの隙間Gに対して貫通孔2
5Dから封止用樹脂40を直接充填するので、封止用樹
脂40の充填速度がはやく、かつ、半導体チップ10と
回路基板20Dとの隙間Gに気泡が残らないなど、実施
例1と同様な効果を奏する。
According to the mounting structure having such a configuration, after the semiconductor chip 10 is mounted on the circuit board 20D, the through hole 2 is formed in the gap G between the semiconductor chip 10 and the circuit board 20D.
Since the sealing resin 40 is directly filled from 5D, the filling speed of the sealing resin 40 is fast, and no air bubbles are left in the gap G between the semiconductor chip 10 and the circuit board 20D. Produce an effect.

【0050】また、本例では、封止用樹脂40によって
貫通孔25Dを完全に覆った状態にし、かつ、回路基板
20Dの裏面27Dにおいて、貫通孔25D付近の配線
パターン29D上には封止用樹脂40を塗布することに
よって、少なくとも配線パターン29Dの厚さ分だけ
は、封止用樹脂40を厚く塗布することができる。それ
故、回路基板20Dの裏面27Dの側からは、光や水分
が貫通孔25Dを通って半導体チップ10の能動面11
まで届くということがない。この場合でも、封止用樹脂
40は、レジスト層28Dが形成する第2の段差部20
2Dによってせき止められるので、余分な領域にまで流
れ出ないという利点がある。すなわち、第2の段差部2
02Dでは、レジスト層28Dの下層側に配線パターン
29Dがあるので、それらを足した分だけ、封止用樹脂
40を安心して厚く塗布できる。
Further, in this example, the through hole 25D is completely covered with the sealing resin 40, and the wiring pattern 29D near the through hole 25D is sealed on the back surface 27D of the circuit board 20D. By applying the resin 40, the sealing resin 40 can be applied thickly at least by the thickness of the wiring pattern 29D. Therefore, from the side of the back surface 27D of the circuit board 20D, light and moisture pass through the through holes 25D and the active surface 11 of the semiconductor chip 10.
Never reach. Even in this case, the sealing resin 40 has the second step portion 20 formed by the resist layer 28D.
Since it is dammed by 2D, it has an advantage that it does not flow into an extra area. That is, the second step portion 2
In 02D, since the wiring pattern 29D is provided on the lower layer side of the resist layer 28D, the sealing resin 40 can be applied thickly without anxiety by adding the wiring patterns 29D.

【0051】なお、本例では、回路基板20Dの裏面2
7Dにおいて、配線パターン29Dの厚さ分に相当する
第1の段差部201Dと、レジスト層28Dの厚さ分に
相当する第2の段差部202Dとが構成されているの
で、第1の段差部201Dによって封止用樹脂40をせ
き止め、それを乗り越える封止用樹脂40があったとき
に、この封止用樹脂40を第2の段差部202Dがせき
止めるように用いてもよい。すなわち、本例では、レジ
スト層28Dが余分な領域にまで流れ出ることを二重に
防止することができる。
In this example, the back surface 2 of the circuit board 20D is used.
7D, the first step portion 201D corresponding to the thickness of the wiring pattern 29D and the second step portion 202D corresponding to the thickness of the resist layer 28D are formed. The sealing resin 40 may be dammed by 201D, and the sealing resin 40 may be used so as to be dammed by the second step portion 202D when there is the sealing resin 40 overcoming it. That is, in this example, the resist layer 28D can be prevented from flowing out to an extra region double.

【0052】[0052]

【発明の効果】以上のとおり、本発明に係る半導体チッ
プの実装方法では、回路基板における半導体チップの実
装領域の略中央部に形成した樹脂充填用貫通孔から封止
用樹脂を充填することに特徴を有する。従って、本発明
によれば、樹脂充填用貫通孔から半導体チップと回路基
板との隙間に封止用樹脂を直接充填するので、封止用樹
脂の充填速度がはやい。また、半導体チップの略中央に
対峙する孔から封止用樹脂を充填するので、封止用樹脂
は、半導体チップと回路基板との隙間において内側から
外側に向かって広がっていく。従って、封止用樹脂を充
填し終えたときに半導体チップと回路基板との隙間に気
泡が残らない。
As described above, in the method of mounting a semiconductor chip according to the present invention, the sealing resin is filled through the resin filling through hole formed in the circuit board in the substantially central portion of the mounting area of the semiconductor chip. It has characteristics. Therefore, according to the present invention, the gap between the semiconductor chip and the circuit board is directly filled with the sealing resin from the resin filling through hole, so that the sealing resin is filled at a high speed. Further, since the sealing resin is filled from the hole facing the substantially center of the semiconductor chip, the sealing resin spreads from the inside to the outside in the gap between the semiconductor chip and the circuit board. Therefore, no air bubbles remain in the gap between the semiconductor chip and the circuit board when the sealing resin is completely filled.

【0053】樹脂充填用貫通孔内を埋めるように封止用
樹脂を充填した場合には、光や水分が回路基板の裏面か
ら樹脂充填用貫通孔を通って半導体チップの能動面まで
届かないので、半導体チップを保護できる。
When the sealing resin is filled so as to fill the inside of the resin filling through hole, light and moisture cannot reach the active surface of the semiconductor chip from the back surface of the circuit board through the resin filling through hole. The semiconductor chip can be protected.

【0054】回路基板における半導体チップの実装面と
反対側の面において、樹脂充填用貫通孔の開口縁周囲に
スルーホール内からのランド状の延設部を設けた場合に
は、この延設部の厚さ分だけ、封止用樹脂を厚く塗布で
きる。それ故、光や水分が回路基板の裏面から樹脂充填
用貫通孔を通って半導体チップの能動面まで届くことを
より確実に防止できる。
When a land-like extension from the inside of the through hole is provided around the opening edge of the resin filling through hole on the surface of the circuit board opposite to the mounting surface of the semiconductor chip, this extension is used. The sealing resin can be applied thickly by the thickness of. Therefore, it is possible to more reliably prevent light and moisture from reaching the active surface of the semiconductor chip from the back surface of the circuit board through the resin filling through hole.

【0055】回路基板における半導体チップの実装面と
反対側の面において、樹脂充填用貫通孔の周囲に段差部
を形成した場合には、樹脂充填用の孔を完全に埋めるよ
うに封止用樹脂を充填するときでも、封止用樹脂は、段
差部によってせき止められるので、余分な領域を封止用
樹脂によって汚すことがないという利点がある。
When a step portion is formed around the resin filling through hole on the surface of the circuit board opposite to the mounting surface of the semiconductor chip, the sealing resin is filled so as to completely fill the resin filling hole. Since the sealing resin is dammed by the step portion even when filling with, there is an advantage that an extra area is not contaminated by the sealing resin.

【0056】特に、段差部をレジスト層と配線パターン
とによって2層に構成した場合には、その分だけ、厚い
段差部を構成できるので、余分な領域を封止用樹脂によ
って汚すことを心配せずに、封止用樹脂を安心して厚く
塗布できる。
In particular, when the step portion is formed of two layers by the resist layer and the wiring pattern, a thick step portion can be formed by that much, so that there is a concern that the extra area is contaminated by the sealing resin. Without having to worry, the sealing resin can be applied thickly without anxiety.

【0057】封止用樹脂を硬化させる際に、半導体チッ
プを光エネルギーによって加熱した場合には、封止用樹
脂を充填するのに支障がないとともに、封止用樹脂がき
れいに広がるという利点がある。
If the semiconductor chip is heated by light energy when the sealing resin is cured, there is an advantage that the sealing resin can be filled and the sealing resin spreads neatly. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1に係る実装構造を示す断面図
である。
FIG. 1 is a sectional view showing a mounting structure according to a first embodiment of the present invention.

【図2】(a)は、図1に示す実装構造に用いた回路基
板のスルーホール付近を拡大して示す回路基板の裏面
図、(b)は、図1に示す実装構造を構成する工程のう
ち、封止用樹脂を充填する前の状態を示す工程断面図、
(c)は、図1に示す実装構造を構成する工程のうち、
封止用樹脂を充填する途中の状態を示す工程断面図であ
る。
2A is a back view of the circuit board showing the vicinity of a through hole of the circuit board used in the mounting structure shown in FIG. 1 in an enlarged manner, and FIG. 2B is a step of forming the mounting structure shown in FIG. Of these, process cross-sectional views showing a state before being filled with a sealing resin,
(C) is a process of forming the mounting structure shown in FIG.
It is process sectional drawing which shows the state in the middle of filling with sealing resin.

【図3】(a)は、本発明の実施例2に係る実装構造を
示す断面図、(b)は、図3(a)に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図である。
3A is a sectional view showing a mounting structure according to a second embodiment of the present invention, and FIG. 3B is an enlarged view of the vicinity of a through hole of a circuit board used in the mounting structure shown in FIG. 3A. 3 is a rear view of the circuit board shown by FIG.

【図4】(a)は、本発明の実施例3に係る実装構造を
示す断面図、(b)は、図4(a)に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図、(c)は、図4(a)に示す実装構造の変
形例に用いた回路基板のスルーホール付近を拡大して示
す回路基板の裏面図である。
4A is a cross-sectional view showing a mounting structure according to a third embodiment of the present invention, and FIG. 4B is an enlarged view of the vicinity of a through hole of a circuit board used in the mounting structure shown in FIG. 4A. 4C is a rear view of the circuit board, and FIG. 4C is an enlarged rear view of the circuit board used in the modified example of the mounting structure shown in FIG.

【図5】(a)は、本発明の実施例4に係る実装構造を
示す断面図、(b)は、図5(a)に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図である。
5A is a sectional view showing a mounting structure according to a fourth embodiment of the present invention, and FIG. 5B is an enlarged view of the vicinity of a through hole of a circuit board used in the mounting structure shown in FIG. 5A. 3 is a rear view of the circuit board shown by FIG.

【図6】従来の実装構造を示す断面図である。FIG. 6 is a cross-sectional view showing a conventional mounting structure.

【符号の説明】[Explanation of symbols]

10・・・半導体チップ 20A、20B、20C、20D、20E・・・回路基
板 25A、25B・・・スルーホール(樹脂充填用貫通
孔) 25C、25D・・・貫通孔(樹脂充填用貫通孔) 28B、28C、28D・・・レジスト層 29B、29C、29D・・・配線パターン 40・・・封止用樹脂 200B、200C、201D、202D・・・段差部 261A、261B・・・スルーホールからの銅層(導
電層)の延設部
10 ... Semiconductor chips 20A, 20B, 20C, 20D, 20E ... Circuit boards 25A, 25B ... Through holes (resin filling through holes) 25C, 25D ... Through holes (resin filling through holes) 28B, 28C, 28D ... Resist layer 29B, 29C, 29D ... Wiring pattern 40 ... Encapsulating resin 200B, 200C, 201D, 202D ... Step portion 261A, 261B ... From through hole Extension of copper layer (conductive layer)

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 回路基板における半導体チップの実装領
域の略中央部に樹脂充填用貫通孔を形成しておき、前記
回路基板の配線用電極と半導体チップのチップ電極とを
接合した後、前記樹脂充填用貫通孔から封止用樹脂を充
填し、しかる後に、該封止用樹脂を硬化させることを特
徴とする半導体チップの実装方法。
1. A resin filling through hole is formed in a circuit board in a substantially central portion of a mounting area of a semiconductor chip, and a wiring electrode of the circuit board and a chip electrode of the semiconductor chip are bonded to each other. A method of mounting a semiconductor chip, which comprises filling a sealing resin through a filling through hole and then curing the sealing resin.
【請求項2】 請求項1において、前記封止用樹脂を、
前記樹脂充填用貫通孔の内部を埋めるまで充填すること
を特徴とする半導体チップの実装方法。
2. The sealing resin according to claim 1,
A method of mounting a semiconductor chip, which comprises filling the inside of the resin filling through hole until it is filled.
【請求項3】 請求項1において、前記樹脂充填用貫通
孔は、内周面に導電層を備えるスルーホールであること
を特徴とする半導体チップの実装方法。
3. The method of mounting a semiconductor chip according to claim 1, wherein the resin filling through hole is a through hole having a conductive layer on an inner peripheral surface thereof.
【請求項4】 請求項3において、前記導電層は、前記
回路基板における前記半導体チップの実装面と反対側の
面において、前記スルーホールの開口縁周囲にランド状
に形成された延設部を備えることを特徴とする半導体チ
ップの実装方法。
4. The conductive layer according to claim 3, wherein the conductive layer has an extended portion formed in a land shape around an opening edge of the through hole on a surface of the circuit board opposite to a mounting surface of the semiconductor chip. A method for mounting a semiconductor chip, comprising:
【請求項5】 請求項1において、前記樹脂充填用貫通
孔は、内周面に導電層を有しない貫通孔であることを特
徴とする半導体チップの実装方法。
5. The method of mounting a semiconductor chip according to claim 1, wherein the resin filling through hole is a through hole having no conductive layer on an inner peripheral surface thereof.
【請求項6】 請求項1において、前記回路基板におけ
る前記半導体チップの実装面と反対側の面には、前記樹
脂充填用孔の開口縁の周囲に、前記樹脂充填用貫通孔か
ら充填する前記封止用樹脂をせき止める段差部が形成さ
れていることを特徴とする半導体チップの実装方法。
6. The surface of the circuit board opposite to the mounting surface of the semiconductor chip according to claim 1, wherein the resin filling through hole is filled around the opening edge of the resin filling hole. A method of mounting a semiconductor chip, characterized in that a step portion for stopping the sealing resin is formed.
【請求項7】 請求項6において、前記段差部は、前記
回路基板における前記半導体チップの実装面と反対側の
面に形成された配線パターンによって構成されているこ
とを特徴とする半導体チップの実装方法。
7. The mounting of a semiconductor chip according to claim 6, wherein the step portion is formed by a wiring pattern formed on a surface of the circuit board opposite to a mounting surface of the semiconductor chip. Method.
【請求項8】 請求項6において、前記段差部は、前記
回路基板における前記半導体チップの実装面と反対側の
面に形成された配線パターンを覆うためのレジスト層に
よって構成されていることを特徴とする特徴とする半導
体チップの実装方法。
8. The resist according to claim 6, wherein the step portion is formed of a resist layer for covering a wiring pattern formed on a surface of the circuit board opposite to a mounting surface of the semiconductor chip. And a method of mounting a semiconductor chip.
【請求項9】 請求項8において、前記段差部は、前記
レジスト層と、該レジスト層の下層側に位置する配線パ
ターンとによって構成されていることを特徴とする特徴
とする半導体チップの実装方法。
9. The method of mounting a semiconductor chip according to claim 8, wherein the step portion is composed of the resist layer and a wiring pattern located below the resist layer. .
【請求項10】 請求項1ないし9のいずれかの項にお
いて、前記封止用樹脂を硬化させる場合には、前記半導
体チップを光エネルギーによって加熱することを特徴と
する半導体チップの実装方法。
10. The method of mounting a semiconductor chip according to claim 1, wherein the semiconductor chip is heated by light energy when the sealing resin is cured.
JP7276043A 1995-10-24 1995-10-24 Semiconductor chip mounting method Pending JPH09120976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7276043A JPH09120976A (en) 1995-10-24 1995-10-24 Semiconductor chip mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7276043A JPH09120976A (en) 1995-10-24 1995-10-24 Semiconductor chip mounting method

Publications (1)

Publication Number Publication Date
JPH09120976A true JPH09120976A (en) 1997-05-06

Family

ID=17563999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7276043A Pending JPH09120976A (en) 1995-10-24 1995-10-24 Semiconductor chip mounting method

Country Status (1)

Country Link
JP (1) JPH09120976A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000834A3 (en) * 1997-06-27 1999-06-10 Ibm Method and apparatus for injection molded flip chip encapsulation
US6404062B1 (en) 1999-03-05 2002-06-11 Fujitsu Limited Semiconductor device and structure and method for mounting the same
JP2007048858A (en) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk Semiconductor device and manufacturing method of semiconductor device
JP2007237038A (en) * 2006-03-07 2007-09-20 Kobe Steel Ltd Complex substrate with internal space
JP2007266627A (en) * 2007-06-18 2007-10-11 Fujitsu Ltd Semiconductor device underfill method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999000834A3 (en) * 1997-06-27 1999-06-10 Ibm Method and apparatus for injection molded flip chip encapsulation
US6404062B1 (en) 1999-03-05 2002-06-11 Fujitsu Limited Semiconductor device and structure and method for mounting the same
JP2007048858A (en) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk Semiconductor device and manufacturing method of semiconductor device
JP2007237038A (en) * 2006-03-07 2007-09-20 Kobe Steel Ltd Complex substrate with internal space
JP2007266627A (en) * 2007-06-18 2007-10-11 Fujitsu Ltd Semiconductor device underfill method

Similar Documents

Publication Publication Date Title
US6256875B1 (en) Method for manufacturing semiconductor device
JP3367886B2 (en) Electronic circuit device
US5869356A (en) Method and structure for constraining the flow of incapsulant applied to an I/C chip on a substrate
JP4535969B2 (en) Semiconductor device
JP2825084B2 (en) Semiconductor device and manufacturing method thereof
JPH08250890A (en) Hybrid integrated circuit device
US5707714A (en) Printed circuit board for flow soldering
JPH1131876A (en) Circuit board
US6750084B2 (en) Method of mounting a leadless package and structure therefor
JPH09120976A (en) Semiconductor chip mounting method
JP2004179576A (en) Wiring board and method of manufacturing the same
JP4454792B2 (en) Semiconductor device
JP7232123B2 (en) Wiring board, electronic device, and method for manufacturing wiring board
JP3244137U (en) Chip package structure with electromagnetic interference shielding layer on 4 sides
JPH06177518A (en) Printed wiring board
JP6569610B2 (en) Electronic equipment
JP2956647B2 (en) Semiconductor device carrier and semiconductor device using the same
JP4114488B2 (en) Semiconductor package mounting structure
JP2013211497A (en) Component joint structure
JP3671355B2 (en) Printed wiring board
JP3959839B2 (en) Manufacturing method of semiconductor device
JP3469168B2 (en) Wiring board and semiconductor device
JP3511656B2 (en) Manufacturing method of leadless chip carrier
KR100764164B1 (en) Printed Circuit Boards, Packages Using the Same, and Manufacturing Methods Thereof
JPH02150042A (en) Hybrid integrated circuit