JPH09120976A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH09120976A JPH09120976A JP7276043A JP27604395A JPH09120976A JP H09120976 A JPH09120976 A JP H09120976A JP 7276043 A JP7276043 A JP 7276043A JP 27604395 A JP27604395 A JP 27604395A JP H09120976 A JPH09120976 A JP H09120976A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- hole
- sealing resin
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップと回路基板との隙間に樹脂を短
時間に充填でき、しかも、樹脂を充填し終えたときに半
導体チップと回路基板との隙間に気泡が残ることのない
半導体チップの実装方法を実現すること。 【解決手段】 回路基板２０Ｂに半導体チップ１０を搭
載した後、半導体チップ１０と回路基板２０Ｂとの隙間
Ｇに対して貫通孔２５Ｂから封止用樹脂４０を直接充填
する。回路基板２０Ｂの裏面２７Ｂには、レジスト層２
８Ｂの厚さ分に相当する段差部２００Ｂが構成されてお
り、封止用樹脂４０は、この段差部２００Ｂでせき止め
られる。封止用樹脂４０を、加熱、硬化させる場合に
は、半導体チップ１０を光ビームで加熱する。
時間に充填でき、しかも、樹脂を充填し終えたときに半
導体チップと回路基板との隙間に気泡が残ることのない
半導体チップの実装方法を実現すること。 【解決手段】 回路基板２０Ｂに半導体チップ１０を搭
載した後、半導体チップ１０と回路基板２０Ｂとの隙間
Ｇに対して貫通孔２５Ｂから封止用樹脂４０を直接充填
する。回路基板２０Ｂの裏面２７Ｂには、レジスト層２
８Ｂの厚さ分に相当する段差部２００Ｂが構成されてお
り、封止用樹脂４０は、この段差部２００Ｂでせき止め
られる。封止用樹脂４０を、加熱、硬化させる場合に
は、半導体チップ１０を光ビームで加熱する。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップな
どの半導体チップの回路基板への実装方法に関するもの
である。さらに詳しくは、半導体チップを封止するため
の樹脂を半導体チップと回路基板との隙間に充填する技
術に関するものである。
どの半導体チップの回路基板への実装方法に関するもの
である。さらに詳しくは、半導体チップを封止するため
の樹脂を半導体チップと回路基板との隙間に充填する技
術に関するものである。
【０００２】
【従来の技術】半導体チップを回路基板に実装する方法
としては、図６に示すように、まず、半導体チップ１０
Ｅ（フリップチップ）のチップ電極１２Ｅと、回路基板
２０Ｅの配線用電極２４Ｅとをハンダ３０Ｅによって接
合した後、接合部分の保護などを目的として、半導体チ
ップ１０Ｅと回路基板２０Ｅとの隙間ＧＥに封止用樹脂
４０Ｅを充填している。かかる樹脂の充填方法として、
従来は、半導体チップ１０Ｅの４辺のうちの１辺に沿っ
て封止用樹脂４０Ｅを塗布し、塗布した封止用樹脂４０
Ｅが半導体チップ１０Ｅと回路基板２０Ｅとの隙間ＧＥ
に流れ込んでいくのを利用している。
としては、図６に示すように、まず、半導体チップ１０
Ｅ（フリップチップ）のチップ電極１２Ｅと、回路基板
２０Ｅの配線用電極２４Ｅとをハンダ３０Ｅによって接
合した後、接合部分の保護などを目的として、半導体チ
ップ１０Ｅと回路基板２０Ｅとの隙間ＧＥに封止用樹脂
４０Ｅを充填している。かかる樹脂の充填方法として、
従来は、半導体チップ１０Ｅの４辺のうちの１辺に沿っ
て封止用樹脂４０Ｅを塗布し、塗布した封止用樹脂４０
Ｅが半導体チップ１０Ｅと回路基板２０Ｅとの隙間ＧＥ
に流れ込んでいくのを利用している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ように、半導体チップ１０Ｅの端縁付近１８Ｅに塗布し
た封止用樹脂４０Ｅが半導体チップ１０Ｅと回路基板２
０Ｅとの隙間ＧＥに流れ込んでいくのを利用する方法で
は、まず、半導体チップ１０Ｅと回路基板２０Ｅとの隙
間ＧＥに封止用樹脂４０Ｅが流れ込む速度に合わせて、
半導体チップ１０Ｅの端縁付近１８Ｅに封止用樹脂４０
Ｅを塗布していくため、封止用樹脂４０Ｅを充填するの
に時間がかかるという問題点がある。また、半導体チッ
プ１０Ｅの端縁付近１８Ｅに塗布した封止用樹脂４０Ｅ
は、半導体チップ４０Ｅの４辺に沿って回り込んだ後、
半導体チップ１０Ｅと回路基板２０Ｅとの隙間ＧＥの中
央部に向かって流れ込むため、空気が逃げ場を失うの
で、隙間ＧＥの中央部分に気泡が残りやすいという問題
点がある。
ように、半導体チップ１０Ｅの端縁付近１８Ｅに塗布し
た封止用樹脂４０Ｅが半導体チップ１０Ｅと回路基板２
０Ｅとの隙間ＧＥに流れ込んでいくのを利用する方法で
は、まず、半導体チップ１０Ｅと回路基板２０Ｅとの隙
間ＧＥに封止用樹脂４０Ｅが流れ込む速度に合わせて、
半導体チップ１０Ｅの端縁付近１８Ｅに封止用樹脂４０
Ｅを塗布していくため、封止用樹脂４０Ｅを充填するの
に時間がかかるという問題点がある。また、半導体チッ
プ１０Ｅの端縁付近１８Ｅに塗布した封止用樹脂４０Ｅ
は、半導体チップ４０Ｅの４辺に沿って回り込んだ後、
半導体チップ１０Ｅと回路基板２０Ｅとの隙間ＧＥの中
央部に向かって流れ込むため、空気が逃げ場を失うの
で、隙間ＧＥの中央部分に気泡が残りやすいという問題
点がある。
【０００４】以上の問題点に鑑みて、本発明の課題は、
半導体チップと回路基板との隙間に樹脂を短時間に充填
でき、しかも、樹脂を充填し終えたときに半導体チップ
と回路基板との隙間に気泡が残ることのない半導体チッ
プの実装方法を実現することにある。
半導体チップと回路基板との隙間に樹脂を短時間に充填
でき、しかも、樹脂を充填し終えたときに半導体チップ
と回路基板との隙間に気泡が残ることのない半導体チッ
プの実装方法を実現することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体チップの実装方法では、回路基
板における半導体チップの実装領域の略中央部に樹脂充
填用貫通孔を形成しておき、前記回路基板の配線用電極
と半導体チップのチップ電極とを接合した後、前記樹脂
充填用貫通孔から封止用樹脂を充填し、しかる後に、該
封止用樹脂を硬化させることを特徴とする。
に、本発明に係る半導体チップの実装方法では、回路基
板における半導体チップの実装領域の略中央部に樹脂充
填用貫通孔を形成しておき、前記回路基板の配線用電極
と半導体チップのチップ電極とを接合した後、前記樹脂
充填用貫通孔から封止用樹脂を充填し、しかる後に、該
封止用樹脂を硬化させることを特徴とする。
【０００６】本発明では、前記封止用樹脂を、前記樹脂
充填用貫通孔の内部を埋めるまで充填することが好まし
い。
充填用貫通孔の内部を埋めるまで充填することが好まし
い。
【０００７】本発明において、前記樹脂充填用貫通孔
は、たとえば、内周面に導電層を備えるスルーホールで
ある。
は、たとえば、内周面に導電層を備えるスルーホールで
ある。
【０００８】この場合には、前記導電層は、前記回路基
板における前記半導体チップの実装面と反対側の面にお
いて、前記スルーホールの開口縁周囲にランド状に形成
された延設部を備えることが好ましい。ここで、ランド
状の延設部とは、あくまで電気的接続に用いられている
か否かを問わない。
板における前記半導体チップの実装面と反対側の面にお
いて、前記スルーホールの開口縁周囲にランド状に形成
された延設部を備えることが好ましい。ここで、ランド
状の延設部とは、あくまで電気的接続に用いられている
か否かを問わない。
【０００９】本発明において、前記樹脂充填用貫通孔
は、内周面に導電層を有しない貫通孔として形成するこ
ともある。
は、内周面に導電層を有しない貫通孔として形成するこ
ともある。
【００１０】本発明では、前記回路基板における前記半
導体チップの実装面と反対側の面において、前記樹脂充
填用孔の開口縁の周囲には前記樹脂充填用貫通孔から充
填する前記封止用樹脂をせき止める段差部を形成してお
くことが好ましい。
導体チップの実装面と反対側の面において、前記樹脂充
填用孔の開口縁の周囲には前記樹脂充填用貫通孔から充
填する前記封止用樹脂をせき止める段差部を形成してお
くことが好ましい。
【００１１】かかる前記段差部は、たとえば、前記回路
基板における前記半導体チップの実装面と反対側の面に
形成された配線パターンによって構成することができ
る。
基板における前記半導体チップの実装面と反対側の面に
形成された配線パターンによって構成することができ
る。
【００１２】また、前記段差部は、前記回路基板におけ
る前記半導体チップの実装面と反対側の面に形成された
配線パターンを覆うためのレジスト層によって構成する
ことができる。
る前記半導体チップの実装面と反対側の面に形成された
配線パターンを覆うためのレジスト層によって構成する
ことができる。
【００１３】さらに、前記段差部は、前記レジスト層
と、該レジスト層の下層側に位置する配線パターンとに
よって構成することが好ましい。
と、該レジスト層の下層側に位置する配線パターンとに
よって構成することが好ましい。
【００１４】本発明において、前記封止用樹脂を硬化さ
せる場合には、前記半導体チップを光エネルギーによっ
て加熱することが好ましい。
せる場合には、前記半導体チップを光エネルギーによっ
て加熱することが好ましい。
【００１５】
【発明の実施の形態】図面に基づいて、本発明の実施例
を説明する。
を説明する。
【００１６】［実施例１］図１は、本発明の実施例１に
係る半導体チップの実装構造を示す断面図である。図２
（ａ）は、図１に示す実装構造に用いた回路基板のスル
ーホール付近を拡大して示す回路基板の裏面図、図２
（ｂ）は、図１に示す実装構造を構成する工程のうち、
封止用樹脂を充填する前の状態を示す工程断面図、図２
（ｃ）は、封止用樹脂を充填する途中の状態を示す工程
断面図である。
係る半導体チップの実装構造を示す断面図である。図２
（ａ）は、図１に示す実装構造に用いた回路基板のスル
ーホール付近を拡大して示す回路基板の裏面図、図２
（ｂ）は、図１に示す実装構造を構成する工程のうち、
封止用樹脂を充填する前の状態を示す工程断面図、図２
（ｃ）は、封止用樹脂を充填する途中の状態を示す工程
断面図である。
【００１７】図１において、半導体チップ１０は、フリ
ップチップタイプであり、その能動面１１には、複数の
チップ電極１２が形成されている。回路基板２０Ａは、
ガラス−エポキシ基板やセラミック基板などとして構成
され、半導体チップ１０を実装する側の面２１（半導体
チップ１０の実装面）には、配線パターン２２が形成さ
れている。配線パターン２２は、レジスト層２３によっ
て覆われているが、部分的に露出した部分があり、この
露出した部分は、半導体チップ１０のチップ電極１２と
ハンダ３０によって接合されている配線用電極２４であ
る。
ップチップタイプであり、その能動面１１には、複数の
チップ電極１２が形成されている。回路基板２０Ａは、
ガラス−エポキシ基板やセラミック基板などとして構成
され、半導体チップ１０を実装する側の面２１（半導体
チップ１０の実装面）には、配線パターン２２が形成さ
れている。配線パターン２２は、レジスト層２３によっ
て覆われているが、部分的に露出した部分があり、この
露出した部分は、半導体チップ１０のチップ電極１２と
ハンダ３０によって接合されている配線用電極２４であ
る。
【００１８】本例では、回路基板２０Ａのうち、半導体
チップ１０の実装領域の略中央部分にはスルーホール２
５Ａ（樹脂充填用貫通孔）が形成されている。
チップ１０の実装領域の略中央部分にはスルーホール２
５Ａ（樹脂充填用貫通孔）が形成されている。
【００１９】スルーホール２５Ａの内周面に形成されて
いる銅層２６Ａは、回路基板２０Ａの裏面２７Ａ（回路
基板２０Ａにおける半導体チップ１０の実装面と反対側
の面）において、図２（ａ）に示すように、スルーホー
ル２５Ａの開口縁の周囲に位置するランド状の延設部２
６１Ａを備えている。この延設部２６１Ａは、図１に示
すように、回路基板２０Ａの裏面２７Ａにおいて、その
厚さ分だけ、周囲から盛り上がった状態にある。なお、
ランド状の延設部２６１Ａは、電気的接続に用いられて
いるか否かを問わない。
いる銅層２６Ａは、回路基板２０Ａの裏面２７Ａ（回路
基板２０Ａにおける半導体チップ１０の実装面と反対側
の面）において、図２（ａ）に示すように、スルーホー
ル２５Ａの開口縁の周囲に位置するランド状の延設部２
６１Ａを備えている。この延設部２６１Ａは、図１に示
すように、回路基板２０Ａの裏面２７Ａにおいて、その
厚さ分だけ、周囲から盛り上がった状態にある。なお、
ランド状の延設部２６１Ａは、電気的接続に用いられて
いるか否かを問わない。
【００２０】半導体チップ１０と回路基板２０Ａとの間
には、封止用樹脂４０が充填されている。封止用樹脂４
０は、チップ電極１２および配線用電極２４が形成され
ている位置よりも外側にまで広がって半導体チップ１０
と回路基板２０Ａとの隙間Ｇを完全に埋めているととも
に、きれいなフィレットを形成しながら、半導体チップ
１０の側面部１３にまで届いている。また、封止用樹脂
４０は、スルーホール２５Ａの内部も埋めた状態にあ
る。ここで、半導体チップ１０と回路基板２０Ａとの隙
間Ｇ、およびスルーホール２５Ａの内部において、硬化
した封止用樹脂４０の内部には、気泡が残っていない。
には、封止用樹脂４０が充填されている。封止用樹脂４
０は、チップ電極１２および配線用電極２４が形成され
ている位置よりも外側にまで広がって半導体チップ１０
と回路基板２０Ａとの隙間Ｇを完全に埋めているととも
に、きれいなフィレットを形成しながら、半導体チップ
１０の側面部１３にまで届いている。また、封止用樹脂
４０は、スルーホール２５Ａの内部も埋めた状態にあ
る。ここで、半導体チップ１０と回路基板２０Ａとの隙
間Ｇ、およびスルーホール２５Ａの内部において、硬化
した封止用樹脂４０の内部には、気泡が残っていない。
【００２１】このような実装構造は、以下のようにして
得られる。図２（ｂ）に示すように、まず、半導体チッ
プ１０の実装領域のうち、略中央部分にスルーホール２
５Ａが形成された回路基板２０Ａ上において、その配線
用電極２４と半導体チップ１０のチップ電極１２とをハ
ンダ３０によって接合する。
得られる。図２（ｂ）に示すように、まず、半導体チッ
プ１０の実装領域のうち、略中央部分にスルーホール２
５Ａが形成された回路基板２０Ａ上において、その配線
用電極２４と半導体チップ１０のチップ電極１２とをハ
ンダ３０によって接合する。
【００２２】次に、図２（ｃ）に示すように、回路基板
２０Ａのスルーホール２５Ａから回路基板２０Ａと半導
体チップ１０との隙間Ｇに向けて、矢印Ａで示すよう
に、ディスペンサーより封止用樹脂４０を充填する。
２０Ａのスルーホール２５Ａから回路基板２０Ａと半導
体チップ１０との隙間Ｇに向けて、矢印Ａで示すよう
に、ディスペンサーより封止用樹脂４０を充填する。
【００２３】このとき、回路基板２０Ａについては、加
熱せず、半導体チップ１０の側を加熱する。この加熱に
あたって、本例では、光ビームＬ（光エネルギー）を半
導体チップ１０の裏面１４の側から照射するので、封止
用樹脂４０を充填するのに支障がないとともに、封止用
樹脂４０がきれいに広がる。
熱せず、半導体チップ１０の側を加熱する。この加熱に
あたって、本例では、光ビームＬ（光エネルギー）を半
導体チップ１０の裏面１４の側から照射するので、封止
用樹脂４０を充填するのに支障がないとともに、封止用
樹脂４０がきれいに広がる。
【００２４】その結果、半導体チップ１０と回路基板２
０Ａとの隙間Ｇに充填された封止用樹脂４０は、半導体
チップ１０を介して加熱され、半導体チップ２０の外周
側に向けて流れだす。また、図１に示すように、封止用
樹脂４０は、チップ電極１２および配線用電極２４が形
成されている位置よりも外側にまで広がって半導体チッ
プ１０と回路基板２０Ａとの隙間Ｇを完全に埋めるとと
もに、きれいなフィレットを形成しながら、半導体チッ
プ１０の側面部１３にまで届いて硬化する。また、封止
用樹脂４０は、スルーホール２５Ａの内部も埋めた状態
で硬化する。
０Ａとの隙間Ｇに充填された封止用樹脂４０は、半導体
チップ１０を介して加熱され、半導体チップ２０の外周
側に向けて流れだす。また、図１に示すように、封止用
樹脂４０は、チップ電極１２および配線用電極２４が形
成されている位置よりも外側にまで広がって半導体チッ
プ１０と回路基板２０Ａとの隙間Ｇを完全に埋めるとと
もに、きれいなフィレットを形成しながら、半導体チッ
プ１０の側面部１３にまで届いて硬化する。また、封止
用樹脂４０は、スルーホール２５Ａの内部も埋めた状態
で硬化する。
【００２５】このように、本例では、回路基板２０Ａに
半導体チップ１０を実装した後、半導体チップ１０と回
路基板２０Ａとの隙間Ｇに対してスルーホール２５Ａか
ら封止用樹脂４０を直接充填するので、封止用樹脂４０
の充填速度がはやい。
半導体チップ１０を実装した後、半導体チップ１０と回
路基板２０Ａとの隙間Ｇに対してスルーホール２５Ａか
ら封止用樹脂４０を直接充填するので、封止用樹脂４０
の充填速度がはやい。
【００２６】また、半導体チップ１０の略中央に対峙す
るスルーホール２５から封止用樹脂４０を充填するの
で、封止用樹脂４０は、半導体チップ１０と回路基板２
０Ａとの隙間Ｇにおいて内側から外側に向かって広がっ
ていく。このため、半導体チップ１０と回路基板２０Ａ
との隙間Ｇにあった空気は、外側に向かって簡単に排出
されるので、封止用樹脂４０を充填し終えたときには、
半導体チップ１０と回路基板２０Ａとの隙間Ｇに気泡が
残らない。
るスルーホール２５から封止用樹脂４０を充填するの
で、封止用樹脂４０は、半導体チップ１０と回路基板２
０Ａとの隙間Ｇにおいて内側から外側に向かって広がっ
ていく。このため、半導体チップ１０と回路基板２０Ａ
との隙間Ｇにあった空気は、外側に向かって簡単に排出
されるので、封止用樹脂４０を充填し終えたときには、
半導体チップ１０と回路基板２０Ａとの隙間Ｇに気泡が
残らない。
【００２７】さらに、スルーホール２５Ａを埋めるよう
に封止用樹脂４０を充填するため、回路基板２０Ａの裏
面２７Ａの側から光があたっても、光は、スルーホール
２５Ａから半導体チップ１０の能動面１１までには届か
ないので、半導体チップ１０は誤動作しない。また、水
分もスルーホール２５Ａを通って半導体チップ１０の能
動面１１まで届くことはない。しかも、スルーホール２
５Ａの銅層２６Ａは、回路基板２０Ａの裏面２７Ａにお
いてその厚さ分だけ盛り上がる延設部２６１Ａを備えて
いるため、その盛り上がっている分だけ、封止用樹脂４
０を厚く形成できる。それ故、光や水分がスルーホール
２５Ａを通って半導体チップ１０の能動面１１に届くこ
とをより確実に防止できる。
に封止用樹脂４０を充填するため、回路基板２０Ａの裏
面２７Ａの側から光があたっても、光は、スルーホール
２５Ａから半導体チップ１０の能動面１１までには届か
ないので、半導体チップ１０は誤動作しない。また、水
分もスルーホール２５Ａを通って半導体チップ１０の能
動面１１まで届くことはない。しかも、スルーホール２
５Ａの銅層２６Ａは、回路基板２０Ａの裏面２７Ａにお
いてその厚さ分だけ盛り上がる延設部２６１Ａを備えて
いるため、その盛り上がっている分だけ、封止用樹脂４
０を厚く形成できる。それ故、光や水分がスルーホール
２５Ａを通って半導体チップ１０の能動面１１に届くこ
とをより確実に防止できる。
【００２８】［実施例２］図３（ａ）は、本発明の実施
例２に係る実装構造を示す断面図、図３（ｂ）は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
例２に係る実装構造を示す断面図、図３（ｂ）は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
【００２９】なお、本例および以下に説明する実施例
３、４に係る実装構造および実装方法は、実施例１と基
本的な構造が同じであるため、対応する部分には同じ符
合を付して、その詳細な説明を省略する。
３、４に係る実装構造および実装方法は、実施例１と基
本的な構造が同じであるため、対応する部分には同じ符
合を付して、その詳細な説明を省略する。
【００３０】図３（ａ）において、半導体チップ１０が
実装されている回路基板２０Ｂのうち、半導体チップ１
０の実装領域の略中央部分には、実施例１と同様に、ス
ルーホール２５Ｂ（樹脂充填用貫通孔）が形成されてい
る。
実装されている回路基板２０Ｂのうち、半導体チップ１
０の実装領域の略中央部分には、実施例１と同様に、ス
ルーホール２５Ｂ（樹脂充填用貫通孔）が形成されてい
る。
【００３１】本例では、スルーホール２５Ｂの内周面に
形成されている銅層２６Ｂは、図３（ｂ）に示すよう
に、回路基板２０Ｂの裏面２７Ｂにおいて、スルーホー
ル２５Ｂの開口縁の周囲に位置するランド状の延設部２
６１Ｂを備えている。
形成されている銅層２６Ｂは、図３（ｂ）に示すよう
に、回路基板２０Ｂの裏面２７Ｂにおいて、スルーホー
ル２５Ｂの開口縁の周囲に位置するランド状の延設部２
６１Ｂを備えている。
【００３２】ここで、銅層２６Ｂは、ランド状の延設部
２６１Ｂから回路基板２０Ｂの裏面２７Ｂにおいて配線
パターン２９Ｂとして延びている。この延設部２６１Ｂ
は、図３（ａ）に示すように、回路基板２０Ｂの裏面２
７Ｂにおいて、その厚さ分だけ、周囲から盛り上がった
状態にある。
２６１Ｂから回路基板２０Ｂの裏面２７Ｂにおいて配線
パターン２９Ｂとして延びている。この延設部２６１Ｂ
は、図３（ａ）に示すように、回路基板２０Ｂの裏面２
７Ｂにおいて、その厚さ分だけ、周囲から盛り上がった
状態にある。
【００３３】さらに、回路基板２０の裏面２７Ｂには、
配線パターン２９Ｂを覆うようにレジスト層２８Ｂが形
成されている。但し、レジスト層２８Ｂは、図３（ｂ）
に示すように、延設部２６１Ｂの内側領域を露出させた
状態にあるため、スルーホール２５Ｂの開口縁付近にお
いて、延設部２６１Ｂ上には、図３（ａ）に示すよう
に、レジスト層２８Ｂの厚さ分に相当する段差部２００
Ｂが構成されている。
配線パターン２９Ｂを覆うようにレジスト層２８Ｂが形
成されている。但し、レジスト層２８Ｂは、図３（ｂ）
に示すように、延設部２６１Ｂの内側領域を露出させた
状態にあるため、スルーホール２５Ｂの開口縁付近にお
いて、延設部２６１Ｂ上には、図３（ａ）に示すよう
に、レジスト層２８Ｂの厚さ分に相当する段差部２００
Ｂが構成されている。
【００３４】本例でも、回路基板２０Ｂと半導体チップ
１０との隙間Ｇには、封止用樹脂４０が充填されてお
り、封止用樹脂４０は、チップ電極１２および配線用電
極２４が形成されている位置よりも外側にまで広がって
半導体チップ１０と回路基板２０Ｂとの隙間Ｇを完全に
埋めているとともに、きれいなフィレットを形成しなが
ら、半導体チップ１０の側面部１３にまで届いている。
また、封止用樹脂４０は、スルーホール２５Ｂの内部を
完全に埋め、さらに、銅層２６Ｂの延設部２６１Ｂを覆
う状態にある。ここで、半導体チップ１０と回路基板２
０Ｂとの隙間Ｇ、およびスルーホール２５Ｂの内部にお
いて、硬化した封止用樹脂４０の内部には、気泡が残っ
ていない。
１０との隙間Ｇには、封止用樹脂４０が充填されてお
り、封止用樹脂４０は、チップ電極１２および配線用電
極２４が形成されている位置よりも外側にまで広がって
半導体チップ１０と回路基板２０Ｂとの隙間Ｇを完全に
埋めているとともに、きれいなフィレットを形成しなが
ら、半導体チップ１０の側面部１３にまで届いている。
また、封止用樹脂４０は、スルーホール２５Ｂの内部を
完全に埋め、さらに、銅層２６Ｂの延設部２６１Ｂを覆
う状態にある。ここで、半導体チップ１０と回路基板２
０Ｂとの隙間Ｇ、およびスルーホール２５Ｂの内部にお
いて、硬化した封止用樹脂４０の内部には、気泡が残っ
ていない。
【００３５】このような実装構造は、以下に簡単に説明
するように、基本的には実施例１と同様な方法で得られ
る。まず、半導体チップ１０の実装領域のうち、略中央
部分にスルーホール２５Ｂが形成され、かつ、そこから
延びる配線パターン２９上にレジスト層２８Ｂが形成さ
れた回路基板２０Ｂ上において、その配線用電極２４と
半導体チップ１０のチップ電極１２とをハンダ３０によ
って接合する。
するように、基本的には実施例１と同様な方法で得られ
る。まず、半導体チップ１０の実装領域のうち、略中央
部分にスルーホール２５Ｂが形成され、かつ、そこから
延びる配線パターン２９上にレジスト層２８Ｂが形成さ
れた回路基板２０Ｂ上において、その配線用電極２４と
半導体チップ１０のチップ電極１２とをハンダ３０によ
って接合する。
【００３６】次に、回路基板２０Ｂのスルーホール２５
Ｂから回路基板２０Ｂと半導体チップ１０との隙間Ｇに
向けてディスペンサーより封止用樹脂４０を充填する。
Ｂから回路基板２０Ｂと半導体チップ１０との隙間Ｇに
向けてディスペンサーより封止用樹脂４０を充填する。
【００３７】このとき、光ビームＬを半導体チップ１０
の裏面１４の側から照射し、半導体チップ１０を加熱す
る。
の裏面１４の側から照射し、半導体チップ１０を加熱す
る。
【００３８】その結果、半導体チップ１０と回路基板２
０Ｂとの隙間Ｇに充填された封止用樹脂４０は、半導体
チップ１０を介して加熱され、半導体チップ２０の外周
側に向けて流れだす。従って、封止用樹脂４０は、チッ
プ電極１２および配線用電極２４が形成されている位置
よりも外側にまで広がって半導体チップ１０と回路基板
２０Ｂとの隙間Ｇを完全に埋めるとともに、きれいなフ
ィレットを形成しながら、半導体チップ１０の側面部１
３にまで届いた状態で硬化する。また、封止用樹脂４０
は、スルーホール２５Ｂの内部も埋め、さらに、その延
設部２６１Ｂを覆った状態で硬化する。
０Ｂとの隙間Ｇに充填された封止用樹脂４０は、半導体
チップ１０を介して加熱され、半導体チップ２０の外周
側に向けて流れだす。従って、封止用樹脂４０は、チッ
プ電極１２および配線用電極２４が形成されている位置
よりも外側にまで広がって半導体チップ１０と回路基板
２０Ｂとの隙間Ｇを完全に埋めるとともに、きれいなフ
ィレットを形成しながら、半導体チップ１０の側面部１
３にまで届いた状態で硬化する。また、封止用樹脂４０
は、スルーホール２５Ｂの内部も埋め、さらに、その延
設部２６１Ｂを覆った状態で硬化する。
【００３９】このように、本例では、回路基板２０Ｂに
半導体チップ１０を実装した後、半導体チップ１０と回
路基板２０Ｂとの隙間Ｇに対してスルーホール２５Ｂか
ら封止用樹脂４０を直接充填するので、封止用樹脂４０
の充填速度がはやく、しかも、半導体チップ１０と回路
基板２０Ｂとの隙間Ｇに気泡が残らないなど、実施例１
と同様な効果を奏する。
半導体チップ１０を実装した後、半導体チップ１０と回
路基板２０Ｂとの隙間Ｇに対してスルーホール２５Ｂか
ら封止用樹脂４０を直接充填するので、封止用樹脂４０
の充填速度がはやく、しかも、半導体チップ１０と回路
基板２０Ｂとの隙間Ｇに気泡が残らないなど、実施例１
と同様な効果を奏する。
【００４０】それに加えて、本例では、回路基板２０Ｂ
の裏面２７Ｂにおいて、スルーホール２５Ｂの開口縁付
近では、延設部２６１Ｂの外周領域を覆うレジスト層２
８Ｂによって段差部２００Ｂが構成されているため、延
設部２６１Ｂを覆った状態に封止用樹脂４０を塗布する
場合でも、封止用樹脂４０は、段差部２００Ｂによって
せき止められる。それ故、封止用樹脂４０を厚く形成し
て、光や水分がスルーホール２５Ｂを通って水半導体チ
ップ１０の能動面１１まで届くことを確実に防止する場
合でも、封止用樹脂４０は、余分な領域にまで流れ出な
いという利点がある。
の裏面２７Ｂにおいて、スルーホール２５Ｂの開口縁付
近では、延設部２６１Ｂの外周領域を覆うレジスト層２
８Ｂによって段差部２００Ｂが構成されているため、延
設部２６１Ｂを覆った状態に封止用樹脂４０を塗布する
場合でも、封止用樹脂４０は、段差部２００Ｂによって
せき止められる。それ故、封止用樹脂４０を厚く形成し
て、光や水分がスルーホール２５Ｂを通って水半導体チ
ップ１０の能動面１１まで届くことを確実に防止する場
合でも、封止用樹脂４０は、余分な領域にまで流れ出な
いという利点がある。
【００４１】［実施例３］図４（ａ）は、本発明の実施
例３に係る実装構造を示す断面図、図４（ｂ）は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
例３に係る実装構造を示す断面図、図４（ｂ）は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
【００４２】実施例１および実施例２では、樹脂充填用
貫通孔としてスルーホールを利用したが、本例のよう
に、単なる貫通孔であってもよい。すなわち、本例で
も、図４（ａ）、（ｂ）に示すように、半導体チップ１
０が実装されている回路基板２０Ｃのうち、半導体チッ
プ１０の実装領域の略中央部分には樹脂充填用の孔が形
成されているが、この孔は、内部に銅層が形成されてい
ない通常の貫通孔２５Ｃである。その他の構成は、実施
例１、２と略同様である。
貫通孔としてスルーホールを利用したが、本例のよう
に、単なる貫通孔であってもよい。すなわち、本例で
も、図４（ａ）、（ｂ）に示すように、半導体チップ１
０が実装されている回路基板２０Ｃのうち、半導体チッ
プ１０の実装領域の略中央部分には樹脂充填用の孔が形
成されているが、この孔は、内部に銅層が形成されてい
ない通常の貫通孔２５Ｃである。その他の構成は、実施
例１、２と略同様である。
【００４３】従って、回路基板２０Ｃに半導体チップ１
０を搭載した後、半導体チップ１０と回路基板２０Ｃと
の隙間Ｇに対して貫通孔２５Ｃから封止用樹脂４０を直
接充填するので、封止用樹脂４０の充填速度がはやく、
かつ、半導体チップ１０と回路基板２０Ｃとの隙間Ｇに
気泡が残らないなど、実施例１と同様な効果を奏する。
０を搭載した後、半導体チップ１０と回路基板２０Ｃと
の隙間Ｇに対して貫通孔２５Ｃから封止用樹脂４０を直
接充填するので、封止用樹脂４０の充填速度がはやく、
かつ、半導体チップ１０と回路基板２０Ｃとの隙間Ｇに
気泡が残らないなど、実施例１と同様な効果を奏する。
【００４４】さらに、本例では、回路基板２０Ｃの裏面
２７Ｃには、配線パターン（図示せず。）を覆うように
レジスト層２８Ｃが形成されている。但し、レジスト層
２８Ｃは、図４（ｂ）に示すように、貫通孔２５Ｃの開
口縁付近には形成されていないので、そこには、レジス
ト層２８Ｃの厚さ分に相当する段差部２００Ｃが構成さ
れている。このため、図４（ａ）に示すように、封止用
樹脂４０によって貫通孔２５Ｃを完全に覆った状態に
し、封止用樹脂４０を厚く形成する場合でも、封止用樹
脂４０は、レジスト層２８Ｃが形成する段差部２００Ｃ
によってせき止められるので、余分な領域にまで流れ出
ないという利点がある。
２７Ｃには、配線パターン（図示せず。）を覆うように
レジスト層２８Ｃが形成されている。但し、レジスト層
２８Ｃは、図４（ｂ）に示すように、貫通孔２５Ｃの開
口縁付近には形成されていないので、そこには、レジス
ト層２８Ｃの厚さ分に相当する段差部２００Ｃが構成さ
れている。このため、図４（ａ）に示すように、封止用
樹脂４０によって貫通孔２５Ｃを完全に覆った状態に
し、封止用樹脂４０を厚く形成する場合でも、封止用樹
脂４０は、レジスト層２８Ｃが形成する段差部２００Ｃ
によってせき止められるので、余分な領域にまで流れ出
ないという利点がある。
【００４５】なお、回路基板２０Ｃの裏面２７Ｃに段差
部２００Ｃを形成するにあたっては、レジスト層２８Ｃ
に代えて、図４（ｃ）に示すように、貫通孔２５Ｃの開
口縁を所定の距離を隔てながら取り巻くランド状の配線
パターン２９Ｃを用い、この配線パターン２９Ｃの厚さ
分に相当する段差部２００Ｃを構成してもよい。
部２００Ｃを形成するにあたっては、レジスト層２８Ｃ
に代えて、図４（ｃ）に示すように、貫通孔２５Ｃの開
口縁を所定の距離を隔てながら取り巻くランド状の配線
パターン２９Ｃを用い、この配線パターン２９Ｃの厚さ
分に相当する段差部２００Ｃを構成してもよい。
【００４６】［実施例４］図５（ａ）は、本発明の実施
例４に係る実装構造を示す断面図、図５（ｂ）は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
例４に係る実装構造を示す断面図、図５（ｂ）は、その
回路基板に形成されているスルーホールの開口部付近を
拡大して示す回路基板の裏面図である。
【００４７】本例の実装構造も、実施例３と同様、樹脂
充填用孔としては、単なる孔を利用するものである。す
なわち、図５（ａ）、（ｂ）に示すように、半導体チッ
プ１０が実装されている回路基板２０Ｄのうち、半導体
チップ１０の実装領域の略中央部分には樹脂充填用の孔
が形成されているが、この孔は、内部に銅層が形成され
ていない貫通孔２５Ｄである。従って、回路基板２０Ｄ
に半導体チップ１０を実装した後、半導体チップ１０と
回路基板２０Ｄとの隙間Ｇに対して貫通孔２５Ｄから封
止用樹脂４０を直接充填するので、封止用樹脂４０の充
填速度がはやく、かつ、半導体チップ１０と回路基板２
０Ｄとの隙間Ｇに気泡が残らないなど、実施例１と同様
な効果を奏する。
充填用孔としては、単なる孔を利用するものである。す
なわち、図５（ａ）、（ｂ）に示すように、半導体チッ
プ１０が実装されている回路基板２０Ｄのうち、半導体
チップ１０の実装領域の略中央部分には樹脂充填用の孔
が形成されているが、この孔は、内部に銅層が形成され
ていない貫通孔２５Ｄである。従って、回路基板２０Ｄ
に半導体チップ１０を実装した後、半導体チップ１０と
回路基板２０Ｄとの隙間Ｇに対して貫通孔２５Ｄから封
止用樹脂４０を直接充填するので、封止用樹脂４０の充
填速度がはやく、かつ、半導体チップ１０と回路基板２
０Ｄとの隙間Ｇに気泡が残らないなど、実施例１と同様
な効果を奏する。
【００４８】また、本例では、回路基板２０Ｄの裏面２
７Ｄにおいて、配線パターン２９Ｄは、貫通孔２５Ｄの
開口縁の回りをランド状に取り巻くように形成され、こ
の部分によって、貫通孔２５Ｄの開口縁付近では、配線
パターン２９Ｄの厚さ分だけ盛り上がった第１の段差部
２０１Ｄがある。さらに、本例では、回路基板２０Ｄの
裏面２７Ｄにおいて、配線パターン２９Ｄの上には、第
１の段差部２０１Ｄの内側を避けるようにしてレジスト
層２８Ｄが形成されている。このため、第１の段差部２
０１Ｄの回りには、レジスト層２８Ｄの厚さ分だけ盛り
上がった第２の段差部２０２Ｄが構成されている。
７Ｄにおいて、配線パターン２９Ｄは、貫通孔２５Ｄの
開口縁の回りをランド状に取り巻くように形成され、こ
の部分によって、貫通孔２５Ｄの開口縁付近では、配線
パターン２９Ｄの厚さ分だけ盛り上がった第１の段差部
２０１Ｄがある。さらに、本例では、回路基板２０Ｄの
裏面２７Ｄにおいて、配線パターン２９Ｄの上には、第
１の段差部２０１Ｄの内側を避けるようにしてレジスト
層２８Ｄが形成されている。このため、第１の段差部２
０１Ｄの回りには、レジスト層２８Ｄの厚さ分だけ盛り
上がった第２の段差部２０２Ｄが構成されている。
【００４９】このような構成の実装構造によれば、回路
基板２０Ｄに半導体チップ１０を実装した後、半導体チ
ップ１０と回路基板２０Ｄとの隙間Ｇに対して貫通孔２
５Ｄから封止用樹脂４０を直接充填するので、封止用樹
脂４０の充填速度がはやく、かつ、半導体チップ１０と
回路基板２０Ｄとの隙間Ｇに気泡が残らないなど、実施
例１と同様な効果を奏する。
基板２０Ｄに半導体チップ１０を実装した後、半導体チ
ップ１０と回路基板２０Ｄとの隙間Ｇに対して貫通孔２
５Ｄから封止用樹脂４０を直接充填するので、封止用樹
脂４０の充填速度がはやく、かつ、半導体チップ１０と
回路基板２０Ｄとの隙間Ｇに気泡が残らないなど、実施
例１と同様な効果を奏する。
【００５０】また、本例では、封止用樹脂４０によって
貫通孔２５Ｄを完全に覆った状態にし、かつ、回路基板
２０Ｄの裏面２７Ｄにおいて、貫通孔２５Ｄ付近の配線
パターン２９Ｄ上には封止用樹脂４０を塗布することに
よって、少なくとも配線パターン２９Ｄの厚さ分だけ
は、封止用樹脂４０を厚く塗布することができる。それ
故、回路基板２０Ｄの裏面２７Ｄの側からは、光や水分
が貫通孔２５Ｄを通って半導体チップ１０の能動面１１
まで届くということがない。この場合でも、封止用樹脂
４０は、レジスト層２８Ｄが形成する第２の段差部２０
２Ｄによってせき止められるので、余分な領域にまで流
れ出ないという利点がある。すなわち、第２の段差部２
０２Ｄでは、レジスト層２８Ｄの下層側に配線パターン
２９Ｄがあるので、それらを足した分だけ、封止用樹脂
４０を安心して厚く塗布できる。
貫通孔２５Ｄを完全に覆った状態にし、かつ、回路基板
２０Ｄの裏面２７Ｄにおいて、貫通孔２５Ｄ付近の配線
パターン２９Ｄ上には封止用樹脂４０を塗布することに
よって、少なくとも配線パターン２９Ｄの厚さ分だけ
は、封止用樹脂４０を厚く塗布することができる。それ
故、回路基板２０Ｄの裏面２７Ｄの側からは、光や水分
が貫通孔２５Ｄを通って半導体チップ１０の能動面１１
まで届くということがない。この場合でも、封止用樹脂
４０は、レジスト層２８Ｄが形成する第２の段差部２０
２Ｄによってせき止められるので、余分な領域にまで流
れ出ないという利点がある。すなわち、第２の段差部２
０２Ｄでは、レジスト層２８Ｄの下層側に配線パターン
２９Ｄがあるので、それらを足した分だけ、封止用樹脂
４０を安心して厚く塗布できる。
【００５１】なお、本例では、回路基板２０Ｄの裏面２
７Ｄにおいて、配線パターン２９Ｄの厚さ分に相当する
第１の段差部２０１Ｄと、レジスト層２８Ｄの厚さ分に
相当する第２の段差部２０２Ｄとが構成されているの
で、第１の段差部２０１Ｄによって封止用樹脂４０をせ
き止め、それを乗り越える封止用樹脂４０があったとき
に、この封止用樹脂４０を第２の段差部２０２Ｄがせき
止めるように用いてもよい。すなわち、本例では、レジ
スト層２８Ｄが余分な領域にまで流れ出ることを二重に
防止することができる。
７Ｄにおいて、配線パターン２９Ｄの厚さ分に相当する
第１の段差部２０１Ｄと、レジスト層２８Ｄの厚さ分に
相当する第２の段差部２０２Ｄとが構成されているの
で、第１の段差部２０１Ｄによって封止用樹脂４０をせ
き止め、それを乗り越える封止用樹脂４０があったとき
に、この封止用樹脂４０を第２の段差部２０２Ｄがせき
止めるように用いてもよい。すなわち、本例では、レジ
スト層２８Ｄが余分な領域にまで流れ出ることを二重に
防止することができる。
【００５２】
【発明の効果】以上のとおり、本発明に係る半導体チッ
プの実装方法では、回路基板における半導体チップの実
装領域の略中央部に形成した樹脂充填用貫通孔から封止
用樹脂を充填することに特徴を有する。従って、本発明
によれば、樹脂充填用貫通孔から半導体チップと回路基
板との隙間に封止用樹脂を直接充填するので、封止用樹
脂の充填速度がはやい。また、半導体チップの略中央に
対峙する孔から封止用樹脂を充填するので、封止用樹脂
は、半導体チップと回路基板との隙間において内側から
外側に向かって広がっていく。従って、封止用樹脂を充
填し終えたときに半導体チップと回路基板との隙間に気
泡が残らない。
プの実装方法では、回路基板における半導体チップの実
装領域の略中央部に形成した樹脂充填用貫通孔から封止
用樹脂を充填することに特徴を有する。従って、本発明
によれば、樹脂充填用貫通孔から半導体チップと回路基
板との隙間に封止用樹脂を直接充填するので、封止用樹
脂の充填速度がはやい。また、半導体チップの略中央に
対峙する孔から封止用樹脂を充填するので、封止用樹脂
は、半導体チップと回路基板との隙間において内側から
外側に向かって広がっていく。従って、封止用樹脂を充
填し終えたときに半導体チップと回路基板との隙間に気
泡が残らない。
【００５３】樹脂充填用貫通孔内を埋めるように封止用
樹脂を充填した場合には、光や水分が回路基板の裏面か
ら樹脂充填用貫通孔を通って半導体チップの能動面まで
届かないので、半導体チップを保護できる。
樹脂を充填した場合には、光や水分が回路基板の裏面か
ら樹脂充填用貫通孔を通って半導体チップの能動面まで
届かないので、半導体チップを保護できる。
【００５４】回路基板における半導体チップの実装面と
反対側の面において、樹脂充填用貫通孔の開口縁周囲に
スルーホール内からのランド状の延設部を設けた場合に
は、この延設部の厚さ分だけ、封止用樹脂を厚く塗布で
きる。それ故、光や水分が回路基板の裏面から樹脂充填
用貫通孔を通って半導体チップの能動面まで届くことを
より確実に防止できる。
反対側の面において、樹脂充填用貫通孔の開口縁周囲に
スルーホール内からのランド状の延設部を設けた場合に
は、この延設部の厚さ分だけ、封止用樹脂を厚く塗布で
きる。それ故、光や水分が回路基板の裏面から樹脂充填
用貫通孔を通って半導体チップの能動面まで届くことを
より確実に防止できる。
【００５５】回路基板における半導体チップの実装面と
反対側の面において、樹脂充填用貫通孔の周囲に段差部
を形成した場合には、樹脂充填用の孔を完全に埋めるよ
うに封止用樹脂を充填するときでも、封止用樹脂は、段
差部によってせき止められるので、余分な領域を封止用
樹脂によって汚すことがないという利点がある。
反対側の面において、樹脂充填用貫通孔の周囲に段差部
を形成した場合には、樹脂充填用の孔を完全に埋めるよ
うに封止用樹脂を充填するときでも、封止用樹脂は、段
差部によってせき止められるので、余分な領域を封止用
樹脂によって汚すことがないという利点がある。
【００５６】特に、段差部をレジスト層と配線パターン
とによって２層に構成した場合には、その分だけ、厚い
段差部を構成できるので、余分な領域を封止用樹脂によ
って汚すことを心配せずに、封止用樹脂を安心して厚く
塗布できる。
とによって２層に構成した場合には、その分だけ、厚い
段差部を構成できるので、余分な領域を封止用樹脂によ
って汚すことを心配せずに、封止用樹脂を安心して厚く
塗布できる。
【００５７】封止用樹脂を硬化させる際に、半導体チッ
プを光エネルギーによって加熱した場合には、封止用樹
脂を充填するのに支障がないとともに、封止用樹脂がき
れいに広がるという利点がある。
プを光エネルギーによって加熱した場合には、封止用樹
脂を充填するのに支障がないとともに、封止用樹脂がき
れいに広がるという利点がある。
【図１】本発明の実施例１に係る実装構造を示す断面図
である。
である。
【図２】（ａ）は、図１に示す実装構造に用いた回路基
板のスルーホール付近を拡大して示す回路基板の裏面
図、（ｂ）は、図１に示す実装構造を構成する工程のう
ち、封止用樹脂を充填する前の状態を示す工程断面図、
（ｃ）は、図１に示す実装構造を構成する工程のうち、
封止用樹脂を充填する途中の状態を示す工程断面図であ
る。
板のスルーホール付近を拡大して示す回路基板の裏面
図、（ｂ）は、図１に示す実装構造を構成する工程のう
ち、封止用樹脂を充填する前の状態を示す工程断面図、
（ｃ）は、図１に示す実装構造を構成する工程のうち、
封止用樹脂を充填する途中の状態を示す工程断面図であ
る。
【図３】（ａ）は、本発明の実施例２に係る実装構造を
示す断面図、（ｂ）は、図３（ａ）に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図である。
示す断面図、（ｂ）は、図３（ａ）に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図である。
【図４】（ａ）は、本発明の実施例３に係る実装構造を
示す断面図、（ｂ）は、図４（ａ）に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図、（ｃ）は、図４（ａ）に示す実装構造の変
形例に用いた回路基板のスルーホール付近を拡大して示
す回路基板の裏面図である。
示す断面図、（ｂ）は、図４（ａ）に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図、（ｃ）は、図４（ａ）に示す実装構造の変
形例に用いた回路基板のスルーホール付近を拡大して示
す回路基板の裏面図である。
【図５】（ａ）は、本発明の実施例４に係る実装構造を
示す断面図、（ｂ）は、図５（ａ）に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図である。
示す断面図、（ｂ）は、図５（ａ）に示す実装構造に用
いた回路基板のスルーホール付近を拡大して示す回路基
板の裏面図である。
【図６】従来の実装構造を示す断面図である。
１０・・・半導体チップ ２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ・・・回路基
板 ２５Ａ、２５Ｂ・・・スルーホール（樹脂充填用貫通
孔） ２５Ｃ、２５Ｄ・・・貫通孔（樹脂充填用貫通孔） ２８Ｂ、２８Ｃ、２８Ｄ・・・レジスト層 ２９Ｂ、２９Ｃ、２９Ｄ・・・配線パターン ４０・・・封止用樹脂 ２００Ｂ、２００Ｃ、２０１Ｄ、２０２Ｄ・・・段差部 ２６１Ａ、２６１Ｂ・・・スルーホールからの銅層（導
電層）の延設部
板 ２５Ａ、２５Ｂ・・・スルーホール（樹脂充填用貫通
孔） ２５Ｃ、２５Ｄ・・・貫通孔（樹脂充填用貫通孔） ２８Ｂ、２８Ｃ、２８Ｄ・・・レジスト層 ２９Ｂ、２９Ｃ、２９Ｄ・・・配線パターン ４０・・・封止用樹脂 ２００Ｂ、２００Ｃ、２０１Ｄ、２０２Ｄ・・・段差部 ２６１Ａ、２６１Ｂ・・・スルーホールからの銅層（導
電層）の延設部
Claims (10)
- 【請求項１】 回路基板における半導体チップの実装領
域の略中央部に樹脂充填用貫通孔を形成しておき、前記
回路基板の配線用電極と半導体チップのチップ電極とを
接合した後、前記樹脂充填用貫通孔から封止用樹脂を充
填し、しかる後に、該封止用樹脂を硬化させることを特
徴とする半導体チップの実装方法。 - 【請求項２】 請求項１において、前記封止用樹脂を、
前記樹脂充填用貫通孔の内部を埋めるまで充填すること
を特徴とする半導体チップの実装方法。 - 【請求項３】 請求項１において、前記樹脂充填用貫通
孔は、内周面に導電層を備えるスルーホールであること
を特徴とする半導体チップの実装方法。 - 【請求項４】 請求項３において、前記導電層は、前記
回路基板における前記半導体チップの実装面と反対側の
面において、前記スルーホールの開口縁周囲にランド状
に形成された延設部を備えることを特徴とする半導体チ
ップの実装方法。 - 【請求項５】 請求項１において、前記樹脂充填用貫通
孔は、内周面に導電層を有しない貫通孔であることを特
徴とする半導体チップの実装方法。 - 【請求項６】 請求項１において、前記回路基板におけ
る前記半導体チップの実装面と反対側の面には、前記樹
脂充填用孔の開口縁の周囲に、前記樹脂充填用貫通孔か
ら充填する前記封止用樹脂をせき止める段差部が形成さ
れていることを特徴とする半導体チップの実装方法。 - 【請求項７】 請求項６において、前記段差部は、前記
回路基板における前記半導体チップの実装面と反対側の
面に形成された配線パターンによって構成されているこ
とを特徴とする半導体チップの実装方法。 - 【請求項８】 請求項６において、前記段差部は、前記
回路基板における前記半導体チップの実装面と反対側の
面に形成された配線パターンを覆うためのレジスト層に
よって構成されていることを特徴とする特徴とする半導
体チップの実装方法。 - 【請求項９】 請求項８において、前記段差部は、前記
レジスト層と、該レジスト層の下層側に位置する配線パ
ターンとによって構成されていることを特徴とする特徴
とする半導体チップの実装方法。 - 【請求項１０】 請求項１ないし９のいずれかの項にお
いて、前記封止用樹脂を硬化させる場合には、前記半導
体チップを光エネルギーによって加熱することを特徴と
する半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276043A JPH09120976A (ja) | 1995-10-24 | 1995-10-24 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276043A JPH09120976A (ja) | 1995-10-24 | 1995-10-24 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09120976A true JPH09120976A (ja) | 1997-05-06 |
Family
ID=17563999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7276043A Pending JPH09120976A (ja) | 1995-10-24 | 1995-10-24 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09120976A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000834A3 (en) * | 1997-06-27 | 1999-06-10 | Ibm | Method and apparatus for injection molded flip chip encapsulation |
| US6404062B1 (en) | 1999-03-05 | 2002-06-11 | Fujitsu Limited | Semiconductor device and structure and method for mounting the same |
| JP2007048858A (ja) * | 2005-08-09 | 2007-02-22 | Shindo Denshi Kogyo Kk | 半導体装置、および半導体装置の製造方法 |
| JP2007237038A (ja) * | 2006-03-07 | 2007-09-20 | Kobe Steel Ltd | 内部空間を有する複合基板 |
| JP2007266627A (ja) * | 2007-06-18 | 2007-10-11 | Fujitsu Ltd | 半導体装置のアンダーフィル方法 |
-
1995
- 1995-10-24 JP JP7276043A patent/JPH09120976A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000834A3 (en) * | 1997-06-27 | 1999-06-10 | Ibm | Method and apparatus for injection molded flip chip encapsulation |
| US6404062B1 (en) | 1999-03-05 | 2002-06-11 | Fujitsu Limited | Semiconductor device and structure and method for mounting the same |
| JP2007048858A (ja) * | 2005-08-09 | 2007-02-22 | Shindo Denshi Kogyo Kk | 半導体装置、および半導体装置の製造方法 |
| JP2007237038A (ja) * | 2006-03-07 | 2007-09-20 | Kobe Steel Ltd | 内部空間を有する複合基板 |
| JP2007266627A (ja) * | 2007-06-18 | 2007-10-11 | Fujitsu Ltd | 半導体装置のアンダーフィル方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256875B1 (en) | Method for manufacturing semiconductor device | |
| JP3367886B2 (ja) | 電子回路装置 | |
| US5869356A (en) | Method and structure for constraining the flow of incapsulant applied to an I/C chip on a substrate | |
| JP4535969B2 (ja) | 半導体装置 | |
| JP2825084B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08250890A (ja) | 混成集積回路装置 | |
| US5707714A (en) | Printed circuit board for flow soldering | |
| JPH1131876A (ja) | 回路基板 | |
| US6750084B2 (en) | Method of mounting a leadless package and structure therefor | |
| JPH09120976A (ja) | 半導体チップの実装方法 | |
| JP2004179576A (ja) | 配線基板及びその製造方法 | |
| JP4454792B2 (ja) | 半導体装置 | |
| JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
| JP3244137U (ja) | ４面に電磁干渉遮蔽層を備えたチップパッケージ構造 | |
| JPH06177518A (ja) | プリント配線板 | |
| JP6569610B2 (ja) | 電子装置 | |
| JP2956647B2 (ja) | 半導体装置用キャリヤ及びそれを用いた半導体装置 | |
| JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
| JP2013211497A (ja) | 部品接合構造 | |
| JP3671355B2 (ja) | プリント配線板 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP3469168B2 (ja) | 配線基板及び半導体装置 | |
| JP3511656B2 (ja) | リードレスチップキャリアの製造方法 | |
| KR100764164B1 (ko) | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 | |
| JPH02150042A (ja) | 混成集積回路 |