JPH09121127A - 高周波増幅集積回路装置 - Google Patents
高周波増幅集積回路装置Info
- Publication number
- JPH09121127A JPH09121127A JP7278744A JP27874495A JPH09121127A JP H09121127 A JPH09121127 A JP H09121127A JP 7278744 A JP7278744 A JP 7278744A JP 27874495 A JP27874495 A JP 27874495A JP H09121127 A JPH09121127 A JP H09121127A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- frequency amplification
- high frequency
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 従来例に比較して、利得のバラツキを小さく
でき、かつ安価に製造することのできる高周波増幅集積
回路装置を提供する。 【解決手段】 半導体基板と、半導体基板上に形成さ
れ、複数の第１の電極と複数の第２の電極と少なくとも
１つの第３の電極とを有し、複数の第１の電極のうちの
１つがキャパシタを介して接地されたトランジスタとを
備え、複数の第２の電極に入力される高周波信号をトラ
ンジスタにより増幅されて第３の電極から出力される高
周波増幅集積回路装置において、複数の第１の電極のう
ちの２つの第１の電極をそれぞれキャパシタを介して接
地し、上記２つのキャパシタの静電容量値を互いに異な
る値に設定した。
でき、かつ安価に製造することのできる高周波増幅集積
回路装置を提供する。 【解決手段】 半導体基板と、半導体基板上に形成さ
れ、複数の第１の電極と複数の第２の電極と少なくとも
１つの第３の電極とを有し、複数の第１の電極のうちの
１つがキャパシタを介して接地されたトランジスタとを
備え、複数の第２の電極に入力される高周波信号をトラ
ンジスタにより増幅されて第３の電極から出力される高
周波増幅集積回路装置において、複数の第１の電極のう
ちの２つの第１の電極をそれぞれキャパシタを介して接
地し、上記２つのキャパシタの静電容量値を互いに異な
る値に設定した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に形
成される高周波増幅集積回路装置に関する。
成される高周波増幅集積回路装置に関する。
【０００２】
【従来の技術】近年、マイクロ波やミリ波の利用が広が
り、高周波回路においても小型・軽量化をするためにモ
ノリシックＩＣ化が進められている。以上の情況の下、
高周波増幅集積回路装置においても、ＭＭＩＣ化に適し
た回路構成の検討が活発に行なわれている。
り、高周波回路においても小型・軽量化をするためにモ
ノリシックＩＣ化が進められている。以上の情況の下、
高周波増幅集積回路装置においても、ＭＭＩＣ化に適し
た回路構成の検討が活発に行なわれている。
【０００３】図５は、マザー基板１００の上面に載置さ
れた従来例の高周波増幅集積回路装置９２の構成を示す
平面図である。図５の高周波増幅集積回路装置９２は、
下面に接地導体が形成された半導体基板１０の上面に、
電界効果トランジスタ１とインダクタ４１とスパイラル
インダクタ１４２，５１，５２とキャパシタ３１と自己
バイアス抵抗２１とを備え、以下のように構成される。
れた従来例の高周波増幅集積回路装置９２の構成を示す
平面図である。図５の高周波増幅集積回路装置９２は、
下面に接地導体が形成された半導体基板１０の上面に、
電界効果トランジスタ１とインダクタ４１とスパイラル
インダクタ１４２，５１，５２とキャパシタ３１と自己
バイアス抵抗２１とを備え、以下のように構成される。
【０００４】図５に示すように、例えばＧａＡｓ等から
なる半導体基板１０の上面にゲート電極１１とドレイン
電極１２とソース電極１３とを備えた電界効果トランジ
スタ１が形成される。ここで、ゲート電極１１は、第１
ゲート電極１１ａと第２ゲート電極１１ｂと第３ゲート
電極１１ｃと第４ゲート電極１１ｄとゲート電極端子１
１ｔとからなり、ドレイン電極１２は、第１ドレイン電
極１２ａと第２ドレイン電極１２ｂとドレイン電極端子
１２ｔとからなり、ソース電極１３は、第１ソース電極
１３ａと第２ソース電極１３ｂと第３ソース電極１３ｃ
と接続電極１３ｓと接続部１３ｔ1とからなり、それぞ
れ各電極が以下のように位置するように形成される。こ
こで、接続部１３ｔ1は第３ソース電極１３ｃと接続導
体１４ａとの間の境界部分である。
なる半導体基板１０の上面にゲート電極１１とドレイン
電極１２とソース電極１３とを備えた電界効果トランジ
スタ１が形成される。ここで、ゲート電極１１は、第１
ゲート電極１１ａと第２ゲート電極１１ｂと第３ゲート
電極１１ｃと第４ゲート電極１１ｄとゲート電極端子１
１ｔとからなり、ドレイン電極１２は、第１ドレイン電
極１２ａと第２ドレイン電極１２ｂとドレイン電極端子
１２ｔとからなり、ソース電極１３は、第１ソース電極
１３ａと第２ソース電極１３ｂと第３ソース電極１３ｃ
と接続電極１３ｓと接続部１３ｔ1とからなり、それぞ
れ各電極が以下のように位置するように形成される。こ
こで、接続部１３ｔ1は第３ソース電極１３ｃと接続導
体１４ａとの間の境界部分である。
【０００５】すなわち、第１ゲート電極１１ａは、第１
ソース電極１３ａと第１ドレイン電極１２ａの間に位置
し、第２ゲート電極１１ｂは第１ドレイン電極１２ａと
第２ソース電極１３ｂとの間に位置する。また、第３ゲ
ート電極１１ｃは、第２ソース電極１３ｂと第２ドレイ
ン電極１２ｂとの間に位置し、第４ゲート電極１１ｄは
第２ドレイン電極１２ｂと第３ソース電極１３ｃとの間
に位置する。
ソース電極１３ａと第１ドレイン電極１２ａの間に位置
し、第２ゲート電極１１ｂは第１ドレイン電極１２ａと
第２ソース電極１３ｂとの間に位置する。また、第３ゲ
ート電極１１ｃは、第２ソース電極１３ｂと第２ドレイ
ン電極１２ｂとの間に位置し、第４ゲート電極１１ｄは
第２ドレイン電極１２ｂと第３ソース電極１３ｃとの間
に位置する。
【０００６】インダクタ４１は、半導体基板１０の上面
に形成されたストリップ電極からなり、一端が電界効果
トランジスタ１のゲート電極１１のゲート電極端子１１
ｔに接続され、他端が半導体基板１０の上面に形成され
た略方形の端子導体７１に接続される。端子導体７１は
ボンディングワイヤ６１によって、マザー基板１００の
上面に形成された入力端子１０１に接続される。ここ
で、マザー基板１００の下面には接地導体が形成されて
いる。スパイラルインダクタ１４２は、半導体基板１０
の上面にストリップ電極が渦巻き状に形成されてなり、
一端が端子導体７１に接続され、他端が半導体基板１０
の上面に形成された略方形の端子導体７４に接続され
る。端子導体７４はボンディングワイヤ６６によって、
マザー基板１００の上面に形成された接地導体１０３に
接続される。
に形成されたストリップ電極からなり、一端が電界効果
トランジスタ１のゲート電極１１のゲート電極端子１１
ｔに接続され、他端が半導体基板１０の上面に形成され
た略方形の端子導体７１に接続される。端子導体７１は
ボンディングワイヤ６１によって、マザー基板１００の
上面に形成された入力端子１０１に接続される。ここ
で、マザー基板１００の下面には接地導体が形成されて
いる。スパイラルインダクタ１４２は、半導体基板１０
の上面にストリップ電極が渦巻き状に形成されてなり、
一端が端子導体７１に接続され、他端が半導体基板１０
の上面に形成された略方形の端子導体７４に接続され
る。端子導体７４はボンディングワイヤ６６によって、
マザー基板１００の上面に形成された接地導体１０３に
接続される。
【０００７】スパイラルインダクタ５１は、半導体基板
１０の上面に渦巻き状に形成されたストリップ電極から
なり、一端が電界効果トランジスタ１のドレイン電極１
２のドレイン電極端子１２ｔに接続され、他端が半導体
基板１０の上面に形成された略方形の端子導体７２に接
続される。端子導体７２はボンディングワイヤ６３によ
って、マザー基板１００の上面に形成された出力端子１
０２に接続される。スパイラルインダクタ５２は、半導
体基板１０の上面に渦巻き状に形成されたストリップ電
極からなり、一端が端子導体７２に接続され、他端が半
導体基板１０の上面に形成された略方形の端子導体７３
に接続される。端子導体７３はボンディングワイヤ６４
によって、マザー基板１００の上面に形成された接地導
体１０３に接続される。
１０の上面に渦巻き状に形成されたストリップ電極から
なり、一端が電界効果トランジスタ１のドレイン電極１
２のドレイン電極端子１２ｔに接続され、他端が半導体
基板１０の上面に形成された略方形の端子導体７２に接
続される。端子導体７２はボンディングワイヤ６３によ
って、マザー基板１００の上面に形成された出力端子１
０２に接続される。スパイラルインダクタ５２は、半導
体基板１０の上面に渦巻き状に形成されたストリップ電
極からなり、一端が端子導体７２に接続され、他端が半
導体基板１０の上面に形成された略方形の端子導体７３
に接続される。端子導体７３はボンディングワイヤ６４
によって、マザー基板１００の上面に形成された接地導
体１０３に接続される。
【０００８】また、キャパシタ３１は接続導体１４ａと
接地導体８１との間の位置に形成され、自己バイアス抵
抗２１は接続導体１４ａと接地導体８１との間の位置に
形成される。また、接地導体８１はボンディングワイヤ
６５によって、マザー基板１００の接地導体１０３に接
続される。これによって、第３ソース電極１３ｃはキャ
パシタ３１と自己バイアス抵抗２１との並列回路を介し
て接地される。
接地導体８１との間の位置に形成され、自己バイアス抵
抗２１は接続導体１４ａと接地導体８１との間の位置に
形成される。また、接地導体８１はボンディングワイヤ
６５によって、マザー基板１００の接地導体１０３に接
続される。これによって、第３ソース電極１３ｃはキャ
パシタ３１と自己バイアス抵抗２１との並列回路を介し
て接地される。
【０００９】図６は、図５の高周波増幅集積回路装置９
２の回路図である。以上のように構成された従来例の高
周波増幅集積回路装置９２において、ボンディングワイ
ヤ６１，６３，６４，６５，６６はより高い周波数領域
においてインダクタとして動作する。従って、従来例の
高周波増幅集積回路装置９２において、インダクタ４
１、スパイラルインダクタ１４２，５１，５２及びキャ
パシタ３１の各素子値は、ボンディングワイヤ６１，６
３，６４，６５，６６のインダクタンス値を考慮して、
所定の周波数で所望の利得を有するように設定される。
図７は、図５の高周波増幅集積回路装置９２において、
インダクタ４１、スパイラルインダクタ５１，５２，１
４２及びキャパシタ３１の各素子値を以下のように設定
し、ボンディングワイヤ６１，６３，６４，６５，６６
の長さＬを変えたときの出力端反射係数と利得との周波
数特性を示すグラフである。 （１）インダクタ４１のインダクタンス値＝０．４８ｎ
Ｈ、（２）スパイラルインダクタ１４２のインダクタン
ス値＝１．３ｎＨ、（３）スパイラルインダクタ５１の
インダクタンス値＝０．６５ｎＨ、（４）スパイラルイ
ンダクタ５２のインダクタンス値＝１．２ｎＨ、（５）
キャパシタ３１の静電容量値＝３ｐＦ、（６）自己バイ
アス抵抗２１の抵抗値＝５０オーム。
２の回路図である。以上のように構成された従来例の高
周波増幅集積回路装置９２において、ボンディングワイ
ヤ６１，６３，６４，６５，６６はより高い周波数領域
においてインダクタとして動作する。従って、従来例の
高周波増幅集積回路装置９２において、インダクタ４
１、スパイラルインダクタ１４２，５１，５２及びキャ
パシタ３１の各素子値は、ボンディングワイヤ６１，６
３，６４，６５，６６のインダクタンス値を考慮して、
所定の周波数で所望の利得を有するように設定される。
図７は、図５の高周波増幅集積回路装置９２において、
インダクタ４１、スパイラルインダクタ５１，５２，１
４２及びキャパシタ３１の各素子値を以下のように設定
し、ボンディングワイヤ６１，６３，６４，６５，６６
の長さＬを変えたときの出力端反射係数と利得との周波
数特性を示すグラフである。 （１）インダクタ４１のインダクタンス値＝０．４８ｎ
Ｈ、（２）スパイラルインダクタ１４２のインダクタン
ス値＝１．３ｎＨ、（３）スパイラルインダクタ５１の
インダクタンス値＝０．６５ｎＨ、（４）スパイラルイ
ンダクタ５２のインダクタンス値＝１．２ｎＨ、（５）
キャパシタ３１の静電容量値＝３ｐＦ、（６）自己バイ
アス抵抗２１の抵抗値＝５０オーム。
【００１０】ここで、ボンディングワイヤ６１，６３，
６４，６５，６６の長さＬは、２４０μｍ、３００μｍ
及び３６０μｍの各値に設定してそれぞれの場合につい
て、出力端反射係数と利得の周波数特性を示した。図７
から明らかなように、１０ＧＨｚの周波数において、約
７ｄＢの利得を有する。すなわち、以上のように構成さ
れた従来例の高周波増幅集積回路装置９２は、入力され
た所定の周波数を有する高周波信号を増幅して出力す
る。
６４，６５，６６の長さＬは、２４０μｍ、３００μｍ
及び３６０μｍの各値に設定してそれぞれの場合につい
て、出力端反射係数と利得の周波数特性を示した。図７
から明らかなように、１０ＧＨｚの周波数において、約
７ｄＢの利得を有する。すなわち、以上のように構成さ
れた従来例の高周波増幅集積回路装置９２は、入力され
た所定の周波数を有する高周波信号を増幅して出力す
る。
【００１１】
【発明が解決しようとする課題】しかしながら、従来例
の高周波増幅集積回路装置９２を１０ＧＨｚを超える周
波数で動作させると、高周波増幅集積回路装置９２をマ
ザー基板１００に実装するときのボンディングワイヤ６
１，６３，６４，６５，６６の長さＬのバラツキによる
それらのインダクタンス値のバラツキの影響を大きく受
け、所定の周波数における利得のバラツキが大きくなる
という問題点があった。また、ボンディングワイヤ６
１，６３，６４，６５，６６の長さＬのバラツキによる
それらのインダクタンス値のバラツキによって、寄生発
振が生じたりして増幅動作が不安定になる場合がある。
これによって、大量生産時における歩留りが低下して製
造コストが高くなるので、高周波増幅集積回路装置９２
を安価に製造することができないという問題点があっ
た。
の高周波増幅集積回路装置９２を１０ＧＨｚを超える周
波数で動作させると、高周波増幅集積回路装置９２をマ
ザー基板１００に実装するときのボンディングワイヤ６
１，６３，６４，６５，６６の長さＬのバラツキによる
それらのインダクタンス値のバラツキの影響を大きく受
け、所定の周波数における利得のバラツキが大きくなる
という問題点があった。また、ボンディングワイヤ６
１，６３，６４，６５，６６の長さＬのバラツキによる
それらのインダクタンス値のバラツキによって、寄生発
振が生じたりして増幅動作が不安定になる場合がある。
これによって、大量生産時における歩留りが低下して製
造コストが高くなるので、高周波増幅集積回路装置９２
を安価に製造することができないという問題点があっ
た。
【００１２】本発明の目的は、以上の問題点を解決し
て、従来例に比較して、利得のバラツキを小さくでき、
かつ安価に製造することのできる高周波増幅集積回路装
置を提供することにある。
て、従来例に比較して、利得のバラツキを小さくでき、
かつ安価に製造することのできる高周波増幅集積回路装
置を提供することにある。
【００１３】
【課題を解決するための手段】本発明に係る請求項１記
載の高周波増幅集積回路装置は、半導体基板と、上記半
導体基板上に形成され、複数の第１の電極と複数の第２
の電極と少なくとも１つの第３の電極とを有し、上記複
数の第１の電極のうちの１つがキャパシタを介して接地
されたトランジスタとを備え、上記複数の第２の電極に
入力される高周波信号を上記トランジスタにより増幅さ
れて上記第３の電極から出力される高周波増幅集積回路
装置において、上記複数の第１の電極のうちの少なくと
も２つの第１の電極はそれぞれキャパシタを介して接地
されたことを特徴とする。
載の高周波増幅集積回路装置は、半導体基板と、上記半
導体基板上に形成され、複数の第１の電極と複数の第２
の電極と少なくとも１つの第３の電極とを有し、上記複
数の第１の電極のうちの１つがキャパシタを介して接地
されたトランジスタとを備え、上記複数の第２の電極に
入力される高周波信号を上記トランジスタにより増幅さ
れて上記第３の電極から出力される高周波増幅集積回路
装置において、上記複数の第１の電極のうちの少なくと
も２つの第１の電極はそれぞれキャパシタを介して接地
されたことを特徴とする。
【００１４】また、請求項２記載の高周波増幅集積回路
装置は、請求項１記載の高周波増幅集積回路装置におい
て、上記半導体基板上に形成され、上記複数の第１の電
極のうちの少なくとも２つの第１の電極がそれぞれキャ
パシタを介して接続される少なくとも２つの接地導体を
さらに備え、上記少なくとも２つの接地導体は互いに上
記半導体基板の外部で接続されたことを特徴とする。
装置は、請求項１記載の高周波増幅集積回路装置におい
て、上記半導体基板上に形成され、上記複数の第１の電
極のうちの少なくとも２つの第１の電極がそれぞれキャ
パシタを介して接続される少なくとも２つの接地導体を
さらに備え、上記少なくとも２つの接地導体は互いに上
記半導体基板の外部で接続されたことを特徴とする。
【００１５】さらに、請求項３記載の高周波増幅集積回
路装置は、請求項１又は２記載の高周波増幅集積回路装
置において、上記複数の第１の電極のうちの２つの第１
の電極はそれぞれキャパシタを介して接地されたことを
特徴とする。
路装置は、請求項１又は２記載の高周波増幅集積回路装
置において、上記複数の第１の電極のうちの２つの第１
の電極はそれぞれキャパシタを介して接地されたことを
特徴とする。
【００１６】またさらに、請求項４記載の高周波増幅集
積回路装置は、請求項３記載の高周波増幅集積回路装置
において、上記２つのキャパシタの静電容量値は互いに
異なる値に設定されたことを特徴とする。
積回路装置は、請求項３記載の高周波増幅集積回路装置
において、上記２つのキャパシタの静電容量値は互いに
異なる値に設定されたことを特徴とする。
【００１７】また、請求項５記載の高周波増幅集積回路
装置は、請求項４記載の高周波増幅集積回路装置におい
て、上記２つのキャパシタのうちの一方のキャパシタの
静電容量値は、他方のキャパシタの静電容量値の３倍か
ら５０倍の範囲内の値に設定されたことを特徴とする。
装置は、請求項４記載の高周波増幅集積回路装置におい
て、上記２つのキャパシタのうちの一方のキャパシタの
静電容量値は、他方のキャパシタの静電容量値の３倍か
ら５０倍の範囲内の値に設定されたことを特徴とする。
【００１８】また、請求項６記載の高周波増幅集積回路
装置は、請求項２乃至５のうちの１つに記載の高周波増
幅集積回路装置であって、上記高周波増幅集積回路装置
は別の基板に設けられ、上記複数の第１の電極に接続さ
れた第１の端子と、上記第３の電極に接続された第２の
端子とを備え、上記第１の端子と上記第２の端子と上記
少なくとも２つの接地導体はそれぞれ、上記別の基板に
形成された各接地端子に、ワイヤーボンディングにより
接続されたことを特徴とする。
装置は、請求項２乃至５のうちの１つに記載の高周波増
幅集積回路装置であって、上記高周波増幅集積回路装置
は別の基板に設けられ、上記複数の第１の電極に接続さ
れた第１の端子と、上記第３の電極に接続された第２の
端子とを備え、上記第１の端子と上記第２の端子と上記
少なくとも２つの接地導体はそれぞれ、上記別の基板に
形成された各接地端子に、ワイヤーボンディングにより
接続されたことを特徴とする。
【００１９】
【発明の実施の形態】図１は、マザー基板１００の上面
に載置された本発明に係る実施形態の高周波増幅集積回
路装置９１の構成を示す平面図である。図１の高周波増
幅集積回路装置９１は、図５の従来例に比較して、第３
ソース電極１３ａと接地導体８２との間にキャパシタ３
２を接続したことを特徴とする。以下、図１と図２を参
照して、本発明に係る実施形態の構成について詳細に説
明する。ここで、図２は図１のＡ−Ａ’線についての断
面図である。
に載置された本発明に係る実施形態の高周波増幅集積回
路装置９１の構成を示す平面図である。図１の高周波増
幅集積回路装置９１は、図５の従来例に比較して、第３
ソース電極１３ａと接地導体８２との間にキャパシタ３
２を接続したことを特徴とする。以下、図１と図２を参
照して、本発明に係る実施形態の構成について詳細に説
明する。ここで、図２は図１のＡ−Ａ’線についての断
面図である。
【００２０】図１の高周波増幅集積回路装置９１におい
て、電界効果トランジスタ１は、ＧａＡｓからなる半導
体基板１０の活性層１５上に形成される。ここで、半導
体基板１０の下面には接地導体（図示せず。）が形成さ
れる。また、電界効果トランジスタ１はゲート電極１１
とドレイン電極１２とソース電極１３とを備え、ゲート
電極１１は第１ゲート電極１１ａと第２ゲート電極１１
ｂと第３ゲート電極１１ｃと第４ゲート電極１１ｄとゲ
ート電極端子１１ｔとからなり、ドレイン電極１２は第
１ドレイン電極１２ａと第２ドレイン電極１２ｂとドレ
イン電極端子１２ｔとからなり、ソース電極１３は第１
ソース電極１３ａと第２ソース電極１３ｂと第３ソース
電極１３ｃと接続電極１３ｓとからなり、それぞれ各電
極が以下のように位置するように形成される。
て、電界効果トランジスタ１は、ＧａＡｓからなる半導
体基板１０の活性層１５上に形成される。ここで、半導
体基板１０の下面には接地導体（図示せず。）が形成さ
れる。また、電界効果トランジスタ１はゲート電極１１
とドレイン電極１２とソース電極１３とを備え、ゲート
電極１１は第１ゲート電極１１ａと第２ゲート電極１１
ｂと第３ゲート電極１１ｃと第４ゲート電極１１ｄとゲ
ート電極端子１１ｔとからなり、ドレイン電極１２は第
１ドレイン電極１２ａと第２ドレイン電極１２ｂとドレ
イン電極端子１２ｔとからなり、ソース電極１３は第１
ソース電極１３ａと第２ソース電極１３ｂと第３ソース
電極１３ｃと接続電極１３ｓとからなり、それぞれ各電
極が以下のように位置するように形成される。
【００２１】すなわち、第１ゲート電極１１ａと第２ゲ
ート電極１１ｂと第３ゲート電極１１ｃは互いに平行に
なるように並置されて設けられる。そして、第１ゲート
電極１１ａは、第１ソース電極１３ａと第１ドレイン電
極１２ａの間に、それぞれ第１ソース電極１３ａと第１
ドレイン電極１２ａとから所定の間隔を隔てて位置す
る。第２ゲート電極１１ｂは、第１ドレイン電極１２ａ
と第２ソース電極１３ｂとの間に、それぞれ第１ドレイ
ン電極１２ａと第２ソース電極１３ｂとから所定の間隔
を隔てて位置する。また、第３ゲート電極１１ｃは、第
２ソース電極１３ｂと第２ドレイン電極１２ｂとの間
に、それぞれ第２ソース電極１３ｂと第２ドレイン電極
１２ｂとから所定の間隔を隔てて位置する。第４ゲート
電極１１ｄは、第２ドレイン電極１２ｂと第３ソース電
極１３ｃとの間に、それぞれ第２ドレイン電極１２ｂと
第３ソース電極１３ｃとから所定の間隔を隔てて位置す
る。従って、第１ゲート電極１１ａ、第２ゲート電極１
１ｂ、第３ゲート電極１１ｃ、第１ソース電極１３ａ、
第２ソース電極１３ｂ、第３ソース電極１３ｃ、第１ド
レイン電極１２ａ及び第２ドレイン電極１２ｂはそれぞ
れ互いに平行になるように形成される。
ート電極１１ｂと第３ゲート電極１１ｃは互いに平行に
なるように並置されて設けられる。そして、第１ゲート
電極１１ａは、第１ソース電極１３ａと第１ドレイン電
極１２ａの間に、それぞれ第１ソース電極１３ａと第１
ドレイン電極１２ａとから所定の間隔を隔てて位置す
る。第２ゲート電極１１ｂは、第１ドレイン電極１２ａ
と第２ソース電極１３ｂとの間に、それぞれ第１ドレイ
ン電極１２ａと第２ソース電極１３ｂとから所定の間隔
を隔てて位置する。また、第３ゲート電極１１ｃは、第
２ソース電極１３ｂと第２ドレイン電極１２ｂとの間
に、それぞれ第２ソース電極１３ｂと第２ドレイン電極
１２ｂとから所定の間隔を隔てて位置する。第４ゲート
電極１１ｄは、第２ドレイン電極１２ｂと第３ソース電
極１３ｃとの間に、それぞれ第２ドレイン電極１２ｂと
第３ソース電極１３ｃとから所定の間隔を隔てて位置す
る。従って、第１ゲート電極１１ａ、第２ゲート電極１
１ｂ、第３ゲート電極１１ｃ、第１ソース電極１３ａ、
第２ソース電極１３ｂ、第３ソース電極１３ｃ、第１ド
レイン電極１２ａ及び第２ドレイン電極１２ｂはそれぞ
れ互いに平行になるように形成される。
【００２２】ここで、第１ゲート電極１１ａと第２ゲー
ト電極１１ｂと第３ゲート電極１１ｃと第４ゲート電極
１１ｄとはそれぞれ、ゲート電極端子１１ｔに接続さ
れ、第１ドレイン電極１２ａと第２ドレイン電極１２ｂ
とはそれぞれ、ドレイン電極端子１２ｔに接続されてい
る。また、第１ソース電極１３ａと第２ソース電極１３
ｂと第３ソース電極１３ｃとは、接続電極１３ｓに接続
されている。また、第１の実施形態では、電界効果トラ
ンジスタ１のゲート長は、０．５μｍに設定し、ゲート
幅は２００μｍに設定した。また、接続部１３ｔ1は第
３ソース電極１３ｃと接続導体１４ａとの境界部分であ
り、接続部１３ｔ2は第１ソース電極１３ａと接続導体
１４ｂとの境界部分である。従って、ソース電極１３は
接続部１３ｔ1を介して接続導体１４ａに接続され、接
続部１３ｔ2を介して接続導体１４ｂに接続される。
ト電極１１ｂと第３ゲート電極１１ｃと第４ゲート電極
１１ｄとはそれぞれ、ゲート電極端子１１ｔに接続さ
れ、第１ドレイン電極１２ａと第２ドレイン電極１２ｂ
とはそれぞれ、ドレイン電極端子１２ｔに接続されてい
る。また、第１ソース電極１３ａと第２ソース電極１３
ｂと第３ソース電極１３ｃとは、接続電極１３ｓに接続
されている。また、第１の実施形態では、電界効果トラ
ンジスタ１のゲート長は、０．５μｍに設定し、ゲート
幅は２００μｍに設定した。また、接続部１３ｔ1は第
３ソース電極１３ｃと接続導体１４ａとの境界部分であ
り、接続部１３ｔ2は第１ソース電極１３ａと接続導体
１４ｂとの境界部分である。従って、ソース電極１３は
接続部１３ｔ1を介して接続導体１４ａに接続され、接
続部１３ｔ2を介して接続導体１４ｂに接続される。
【００２３】インダクタ４１は、半導体基板１０の上面
に形成されたストリップ電極からなり、一端がゲート電
極端子１１ｔを介してそれぞれ第１ゲート電極１１ａと
第２ゲート電極１１ｂと第３ゲート電極１１ｃと第４ゲ
ート電極１１ｄとに接続され、他端が半導体基板１０の
上面に形成された略方形の端子導体７１に接続される。
これによって、第１ゲート電極１１ａと第２ゲート電極
１１ｂと第３ゲート電極１１ｃと第４ゲート電極１１ｄ
とはゲート電極端子１１ｔを介してインダクタ４１に接
続される。端子導体７１はボンディングワイヤ６１によ
って、マザー基板１００の上面に形成された入力端子１
０１に接続される。ここで、マザー基板１００はアルミ
ナ又は樹脂等からなり、マザー基板１００の下面には接
地導体が形成されて、マザー基板１００の上面の所定の
位置に高周波増幅集積回路装置９１が載置されて設けら
れ、他の部分には高周波発振器等が形成されて、例え
ば、高周波送受信回路等が形成される。この場合、高周
波増幅集積回路装置９１は、例えば、加熱して半導体基
板１０の下面に形成された接地導体とマザー基板１００
の上面に形成された導体膜とを接合することによりマザ
ー基板１００の上面に接着される。インダクタ４２は、
半導体基板１０の上面に形成されたストリップ電極から
なり、一端が端子導体７１に接続され、他端が半導体基
板１０の上面に形成された略方形の端子導体７４に接続
される。端子導体７４はボンディングワイヤ６６によっ
て、マザー基板１００の上面に形成された接地導体１０
３に接続される。
に形成されたストリップ電極からなり、一端がゲート電
極端子１１ｔを介してそれぞれ第１ゲート電極１１ａと
第２ゲート電極１１ｂと第３ゲート電極１１ｃと第４ゲ
ート電極１１ｄとに接続され、他端が半導体基板１０の
上面に形成された略方形の端子導体７１に接続される。
これによって、第１ゲート電極１１ａと第２ゲート電極
１１ｂと第３ゲート電極１１ｃと第４ゲート電極１１ｄ
とはゲート電極端子１１ｔを介してインダクタ４１に接
続される。端子導体７１はボンディングワイヤ６１によ
って、マザー基板１００の上面に形成された入力端子１
０１に接続される。ここで、マザー基板１００はアルミ
ナ又は樹脂等からなり、マザー基板１００の下面には接
地導体が形成されて、マザー基板１００の上面の所定の
位置に高周波増幅集積回路装置９１が載置されて設けら
れ、他の部分には高周波発振器等が形成されて、例え
ば、高周波送受信回路等が形成される。この場合、高周
波増幅集積回路装置９１は、例えば、加熱して半導体基
板１０の下面に形成された接地導体とマザー基板１００
の上面に形成された導体膜とを接合することによりマザ
ー基板１００の上面に接着される。インダクタ４２は、
半導体基板１０の上面に形成されたストリップ電極から
なり、一端が端子導体７１に接続され、他端が半導体基
板１０の上面に形成された略方形の端子導体７４に接続
される。端子導体７４はボンディングワイヤ６６によっ
て、マザー基板１００の上面に形成された接地導体１０
３に接続される。
【００２４】スパイラルインダクタ５１は、半導体基板
１０の上面に渦巻き状に形成されたストリップ電極から
なり、一端がドレイン電極端子１２ｔを介して第１ドレ
イン電極１２ａと第２ドレイン電極１２ｂとに接続さ
れ、他端が半導体基板１０の上面に形成された略方形の
端子導体７２に接続される。端子導体７２はボンディン
グワイヤ６３によって、マザー基板１００の上面に形成
された出力端子１０２に接続される。スパイラルインダ
クタ５２は、半導体基板１０の上面に渦巻き状に形成さ
れたストリップ電極からなり、一端が端子導体７２に接
続され、他端が半導体基板１０の上面に形成された略方
形の端子導体７３に接続される。端子導体７３はボンデ
ィングワイヤ６４によって、マザー基板１００の上面に
形成された接地導体１０３に接続される。ここで、スパ
イラルインダクタ５１，５２において、ストリップ電極
は、ストリップ電極が交差する部分では、交差する２つ
のストリップ電極が互いに導通しないように絶縁膜（図
示せず。）を間に挟んで形成される。
１０の上面に渦巻き状に形成されたストリップ電極から
なり、一端がドレイン電極端子１２ｔを介して第１ドレ
イン電極１２ａと第２ドレイン電極１２ｂとに接続さ
れ、他端が半導体基板１０の上面に形成された略方形の
端子導体７２に接続される。端子導体７２はボンディン
グワイヤ６３によって、マザー基板１００の上面に形成
された出力端子１０２に接続される。スパイラルインダ
クタ５２は、半導体基板１０の上面に渦巻き状に形成さ
れたストリップ電極からなり、一端が端子導体７２に接
続され、他端が半導体基板１０の上面に形成された略方
形の端子導体７３に接続される。端子導体７３はボンデ
ィングワイヤ６４によって、マザー基板１００の上面に
形成された接地導体１０３に接続される。ここで、スパ
イラルインダクタ５１，５２において、ストリップ電極
は、ストリップ電極が交差する部分では、交差する２つ
のストリップ電極が互いに導通しないように絶縁膜（図
示せず。）を間に挟んで形成される。
【００２５】また、キャパシタ３２は、接続導体１４ｂ
と接地導体８２との間に接続される。ここで、キャパシ
タ３２は、図２に示すように、例えばＳｉＯ2などから
なる誘電体膜３２ｃを挟設する下部電極３２ｂと上部電
極３２ａからなり、半導体基板１０の上面に形成され
る。また、下部電極３２ｂは接地導体８２と連結して形
成され、上部電極３２ａは接続導体１４ｂを介して第１
ソース電極１３ａと接続される。また、接地導体８２
は、ボンディングワイヤ６２によって、マザー基板１０
０の上面に形成された接地導体１０４に接続される。こ
れによって、第１ソース電極１３ａはキャパシタ３２を
介して接地される。
と接地導体８２との間に接続される。ここで、キャパシ
タ３２は、図２に示すように、例えばＳｉＯ2などから
なる誘電体膜３２ｃを挟設する下部電極３２ｂと上部電
極３２ａからなり、半導体基板１０の上面に形成され
る。また、下部電極３２ｂは接地導体８２と連結して形
成され、上部電極３２ａは接続導体１４ｂを介して第１
ソース電極１３ａと接続される。また、接地導体８２
は、ボンディングワイヤ６２によって、マザー基板１０
０の上面に形成された接地導体１０４に接続される。こ
れによって、第１ソース電極１３ａはキャパシタ３２を
介して接地される。
【００２６】キャパシタ３１はキャパシタ３２と同様に
半導体基板１０の上面に形成され、接続導体１４ａと接
地導体８１との間に形成される。また、接地導体８１
は、ボンディングワイヤ６５によって、マザー基板１０
０の上面に形成された接地導体１０３に接続される。こ
れによって、第３ソース電極１３ｃはキャパシタ３１を
介して接地される。また、自己バイアス抵抗２１は接続
導体１４ａと接地導体８１との間に、キャパシタ３１と
並列に形成される。これによって、ソース電極１３には
自己バイアス抵抗２１の抵抗値に応じた自己バイアス電
圧が印加される。
半導体基板１０の上面に形成され、接続導体１４ａと接
地導体８１との間に形成される。また、接地導体８１
は、ボンディングワイヤ６５によって、マザー基板１０
０の上面に形成された接地導体１０３に接続される。こ
れによって、第３ソース電極１３ｃはキャパシタ３１を
介して接地される。また、自己バイアス抵抗２１は接続
導体１４ａと接地導体８１との間に、キャパシタ３１と
並列に形成される。これによって、ソース電極１３には
自己バイアス抵抗２１の抵抗値に応じた自己バイアス電
圧が印加される。
【００２７】ここで、実施形態の高周波増幅集積回路装
置９１では、キャパシタ３１の静電容量値とキャパシタ
３２の静電容量値とは互いに異なる値に設定される。こ
の際、好ましくはキャパシタ３２の静電容量値はキャパ
シタ３１の静電容量値の３倍から５０倍の間の所定の値
に設定され、さらに好ましくはキャパシタ３２の静電容
量値はキャパシタ３１の静電容量値の４０倍の値に設定
される。しかしながら、本発明はこれに限らず、キャパ
シタ３１の静電容量値をキャパシタ３２の静電容量値の
３倍から５０倍の間の所定の値に設定し、キャパシタ３
１の静電容量値をキャパシタ３２の静電容量値の４０倍
の値に設定してもよい。すなわち、本発明では、好まし
くはキャパシタ３１，３２のうちのどちらか一方の静電
容量値が他方の静電容量値の３倍から５０倍の間の所定
の値に設定され、さらに好ましくはキャパシタ３１，３
２のうちのどちらか一方の静電容量値が他方の静電容量
値の４０倍の値に設定される。また、接地導体８１と接
地導体８２とは、半導体基板１０上においては、電気的
に分離されて形成され、マザー基板１００において、接
地導体１０３と接地導体１０４とを接続する（図示はし
ていない。）ことにより、半導体基板１０の外部でのみ
接続されている。以上のようにして実施形態の高周波増
幅回路装置は構成される。
置９１では、キャパシタ３１の静電容量値とキャパシタ
３２の静電容量値とは互いに異なる値に設定される。こ
の際、好ましくはキャパシタ３２の静電容量値はキャパ
シタ３１の静電容量値の３倍から５０倍の間の所定の値
に設定され、さらに好ましくはキャパシタ３２の静電容
量値はキャパシタ３１の静電容量値の４０倍の値に設定
される。しかしながら、本発明はこれに限らず、キャパ
シタ３１の静電容量値をキャパシタ３２の静電容量値の
３倍から５０倍の間の所定の値に設定し、キャパシタ３
１の静電容量値をキャパシタ３２の静電容量値の４０倍
の値に設定してもよい。すなわち、本発明では、好まし
くはキャパシタ３１，３２のうちのどちらか一方の静電
容量値が他方の静電容量値の３倍から５０倍の間の所定
の値に設定され、さらに好ましくはキャパシタ３１，３
２のうちのどちらか一方の静電容量値が他方の静電容量
値の４０倍の値に設定される。また、接地導体８１と接
地導体８２とは、半導体基板１０上においては、電気的
に分離されて形成され、マザー基板１００において、接
地導体１０３と接地導体１０４とを接続する（図示はし
ていない。）ことにより、半導体基板１０の外部でのみ
接続されている。以上のようにして実施形態の高周波増
幅回路装置は構成される。
【００２８】また、図３は実施形態の高周波増幅集積回
路装置９１の回路図である。ここで、当該高周波増幅集
積回路装置９１において、ボンディングワイヤ６１乃至
６６はインダクタとして動作する。従って、実施形態の
高周波増幅集積回路装置９１において、インダクタ４
１，４２、スパイラルインダクタ５１，５２及びキャパ
シタ３１，３２の各素子値は、ボンディングワイヤ６１
乃至６６のインダクタンス値を考慮して、当該高周波増
幅集積回路装置９１が所定の周波数で所望の利得を有す
るように設定される。
路装置９１の回路図である。ここで、当該高周波増幅集
積回路装置９１において、ボンディングワイヤ６１乃至
６６はインダクタとして動作する。従って、実施形態の
高周波増幅集積回路装置９１において、インダクタ４
１，４２、スパイラルインダクタ５１，５２及びキャパ
シタ３１，３２の各素子値は、ボンディングワイヤ６１
乃至６６のインダクタンス値を考慮して、当該高周波増
幅集積回路装置９１が所定の周波数で所望の利得を有す
るように設定される。
【００２９】以上のように構成された実施形態の高周波
増幅集積回路装置９１は、インダクタ４１を介してゲー
ト電極１１に入力される所定の周波数を有する信号を、
電界効果トランジスタ１によって増幅して、スパイラル
インダクタ５１を介して出力する。
増幅集積回路装置９１は、インダクタ４１を介してゲー
ト電極１１に入力される所定の周波数を有する信号を、
電界効果トランジスタ１によって増幅して、スパイラル
インダクタ５１を介して出力する。
【００３０】
【実施例】図４は、実施形態の高周波増幅回路装置にお
いて、インダクタ４１，４２、スパイラルインダクタ５
１，５２及びキャパシタ３１，３２の各素子値を以下の
ように設定し、ボンディングワイヤ６１乃至６６の長さ
Ｌを変化させたときの出力端反射係数と利得の周波数特
性を示すグラフである。 （１）インダクタ４１のインダクタンス値＝０．４８ｎ
Ｈ、（２）インダクタ４２のインダクタンス値＝０．５
ｎＨ、（３）スパイラルインダクタ５１のインダクタン
ス値＝０．６５ｎＨ、（４）スパイラルインダクタ５２
のインダクタンス値＝０．６２ｎＨ、（５）キャパシタ
３１の静電容量値＝０．０６ｐＦ、（６）キャパシタ３
２の静電容量値＝２．４ｐＦ、（７）自己バイアス抵抗
２１の抵抗値＝５０オーム。上述の（５）（６）から明
らかなように、キャパシタ３２の静電容量値は、キャパ
シタ３１の静電容量値の４０倍に設定した。
いて、インダクタ４１，４２、スパイラルインダクタ５
１，５２及びキャパシタ３１，３２の各素子値を以下の
ように設定し、ボンディングワイヤ６１乃至６６の長さ
Ｌを変化させたときの出力端反射係数と利得の周波数特
性を示すグラフである。 （１）インダクタ４１のインダクタンス値＝０．４８ｎ
Ｈ、（２）インダクタ４２のインダクタンス値＝０．５
ｎＨ、（３）スパイラルインダクタ５１のインダクタン
ス値＝０．６５ｎＨ、（４）スパイラルインダクタ５２
のインダクタンス値＝０．６２ｎＨ、（５）キャパシタ
３１の静電容量値＝０．０６ｐＦ、（６）キャパシタ３
２の静電容量値＝２．４ｐＦ、（７）自己バイアス抵抗
２１の抵抗値＝５０オーム。上述の（５）（６）から明
らかなように、キャパシタ３２の静電容量値は、キャパ
シタ３１の静電容量値の４０倍に設定した。
【００３１】ここで、図４では、ボンディングワイヤ６
１乃至６６の長さＬを２４０μｍに設定した場合、３０
０μｍに設定した場合及び３６０μｍに設定した場合の
それぞれの場合について、出力端反射係数と利得との周
波数特性を示した。図４から明らかなように、実施形態
の高周波増幅集積回路装置９１は、１０ＧＨｚの周波数
において、約７ｄＢの利得を有する。また、実施形態に
おける図４のグラフと従来例における図７のグラフとを
比較することにより、実施形態の高周波増幅集積回路装
置９１は従来例に比較して以下の２点において優れてい
ることがわかる。 （１）実施形態の高周波増幅集積回路装置９１は、ボン
ディングワイヤ６１乃至６６の長さＬを２４０μｍ、３
００μｍ及び３６０μｍと変化させたときのその変化量
に対応した１０ＧＨｚにおける利得の変化量を従来例に
比較して小さくできる。 （２）実施形態の高周波増幅集積回路装置９１は、１０
ＧＨｚにおける出力端反射係数を従来例に比較して小さ
くでき、しかもボンディングワイヤ６１乃至６６の長さ
Ｌを２４０μｍ、３００μｍ及び３６０μｍと変化させ
たときのその変化量に対応した１０ＧＨｚにおける出力
端反射係数の変化量を小さくできる。
１乃至６６の長さＬを２４０μｍに設定した場合、３０
０μｍに設定した場合及び３６０μｍに設定した場合の
それぞれの場合について、出力端反射係数と利得との周
波数特性を示した。図４から明らかなように、実施形態
の高周波増幅集積回路装置９１は、１０ＧＨｚの周波数
において、約７ｄＢの利得を有する。また、実施形態に
おける図４のグラフと従来例における図７のグラフとを
比較することにより、実施形態の高周波増幅集積回路装
置９１は従来例に比較して以下の２点において優れてい
ることがわかる。 （１）実施形態の高周波増幅集積回路装置９１は、ボン
ディングワイヤ６１乃至６６の長さＬを２４０μｍ、３
００μｍ及び３６０μｍと変化させたときのその変化量
に対応した１０ＧＨｚにおける利得の変化量を従来例に
比較して小さくできる。 （２）実施形態の高周波増幅集積回路装置９１は、１０
ＧＨｚにおける出力端反射係数を従来例に比較して小さ
くでき、しかもボンディングワイヤ６１乃至６６の長さ
Ｌを２４０μｍ、３００μｍ及び３６０μｍと変化させ
たときのその変化量に対応した１０ＧＨｚにおける出力
端反射係数の変化量を小さくできる。
【００３２】以上の結果をもとに考察すると、従来例の
ようにソース電極１３を一方の側の接続部１３ｔ1のみ
で接地した場合には、接続電極１３ｓを直流的には接地
できるが、接続電極１３ｓの長さが比較的長いので接地
された接続電極１３ｓと第１ソース電極１３ａとの間の
長さが長くなり、高い周波数領域では疑似的にインダク
タとして動作するようになる。これによって、ボンディ
ングワイヤ６１乃至６６の長さＬが変化したときにそれ
らのインダクタンス値の変化の影響を高周波増幅集積回
路装置９２が受け易くなるので、高周波増幅集積回路装
置９２に寄生発振が発生し安定した増幅動作をさせるこ
とができない場合があると考えられる。従って、以上の
本発明に係る実施形態の高周波増幅集積回路装置９１に
おいては、２つのキャパシタ３１，３２を用いて、第１
ソース電極１３ａと第３ソース電極１３ｃとを共に接地
することにより高周波における接続電極１３ｓの接地を
良好にでき、接続電極１３ｓを高い周波数領域でもイン
ダクタとして動作しないようにできるので、ボンディン
グワイヤ６１乃至６６の長さＬが変化しても、寄生発振
のない安定した増幅動作をさせることができる。
ようにソース電極１３を一方の側の接続部１３ｔ1のみ
で接地した場合には、接続電極１３ｓを直流的には接地
できるが、接続電極１３ｓの長さが比較的長いので接地
された接続電極１３ｓと第１ソース電極１３ａとの間の
長さが長くなり、高い周波数領域では疑似的にインダク
タとして動作するようになる。これによって、ボンディ
ングワイヤ６１乃至６６の長さＬが変化したときにそれ
らのインダクタンス値の変化の影響を高周波増幅集積回
路装置９２が受け易くなるので、高周波増幅集積回路装
置９２に寄生発振が発生し安定した増幅動作をさせるこ
とができない場合があると考えられる。従って、以上の
本発明に係る実施形態の高周波増幅集積回路装置９１に
おいては、２つのキャパシタ３１，３２を用いて、第１
ソース電極１３ａと第３ソース電極１３ｃとを共に接地
することにより高周波における接続電極１３ｓの接地を
良好にでき、接続電極１３ｓを高い周波数領域でもイン
ダクタとして動作しないようにできるので、ボンディン
グワイヤ６１乃至６６の長さＬが変化しても、寄生発振
のない安定した増幅動作をさせることができる。
【００３３】以上の本発明に係る実施形態の高周波増幅
集積回路装置９１において、接地導体８１と接地導体８
２とは半導体基板１０上で電気的に分離されて形成さ
れ、マザー基板１００においてのみ接続されている。従
って、第１ソース電極１３ａは、キャパシタ３２とボン
ディングワイヤ６２とからなる直列共振回路を介して接
地され、第３ソース電極１３ｃはキャパシタ３１とボン
ディングワイヤ６５とからなる直列共振回路を介して接
地される。これによって、ボンディングワイヤ６１乃至
６６の長さＬが変化しても、それらのインダクタンス値
の変化の影響を受けにくくでき、寄生発振のない安定し
た増幅動作をさせることができる。
集積回路装置９１において、接地導体８１と接地導体８
２とは半導体基板１０上で電気的に分離されて形成さ
れ、マザー基板１００においてのみ接続されている。従
って、第１ソース電極１３ａは、キャパシタ３２とボン
ディングワイヤ６２とからなる直列共振回路を介して接
地され、第３ソース電極１３ｃはキャパシタ３１とボン
ディングワイヤ６５とからなる直列共振回路を介して接
地される。これによって、ボンディングワイヤ６１乃至
６６の長さＬが変化しても、それらのインダクタンス値
の変化の影響を受けにくくでき、寄生発振のない安定し
た増幅動作をさせることができる。
【００３４】また、以上の実施形態の高周波増幅集積回
路装置９１は、２つのキャパシタ３１，３２の静電容量
値を互いに異なる値に設定することにより、キャパシタ
３１とボンディングワイヤ６５とからなる直列共振回路
の共振周波数と、キャパシタ３２とボンディングワイヤ
６２とからなる直列共振回路の共振周波数とを異ならせ
ることができ、電界効果トランジスタ１のソース電極１
３から接地導体１０３，１０４を見たときのインピーダ
ンスを広い周波数範囲で比較的小さくすることができ
る。これによって、当該高周波増幅集積回路装置９１を
安定して増幅動作をさせることのできる周波数範囲を、
２つのキャパシタ３１，３２の静電容量値を同一の値に
設定した場合に比較して広くすることができる。
路装置９１は、２つのキャパシタ３１，３２の静電容量
値を互いに異なる値に設定することにより、キャパシタ
３１とボンディングワイヤ６５とからなる直列共振回路
の共振周波数と、キャパシタ３２とボンディングワイヤ
６２とからなる直列共振回路の共振周波数とを異ならせ
ることができ、電界効果トランジスタ１のソース電極１
３から接地導体１０３，１０４を見たときのインピーダ
ンスを広い周波数範囲で比較的小さくすることができ
る。これによって、当該高周波増幅集積回路装置９１を
安定して増幅動作をさせることのできる周波数範囲を、
２つのキャパシタ３１，３２の静電容量値を同一の値に
設定した場合に比較して広くすることができる。
【００３５】さらにまた、実施形態の高周波増幅集積回
路装置９１は、出力端反射係数を従来例に比較して小さ
くできるので、寄生発振の発生のない安定した増幅動作
をさせることができる。
路装置９１は、出力端反射係数を従来例に比較して小さ
くできるので、寄生発振の発生のない安定した増幅動作
をさせることができる。
【００３６】また、一般的に、電界効果トランジスタ１
のＳパラメータ等の高周波特性を測定する場合には、第
１ソース電極１３ａと第３ソース電極１３ｃとを接地し
て測定する。そして、測定されたＳパラメータを用いて
キャパシタ３１，３２及びインダクタ４１，４２等の各
素子値を設定する。従って、実施形態の高周波増幅集積
回路装置９１においては、上述の測定時における接地状
態と同様の状態で電界効果トランジスタ１を接地してい
るので、キャパシタ３１，３２及びインダクタ４１，４
２等の各素子値を従来例に比較してより適確にシミュレ
ーション等を用いて設定することができる。これによっ
て、高周波増幅集積回路装置９１の各素子値をシミュレ
ーション等により設定した後に、高周波増幅集積回路装
置９１を試作して評価しさらに各素子値を修正する必要
がないので、当該高周波増幅集積回路装置９１を開発す
る場合の開発期間を短くできる。
のＳパラメータ等の高周波特性を測定する場合には、第
１ソース電極１３ａと第３ソース電極１３ｃとを接地し
て測定する。そして、測定されたＳパラメータを用いて
キャパシタ３１，３２及びインダクタ４１，４２等の各
素子値を設定する。従って、実施形態の高周波増幅集積
回路装置９１においては、上述の測定時における接地状
態と同様の状態で電界効果トランジスタ１を接地してい
るので、キャパシタ３１，３２及びインダクタ４１，４
２等の各素子値を従来例に比較してより適確にシミュレ
ーション等を用いて設定することができる。これによっ
て、高周波増幅集積回路装置９１の各素子値をシミュレ
ーション等により設定した後に、高周波増幅集積回路装
置９１を試作して評価しさらに各素子値を修正する必要
がないので、当該高周波増幅集積回路装置９１を開発す
る場合の開発期間を短くできる。
【００３７】また、実施形態の高周波増幅集積回路装置
９１は、ボンディングワイヤ６１乃至６６の長さＬのバ
ラツキに対する利得の変化量を従来例に比較して小さく
できるので、製造時の利得のバラツキを小さくでき、歩
留りをよく製造できる。
９１は、ボンディングワイヤ６１乃至６６の長さＬのバ
ラツキに対する利得の変化量を従来例に比較して小さく
できるので、製造時の利得のバラツキを小さくでき、歩
留りをよく製造できる。
【００３８】また、実施形態の高周波増幅集積回路装置
９１は、ボンディングワイヤ６１乃至６６の長さＬのバ
ラツキに対する出力端反射係数の変化量を小さくできる
ので、製造時の出力端反射係数のバラツキを小さくで
き、歩留りをよく製造できる。
９１は、ボンディングワイヤ６１乃至６６の長さＬのバ
ラツキに対する出力端反射係数の変化量を小さくできる
ので、製造時の出力端反射係数のバラツキを小さくで
き、歩留りをよく製造できる。
【００３９】また、実施形態の高周波増幅集積回路装置
９１は、上述のように歩留り良く製造できるので、安価
に製造することができる。
９１は、上述のように歩留り良く製造できるので、安価
に製造することができる。
【００４０】＜変形例＞以上の実施形態の高周波増幅集
積回路装置９１においては、接地導体８２と接地導体１
０４との間と、接地導体８１と接地導体１０３との間と
をボンディングワイヤを用いて接続した。しかしなが
ら、本発明はこれに限らず、半導体基板１０の接地導体
８１，８２が形成された部分に貫通孔を設け、当該貫通
孔に形成された電極を用いて半導体基板１０の下面に形
成された接地導体と接続するようにしてもよい。以上の
ように構成しても、貫通孔内に形成された電極によるイ
ンダクタンス値が変化してもその影響を小さくできるの
で、実施形態の高周波増幅集積回路装置９１と同様に動
作し同様の効果を有する。
積回路装置９１においては、接地導体８２と接地導体１
０４との間と、接地導体８１と接地導体１０３との間と
をボンディングワイヤを用いて接続した。しかしなが
ら、本発明はこれに限らず、半導体基板１０の接地導体
８１，８２が形成された部分に貫通孔を設け、当該貫通
孔に形成された電極を用いて半導体基板１０の下面に形
成された接地導体と接続するようにしてもよい。以上の
ように構成しても、貫通孔内に形成された電極によるイ
ンダクタンス値が変化してもその影響を小さくできるの
で、実施形態の高周波増幅集積回路装置９１と同様に動
作し同様の効果を有する。
【００４１】以上の実施形態の高周波増幅集積回路装置
９１においては、電界効果トランジスタ１を用いたが、
本発明はこれに限らず、高電子移動度トランジスタ（Ｈ
ＥＭＴ）やバイポーラトランジスタ等の他のトランジス
タを用いて構成してもよい。以上のように構成しても実
施形態の高周波増幅集積回路装置９１と同様に動作し同
様の効果を有する。
９１においては、電界効果トランジスタ１を用いたが、
本発明はこれに限らず、高電子移動度トランジスタ（Ｈ
ＥＭＴ）やバイポーラトランジスタ等の他のトランジス
タを用いて構成してもよい。以上のように構成しても実
施形態の高周波増幅集積回路装置９１と同様に動作し同
様の効果を有する。
【００４２】
【発明の効果】本発明に係る請求項１記載の高周波増幅
集積回路装置は、上記複数の第１の電極のうちの少なく
とも２つの第１の電極はそれぞれキャパシタを介して接
地されているので、高周波における第１の電極の接地を
良好にでき、寄生発振のない安定した増幅動作をさせる
ことができる。
集積回路装置は、上記複数の第１の電極のうちの少なく
とも２つの第１の電極はそれぞれキャパシタを介して接
地されているので、高周波における第１の電極の接地を
良好にでき、寄生発振のない安定した増幅動作をさせる
ことができる。
【００４３】また、請求項２記載の高周波増幅集積回路
装置は、請求項１記載の高周波増幅集積回路装置におい
て、上記少なくとも２つの接地導体は互いに上記半導体
基板の外部で接続されているので、上記半導体基板上で
接続した場合に比較して寄生発振のない安定した増幅動
作をさせることができる。
装置は、請求項１記載の高周波増幅集積回路装置におい
て、上記少なくとも２つの接地導体は互いに上記半導体
基板の外部で接続されているので、上記半導体基板上で
接続した場合に比較して寄生発振のない安定した増幅動
作をさせることができる。
【００４４】さらに、請求項３記載の高周波増幅集積回
路装置は、請求項１又は２記載の高周波増幅集積回路装
置において、上記複数の第１の電極のうちの２つの第１
の電極はそれぞれキャパシタを介して接地されている。
これによって、高周波における第１の電極の接地を良好
にできるので、寄生発振のない安定した増幅動作をさせ
ることができ、かつ２つ以上の第１の電極をそれぞれキ
ャパシタを介して接地した場合に比較して、構成を簡単
にできる。
路装置は、請求項１又は２記載の高周波増幅集積回路装
置において、上記複数の第１の電極のうちの２つの第１
の電極はそれぞれキャパシタを介して接地されている。
これによって、高周波における第１の電極の接地を良好
にできるので、寄生発振のない安定した増幅動作をさせ
ることができ、かつ２つ以上の第１の電極をそれぞれキ
ャパシタを介して接地した場合に比較して、構成を簡単
にできる。
【００４５】さらにまた、請求項４記載の高周波増幅集
積回路装置は、請求項３記載の高周波増幅集積回路装置
において、上記２つのキャパシタの静電容量値を互いに
異なる値に設定しているので、上記２つのキャパシタの
静電容量値を同一に設定した場合に比較して、安定して
増幅動作をする周波数範囲を広くすることができる。
積回路装置は、請求項３記載の高周波増幅集積回路装置
において、上記２つのキャパシタの静電容量値を互いに
異なる値に設定しているので、上記２つのキャパシタの
静電容量値を同一に設定した場合に比較して、安定して
増幅動作をする周波数範囲を広くすることができる。
【００４６】また、請求項５記載の高周波増幅集積回路
装置は、請求項４記載の高周波増幅集積回路装置におい
て、上記２つのキャパシタのうちの一方のキャパシタの
静電容量値を、他方のキャパシタの静電容量値の３倍か
ら５０倍の範囲内の値に設定しているので、一方のキャ
パシタの静電容量値を他方のキャパシタの静電容量値の
３倍から５０倍の範囲外の値に設定した場合に比較し
て、より安定して増幅動作をさせることができる。
装置は、請求項４記載の高周波増幅集積回路装置におい
て、上記２つのキャパシタのうちの一方のキャパシタの
静電容量値を、他方のキャパシタの静電容量値の３倍か
ら５０倍の範囲内の値に設定しているので、一方のキャ
パシタの静電容量値を他方のキャパシタの静電容量値の
３倍から５０倍の範囲外の値に設定した場合に比較し
て、より安定して増幅動作をさせることができる。
【００４７】さらに、請求項６記載の高周波増幅集積回
路装置は、請求項２乃至５のうちの１つに記載の高周波
増幅集積回路装置であって、上記高周波増幅集積回路装
置は別の基板に設けられ、各端子間がワイヤーボンディ
ングにより接続されているので、ボンディングワイヤの
長さのバラツキに対応する利得や出力端反射係数の変動
を小さくできる。これによって、従来例に比較して、製
造時のバラツキを小さくでき、製造歩留まりをよくでき
るので、高周波増幅集積回路装置を安価に製造できる。
路装置は、請求項２乃至５のうちの１つに記載の高周波
増幅集積回路装置であって、上記高周波増幅集積回路装
置は別の基板に設けられ、各端子間がワイヤーボンディ
ングにより接続されているので、ボンディングワイヤの
長さのバラツキに対応する利得や出力端反射係数の変動
を小さくできる。これによって、従来例に比較して、製
造時のバラツキを小さくでき、製造歩留まりをよくでき
るので、高周波増幅集積回路装置を安価に製造できる。
【図１】 マザー基板１００上に載置された本発明に係
る実施形態の高周波増幅集積回路装置９１の平面図であ
る。
る実施形態の高周波増幅集積回路装置９１の平面図であ
る。
【図２】 図１のＡ−Ａ’線についての断面図である。
【図３】 図１の高周波増幅集積回路装置９１の回路図
である。
である。
【図４】 図１の高周波増幅集積回路装置９１の出力端
反射係数と利得の周波数特性を示すグラフである。
反射係数と利得の周波数特性を示すグラフである。
【図５】 マザー基板１００上に載置された従来例の高
周波増幅集積回路装置９２の平面図である。
周波増幅集積回路装置９２の平面図である。
【図６】 図５の高周波増幅集積回路装置９２の回路図
である。
である。
【図７】 図５の高周波増幅集積回路装置９２の出力端
反射係数と利得の周波数特性を示すグラフである。
反射係数と利得の周波数特性を示すグラフである。
１…電界効果トランジスタ、 １０…半導体基板、 １１…ゲート電極、 １１ａ…第１ゲート電極、 １１ｂ…第２ゲート電極、 １１ｃ…第３ゲート電極、 １１ｄ…第４ゲート電極、 １１ｔ…ゲート電極端子、 １２…ドレイン電極、 １２ａ…第１ドレイン電極、 １２ｂ…第２ドレイン電極、 １２ｔ…ドレイン電極端子、 １３…ソース電極、 １３ａ…第１ソース電極、 １３ｂ…第２ソース電極、 １３ｃ…第３ソース電極、 １３ｔ1，１３ｔ2…接続部、 ２１…自己バイアス抵抗、 ３１，３２…キャパシタ、 ４１，４２…インダクタ、 ５１，５２…スパイラルインダクタ、 ６１，６２，６３，６４，６５，６６…ボンディングワ
イヤ、 ７１，７２，７３，７４…端子導体、 ８１，８２，１０３，１０４…接地導体、 １００…マザー基板、 １０１…入力端子、 １０２…出力端子。
イヤ、 ７１，７２，７３，７４…端子導体、 ８１，８２，１０３，１０４…接地導体、 １００…マザー基板、 １０１…入力端子、 １０２…出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土岡 充裕 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (6)
- 【請求項１】 半導体基板と、 上記半導体基板上に形成され、複数の第１の電極と複数
の第２の電極と少なくとも１つの第３の電極とを有し、
上記複数の第１の電極のうちの１つがキャパシタを介し
て接地されたトランジスタとを備え、 上記複数の第２の電極に入力される高周波信号を上記ト
ランジスタにより増幅されて上記第３の電極から出力さ
れる高周波増幅集積回路装置において、 上記複数の第１の電極のうちの少なくとも２つの第１の
電極はそれぞれキャパシタを介して接地されたことを特
徴とする高周波増幅集積回路装置。 - 【請求項２】 上記半導体基板上に形成され、上記複数
の第１の電極のうちの少なくとも２つの第１の電極がそ
れぞれキャパシタを介して接続される少なくとも２つの
接地導体をさらに備え、 上記少なくとも２つの接地導体は互いに上記半導体基板
の外部で接続されたことを特徴とする請求項１記載の高
周波増幅集積回路装置。 - 【請求項３】 上記複数の第１の電極のうちの２つの第
１の電極はそれぞれキャパシタを介して接地されたこと
を特徴とする請求項１又は２記載の高周波増幅集積回路
装置。 - 【請求項４】 上記２つのキャパシタの静電容量値は互
いに異なる値に設定されたことを特徴とする請求項３記
載の高周波増幅集積回路装置。 - 【請求項５】 上記２つのキャパシタのうちの一方のキ
ャパシタの静電容量値は、他方のキャパシタの静電容量
値の３倍から５０倍の範囲内の値に設定されたことを特
徴とする請求項４記載の高周波増幅集積回路装置。 - 【請求項６】 上記高周波増幅集積回路装置は別の基板
に設けられ、 上記複数の第１の電極に接続された第１の端子と、 上記第３の電極に接続された第２の端子とを備え、 上記第１の端子と上記第２の端子と上記少なくとも２つ
の接地導体はそれぞれ、上記別の基板に形成された各接
地端子に、ワイヤーボンディングにより接続されたこと
を特徴とする請求項２乃至５のうちの１つに記載の高周
波増幅集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278744A JPH09121127A (ja) | 1995-10-26 | 1995-10-26 | 高周波増幅集積回路装置 |
| KR1019960048604A KR100228754B1 (ko) | 1995-10-26 | 1996-10-25 | 고주파 증폭 집적-회로 장치 |
| EP96117193A EP0771032A3 (en) | 1995-10-26 | 1996-10-25 | Monolithic integrated circuit arrangement with high-frequency amplifier circuit |
| US08/738,022 US5874859A (en) | 1995-10-26 | 1996-10-25 | High-frequency amplifier integrated-circuit device |
| CA002188962A CA2188962C (en) | 1995-10-26 | 1996-10-28 | High-frequency amplifier integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278744A JPH09121127A (ja) | 1995-10-26 | 1995-10-26 | 高周波増幅集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121127A true JPH09121127A (ja) | 1997-05-06 |
Family
ID=17601603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7278744A Pending JPH09121127A (ja) | 1995-10-26 | 1995-10-26 | 高周波増幅集積回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5874859A (ja) |
| EP (1) | EP0771032A3 (ja) |
| JP (1) | JPH09121127A (ja) |
| KR (1) | KR100228754B1 (ja) |
| CA (1) | CA2188962C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003502896A (ja) * | 1999-06-10 | 2003-01-21 | レイセオン・カンパニー | 寄生振動を低減したトランジスタ増幅器 |
| JP2007189241A (ja) * | 1999-02-25 | 2007-07-26 | Formfactor Inc | 集積回路の相互接続システム |
| JP2017073769A (ja) * | 2015-10-08 | 2017-04-13 | メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド | 同調半導体増幅器 |
| JP2020035819A (ja) * | 2018-08-28 | 2020-03-05 | 富士通株式会社 | 増幅装置及び無線通信装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10036127B4 (de) | 2000-07-25 | 2007-03-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung zur Versorgungsspannungsentkopplung für HF-Verstärkerschaltungen |
| JP2002171143A (ja) * | 2000-11-30 | 2002-06-14 | Mitsubishi Electric Corp | 高周波用電力増幅器 |
| US6309245B1 (en) | 2000-12-18 | 2001-10-30 | Powerwave Technologies, Inc. | RF amplifier assembly with reliable RF pallet ground |
| US6549077B1 (en) * | 2002-02-20 | 2003-04-15 | United Microelectronics Corp. | Integrated inductor for RF transistor |
| JP2009159059A (ja) * | 2007-12-25 | 2009-07-16 | Samsung Electro Mech Co Ltd | 高周波スイッチ回路 |
| RU2400011C1 (ru) * | 2009-06-01 | 2010-09-20 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Перестраиваемый усилитель свч |
| DE102018131040B4 (de) * | 2018-12-05 | 2022-02-24 | Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik | Hochfrequenz-Leistungstransistor und Hochfrequenz-Leistungsverstärker |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0015709B1 (en) * | 1979-03-10 | 1984-05-23 | Fujitsu Limited | Constructional arrangement for semiconductor devices |
| US4658220A (en) * | 1985-09-06 | 1987-04-14 | Texas Instruments Incorporated | Dual-gate, field-effect transistor low noise amplifier |
| JPH06101652B2 (ja) * | 1987-02-12 | 1994-12-12 | 三菱電機株式会社 | バイアス回路 |
| US4771247A (en) * | 1987-09-24 | 1988-09-13 | General Electric Company | MMIC (monolithic microwave integrated circuit) low noise amplifier |
| JP2643662B2 (ja) * | 1991-07-08 | 1997-08-20 | 三菱電機株式会社 | 高出力電界効果トランジスタ増幅器 |
| FR2697698A1 (fr) * | 1992-11-04 | 1994-05-06 | Philips Electronique Lab | Dispositif semiconducteur comprenant un circuit amplificateur distribué monolithiquement intégré, à large bande et fort gain. |
| US5469108A (en) * | 1994-08-15 | 1995-11-21 | Texas Instruments Incorporated | Reactively compensated power transistor circuits |
-
1995
- 1995-10-26 JP JP7278744A patent/JPH09121127A/ja active Pending
-
1996
- 1996-10-25 US US08/738,022 patent/US5874859A/en not_active Expired - Fee Related
- 1996-10-25 KR KR1019960048604A patent/KR100228754B1/ko not_active Expired - Fee Related
- 1996-10-25 EP EP96117193A patent/EP0771032A3/en not_active Ceased
- 1996-10-28 CA CA002188962A patent/CA2188962C/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189241A (ja) * | 1999-02-25 | 2007-07-26 | Formfactor Inc | 集積回路の相互接続システム |
| JP2003502896A (ja) * | 1999-06-10 | 2003-01-21 | レイセオン・カンパニー | 寄生振動を低減したトランジスタ増幅器 |
| JP2017073769A (ja) * | 2015-10-08 | 2017-04-13 | メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド | 同調半導体増幅器 |
| JP2020035819A (ja) * | 2018-08-28 | 2020-03-05 | 富士通株式会社 | 増幅装置及び無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5874859A (en) | 1999-02-23 |
| CA2188962C (en) | 1999-09-14 |
| KR100228754B1 (ko) | 1999-11-01 |
| EP0771032A2 (en) | 1997-05-02 |
| EP0771032A3 (en) | 1997-08-27 |
| KR970024027A (ko) | 1997-05-30 |
| CA2188962A1 (en) | 1997-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760650A (en) | Coplanar waveguide amplifier | |
| US6806106B2 (en) | Bond wire tuning of RF power transistors and amplifiers | |
| JPH09121127A (ja) | 高周波増幅集積回路装置 | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US6239670B1 (en) | Short-stub matching circuit | |
| WO2000075990A1 (en) | High impedance matched rf power transistor | |
| JPH06152206A (ja) | 無反射終端 | |
| US5990747A (en) | High frequency amplifier circuit and microwave integrated circuit | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| US5736913A (en) | Method and apparatus for providing grounding to microwave circuit by low impedance means | |
| JPH0645810A (ja) | マイクロ波増幅器及びその製造方法 | |
| JPH0115226Y2 (ja) | ||
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH11163272A (ja) | マイクロ波回路 | |
| JPH10224107A (ja) | マイクロ波集積回路 | |
| JPH04261206A (ja) | 増幅器 | |
| JPH08236700A (ja) | 高周波用集積回路 | |
| JP3462752B2 (ja) | 共振回路 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JP3356097B2 (ja) | 自己バイアス回路および自己バイアス回路の配置方法 | |
| JPH10303651A (ja) | 周波数変換用半導体集積回路 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JP3191352B2 (ja) | 高周波集積回路装置 |