JPH09128249A - プロセッサが拡張したシステム管理モードを実現するコンピュータシステム - Google Patents
プロセッサが拡張したシステム管理モードを実現するコンピュータシステムInfo
- Publication number
- JPH09128249A JPH09128249A JP8268505A JP26850596A JPH09128249A JP H09128249 A JPH09128249 A JP H09128249A JP 8268505 A JP8268505 A JP 8268505A JP 26850596 A JP26850596 A JP 26850596A JP H09128249 A JPH09128249 A JP H09128249A
- Authority
- JP
- Japan
- Prior art keywords
- smi
- smm
- processor
- routine
- vsa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】ハードウェアの周辺機器機器機能の仮想化をサ
ポートする拡張システム管理モード（ＳＭＭ）を用いる
コンピュータシステム。 【解決手段】ＳＭＭはシステム管理割り込み（ＳＭＩ）
イベントを扱うためのＳＭＩのネスティングを含む。拡
張ＳＭＭは、例えばグラフィックス及び／又はオーディ
オ機能のための周辺ハードウェアが仮想化される（ＳＭ
Ｉルーチンによってシミュレートされる）仮想システム
アーキテクチャ（ＶＳＡ）をサポートするために、コン
ピュータシステムにおいて実現される。仮想化をサポー
トする特徴は、（ａ）ＳＭＩネスティング、（ｂ）メモ
リ（Ｉ／Ｏと同様）アクセスのためのＳＭＩトラッピン
グ、（ｃ）ＶＳＡ／ＳＭＩヘッダーおよびＶＳＡ／ＳＭ
Ｍソフトウェアの双方をキャッシングすること、および
（ｄ）プログラム可能な位置で多重ＳＭＩヘッダーをス
トアするためのＳＭＭ領域を形成することを有する。
ポートする拡張システム管理モード（ＳＭＭ）を用いる
コンピュータシステム。 【解決手段】ＳＭＭはシステム管理割り込み（ＳＭＩ）
イベントを扱うためのＳＭＩのネスティングを含む。拡
張ＳＭＭは、例えばグラフィックス及び／又はオーディ
オ機能のための周辺ハードウェアが仮想化される（ＳＭ
Ｉルーチンによってシミュレートされる）仮想システム
アーキテクチャ（ＶＳＡ）をサポートするために、コン
ピュータシステムにおいて実現される。仮想化をサポー
トする特徴は、（ａ）ＳＭＩネスティング、（ｂ）メモ
リ（Ｉ／Ｏと同様）アクセスのためのＳＭＩトラッピン
グ、（ｃ）ＶＳＡ／ＳＭＩヘッダーおよびＶＳＡ／ＳＭ
Ｍソフトウェアの双方をキャッシングすること、および
（ｄ）プログラム可能な位置で多重ＳＭＩヘッダーをス
トアするためのＳＭＭ領域を形成することを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にコンピュー
タシステム、特に、プロセッサがＳＭＩイベントのネス
ティングを伴う拡張されたシステム管理モードを実現す
るコンピュータシステムに関する。典型的な実施の形態
において、本発明は、ハードウェアの周辺機器機能（例
えばＶＧＡ及び音声カード機能）の（ソフトウェアにお
いて）仮想化をサポートする拡張されたシステム管理モ
ードを用いるｘ８６プロセッサにおいて具現化される。
タシステム、特に、プロセッサがＳＭＩイベントのネス
ティングを伴う拡張されたシステム管理モードを実現す
るコンピュータシステムに関する。典型的な実施の形態
において、本発明は、ハードウェアの周辺機器機能（例
えばＶＧＡ及び音声カード機能）の（ソフトウェアにお
いて）仮想化をサポートする拡張されたシステム管理モ
ードを用いるｘ８６プロセッサにおいて具現化される。
【０００２】
【従来の技術】コンピュータシステムは、周辺機器の相
互接続バス（例えば、ＰＣＩやＩＳＡ）に結合された周
辺機器のインターフェース論理回路（例えば、周辺機器
の声誉装置或いはインターフェースカード）と共に、プ
ロセッサのバスに相互結合された、プロセッサおよびメ
モリサブシステムを含む。プロセッサと周辺機器の相互
接続バス間のシステム制御およびデータパスの相互接続
機能はシステム（チップセット）論理回路によって達成
される。ｘ８６プロセッサアーキテクチャに基づいたコ
ンピュータシステムは、オペレーティング・システムお
よびアプリケーション・ソフトウェアに透明な(transpa
rent) 方法で呼びだされるシステム管理モード（ＳＭ
Ｍ）を代表的にサポートする。ＳＭＭは、システムロジ
ックによって表明され得る、高い優先順位のシステム割
り込みを提供し、プロセッサによる幾つかの具現化にお
いて、応答では、マシン状態の少なくとも一部が保存さ
れ、ＳＭＭハンドラーは割り込みをサービスするために
用いられる。ＳＭＭの使用例は、周辺機器の透明な停止
およぼ再開の様な、電力管理用である。
互接続バス（例えば、ＰＣＩやＩＳＡ）に結合された周
辺機器のインターフェース論理回路（例えば、周辺機器
の声誉装置或いはインターフェースカード）と共に、プ
ロセッサのバスに相互結合された、プロセッサおよびメ
モリサブシステムを含む。プロセッサと周辺機器の相互
接続バス間のシステム制御およびデータパスの相互接続
機能はシステム（チップセット）論理回路によって達成
される。ｘ８６プロセッサアーキテクチャに基づいたコ
ンピュータシステムは、オペレーティング・システムお
よびアプリケーション・ソフトウェアに透明な(transpa
rent) 方法で呼びだされるシステム管理モード（ＳＭ
Ｍ）を代表的にサポートする。ＳＭＭは、システムロジ
ックによって表明され得る、高い優先順位のシステム割
り込みを提供し、プロセッサによる幾つかの具現化にお
いて、応答では、マシン状態の少なくとも一部が保存さ
れ、ＳＭＭハンドラーは割り込みをサービスするために
用いられる。ＳＭＭの使用例は、周辺機器の透明な停止
およぼ再開の様な、電力管理用である。
【０００３】本発明の範囲から限定することなく，この
背景情報は、発明がアプリケーション：プロセッサによ
って実行されるソフトウェアにいて、ある周辺機器のイ
ンターフェース機能を仮想化することによって、コンピ
ュータシステムハードウェアの複雑性およびコストを減
少する、を有する特定の問題のコンテキストにおいて与
えられる。関連したアプリケーション（１）と（２）
は、システムの母板上の周辺機器のインターフェースロ
ジックによって通常達成される、プロセッサの選択され
た周辺機器のインターフェース機能において、仮想化す
る（同化する）ことによってコンピュータシステムの複
雑性およびコストを減少するために、仮想システム（或
いはサブシステム）アーキテクチャ（ＶＳＡ）を含むプ
ロセッサおよびコンピュータシステムに向けられる。関
連アプリケーンションにおいて述べられた典型的な実施
の形態はグラフィックスおよび音声の周辺のハードウェ
ア機能のためのＶＳＡ仮想化である。
背景情報は、発明がアプリケーション：プロセッサによ
って実行されるソフトウェアにいて、ある周辺機器のイ
ンターフェース機能を仮想化することによって、コンピ
ュータシステムハードウェアの複雑性およびコストを減
少する、を有する特定の問題のコンテキストにおいて与
えられる。関連したアプリケーション（１）と（２）
は、システムの母板上の周辺機器のインターフェースロ
ジックによって通常達成される、プロセッサの選択され
た周辺機器のインターフェース機能において、仮想化す
る（同化する）ことによってコンピュータシステムの複
雑性およびコストを減少するために、仮想システム（或
いはサブシステム）アーキテクチャ（ＶＳＡ）を含むプ
ロセッサおよびコンピュータシステムに向けられる。関
連アプリケーンションにおいて述べられた典型的な実施
の形態はグラフィックスおよび音声の周辺のハードウェ
ア機能のためのＶＳＡ仮想化である。
【０００４】仮想システムアーキテクチャの絶対的に必
要な統合的特徴は、ＶＳＡハードウェーアの仮想化ソフ
トウェアをもたらすために、通常のプロセッサの実行を
透明的に横取りするメカニズム(preemptive mechnism)
である。おそらく、このような横取りするメカニズム
は、通常のプログラムの実行を、透明的に割り込むため
の高い優先度システムのトラッピング／割り込みメカニ
ズムとして実現される。アクセス・トラッピングは通常
のプロセッサの実行と同期している。ＶＳＡの仮想化さ
れたハードウェア機能（例えば、グラフィックス又はオ
ーディオ）へのアクセスはトラップされ、ＶＳＡソフト
ウェアが関連したＶＳＡルーチンを処理するために呼び
出される。対照的に、割り込みは、通常のプロセッサの
実行と同期的していない。周辺のハードウェアは、（オ
ーディオデータが連続的に引き取られるオーディオＦＩ
ＦＯバッファのような）サービスを要求する。周辺ハー
ドウェアは、割り込みが発生されるようにし、ＶＳＡソ
フトウェアは、先ず割り込みのソースを決定し、適切な
ＶＳＡルーチンを呼び出す。
要な統合的特徴は、ＶＳＡハードウェーアの仮想化ソフ
トウェアをもたらすために、通常のプロセッサの実行を
透明的に横取りするメカニズム(preemptive mechnism)
である。おそらく、このような横取りするメカニズム
は、通常のプログラムの実行を、透明的に割り込むため
の高い優先度システムのトラッピング／割り込みメカニ
ズムとして実現される。アクセス・トラッピングは通常
のプロセッサの実行と同期している。ＶＳＡの仮想化さ
れたハードウェア機能（例えば、グラフィックス又はオ
ーディオ）へのアクセスはトラップされ、ＶＳＡソフト
ウェアが関連したＶＳＡルーチンを処理するために呼び
出される。対照的に、割り込みは、通常のプロセッサの
実行と同期的していない。周辺のハードウェアは、（オ
ーディオデータが連続的に引き取られるオーディオＦＩ
ＦＯバッファのような）サービスを要求する。周辺ハー
ドウェアは、割り込みが発生されるようにし、ＶＳＡソ
フトウェアは、先ず割り込みのソースを決定し、適切な
ＶＳＡルーチンを呼び出す。
【０００５】もし、多重の周辺インターフェース機能が
仮想化されるなら、一般にＶＳＡソフトウェア、および
特に横取りのメカニズムは、平行のトラピング／割り込
みイベント間で優先化する必要があるであろう。例え
ば、ＶＳＡグラフッィクス仮想化ルーチンの間に、オー
ディオハードウェア（例えば、ＦＩＦＯバッファ）はＶ
ＳＡオーディオ仮想ルーチンからの高度の優先サービス
を要求することができる。更に、それは、ＶＳＡ仮想化
中に、低い優先度の割り込み機能（例えば、タイマー）
をサービスすることを可能にするために要求することが
できる。通常の割り込みメカニズムはＶＳＡ横取りメカ
ニズムに対して有利ではない。例えば、マスクすること
ができない割り込み（nonmaskable interrupts: NMI)は
高い優先度であるという利点があるが、同期するトラッ
ピングを容易にサポートしない。
仮想化されるなら、一般にＶＳＡソフトウェア、および
特に横取りのメカニズムは、平行のトラピング／割り込
みイベント間で優先化する必要があるであろう。例え
ば、ＶＳＡグラフッィクス仮想化ルーチンの間に、オー
ディオハードウェア（例えば、ＦＩＦＯバッファ）はＶ
ＳＡオーディオ仮想ルーチンからの高度の優先サービス
を要求することができる。更に、それは、ＶＳＡ仮想化
中に、低い優先度の割り込み機能（例えば、タイマー）
をサービスすることを可能にするために要求することが
できる。通常の割り込みメカニズムはＶＳＡ横取りメカ
ニズムに対して有利ではない。例えば、マスクすること
ができない割り込み（nonmaskable interrupts: NMI)は
高い優先度であるという利点があるが、同期するトラッ
ピングを容易にサポートしない。
【０００６】従来のＳＭＭは、システムロジック或いは
プロセッサの何れかによって表明される高い優先度のシ
ステム割り込みを提供し、トラッピングに適応できる。
例えば、ＳＭＭの電力管理アプリケーションにおいて、
周辺機器に割当られたＩ／Ｏアドレスへのアクセスがト
ラップされ、ＳＭＭハンドラーが周辺機器がパワーダウ
ンされたかどうかをテストするために呼び出される--も
し、そうなら、周辺機器はパワーアップされ、プロセッ
サ状態はＩ／Ｏ命令の開始に対して変更される。従っ
て、ＳＭＭは、システム機能を扱う目的のために、通常
のプログラム実行の透明な横取りに対して設計される。
ＳＭＭを伴う問題は、今実行されると、それはＳＭＩイ
ベントのネスティングをサポートしないことである。１
つのＳＭＭの実行において、もし第２のＳＭＩイベント
が第１のＳＭＩイベントの処理中に発生すると、第２の
ＳＭＩイベントはラッチされ、通常の処理が第１のＳＭ
Ｉイベントから回復した後に処理される−第１ＳＭＩの
ハンドリングルーチンは、２つのイベントの相対的な優
先度に関係なく第２のＳＭＩイベントを扱うために割り
込まれない。
プロセッサの何れかによって表明される高い優先度のシ
ステム割り込みを提供し、トラッピングに適応できる。
例えば、ＳＭＭの電力管理アプリケーションにおいて、
周辺機器に割当られたＩ／Ｏアドレスへのアクセスがト
ラップされ、ＳＭＭハンドラーが周辺機器がパワーダウ
ンされたかどうかをテストするために呼び出される--も
し、そうなら、周辺機器はパワーアップされ、プロセッ
サ状態はＩ／Ｏ命令の開始に対して変更される。従っ
て、ＳＭＭは、システム機能を扱う目的のために、通常
のプログラム実行の透明な横取りに対して設計される。
ＳＭＭを伴う問題は、今実行されると、それはＳＭＩイ
ベントのネスティングをサポートしないことである。１
つのＳＭＭの実行において、もし第２のＳＭＩイベント
が第１のＳＭＩイベントの処理中に発生すると、第２の
ＳＭＩイベントはラッチされ、通常の処理が第１のＳＭ
Ｉイベントから回復した後に処理される−第１ＳＭＩの
ハンドリングルーチンは、２つのイベントの相対的な優
先度に関係なく第２のＳＭＩイベントを扱うために割り
込まれない。
【０００７】現在のＳＭＭの実行に伴う他の問題は、そ
れらがＩ／Ｏトラッピングをサポートしている間、それ
らはメモリマップされたアクセスに対してトラッピング
をサポートしない。グラフッィクスの周辺カードはビデ
オフレームバッファ（また、時には制御レジスタ）のた
めにメモリマッピングを用いる−両立性の理由のため
に、Ｉ／Ｏマッピングは、ビデオ制御レジスタのために
まだ一般的に用いられる（例えば、ビデオタイミング、
カーソル制御、カラーパレット、およびグラフッィクス
モードのために）。現在のＳＭＭの実行に伴う他の問題
は、それらがハードウェアの仮想化をサポートするには
あまりにも遅すぎることである。ＳＭＩハンドリング
は、プロセッサ状態をセーブし、ＳＭＩハンドリングル
ーチンを呼出し、ＳＭＩルーチンを処理し、且つ通常の
処理を再開する前にプロセッサ状態を復元することを要
求する。周辺のインターフェースハードウェアによって
実行される代表的な周辺のインターフェース機能が約１
−２マイクロセカンドかかるけれども、現在のＳＭＭの
実行において、このプロセスは約６−１０マイクロセカ
ンドかかる。
れらがＩ／Ｏトラッピングをサポートしている間、それ
らはメモリマップされたアクセスに対してトラッピング
をサポートしない。グラフッィクスの周辺カードはビデ
オフレームバッファ（また、時には制御レジスタ）のた
めにメモリマッピングを用いる−両立性の理由のため
に、Ｉ／Ｏマッピングは、ビデオ制御レジスタのために
まだ一般的に用いられる（例えば、ビデオタイミング、
カーソル制御、カラーパレット、およびグラフッィクス
モードのために）。現在のＳＭＭの実行に伴う他の問題
は、それらがハードウェアの仮想化をサポートするには
あまりにも遅すぎることである。ＳＭＩハンドリング
は、プロセッサ状態をセーブし、ＳＭＩハンドリングル
ーチンを呼出し、ＳＭＩルーチンを処理し、且つ通常の
処理を再開する前にプロセッサ状態を復元することを要
求する。周辺のインターフェースハードウェアによって
実行される代表的な周辺のインターフェース機能が約１
−２マイクロセカンドかかるけれども、現在のＳＭＭの
実行において、このプロセスは約６−１０マイクロセカ
ンドかかる。
【０００８】関連出願（３）は、あらゆるＳＭＭハンド
リング動作によって必然的に変更されるプロセッサ状態
のその部分のみをセーブすることによってＳＭＭ動作を
早くする拡張されたＳＭＭの実行を開示している。−も
し、特別のＳＭＩハンドリングルーチンがプロセッサ状
態の他の部分を変更するならば、ＳＭＩハンドリングル
ーチンはプロセッサ状態の他の部分をセーブする（特定
のＳＭＭ命令がその目的のために与えられる）。この技
術は、セーブされ、復元されなければならないプロセッ
サ状態の情報を最小にし、それによりＳＭＭモードへの
入口およびＳＭＭモードからの出口に関連したオーバー
ヘッド／待ち時間を減らす。ＳＭＭ性能を増大するため
に用いられている他の技術は、キャッシュすることがで
きるＳＭＭスペースの一部を作ることである。特に、１
つのＳＭＭ実行において、ＳＭＭハンドラーは、ＳＭＭ
ハンドラー情報（プロセッサ状態を含む）をストアする
ために、（キャッシュすることができない）ＳＭＭスペ
ースを用い、キャッシュすることができるメモリの他の
領域へジャンプする。従って、ＳＭＭのオーバーヘッド
が減少されないけれど（即ち、復元されなければならな
いプロセッサ状態情報はキャッシュされない）、ＳＭＭ
ハンドラーの性能はキャッシィングによって増大され
る。
リング動作によって必然的に変更されるプロセッサ状態
のその部分のみをセーブすることによってＳＭＭ動作を
早くする拡張されたＳＭＭの実行を開示している。−も
し、特別のＳＭＩハンドリングルーチンがプロセッサ状
態の他の部分を変更するならば、ＳＭＩハンドリングル
ーチンはプロセッサ状態の他の部分をセーブする（特定
のＳＭＭ命令がその目的のために与えられる）。この技
術は、セーブされ、復元されなければならないプロセッ
サ状態の情報を最小にし、それによりＳＭＭモードへの
入口およびＳＭＭモードからの出口に関連したオーバー
ヘッド／待ち時間を減らす。ＳＭＭ性能を増大するため
に用いられている他の技術は、キャッシュすることがで
きるＳＭＭスペースの一部を作ることである。特に、１
つのＳＭＭ実行において、ＳＭＭハンドラーは、ＳＭＭ
ハンドラー情報（プロセッサ状態を含む）をストアする
ために、（キャッシュすることができない）ＳＭＭスペ
ースを用い、キャッシュすることができるメモリの他の
領域へジャンプする。従って、ＳＭＭのオーバーヘッド
が減少されないけれど（即ち、復元されなければならな
いプロセッサ状態情報はキャッシュされない）、ＳＭＭ
ハンドラーの性能はキャッシィングによって増大され
る。
【０００９】
【発明の概要】本発明の目的は、選ばれた周辺インター
フェース機能が、仮想システムアーキテクチャをサポー
トするために拡張されたシステム管理モードを備えるこ
とによって、プロセッサにおいて仮想化されるコンピュ
ータシステムの設計を容易にすることである。本発明の
この、および他の目的は、ＳＭＩネスティングを含む拡
張されたシステム管理モード（system management mod
e: SMM)によって達成される。拡張されたＳＭＭはプロ
セッサおよびメモリを含むコンピュータシステムにおい
て実現される。ここで、プロセッサは、システム管理割
り込み(system management interrupt: SMI)イベントを
信号化するＳＭＩメカニズムを含む処理のシステム管理
モードをサポートする。
フェース機能が、仮想システムアーキテクチャをサポー
トするために拡張されたシステム管理モードを備えるこ
とによって、プロセッサにおいて仮想化されるコンピュ
ータシステムの設計を容易にすることである。本発明の
この、および他の目的は、ＳＭＩネスティングを含む拡
張されたシステム管理モード（system management mod
e: SMM)によって達成される。拡張されたＳＭＭはプロ
セッサおよびメモリを含むコンピュータシステムにおい
て実現される。ここで、プロセッサは、システム管理割
り込み(system management interrupt: SMI)イベントを
信号化するＳＭＩメカニズムを含む処理のシステム管理
モードをサポートする。
【００１０】本発明の１つの特徴において、拡張された
ＳＭＭは、複数のＳＭＩイベントの各々、対応するＳＭ
Ｉルーチンを有する再入可能なＳＭＭソフトウェアハン
ドウラーを有する。ＳＭＭ領域はシステムメモリにおい
て定義され、ＳＭＩコンテクストのセグメントとＳＭＭ
ハンドラーのためのセグメントを含む。ＳＭＭロジック
は、ＳＭＩ割り込みを認識し、対応するＳＭＩルーチン
を処理するためにＳＭＭハンドラーを選択的に呼び出
す。第１のＳＭＩイベントに対して、ＳＭＭロジック
は、第１の選択されたプロセッサの状態情報をＳＭＩコ
ンテクストセグメントにストアし、対応する第１のＳＭ
Ｉルーチンを処理するためにＳＭＭハンドラーを呼び出
す。第１のＳＭＩルーチンの処理中に生じる第２のＳＭ
Ｉイベントに対して、ＳＭＭロジックは、第１の選択さ
れたプロセッサの状態情報を維持し続けている間、第２
の選択されたプロセッサ状態情報をＳＭＩコンテクスト
セグメントにストアし、且つ対応する第２のＳＭＩルー
チンを処理するために、ＳＭＭハンドラーを再入する。
ＳＭＭは、複数のＳＭＩイベントの各々、対応するＳＭ
Ｉルーチンを有する再入可能なＳＭＭソフトウェアハン
ドウラーを有する。ＳＭＭ領域はシステムメモリにおい
て定義され、ＳＭＩコンテクストのセグメントとＳＭＭ
ハンドラーのためのセグメントを含む。ＳＭＭロジック
は、ＳＭＩ割り込みを認識し、対応するＳＭＩルーチン
を処理するためにＳＭＭハンドラーを選択的に呼び出
す。第１のＳＭＩイベントに対して、ＳＭＭロジック
は、第１の選択されたプロセッサの状態情報をＳＭＩコ
ンテクストセグメントにストアし、対応する第１のＳＭ
Ｉルーチンを処理するためにＳＭＭハンドラーを呼び出
す。第１のＳＭＩルーチンの処理中に生じる第２のＳＭ
Ｉイベントに対して、ＳＭＭロジックは、第１の選択さ
れたプロセッサの状態情報を維持し続けている間、第２
の選択されたプロセッサ状態情報をＳＭＩコンテクスト
セグメントにストアし、且つ対応する第２のＳＭＩルー
チンを処理するために、ＳＭＭハンドラーを再入する。
【００１１】プロセッサが第２のＳＭＩルーチンの処理
を完了すると、ＳＭＭロジックは、第２の選択されたプ
ロセッサの状態情報を再ストアし、横取りされた第１の
ＳＭＩルーチンを再開する。本発明の他の特徴におい
て、ＳＭＩセグメントは、各ＳＭＩイベントが対応する
選択されたプロセッサ状態情報をストアするための対応
ロケーションに割付けられる準スタック(quasi-stack)
として実行される。従って、第１の選択されたプロセッ
サの状態情報が第１のロケーションにストアされ、そし
て第１のロケーションに維持されている第１の選択され
たプロセッサの状態情報と一緒に、第２の選択されたプ
ロセッサの状態情報が第２のロケーションにストアされ
る。本発明の他の特徴において、ＳＭＩロジックは、次
のＳＭＩイベントに応答して選択されたプロセッサの状
態情報をストアするための、次のロケーションのための
アドレスポインターをストアするレジスタを含む。
を完了すると、ＳＭＭロジックは、第２の選択されたプ
ロセッサの状態情報を再ストアし、横取りされた第１の
ＳＭＩルーチンを再開する。本発明の他の特徴におい
て、ＳＭＩセグメントは、各ＳＭＩイベントが対応する
選択されたプロセッサ状態情報をストアするための対応
ロケーションに割付けられる準スタック(quasi-stack)
として実行される。従って、第１の選択されたプロセッ
サの状態情報が第１のロケーションにストアされ、そし
て第１のロケーションに維持されている第１の選択され
たプロセッサの状態情報と一緒に、第２の選択されたプ
ロセッサの状態情報が第２のロケーションにストアされ
る。本発明の他の特徴において、ＳＭＩロジックは、次
のＳＭＩイベントに応答して選択されたプロセッサの状
態情報をストアするための、次のロケーションのための
アドレスポインターをストアするレジスタを含む。
【００１２】本発明の他の特徴において、ＳＭＩハンド
ラーはキャッシュ可能である。典型的な実施の形態で
は、ＳＭＩヘッダーとＳＭＩハンドラーの双方がキャッ
シュ可能である。本発明の他の特徴において、ＳＭＩイ
ベントはプロセッサ内或いは外の何れかで発生される。
本発明の他の特徴において、メモリのメモリマップされ
た領域へのアクセスに応答して発生される。本発明の実
施の形態は、以下の技術的利点の１つ以上を実現するた
めに具現化される。拡張されたシステム管理モードは、
例えば、周辺のインターフェース機能の仮想化をサポー
トするために、ＳＭＩネスティングを実行する。ＳＭＩ
ネスティングを含む、ＳＭＭモードは、例えば、グラフ
ィックス機能の仮想化をサポートするために、メモリマ
ップされたアクセスに応答して、信号されたＳＭＩによ
って呼び出すことができる。ＳＭＩヘッダー／コンテク
スト情報および再入可能なＶＳＡソフトウェアを含むＳ
ＭＭ領域は、性能を増大（即ち、スループットの増大及
びオーバーヘッド／待ち時間の減少）するためにキャッ
シュ可能なシステムメモリにマップされる。ＳＭＩヘッ
ダーのロケーション／ポインターおよびＳＭＭメモリ領
域の上部と下部（top and bottom) はＳＭＩヘッダーを
セーブするとことに関連した待ち時間を減少するため
に、それにより、ＳＭＩイベントをサービスするための
ＶＳＡソフトウェアへのエントリーを早くするために、
マイクロコードによって予め計算され、ＳＭＨＲレジス
タは、マイクロコードおよびＶＳＡソフトウェア間のイ
ンターフェースを与えるために用いられる−ネスティン
グがイネーブルさると、ＶＳＡソフトウェアは、次のＳ
ＭＩイベントのために用いられるべきＳＭＩヘッダーの
ロケーションのアドレスを与えるためにＳＭＨＲレジス
タを更新し、このアドレスは、ネストされたＳＭＩイベ
ントに応答してＳＭＩヘッダーをセーブすることに、マ
イクロコードによって用いられる。
ラーはキャッシュ可能である。典型的な実施の形態で
は、ＳＭＩヘッダーとＳＭＩハンドラーの双方がキャッ
シュ可能である。本発明の他の特徴において、ＳＭＩイ
ベントはプロセッサ内或いは外の何れかで発生される。
本発明の他の特徴において、メモリのメモリマップされ
た領域へのアクセスに応答して発生される。本発明の実
施の形態は、以下の技術的利点の１つ以上を実現するた
めに具現化される。拡張されたシステム管理モードは、
例えば、周辺のインターフェース機能の仮想化をサポー
トするために、ＳＭＩネスティングを実行する。ＳＭＩ
ネスティングを含む、ＳＭＭモードは、例えば、グラフ
ィックス機能の仮想化をサポートするために、メモリマ
ップされたアクセスに応答して、信号されたＳＭＩによ
って呼び出すことができる。ＳＭＩヘッダー／コンテク
スト情報および再入可能なＶＳＡソフトウェアを含むＳ
ＭＭ領域は、性能を増大（即ち、スループットの増大及
びオーバーヘッド／待ち時間の減少）するためにキャッ
シュ可能なシステムメモリにマップされる。ＳＭＩヘッ
ダーのロケーション／ポインターおよびＳＭＭメモリ領
域の上部と下部（top and bottom) はＳＭＩヘッダーを
セーブするとことに関連した待ち時間を減少するため
に、それにより、ＳＭＩイベントをサービスするための
ＶＳＡソフトウェアへのエントリーを早くするために、
マイクロコードによって予め計算され、ＳＭＨＲレジス
タは、マイクロコードおよびＶＳＡソフトウェア間のイ
ンターフェースを与えるために用いられる−ネスティン
グがイネーブルさると、ＶＳＡソフトウェアは、次のＳ
ＭＩイベントのために用いられるべきＳＭＩヘッダーの
ロケーションのアドレスを与えるためにＳＭＨＲレジス
タを更新し、このアドレスは、ネストされたＳＭＩイベ
ントに応答してＳＭＩヘッダーをセーブすることに、マ
イクロコードによって用いられる。
【００１３】本発明の理解をより完全にするために、ま
た更なる特徴および利点のために、添付された図面と共
に、本発明の典型的な実施の形態の詳細な説明がなさ
れ、本発明は、請求項の範囲内にあるあらゆる変更或い
は代替物を包含することが理解されるであろう。
た更なる特徴および利点のために、添付された図面と共
に、本発明の典型的な実施の形態の詳細な説明がなさ
れ、本発明は、請求項の範囲内にあるあらゆる変更或い
は代替物を包含することが理解されるであろう。
【００１４】
【実施の形態】ＳＭＩネスティングを伴う拡張されたシ
ステム管理モード（ＳＭＭ）の典型的な実施の形態の詳
細な記載は以下のように行われる。 １．コンピュータシステム ２．仮想システムアーキテクチャ ２．１．ＶＳＡグラフィックスの仮想化 ２．２．ＶＳＡオーディオの仮想化 ３．拡張されたＳＭＭ ３．１．ＳＭＭの構成 ３．１．１．ＳＭＭヘッダー ３．１．２．ＳＭＨＲレジスタ ３．２．ＳＭＭネスティング ３．２．１．コンテクスト・スタック ３．２．２．コンテクスト・スタック管理 ３．２．３．ネスト／モード・ビット ３．３．ＳＭＭキャッシング ４．むすび
ステム管理モード（ＳＭＭ）の典型的な実施の形態の詳
細な記載は以下のように行われる。 １．コンピュータシステム ２．仮想システムアーキテクチャ ２．１．ＶＳＡグラフィックスの仮想化 ２．２．ＶＳＡオーディオの仮想化 ３．拡張されたＳＭＭ ３．１．ＳＭＭの構成 ３．１．１．ＳＭＭヘッダー ３．１．２．ＳＭＨＲレジスタ ３．２．ＳＭＭネスティング ３．２．１．コンテクスト・スタック ３．２．２．コンテクスト・スタック管理 ３．２．３．ネスト／モード・ビット ３．３．ＳＭＭキャッシング ４．むすび
【００１５】この編成の概要、及び対応するヘッディン
グは参照の便宜のためのみに、この詳細な説明において
用いられる。典型的な拡張ＳＭＭは、ｘ８６命令セット
アーキテクチャに基づいた統合された処理装置を用い、
メモリ制御装置、ディスプレイ制御装置、Ｌ２キャッシ
ュ制御装置、及びＰＣＩ周辺バス制御装置を内蔵するコ
ンピュータシステムに関して記載されている。プロセッ
サは、同時の仮想化されたグラフッィクス及び／又はオ
ーディオ機能に関連したネストされたＳＭＩイベントを
サポートするために拡張ＳＭＭを用いて、グラフッィク
スおよびオーディオ周辺インターフェース機能を仮想化
するために仮想システムアーキテクチャを実現する。プ
ロセッサおよびプロセッサシステムの従来、および既知
の特徴の詳細な説明は、本発明の記載を不明瞭にしない
ように省略される。特に、この分野における従事者は、
（ａ）一般にｘ８６命令セットのアーキテクチャに特有
の用語および特に、従来のシステム管理モード（例え
ば、レジスタ名、信号の命名法(signal nomenclature)
、アドレスモード、ピンアウトの定義(pinout definit
ion) 等）及び（ｂ）このプロセッサと関連したコンピ
ュータシステムの基本的な設計及び動作に熟知してい
る。
グは参照の便宜のためのみに、この詳細な説明において
用いられる。典型的な拡張ＳＭＭは、ｘ８６命令セット
アーキテクチャに基づいた統合された処理装置を用い、
メモリ制御装置、ディスプレイ制御装置、Ｌ２キャッシ
ュ制御装置、及びＰＣＩ周辺バス制御装置を内蔵するコ
ンピュータシステムに関して記載されている。プロセッ
サは、同時の仮想化されたグラフッィクス及び／又はオ
ーディオ機能に関連したネストされたＳＭＩイベントを
サポートするために拡張ＳＭＭを用いて、グラフッィク
スおよびオーディオ周辺インターフェース機能を仮想化
するために仮想システムアーキテクチャを実現する。プ
ロセッサおよびプロセッサシステムの従来、および既知
の特徴の詳細な説明は、本発明の記載を不明瞭にしない
ように省略される。特に、この分野における従事者は、
（ａ）一般にｘ８６命令セットのアーキテクチャに特有
の用語および特に、従来のシステム管理モード（例え
ば、レジスタ名、信号の命名法(signal nomenclature)
、アドレスモード、ピンアウトの定義(pinout definit
ion) 等）及び（ｂ）このプロセッサと関連したコンピ
ュータシステムの基本的な設計及び動作に熟知してい
る。
【００１６】信号と共に用いられると、/ シンボルが信
号の補集合を示すのに対し、＃シンボルはアクティブロ
ー(active low)の信号を示す。用語“仮想化する(virtu
alize)" は、ハードウェア装置或いはサブシステムを除
くようにアプリケーションプログラムの通常処理の間に
生じるハードウェア或いはサブシステムの特性或いは機
能をシミュレートすることを意味している。 １．コンピュータシステム 図１は、本発明の原理に従って実施される、典型的なシ
ステム（しかしこれに限らない）を示す。システム回路
板１１（別名、母板(motherboard))は、好ましくはＣＰ
Ｕ１０、システムメモリ３６、RAMDAC/ 薄膜トランジス
タ・ディスプレイ・パネル・インターフェース４０、Ｌ
２キャッシュ４４、およびチップセット倫理回路４９を
一緒に結合するバスを有する。マイクロソフト・ウイン
ドウズ（登録商標）のようなマルチタスク・オペレーテ
ィングシステム・プログラムは、好ましくは一次動作を
管理するためにＣＰＵ上で実行する。
号の補集合を示すのに対し、＃シンボルはアクティブロ
ー(active low)の信号を示す。用語“仮想化する(virtu
alize)" は、ハードウェア装置或いはサブシステムを除
くようにアプリケーションプログラムの通常処理の間に
生じるハードウェア或いはサブシステムの特性或いは機
能をシミュレートすることを意味している。 １．コンピュータシステム 図１は、本発明の原理に従って実施される、典型的なシ
ステム（しかしこれに限らない）を示す。システム回路
板１１（別名、母板(motherboard))は、好ましくはＣＰ
Ｕ１０、システムメモリ３６、RAMDAC/ 薄膜トランジス
タ・ディスプレイ・パネル・インターフェース４０、Ｌ
２キャッシュ４４、およびチップセット倫理回路４９を
一緒に結合するバスを有する。マイクロソフト・ウイン
ドウズ（登録商標）のようなマルチタスク・オペレーテ
ィングシステム・プログラムは、好ましくは一次動作を
管理するためにＣＰＵ上で実行する。
【００１７】好ましくは、ＣＰＵ１０は、以下の機能ユ
ニット：内部バス制御装置１２、ＣＰＵコア１４、Ｌ１
（レベル１）キャッシュ１８−その部分はスクラッチパ
ッド・メモリ、メモリ制御装置２８、浮動小数点装置
（ＦＰＵ）１６、ディスプレイ制御装置２０、内部ＳＭ
Ｉ発生器２１、グラフィックス・パイプライン（別名、
グラフィックス・アクセレレータ(graphics accelerato
r)) ２２、Ｌ２（レベル２）キャッシュ制御装置２４、
およびＰＣＩ−バス制御装置２６として区別できる。バ
ス制御装置１２、ＣＰＵコア１４、ＦＰＵ１６、Ｌ１キ
ャッシュ１８、およびグラフィックス・パイプライン２
２は、（ＣＰＵ１０に関して）内部のＣ−バス３０を介
して一緒に結合されるが、その正確な構成は本発明の理
解のためには必要ない。バス制御装置１２、ディスプレ
イ制御装置２０、グラフッィクスパイプライン２２、Ｌ
２キャッシュ制御装置２４、ＰＣＩ−バス制御装置２
６、およびメモリ制御装置２８は（ＣＰＵ１０に関し
て）内部のＸ−バス３２を介して一緒に結合される。
ニット：内部バス制御装置１２、ＣＰＵコア１４、Ｌ１
（レベル１）キャッシュ１８−その部分はスクラッチパ
ッド・メモリ、メモリ制御装置２８、浮動小数点装置
（ＦＰＵ）１６、ディスプレイ制御装置２０、内部ＳＭ
Ｉ発生器２１、グラフィックス・パイプライン（別名、
グラフィックス・アクセレレータ(graphics accelerato
r)) ２２、Ｌ２（レベル２）キャッシュ制御装置２４、
およびＰＣＩ−バス制御装置２６として区別できる。バ
ス制御装置１２、ＣＰＵコア１４、ＦＰＵ１６、Ｌ１キ
ャッシュ１８、およびグラフィックス・パイプライン２
２は、（ＣＰＵ１０に関して）内部のＣ−バス３０を介
して一緒に結合されるが、その正確な構成は本発明の理
解のためには必要ない。バス制御装置１２、ディスプレ
イ制御装置２０、グラフッィクスパイプライン２２、Ｌ
２キャッシュ制御装置２４、ＰＣＩ−バス制御装置２
６、およびメモリ制御装置２８は（ＣＰＵ１０に関し
て）内部のＸ−バス３２を介して一緒に結合される。
【００１８】Ｃ−バス３０およびＸ−バス３２の詳細
は、本発明の理解のためには必要でない。独立したＣお
よびＸバス３０と３２は、例えば、ＣＰＵコア１４、Ｆ
ＰＵ１６、およびＬ１キャッシュ１８はＣＰＵ１０のリ
マインダーから実質的に自律して動作することができる
ので、また他のアクティビティ(activities)（例えば、
ＰＣＩ−バス転送、Ｌ２キャッシュ転送、およびグラフ
ィックス更新）は独立して行われるので、ＣＰＵ１０内
のこれらの機能的装置を減結合する。更に詳細には、Ｃ
−バス３０は充分なバンド幅を有しており、ＣＰＵコア
１４が関係のない動作を行っている間、グラフィックス
・パイプライン２２がスラッチパッド・メモリにアクセ
スすることを可能にする。好適な実施の形態におけるＣ
ＰＵコア１４は６ステージの実行パイプラインである。
典型的な実行パイプラインは、以下のステージを含む。
は、本発明の理解のためには必要でない。独立したＣお
よびＸバス３０と３２は、例えば、ＣＰＵコア１４、Ｆ
ＰＵ１６、およびＬ１キャッシュ１８はＣＰＵ１０のリ
マインダーから実質的に自律して動作することができる
ので、また他のアクティビティ(activities)（例えば、
ＰＣＩ−バス転送、Ｌ２キャッシュ転送、およびグラフ
ィックス更新）は独立して行われるので、ＣＰＵ１０内
のこれらの機能的装置を減結合する。更に詳細には、Ｃ
−バス３０は充分なバンド幅を有しており、ＣＰＵコア
１４が関係のない動作を行っている間、グラフィックス
・パイプライン２２がスラッチパッド・メモリにアクセ
スすることを可能にする。好適な実施の形態におけるＣ
ＰＵコア１４は６ステージの実行パイプラインである。
典型的な実行パイプラインは、以下のステージを含む。
【００１９】ＩＦ命令フェッチ--複数のバイトがバッフ
ァへフェッチされる、 ＩＤ命令デコード--デコードおよびスコアボードチェッ
ク、 ＡＣ１アドレス計算--メモリ参照のためのリニアアドレ
ス計算、 ＡＣ２オペランドアクセス--キャッシュおよびレジスタ
ファイルアクセスと同様、物理的なアドレス翻訳、 ＥＸ 実行--命令実行、および ＷＢ ライトバック--レジスタファイルおよび書き込み
バッファに書かれた実行結果。
ァへフェッチされる、 ＩＤ命令デコード--デコードおよびスコアボードチェッ
ク、 ＡＣ１アドレス計算--メモリ参照のためのリニアアドレ
ス計算、 ＡＣ２オペランドアクセス--キャッシュおよびレジスタ
ファイルアクセスと同様、物理的なアドレス翻訳、 ＥＸ 実行--命令実行、および ＷＢ ライトバック--レジスタファイルおよび書き込み
バッファに書かれた実行結果。
【００２０】本開示の助けによってこの分野の通常の知
識を有するものは、本発明の範囲から逸脱することな
く、パイプライン用の他の数のステージおよびＣＰＵの
ための他の構成を認識するであろう。Ｌ１キャッシュ１
８は、好ましくは、しかしこれに限らないが、ライトス
ルー(write-through) 或いはライトバック(write-back)
モードの何れかにおいて動作する１６ｋバイトの統一さ
れたデータ／命令キャッシュである。Ｌ１キャッシュ１
８のエリアは、ＣＰＵコア１４の構成制御レジスタ（図
示せず）を介してスクラッチパッドメモリとして、プロ
グラム可能に区分される。Ｌ１キャッシュ１８における
スクラッチパッド制御回路は、スクラッチパッドメモリ
のデータにアクセスするために、ＣＰＵコア１４或いは
グラフィックスパイプライン２２の何れかによって用い
られるデータポインターを含む。このスクラッチパッド
メモリもＣＰＵコア１４によって直接アドレスされる。
典型的な、しかしこれに限らないが、スクラッチパッド
メモリのための使用はグラフィックスパイプライン２２
による使用のためのビットバッファとしてである。特
に、データがディスプレイ４２上に移動されると、デー
タの、ラスタライン（走査ライン）或いはその一部が、
直接マップされたフレームバッファ３５（好ましくは、
システムメモリ３６における）から読み取られ、Ｌ１キ
ャッシュ１８から区分されたブリットバッファ(blit bu
ffer) へ書き込まれ、且つ直接マップされたフレームバ
ッファ３５の他の領域から読みだしたり、他の領域へ書
き込んだりされる。ＣＰＵコア１４によって実行される
プログラムはブリットバッファへデータを直接入れるこ
ともでき、グラフッィクスパイプライン２２に直接マッ
プされたフレームバッファ３５において、自律的に読み
出したり、入れたりさせる。
識を有するものは、本発明の範囲から逸脱することな
く、パイプライン用の他の数のステージおよびＣＰＵの
ための他の構成を認識するであろう。Ｌ１キャッシュ１
８は、好ましくは、しかしこれに限らないが、ライトス
ルー(write-through) 或いはライトバック(write-back)
モードの何れかにおいて動作する１６ｋバイトの統一さ
れたデータ／命令キャッシュである。Ｌ１キャッシュ１
８のエリアは、ＣＰＵコア１４の構成制御レジスタ（図
示せず）を介してスクラッチパッドメモリとして、プロ
グラム可能に区分される。Ｌ１キャッシュ１８における
スクラッチパッド制御回路は、スクラッチパッドメモリ
のデータにアクセスするために、ＣＰＵコア１４或いは
グラフィックスパイプライン２２の何れかによって用い
られるデータポインターを含む。このスクラッチパッド
メモリもＣＰＵコア１４によって直接アドレスされる。
典型的な、しかしこれに限らないが、スクラッチパッド
メモリのための使用はグラフィックスパイプライン２２
による使用のためのビットバッファとしてである。特
に、データがディスプレイ４２上に移動されると、デー
タの、ラスタライン（走査ライン）或いはその一部が、
直接マップされたフレームバッファ３５（好ましくは、
システムメモリ３６における）から読み取られ、Ｌ１キ
ャッシュ１８から区分されたブリットバッファ(blit bu
ffer) へ書き込まれ、且つ直接マップされたフレームバ
ッファ３５の他の領域から読みだしたり、他の領域へ書
き込んだりされる。ＣＰＵコア１４によって実行される
プログラムはブリットバッファへデータを直接入れるこ
ともでき、グラフッィクスパイプライン２２に直接マッ
プされたフレームバッファ３５において、自律的に読み
出したり、入れたりさせる。
【００２１】スクラッチパッドメモリのための他の典型
的なアプリケーションと共に、好適なＬ１キャッシュ１
８は、本発明の出願人に譲渡され、１９９５年６月５日
に出願された“Partionable Cache"（米国特許出願番号
08/464,921) に記載されている。しかし、Ｌ１キャッシ
ュ１８は、本発明の範囲から逸脱することなく、サイズ
を大きくしたり、小さくしたりしてもよく、或いはハー
ワード "スプリット(split)"アーキテクチャを有しても
よいことが理解されるべきである。また、スクラッチパ
ッドメモリは、本発明の範囲から逸脱することなく、Ｌ
１キャッシュ１８に対して別のメモリでもよい。グラフ
ィックスパイプライン２２は、スクラッチパッドメモリ
（ブリットバッファ）からＶＧＡフレームバッファ３
３、及び好適な実施の形態においてシステムメモリ３６
の一部として存する直接マップされたフレームバッファ
メモリ３５へデータのブロック移動を早くする専用のバ
ス３４を介してメモリ制御装置に結合される。この直接
マップされたフレームバッファメモリ３５は、通常アド
レス発生に関連する保護及び特別のチェックを避けて、
ベースアドレスを生成するメモリ制御装置２８、および
オフセットを生成するグラフッィクスパイプライン２２
を介してアドレスされる。
的なアプリケーションと共に、好適なＬ１キャッシュ１
８は、本発明の出願人に譲渡され、１９９５年６月５日
に出願された“Partionable Cache"（米国特許出願番号
08/464,921) に記載されている。しかし、Ｌ１キャッシ
ュ１８は、本発明の範囲から逸脱することなく、サイズ
を大きくしたり、小さくしたりしてもよく、或いはハー
ワード "スプリット(split)"アーキテクチャを有しても
よいことが理解されるべきである。また、スクラッチパ
ッドメモリは、本発明の範囲から逸脱することなく、Ｌ
１キャッシュ１８に対して別のメモリでもよい。グラフ
ィックスパイプライン２２は、スクラッチパッドメモリ
（ブリットバッファ）からＶＧＡフレームバッファ３
３、及び好適な実施の形態においてシステムメモリ３６
の一部として存する直接マップされたフレームバッファ
メモリ３５へデータのブロック移動を早くする専用のバ
ス３４を介してメモリ制御装置に結合される。この直接
マップされたフレームバッファメモリ３５は、通常アド
レス発生に関連する保護及び特別のチェックを避けて、
ベースアドレスを生成するメモリ制御装置２８、および
オフセットを生成するグラフッィクスパイプライン２２
を介してアドレスされる。
【００２２】グラフッィクスパイプラインのBitBlt動作
は、i)要求されるソースデータの形式、もし、あるなら
フレームバッファ、或いはブリットバッファ； ii)要求
される宛て先データの形式、もし、あるならフレームバ
ッファ、或いはブリットバッファ；iii)グラフッィクス
パイプライン２２がデータを書き込む場合、直接マップ
されたフレームバッファ、或いはシステムメモリ；及び
iv)ソース拡張フラッグを特定する、ＣＰＵコア１４に
おける制御レジスタ（図示せず）に書き込むことによっ
て開始される。ソースがシステムメモリ３６にあるイメ
ージであると、データは、BitBlt動作を開始する前に、
システムメモリ３６からブリットバッファへロードされ
る。グラフィックスパイプライン２２がシステムメモリ
３６に渡すと、宛て先データもブリットバッファヘロー
ドされる。
は、i)要求されるソースデータの形式、もし、あるなら
フレームバッファ、或いはブリットバッファ； ii)要求
される宛て先データの形式、もし、あるならフレームバ
ッファ、或いはブリットバッファ；iii)グラフッィクス
パイプライン２２がデータを書き込む場合、直接マップ
されたフレームバッファ、或いはシステムメモリ；及び
iv)ソース拡張フラッグを特定する、ＣＰＵコア１４に
おける制御レジスタ（図示せず）に書き込むことによっ
て開始される。ソースがシステムメモリ３６にあるイメ
ージであると、データは、BitBlt動作を開始する前に、
システムメモリ３６からブリットバッファへロードされ
る。グラフィックスパイプライン２２がシステムメモリ
３６に渡すと、宛て先データもブリットバッファヘロー
ドされる。
【００２３】内部バス制御装置１２はＣ−バス３０およ
びＸ−バス３２のそれぞれの間での転送を調整し、優先
度を決める。メモリ制御装置２８は、主システムメモリ
３６を制御し、且つ内部バス制御装置と協同して、キャ
ッシュ能力を決定し、全てのＤＭＡサイクルがＬ１キャ
ッシュ１８及びＬ２キャッシュ４４を自動的にスヌープ
(snoop) することを許す。ＦＰＵ１６は浮動少数点動作
を行う。速いリンク３８を介してメモリ制御装置２８へ
結合されるディスプレイ制御装置２０は、直接マップさ
れたフレームバッファメモリ３５からのイメージを取戻
し、もし必要なら、カラールックアップを行い、カーソ
ル及びアイコンのオーバレイをビクセル・データ・スト
リームに挿入し、タイミングを発生し、且つ順次ディス
プレイ４２を駆動する RAMDAC/薄膜トランジスタ（ＴＦ
Ｔ）インターフェース４０へ出力のためのピクセルデー
タを構成する。
びＸ−バス３２のそれぞれの間での転送を調整し、優先
度を決める。メモリ制御装置２８は、主システムメモリ
３６を制御し、且つ内部バス制御装置と協同して、キャ
ッシュ能力を決定し、全てのＤＭＡサイクルがＬ１キャ
ッシュ１８及びＬ２キャッシュ４４を自動的にスヌープ
(snoop) することを許す。ＦＰＵ１６は浮動少数点動作
を行う。速いリンク３８を介してメモリ制御装置２８へ
結合されるディスプレイ制御装置２０は、直接マップさ
れたフレームバッファメモリ３５からのイメージを取戻
し、もし必要なら、カラールックアップを行い、カーソ
ル及びアイコンのオーバレイをビクセル・データ・スト
リームに挿入し、タイミングを発生し、且つ順次ディス
プレイ４２を駆動する RAMDAC/薄膜トランジスタ（ＴＦ
Ｔ）インターフェース４０へ出力のためのピクセルデー
タを構成する。
【００２４】Ｌ２キャッシュ制御装置２４およびＰＣＩ
制御装置２６は、（ＣＰＵ１０に関して）“オフチップ
(off-chip)”Ｌ２キャッシュ４４に対して、中でも、高
速度インターフェースを集合的に与える。好適な、しか
しこれに限らない、Ｌ２キャッシュインターフェースが
本発明の出願人に譲渡され：１９９５年８月３１日に出
願された“Ｌ２キャッシュインターフェース”（米国特
許出願番号08/522,219) に記載されている。Ｌ２キャッ
シュインターフェースのための他の形状は本発明の範囲
から逸脱することなく実施されることが理解されるべき
である。また、Ｌ２キャッシュ４４が、性能上の理由か
ら同じ物理的データ、アドレス、及び制御ラインを共有
する間、クロック速度および通信プロトコルはＰＣＩプ
ロトコルに必ずしも関係ない。Ｌ２キャッシュ４４への
データアクセスは他の"PCIのような" ＰＣＩ−バス４８
のアクセスと共に相互に排他的であるが、ＰＣＩ−バス
への書き込みはキャッシュタグおよび制御論理回路４６
へアクセスし、ヒット上のタグを無効にする。
制御装置２６は、（ＣＰＵ１０に関して）“オフチップ
(off-chip)”Ｌ２キャッシュ４４に対して、中でも、高
速度インターフェースを集合的に与える。好適な、しか
しこれに限らない、Ｌ２キャッシュインターフェースが
本発明の出願人に譲渡され：１９９５年８月３１日に出
願された“Ｌ２キャッシュインターフェース”（米国特
許出願番号08/522,219) に記載されている。Ｌ２キャッ
シュインターフェースのための他の形状は本発明の範囲
から逸脱することなく実施されることが理解されるべき
である。また、Ｌ２キャッシュ４４が、性能上の理由か
ら同じ物理的データ、アドレス、及び制御ラインを共有
する間、クロック速度および通信プロトコルはＰＣＩプ
ロトコルに必ずしも関係ない。Ｌ２キャッシュ４４への
データアクセスは他の"PCIのような" ＰＣＩ−バス４８
のアクセスと共に相互に排他的であるが、ＰＣＩ−バス
への書き込みはキャッシュタグおよび制御論理回路４６
へアクセスし、ヒット上のタグを無効にする。
【００２５】好適な実施の形態において、ヒット／ミス
(hit/miss)が発生したどうかを決定するキャッシュ・タ
グおよび制御論理回路４６は、外部のチップセット論理
回路４９におけるデータ・キャッシュ４４から分離して
設けられている。この分野の通常の知識を有するもの
は、本発明の範囲を逸脱することなく、例えば、しかし
これに限定されない、ＣＰＵ１０上の集積回路のよう
な、キャッシュ・タグおよび制御論理回路４６に対する
他の形状および配列を認識するであろう。ＳＭＩ発生器
２１はＣＰＵコア１４から第１の入力、内部バス制御装
置１２から第２の入力、および好ましくは、チップセッ
ト論理回路４９からＣＰＵ１０の外部にあるソースから
第３の入力（ＸＳＭＩ）を受取る。チップセット論理回
路４９はＰＣＩ−バス４６に結合され、好ましくは、入
来するデータおよび出ていくデータを受信するためのＦ
ＩＦＯバッファ及び所与のバッファの一杯を表示するイ
ンジケータ（しかしこれに限定されない、）を含むイン
ターフェースロジックを有している。チップセット論理
回路４９も、好ましくはＣＰＵ１０外の所定のイベント
の発生を検出及び表示するために、比較器及び他のトラ
ップ回路を含む。 ２．仮想システムアーキテクチャ（ＶＳＡ） 図１を参照すると、典型的なコンピュータシステム１１
は、周辺のハードウエア機能が、ＶＳＡソフトウェアを
用いて仮想化される仮想システムアーキテクチャを実現
している。ＶＳＡ仮想化は、周辺アプリケーションをサ
ポートするために必要な周辺のインターフェース・ハー
ドウェアを減少して、グラフッィクスおよびオーディオ
機能にために用いられる。
(hit/miss)が発生したどうかを決定するキャッシュ・タ
グおよび制御論理回路４６は、外部のチップセット論理
回路４９におけるデータ・キャッシュ４４から分離して
設けられている。この分野の通常の知識を有するもの
は、本発明の範囲を逸脱することなく、例えば、しかし
これに限定されない、ＣＰＵ１０上の集積回路のよう
な、キャッシュ・タグおよび制御論理回路４６に対する
他の形状および配列を認識するであろう。ＳＭＩ発生器
２１はＣＰＵコア１４から第１の入力、内部バス制御装
置１２から第２の入力、および好ましくは、チップセッ
ト論理回路４９からＣＰＵ１０の外部にあるソースから
第３の入力（ＸＳＭＩ）を受取る。チップセット論理回
路４９はＰＣＩ−バス４６に結合され、好ましくは、入
来するデータおよび出ていくデータを受信するためのＦ
ＩＦＯバッファ及び所与のバッファの一杯を表示するイ
ンジケータ（しかしこれに限定されない、）を含むイン
ターフェースロジックを有している。チップセット論理
回路４９も、好ましくはＣＰＵ１０外の所定のイベント
の発生を検出及び表示するために、比較器及び他のトラ
ップ回路を含む。 ２．仮想システムアーキテクチャ（ＶＳＡ） 図１を参照すると、典型的なコンピュータシステム１１
は、周辺のハードウエア機能が、ＶＳＡソフトウェアを
用いて仮想化される仮想システムアーキテクチャを実現
している。ＶＳＡ仮想化は、周辺アプリケーションをサ
ポートするために必要な周辺のインターフェース・ハー
ドウェアを減少して、グラフッィクスおよびオーディオ
機能にために用いられる。
【００２６】関連アプリケーション（１）は、グラフッ
ィクスの仮想化のためのＶＳＡの典型的な実施の形態を
記載している。関連アプリケーション（２）は、オーデ
ィオの仮想化のためのＶＳＡの典型的な実施の形態を記
載している。仮想システムアーキテクチャは、ネストさ
れたＳＭＩ動作をサポートする拡張されたシステム管理
モードを実現している。ＶＳＡソフトウェアは、電力管
理およびシステム割り込みのような、非仮想ＳＭＩイベ
ントをサービスするためのたのＳＭＩルーチンばかりで
なく、グラフィックス及びオーディオの仮想ルーチンを
含むＳＭＭハンドラーを有する。ＶＳＡソフトウェア
は、プロセッサ１０へ内部的に、或いは外部的に信号さ
れたＳＭＩ割り込みに応答して呼び出される。内部のＳ
ＭＩイベントは、外部のＳＭＩイベントがチップセット
４９によって信号される間にＳＭＩ発生器によって信号
される。典型的なＶＳＡの実施に対して、内部的に信号
されたＳＭＩs は、外部的に信号されたＳＭＩs がＩ／
Ｏトラップ或いは割り込みの何れかである限り、全てメ
モリマップされた、或いはＩ／Ｏトラップである。
ィクスの仮想化のためのＶＳＡの典型的な実施の形態を
記載している。関連アプリケーション（２）は、オーデ
ィオの仮想化のためのＶＳＡの典型的な実施の形態を記
載している。仮想システムアーキテクチャは、ネストさ
れたＳＭＩ動作をサポートする拡張されたシステム管理
モードを実現している。ＶＳＡソフトウェアは、電力管
理およびシステム割り込みのような、非仮想ＳＭＩイベ
ントをサービスするためのたのＳＭＩルーチンばかりで
なく、グラフィックス及びオーディオの仮想ルーチンを
含むＳＭＭハンドラーを有する。ＶＳＡソフトウェア
は、プロセッサ１０へ内部的に、或いは外部的に信号さ
れたＳＭＩ割り込みに応答して呼び出される。内部のＳ
ＭＩイベントは、外部のＳＭＩイベントがチップセット
４９によって信号される間にＳＭＩ発生器によって信号
される。典型的なＶＳＡの実施に対して、内部的に信号
されたＳＭＩs は、外部的に信号されたＳＭＩs がＩ／
Ｏトラップ或いは割り込みの何れかである限り、全てメ
モリマップされた、或いはＩ／Ｏトラップである。
【００２７】内部および外部ＳＭＩs 間の主な相違は、
ＳＭＩが発生される時間にプロセッサ１０（ＣＰＵコア
１４）に利用可能な情報の量にある。内部的に信号され
たＳＭＩs に対して、プロセッサは、処理の透明な再開
を可能にするために関連ＳＭＭハンドラールーチンを処
理する前にセーブされなければならないプロセッサの状
態情報に特有のコンテクストばかりでなく、ＳＭＩのソ
ース及び／又は特定の原因を利用可能にさせる。外部的
に信号されたＳＭＩs に対して、チップセット４９は、
ＳＭＩのソースを決定するために、プロセッサによって
読み取られなければならないＳＭＩ制御レジスタを含
む。 ２．１．ＶＳＡグラフッィクスの仮想化 ＶＳＡグラフッィクスの仮想化は関連出願（１）に記載
さている。一般に、典型的な実現化に対して、ＶＳＡグ
ラフッィクスの仮想化は内部的に信号された、メモリマ
ップされた、およびＩ／Ｏアクセストラップによって一
次的に呼び出される。特に、典型的な実施において、Ｓ
ＭＩイベントは、（ａ）メモリマップのグラフィックス
領域へのメモリ書き込みのため、及び（ｂ）Ｉ／Ｏマッ
プされたグラフィックス制御レジスタへのＩ／Ｏの読み
取り／書き込みアクセスのために信号される。
ＳＭＩが発生される時間にプロセッサ１０（ＣＰＵコア
１４）に利用可能な情報の量にある。内部的に信号され
たＳＭＩs に対して、プロセッサは、処理の透明な再開
を可能にするために関連ＳＭＭハンドラールーチンを処
理する前にセーブされなければならないプロセッサの状
態情報に特有のコンテクストばかりでなく、ＳＭＩのソ
ース及び／又は特定の原因を利用可能にさせる。外部的
に信号されたＳＭＩs に対して、チップセット４９は、
ＳＭＩのソースを決定するために、プロセッサによって
読み取られなければならないＳＭＩ制御レジスタを含
む。 ２．１．ＶＳＡグラフッィクスの仮想化 ＶＳＡグラフッィクスの仮想化は関連出願（１）に記載
さている。一般に、典型的な実現化に対して、ＶＳＡグ
ラフッィクスの仮想化は内部的に信号された、メモリマ
ップされた、およびＩ／Ｏアクセストラップによって一
次的に呼び出される。特に、典型的な実施において、Ｓ
ＭＩイベントは、（ａ）メモリマップのグラフィックス
領域へのメモリ書き込みのため、及び（ｂ）Ｉ／Ｏマッ
プされたグラフィックス制御レジスタへのＩ／Ｏの読み
取り／書き込みアクセスのために信号される。
【００２８】図１を参照すると、メモリアクセストラッ
ピングが（実行パイプラインのアドレス計算ステージの
間）ＣＰＵコア１４によって行われ、一方Ｉ／Ｏの読み
取り／書き込みトラッピングはバス制御装置１２におい
て実施される--タイミングの考慮のため、メモリマップ
されたアクセスは実行パイプラインにおいて早くトラッ
プされ、外部バス上に出ていくことを許さない。メモリ
マップされた、或いはＩ／Ｏトラップに応答して、ＣＰ
Ｕコア或いはバス制御装置は、順次ＳＭＩ割り込みをＣ
ＰＵコア１４へ信号するＳＭＩ発生器２１へ、ＳＭＩイ
ベントを信号する--ＳＭＩに応答して、ＶＳＡソフトウ
ェアが呼び出され、それはＳＭＩをサービスするために
適切なＶＳＡグラフッィクス仮想ルーチンを呼ぶ。ＳＭ
Ｍヘッダー情報は、ＳＭＩが内部的に信号されたグラフ
ッィクスアクセスであり、メモリマップされた、或いは
Ｉ／Ｏアクセスから生じたＳＭＩであるかどうかを示す
（セクション３．１．１．参照）。
ピングが（実行パイプラインのアドレス計算ステージの
間）ＣＰＵコア１４によって行われ、一方Ｉ／Ｏの読み
取り／書き込みトラッピングはバス制御装置１２におい
て実施される--タイミングの考慮のため、メモリマップ
されたアクセスは実行パイプラインにおいて早くトラッ
プされ、外部バス上に出ていくことを許さない。メモリ
マップされた、或いはＩ／Ｏトラップに応答して、ＣＰ
Ｕコア或いはバス制御装置は、順次ＳＭＩ割り込みをＣ
ＰＵコア１４へ信号するＳＭＩ発生器２１へ、ＳＭＩイ
ベントを信号する--ＳＭＩに応答して、ＶＳＡソフトウ
ェアが呼び出され、それはＳＭＩをサービスするために
適切なＶＳＡグラフッィクス仮想ルーチンを呼ぶ。ＳＭ
Ｍヘッダー情報は、ＳＭＩが内部的に信号されたグラフ
ッィクスアクセスであり、メモリマップされた、或いは
Ｉ／Ｏアクセスから生じたＳＭＩであるかどうかを示す
（セクション３．１．１．参照）。
【００２９】内部的に信号されたメモリマップされた、
及びＩ／ＯトラップのＳＭＩs に加えて、典型的なＶＳ
Ａグラフッィクス仮想化が外部的に信号されたＳＭＩs
（例えば、ビデオのタイミングあるいは位置決めするデ
ィスプレイの更新に対して）によって呼び出される。 ２．２．ＶＳＡオーディオの仮想化 ＶＳＡオーディオの仮想化は関連出願（２）に記載され
ている。一般に、典型的なＶＳＡの実現のために、ＶＡ
Ｓオーディオの仮想化は、オーディオインターフェース
ロジックによって発生された外部的に信号されたＩ／Ｏ
アクセストラップおよび割り込みによって呼び出され
る。特に、ＳＭＩイベントは、（ａ）Ｉ／Ｏマップされ
たオーディオ機能或いはハードウェア（例えば、オーデ
ィオレジスタ）へのＩ／Ｏアクセス、及び（ｂ）オーデ
ィオＦＩＦＯバッファ管理のようなハードウェアインタ
ーフェース機能のために信号される。
及びＩ／ＯトラップのＳＭＩs に加えて、典型的なＶＳ
Ａグラフッィクス仮想化が外部的に信号されたＳＭＩs
（例えば、ビデオのタイミングあるいは位置決めするデ
ィスプレイの更新に対して）によって呼び出される。 ２．２．ＶＳＡオーディオの仮想化 ＶＳＡオーディオの仮想化は関連出願（２）に記載され
ている。一般に、典型的なＶＳＡの実現のために、ＶＡ
Ｓオーディオの仮想化は、オーディオインターフェース
ロジックによって発生された外部的に信号されたＩ／Ｏ
アクセストラップおよび割り込みによって呼び出され
る。特に、ＳＭＩイベントは、（ａ）Ｉ／Ｏマップされ
たオーディオ機能或いはハードウェア（例えば、オーデ
ィオレジスタ）へのＩ／Ｏアクセス、及び（ｂ）オーデ
ィオＦＩＦＯバッファ管理のようなハードウェアインタ
ーフェース機能のために信号される。
【００３０】Ｉ／Ｏアクセスは（オーディオＦＩＦＯバ
ッファのような）オーディオインターフェースも含むチ
ップセット４９においてトラップされる。信号された各
ＳＭＩイベントに対して、チップセットは外部のＳＭＩ
の状態レジスタに対応するＳＭＩ識別子コードをストア
する。プロセッサがＳＭＩを取り、ＶＳＡソフトウェア
を呼び出すと、ＳＭＩの状態レジスタは外部のＳＭＩの
ソースを決めるために読み取られる。
ッファのような）オーディオインターフェースも含むチ
ップセット４９においてトラップされる。信号された各
ＳＭＩイベントに対して、チップセットは外部のＳＭＩ
の状態レジスタに対応するＳＭＩ識別子コードをストア
する。プロセッサがＳＭＩを取り、ＶＳＡソフトウェア
を呼び出すと、ＳＭＩの状態レジスタは外部のＳＭＩの
ソースを決めるために読み取られる。
【００３１】３．０．拡張されたＳＭＭ 仮想システムアーキテクチャは、周辺ハードウェア機能
の仮想化をサポートするためにネストされたＶＳＡ／Ｓ
ＭＩルーチンを可能にする拡張されたシステム管理モー
ドを実現する。従来のＳＭＭの実施に対する他の拡張は
ＳＭＩオーバーヘッド／待ち時間を減少することにより
仮想化の性能を改善する。典型的な拡張されたシステム
管理モードに対して、メモリのＳＭＭ領域はＳＭＭ領域
のベースおよび限界を保持するＳＭＡＲレジスタを用い
て、従来どうりに定義される。ＳＭＭ領域は、（ａ）多
重にネストされたＳＭＩヘッダーをストアするためのヘ
ッダー／コンテクストのスタックセグメント、及び
（ｂ）典型的なＶＳＡグラフッィクス及びＶＳＡオーデ
ィオの仮想化ルーチンのようなＶＳＡ／ＳＭＩルーチン
を含む再入可能なＶＳＡソフトウェアをストアするため
のＶＳＡソフトウェアセグメントを有する。典型的な拡
張されたシステム管理モードのための特別なＳＭＭ特徴
の拡張は：・ＳＭＭモードは、Ｉ／Ｏマップされたアク
セスおよび非同期割り込みばかりでなくメモリマップさ
れたアクセスに対して呼び出され、グラフッィクス、オ
ーディオ、及びたの周辺ハードウェア機能における最大
の柔軟性を与える--ＳＭＩヘッダーは、メモリ又はＩ／
Ｏマップされたアクセスに対して３２ビットアドレス及
び３２ビットデータをストアする。
の仮想化をサポートするためにネストされたＶＳＡ／Ｓ
ＭＩルーチンを可能にする拡張されたシステム管理モー
ドを実現する。従来のＳＭＭの実施に対する他の拡張は
ＳＭＩオーバーヘッド／待ち時間を減少することにより
仮想化の性能を改善する。典型的な拡張されたシステム
管理モードに対して、メモリのＳＭＭ領域はＳＭＭ領域
のベースおよび限界を保持するＳＭＡＲレジスタを用い
て、従来どうりに定義される。ＳＭＭ領域は、（ａ）多
重にネストされたＳＭＩヘッダーをストアするためのヘ
ッダー／コンテクストのスタックセグメント、及び
（ｂ）典型的なＶＳＡグラフッィクス及びＶＳＡオーデ
ィオの仮想化ルーチンのようなＶＳＡ／ＳＭＩルーチン
を含む再入可能なＶＳＡソフトウェアをストアするため
のＶＳＡソフトウェアセグメントを有する。典型的な拡
張されたシステム管理モードのための特別なＳＭＭ特徴
の拡張は：・ＳＭＭモードは、Ｉ／Ｏマップされたアク
セスおよび非同期割り込みばかりでなくメモリマップさ
れたアクセスに対して呼び出され、グラフッィクス、オ
ーディオ、及びたの周辺ハードウェア機能における最大
の柔軟性を与える--ＳＭＩヘッダーは、メモリ又はＩ／
Ｏマップされたアクセスに対して３２ビットアドレス及
び３２ビットデータをストアする。
【００３２】・ＶＳＡソフトウェアは、多重ＶＳＡ／Ｓ
ＭＩルーチンを含み、且つ多重ネストされたＳＭＩs に
対して再入可能である。 ．ＳＭＭ領域は、多重ネストされたＳＭＩヘッダーをス
トアするための準スタック配列を伴うヘッダー／コンテ
クストのセグメントを含む。 ．新規なＳＭＨＲレジスタは、ＳＭＭ領域のヘッダー／
コンテクストへアドレスポインタを与えるために定義さ
れる--ネスティングがイネーブルされている現在実行し
ているＶＳＡ／ＳＭＩルーチンに対して、ＳＭＨＲは、
ＳＭＩに応答して、そのルーチンに対するＳＭＩヘッダ
ーをストアするための位置へポインティングする物理的
アドレスをストアする。 ・ＳＭＨＲレジスタはＶＳＡソフトウェアによって管理
され、ＶＳＡソフトウェアとプロセッサのマイクロコー
ド間のハードウェアインターフェースを与える。
ＭＩルーチンを含み、且つ多重ネストされたＳＭＩs に
対して再入可能である。 ．ＳＭＭ領域は、多重ネストされたＳＭＩヘッダーをス
トアするための準スタック配列を伴うヘッダー／コンテ
クストのセグメントを含む。 ．新規なＳＭＨＲレジスタは、ＳＭＭ領域のヘッダー／
コンテクストへアドレスポインタを与えるために定義さ
れる--ネスティングがイネーブルされている現在実行し
ているＶＳＡ／ＳＭＩルーチンに対して、ＳＭＨＲは、
ＳＭＩに応答して、そのルーチンに対するＳＭＩヘッダ
ーをストアするための位置へポインティングする物理的
アドレスをストアする。 ・ＳＭＨＲレジスタはＶＳＡソフトウェアによって管理
され、ＶＳＡソフトウェアとプロセッサのマイクロコー
ド間のハードウェアインターフェースを与える。
【００３３】・ＳＭＭエントリーのオーバーヘッドを減
少するために、ＳＭＩネスティングがイネーブルされる
と、プロセッサのマイクロコードはＳＭＨＲを読み取
り、予め計算をして、次のＳＭＩヘッダー位置にための
３２ビットポインターアドレスをストアする。 ・ＳＭＩヘッダーは、ＳＭＩ割り込みがグラフィックス
（ＶＧＡ）アクセスのために内部的に発生されたか否か
を示す。 ・ＳＭＩヘッダーは、ＳＭＩ割り込みがトラップから生
じたか否か、およびそのトラップがメモリ又はＩ／Ｏア
クセスから生じたか否かを示す。 ・ＳＭＩ ＮＥＳＴビットは、ＳＭＩ割り込みのネステ
ィングを制御するために、制御レジスタに加えられてい
る。
少するために、ＳＭＩネスティングがイネーブルされる
と、プロセッサのマイクロコードはＳＭＨＲを読み取
り、予め計算をして、次のＳＭＩヘッダー位置にための
３２ビットポインターアドレスをストアする。 ・ＳＭＩヘッダーは、ＳＭＩ割り込みがグラフィックス
（ＶＧＡ）アクセスのために内部的に発生されたか否か
を示す。 ・ＳＭＩヘッダーは、ＳＭＩ割り込みがトラップから生
じたか否か、およびそのトラップがメモリ又はＩ／Ｏア
クセスから生じたか否かを示す。 ・ＳＭＩ ＮＥＳＴビットは、ＳＭＩ割り込みのネステ
ィングを制御するために、制御レジスタに加えられてい
る。
【００３４】・コンテクストのスタックおよびＶＳＡソ
フトウェアを含む、ＳＭＭ領域はキャッシュ可能なシス
テムメモリ（ＳＭＡＤＳ＃は用いられない）に存する。
図２は従来のＳＭＭハンドラー動作を示す。ＳＭＩイベ
ント（１０１）に応答て、マイクロコードはＳＭＡＲレ
ジスタを読み取り（１０５）、ＳＭＭスペースの上部と
下部を計算する（１０６）。ＳＭＭヘッダーはＳＭＭス
ペースの上部へセーブされ（１０７）、そしてＳＭＩヘ
ッダー（１１０）の実行がＳＭＭスペースの下部で開始
する。ＳＭＩハンドラーは、ＳＭＩがＩ／Ｏトラップ
（１１２）から生じたかを決定する。もし違えば、ＳＭ
Ｉハンドラーは、非トラップＳＭＩ（１１３）をサービ
スする。もし、周辺装置へのＩ／ＯアクセスがＳＭＩを
生じたならば、ＳＭＩハンドラーはその装置は電源が落
ちている（１１４）か否かを決定し、もし落ちているな
ら、周辺装置の電源を入れ、トラップを生じたＩ／Ｏ命
令の再開を可能にするため、状態情報（１１６）を変更
することを含む、トラップＳＭＩをサービス（１１５）
をする。トラップＳＭＩのサービスにおいて行われる他
の機能は、周辺装置におけるライトオンリー・レジスタ
(write-only register: 書き込み専用レジスタ) をシャ
ドウイング（shadowing)することを含む。
フトウェアを含む、ＳＭＭ領域はキャッシュ可能なシス
テムメモリ（ＳＭＡＤＳ＃は用いられない）に存する。
図２は従来のＳＭＭハンドラー動作を示す。ＳＭＩイベ
ント（１０１）に応答て、マイクロコードはＳＭＡＲレ
ジスタを読み取り（１０５）、ＳＭＭスペースの上部と
下部を計算する（１０６）。ＳＭＭヘッダーはＳＭＭス
ペースの上部へセーブされ（１０７）、そしてＳＭＩヘ
ッダー（１１０）の実行がＳＭＭスペースの下部で開始
する。ＳＭＩハンドラーは、ＳＭＩがＩ／Ｏトラップ
（１１２）から生じたかを決定する。もし違えば、ＳＭ
Ｉハンドラーは、非トラップＳＭＩ（１１３）をサービ
スする。もし、周辺装置へのＩ／ＯアクセスがＳＭＩを
生じたならば、ＳＭＩハンドラーはその装置は電源が落
ちている（１１４）か否かを決定し、もし落ちているな
ら、周辺装置の電源を入れ、トラップを生じたＩ／Ｏ命
令の再開を可能にするため、状態情報（１１６）を変更
することを含む、トラップＳＭＩをサービス（１１５）
をする。トラップＳＭＩのサービスにおいて行われる他
の機能は、周辺装置におけるライトオンリー・レジスタ
(write-only register: 書き込み専用レジスタ) をシャ
ドウイング（shadowing)することを含む。
【００３５】ＳＭＩハンドラーがＳＭＩイベントをサー
ビスすること完了すると、それは、ＳＭＭハンドラーを
用いてプロセッサ状態をリストアし（１１８）、通常の
処理を再開するために、プロセッサを通知することによ
って出ていく。図３は、例えば、仮想システムアーキテ
クチャの一部として周辺ハードウェアの仮想化をサポー
トするために、ＳＭＩネスティングを含む拡張されたシ
ステム管理モードの動作を一般に示す。ＳＭＭエントリ
ーのオーバヘッドを減少することによって性能を改善す
るために、マイクロコードは（ＳＭＨＲとＳＭＡＲレジ
スタのコンテクストを用いて）事前計算し、（ａ）ＳＭ
Ｍメモリ領域のヘッダー／コンテクストのセグメント内
で、ＳＭＩヘッダー位置（ロケーション）／ポインタ
（１２１）、及び（ｂ）ＳＭＭ領域の上部及び下部をス
トアする。典型的な実施に対して、ＳＭＩヘッダーのポ
インタの事前計算はＳＭＨＲレジスタにストアされたＳ
ＭＩヘッダーの位置を３２ビットのｄｗｏｒｄ（ダブル
ワード）整列したポインタアドレス（セクション３．
１．２．参照）へ再フォーマットすることを含む。ＳＭ
Ｉイベント（１３０）に応答して、ＳＭＩヘッダーは、
ＳＭＨＲレジスタによって指示されたＳＭＭ領域のヘッ
ダー／コンテクストのセグメント内の位置にセーブされ
（１３１）、実行がＳＭＭ領域の下部でＶＳＡソフトウ
ェアにおいて開始する（１３２）。プロセッサの状態情
報に依存するあらゆる追加的なコンテクストは、ＳＭＩ
のソースに基づいて、適切なＶＳＡ／ＳＭＭルーチン
（例えば、グラフッィクス或いはオーディオの仮想ルー
チン）へ送るＶＳＡソフトウェアによってセーブされる
（１３３）。ＶＳＡ／ＳＭＭルーチンはＳＭＩイベント
をサービスする（１３５）。もし適切であるなら、ＶＳ
Ａ／ＳＭＭルーチンはＳＭＩネスティングをイネーブル
することができる（１３６）。ＳＭＩネスティングをイ
ネーブルするために、ＶＳＡ／ＳＭＩルーチンは、コン
テクストのスタックセグメント内の次のヘッダー位置を
指示するために、先ずＳＭＨＲレジスタを更新し（１３
７）、次いで、ネスティングをイネーブルする（１３
８）。ＳＭＩネスティングがイネーブルされると、ＶＳ
Ａ／ＳＭＩルーチン（１３５）は、他のＳＭＩイベント
によって割り込まれる。
ビスすること完了すると、それは、ＳＭＭハンドラーを
用いてプロセッサ状態をリストアし（１１８）、通常の
処理を再開するために、プロセッサを通知することによ
って出ていく。図３は、例えば、仮想システムアーキテ
クチャの一部として周辺ハードウェアの仮想化をサポー
トするために、ＳＭＩネスティングを含む拡張されたシ
ステム管理モードの動作を一般に示す。ＳＭＭエントリ
ーのオーバヘッドを減少することによって性能を改善す
るために、マイクロコードは（ＳＭＨＲとＳＭＡＲレジ
スタのコンテクストを用いて）事前計算し、（ａ）ＳＭ
Ｍメモリ領域のヘッダー／コンテクストのセグメント内
で、ＳＭＩヘッダー位置（ロケーション）／ポインタ
（１２１）、及び（ｂ）ＳＭＭ領域の上部及び下部をス
トアする。典型的な実施に対して、ＳＭＩヘッダーのポ
インタの事前計算はＳＭＨＲレジスタにストアされたＳ
ＭＩヘッダーの位置を３２ビットのｄｗｏｒｄ（ダブル
ワード）整列したポインタアドレス（セクション３．
１．２．参照）へ再フォーマットすることを含む。ＳＭ
Ｉイベント（１３０）に応答して、ＳＭＩヘッダーは、
ＳＭＨＲレジスタによって指示されたＳＭＭ領域のヘッ
ダー／コンテクストのセグメント内の位置にセーブされ
（１３１）、実行がＳＭＭ領域の下部でＶＳＡソフトウ
ェアにおいて開始する（１３２）。プロセッサの状態情
報に依存するあらゆる追加的なコンテクストは、ＳＭＩ
のソースに基づいて、適切なＶＳＡ／ＳＭＭルーチン
（例えば、グラフッィクス或いはオーディオの仮想ルー
チン）へ送るＶＳＡソフトウェアによってセーブされる
（１３３）。ＶＳＡ／ＳＭＭルーチンはＳＭＩイベント
をサービスする（１３５）。もし適切であるなら、ＶＳ
Ａ／ＳＭＭルーチンはＳＭＩネスティングをイネーブル
することができる（１３６）。ＳＭＩネスティングをイ
ネーブルするために、ＶＳＡ／ＳＭＩルーチンは、コン
テクストのスタックセグメント内の次のヘッダー位置を
指示するために、先ずＳＭＨＲレジスタを更新し（１３
７）、次いで、ネスティングをイネーブルする（１３
８）。ＳＭＩネスティングがイネーブルされると、ＶＳ
Ａ／ＳＭＩルーチン（１３５）は、他のＳＭＩイベント
によって割り込まれる。
【００３６】３．１．ＳＭＭ構成 拡張されたシステム管理モードは、ＳＭＨＲレジスタに
加えて、以下のＳＭＭ構成の特徴を有する。 ・ＳＭＩ割り込みがグラフィック（ＶＧＡ）アクセスに
対して内部的に発生されたか否かを示すビット当たりの
ＳＭＩヘッダー ・ＳＭＩトラップがメモリ又はＩ／Ｏアクセスから生じ
るか否かを示すＳＭＩヘッダービット ・メモリ又はＩ／Ｏアクセスのための、３２ビットアド
レス及び３２ビットデータ用のＳＭＩヘッダーフィール
ド ・ＳＭＩ割り込みのネスティングを制御する制御レジス
タにおけるＳＭＩ ＮＥＳＴビット 更に、典型的な仮想システムアーキテクチャは２つの追
加構成を有し、グラフィックスのメモリスペースにおい
てＳＭＩ割り込みをプログラム的に制御し、マスクす
る。従来のｘ８６コンピュータシステムにおいて、６４
０ｋから７６８ｋ（１２８ｋ）へのシステムメモリ領域
はグラフィックスのためにリザーブされる--この領域は
３つのアドレス範囲：Ａ００００ｈ−ＡＦＦＦＦｈ（６
４ｋ）、Ｂ００００ｈ−Ｂ７ＦＦＦｈ（３２ｋ）及びＢ
８０００ｈ−ＢＦＦＦＦｈ（３２ｋ）に代表的に分割さ
れる。制御レジスタはこれら３つの範囲においてＳＭＩ
割り込みを選択的にイネーブル／ディスエーブルするた
めに用いられる。マスクレジスタは、最初の６４ｋアド
レス範囲Ａ００００ｈ−ＡＦＦＦＦｈ内の２ｋ領域をデ
ィスエーブスするために用いられる--マスキングの目的
は、ディスプレイされないグラフィックスのメモリをア
クセスする時、ＳＭＩ割り込みを防ぐることである。こ
の典型的な実施は、マスク領域が開始及び終了アドレス
によって選択的に定義されるようにすることによって完
全なプログラム化のために与えるように拡張することが
できる。 ３．１．１．ＳＭＩヘッダー 典型的なＳＭＩヘッダーの構成は以下に示される。特
に、Ｉ／Ｏアドレス及びデータフィールドに加えて、メ
モリのアドレスフィールドはメモリマップされた領域へ
のトラップに対して含まれる--これらのイベントは同時
に生じることができないので、メモリデータはＩ／Ｏデ
ータを重ねてストアされる。Ｉ／ＯアドレスはＩＮ及び
ＯＵＴの双方の命令に対して有効であり、Ｉ／Ｏデータ
はＯＵＴに対してのみ有効である。典型的な実施に対し
て、メモリアドレスは読み取り及び書き込みに対して有
効であり、メモリデータは書き込みのみに有効である。
加えて、以下のＳＭＭ構成の特徴を有する。 ・ＳＭＩ割り込みがグラフィック（ＶＧＡ）アクセスに
対して内部的に発生されたか否かを示すビット当たりの
ＳＭＩヘッダー ・ＳＭＩトラップがメモリ又はＩ／Ｏアクセスから生じ
るか否かを示すＳＭＩヘッダービット ・メモリ又はＩ／Ｏアクセスのための、３２ビットアド
レス及び３２ビットデータ用のＳＭＩヘッダーフィール
ド ・ＳＭＩ割り込みのネスティングを制御する制御レジス
タにおけるＳＭＩ ＮＥＳＴビット 更に、典型的な仮想システムアーキテクチャは２つの追
加構成を有し、グラフィックスのメモリスペースにおい
てＳＭＩ割り込みをプログラム的に制御し、マスクす
る。従来のｘ８６コンピュータシステムにおいて、６４
０ｋから７６８ｋ（１２８ｋ）へのシステムメモリ領域
はグラフィックスのためにリザーブされる--この領域は
３つのアドレス範囲：Ａ００００ｈ−ＡＦＦＦＦｈ（６
４ｋ）、Ｂ００００ｈ−Ｂ７ＦＦＦｈ（３２ｋ）及びＢ
８０００ｈ−ＢＦＦＦＦｈ（３２ｋ）に代表的に分割さ
れる。制御レジスタはこれら３つの範囲においてＳＭＩ
割り込みを選択的にイネーブル／ディスエーブルするた
めに用いられる。マスクレジスタは、最初の６４ｋアド
レス範囲Ａ００００ｈ−ＡＦＦＦＦｈ内の２ｋ領域をデ
ィスエーブスするために用いられる--マスキングの目的
は、ディスプレイされないグラフィックスのメモリをア
クセスする時、ＳＭＩ割り込みを防ぐることである。こ
の典型的な実施は、マスク領域が開始及び終了アドレス
によって選択的に定義されるようにすることによって完
全なプログラム化のために与えるように拡張することが
できる。 ３．１．１．ＳＭＩヘッダー 典型的なＳＭＩヘッダーの構成は以下に示される。特
に、Ｉ／Ｏアドレス及びデータフィールドに加えて、メ
モリのアドレスフィールドはメモリマップされた領域へ
のトラップに対して含まれる--これらのイベントは同時
に生じることができないので、メモリデータはＩ／Ｏデ
ータを重ねてストアされる。Ｉ／ＯアドレスはＩＮ及び
ＯＵＴの双方の命令に対して有効であり、Ｉ／Ｏデータ
はＯＵＴに対してのみ有効である。典型的な実施に対し
て、メモリアドレスは読み取り及び書き込みに対して有
効であり、メモリデータは書き込みのみに有効である。
【００３７】
【表１】 ＳＭＩヘッダーは、ＳＭＩを生じたＳＭＩイベントを定
義するために用いられた以下のビットフィールドを含
む。 Ｃ 書き込み可能なコードセグメント Ｉ イン（ＩＮ）／読み取りに対しては０、アウト（Ｏ
ＵＴ）／書き込みに対しては１ Ｐ ＲＥＰ命令 Ｓ ＳＭＩＮＴ命令 Ｈ ＣＰＵが停止中のＳＭＩ Ｍ Ｉ／Ｏに対しては０、メモリに対しては１ Ｘ 外部ＳＭＩピン Ｖ 内部のグラフィックアクセス Ｎ ＳＭＭモード中のＳＭＩ 特に、ＭとＶのフィールドは、ＸフィールドはＳＭＩが
外部的に信号されたことを示す間、ＶＳＡグラフィック
スの仮想ルーチンによってサービスされる内部的に信号
されたＳＭＩを定義するために用いられる。Ｎフィール
ドは、ＳＭＩがネストされたＳＭＩであるか、即ちそれ
はプロセッサがＳＭＭモードにあった間に生じたか、を
示すＳＭＭ ＭＯＤＥビットである。プロセッサは、Ｓ
ＭＩイベントをサービスすることからの出口でＳＭＭ
ＭＯＤＥを用い、ＳＭＭモードに留まるか、通常の処理
を開始するかを決定する。
義するために用いられた以下のビットフィールドを含
む。 Ｃ 書き込み可能なコードセグメント Ｉ イン（ＩＮ）／読み取りに対しては０、アウト（Ｏ
ＵＴ）／書き込みに対しては１ Ｐ ＲＥＰ命令 Ｓ ＳＭＩＮＴ命令 Ｈ ＣＰＵが停止中のＳＭＩ Ｍ Ｉ／Ｏに対しては０、メモリに対しては１ Ｘ 外部ＳＭＩピン Ｖ 内部のグラフィックアクセス Ｎ ＳＭＭモード中のＳＭＩ 特に、ＭとＶのフィールドは、ＸフィールドはＳＭＩが
外部的に信号されたことを示す間、ＶＳＡグラフィック
スの仮想ルーチンによってサービスされる内部的に信号
されたＳＭＩを定義するために用いられる。Ｎフィール
ドは、ＳＭＩがネストされたＳＭＩであるか、即ちそれ
はプロセッサがＳＭＭモードにあった間に生じたか、を
示すＳＭＭ ＭＯＤＥビットである。プロセッサは、Ｓ
ＭＩイベントをサービスすることからの出口でＳＭＭ
ＭＯＤＥを用い、ＳＭＭモードに留まるか、通常の処理
を開始するかを決定する。
【００３８】３．１．２．ＳＭＨＲレジスタ 典型的な拡張されたシステム管理モードは新規な構成の
制御レジスタ--ＳＭＩネスティングをサポートするため
に用いられるＳＭＨＲ--を備える。特に、ＳＭＨＲは、
３２ビットの物理的なＳＭＩヘッダーアドレスを特定
し、次のＳＭＩイベントに対するＳＭＩヘッダー位置を
定義するために用いられる。
制御レジスタ--ＳＭＩネスティングをサポートするため
に用いられるＳＭＨＲ--を備える。特に、ＳＭＨＲは、
３２ビットの物理的なＳＭＩヘッダーアドレスを特定
し、次のＳＭＩイベントに対するＳＭＩヘッダー位置を
定義するために用いられる。
【００３９】
【表２】 典型的なＳＭＨＲレジスタ構成は、４つの分離した８ビ
ット構成レジスタとしてであるあることを留意された
い。各々のタイムＳＭＨＲは変更され、マイクロコード
がＳＭＨＲレジスタを読み取り、ＳＭＨＲレジスタによ
って特定されたＳＭＩヘッダー位置を指定する３２ビッ
トアドレスを事前計算（リホーマット）し且つストアす
る--ＳＭＨＲアドレスはｄｗｏｒｄ整列されなければな
らず、下部の２ビットはマイクロコードによって無視さ
れる。図４は、ＳＭＩヘッダー／コンテクストのスタッ
クセグメント１４１及び再入ＶＳＡソフトウェアセグメ
ント１４２を含む典型的なＳＭＭ領域１４０のマッピン
グを示している。従来のＳＭＡＲレジスタは、ＳＭＭ領
域に対するコードベースおよび限界をまだ特定してい
る。
ット構成レジスタとしてであるあることを留意された
い。各々のタイムＳＭＨＲは変更され、マイクロコード
がＳＭＨＲレジスタを読み取り、ＳＭＨＲレジスタによ
って特定されたＳＭＩヘッダー位置を指定する３２ビッ
トアドレスを事前計算（リホーマット）し且つストアす
る--ＳＭＨＲアドレスはｄｗｏｒｄ整列されなければな
らず、下部の２ビットはマイクロコードによって無視さ
れる。図４は、ＳＭＩヘッダー／コンテクストのスタッ
クセグメント１４１及び再入ＶＳＡソフトウェアセグメ
ント１４２を含む典型的なＳＭＭ領域１４０のマッピン
グを示している。従来のＳＭＡＲレジスタは、ＳＭＭ領
域に対するコードベースおよび限界をまだ特定してい
る。
【００４０】ＳＭＩヘッダー／コンテクストのセグメン
トは、ＶＳＡソフトウェア（セクション３．２）によっ
て管理される準スタック(quasi-stack) として構成され
る。一般に、ＳＭＨＲレジスタはＳＭＩ Nestingの管理
においてＶＳＡソフトウェアによって更新される--ネス
ティングがＶＳＡソフトウェアによってイネーブルされ
ると、ＳＭＨＲは次のＳＭＩヘッダー位置を指定するた
めに更新される。ＳＭＨＲレジスタはＳＭＡＲの後にセ
ットアップされなければならない。何故ならば、ＳＭＡ
Ｒが書き込まれるとき、それは計算されたＳＭＩヘッダ
ーアドレスを重ね書き(overwrite) するからである。
トは、ＶＳＡソフトウェア（セクション３．２）によっ
て管理される準スタック(quasi-stack) として構成され
る。一般に、ＳＭＨＲレジスタはＳＭＩ Nestingの管理
においてＶＳＡソフトウェアによって更新される--ネス
ティングがＶＳＡソフトウェアによってイネーブルされ
ると、ＳＭＨＲは次のＳＭＩヘッダー位置を指定するた
めに更新される。ＳＭＨＲレジスタはＳＭＡＲの後にセ
ットアップされなければならない。何故ならば、ＳＭＡ
Ｒが書き込まれるとき、それは計算されたＳＭＩヘッダ
ーアドレスを重ね書き(overwrite) するからである。
【００４１】３．２．ＳＭＭネスティング 拡張されたシステム管理モードはＳＭＩイベントのネス
ティングをサポートする。典型的なテスティングスキー
ムは、多重のＳＭＩヘッダおよび関連したコンテクスト
依存性の情報をストアするための準スタック配列を用い
る--この配列はＳＭＩイベントを扱うＶＳＡソフトウェ
アのための再入可能性をサポートする。図４を参照する
と、各ネストされたＳＭＩイベントに対して、対応する
ＳＭＩヘッダーは、ＳＭＭメモリ領域１４０のＳＭＩヘ
ッダー／コンテクストセグメント１４１の所定の位置に
ストアされる。ＳＭＩヘッダーの位置はＳＭＨＲレジス
タを用いてＶＳＡソフトウェアによって管理される（セ
クション３．２．２．参照）。ＳＭＩネスティングはＳ
ＭＩイベントのダイナミック優先順位を可能にする。拡
張されたシステム管理モードの特徴の特別な利点は、そ
れが、例えば、プロセッサグラフッィクスおよびオーデ
ィオ機能において仮想化するための、周辺ハードウェア
の仮想化の実施において、仮想システムアーキテクチャ
に対して与えるサポートである。
ティングをサポートする。典型的なテスティングスキー
ムは、多重のＳＭＩヘッダおよび関連したコンテクスト
依存性の情報をストアするための準スタック配列を用い
る--この配列はＳＭＩイベントを扱うＶＳＡソフトウェ
アのための再入可能性をサポートする。図４を参照する
と、各ネストされたＳＭＩイベントに対して、対応する
ＳＭＩヘッダーは、ＳＭＭメモリ領域１４０のＳＭＩヘ
ッダー／コンテクストセグメント１４１の所定の位置に
ストアされる。ＳＭＩヘッダーの位置はＳＭＨＲレジス
タを用いてＶＳＡソフトウェアによって管理される（セ
クション３．２．２．参照）。ＳＭＩネスティングはＳ
ＭＩイベントのダイナミック優先順位を可能にする。拡
張されたシステム管理モードの特徴の特別な利点は、そ
れが、例えば、プロセッサグラフッィクスおよびオーデ
ィオ機能において仮想化するための、周辺ハードウェア
の仮想化の実施において、仮想システムアーキテクチャ
に対して与えるサポートである。
【００４２】例えば、ＳＭＩネスティングによって与え
られたダイナミック優先順位は、オーディオＦＩＦＯバ
ッファ制御のような、高い優先度の仮想イベントが、グ
ラフィックスの仮想化（或いは電力管理）のための低い
優先度のＳＭＩハンドラーを中断することを可能にす
る。ネスティングは、優先順位の制御を与えるＶＳＡ／
ＳＭＩルーチン中に、選択的にイネーブル／ディスエー
ブルされる。ＳＭＩネスティングの典型的な実施に対し
て、もし内部或いは外部のＳＭＩ信号は同時に受信され
るなら、内部のＳＭＩはイベントを失うことをさけるた
めに優先度が与えられる--ネスティングは、高い優先度
の外部的に信号されたＳＭＩイベントが低い優先度の内
部的に信号されたＳＭＩを中断することを可能するよう
に直ちにイネーブルされ得る。
られたダイナミック優先順位は、オーディオＦＩＦＯバ
ッファ制御のような、高い優先度の仮想イベントが、グ
ラフィックスの仮想化（或いは電力管理）のための低い
優先度のＳＭＩハンドラーを中断することを可能にす
る。ネスティングは、優先順位の制御を与えるＶＳＡ／
ＳＭＩルーチン中に、選択的にイネーブル／ディスエー
ブルされる。ＳＭＩネスティングの典型的な実施に対し
て、もし内部或いは外部のＳＭＩ信号は同時に受信され
るなら、内部のＳＭＩはイベントを失うことをさけるた
めに優先度が与えられる--ネスティングは、高い優先度
の外部的に信号されたＳＭＩイベントが低い優先度の内
部的に信号されたＳＭＩを中断することを可能するよう
に直ちにイネーブルされ得る。
【００４３】３．２．１．コンテクスト・スタック 図４を参照すると、ＳＭＭ領域１４０のＳＭＩヘッダー
／コンテクスト・スタック・セグメント１４１は、各Ｓ
ＭＩイベントに対して、対応するＳＭＩヘッダーをスト
アする。ＳＭＩヘッダーの位置は、イネーブ／ディスエ
ーブルするＳＭＩネスティングに関して、ＳＭＨＲを更
新することによってＶＳＡソフトウェア１４２により決
定される。典型的な実施の形態に対して、各ＳＭＩイベ
ントは、以下の３つの形式のコンテクスト依存性ＳＭＩ
情報によって特徴づけられる。 ・ＳＭＩヘッダー ・追加のＣＰＵ状態情報 ・他のクンテクスト依存性情報 ＳＭＩが取られると、ＳＭＩヘッダーはマイクロコード
によってアッセンブルされ、ＶＳＡソフトウェアを入れ
る前に、ＳＭＭ領域にセーブされる。ＶＳＡソフトウェ
アは、関連するＶＳＡ／ＳＭＩルーチンが終了したとき
に、どんな追加のコンテクスト依存性情報が、プロセッ
サ情報をストアするためにセーブされなければならない
かを制御する。
／コンテクスト・スタック・セグメント１４１は、各Ｓ
ＭＩイベントに対して、対応するＳＭＩヘッダーをスト
アする。ＳＭＩヘッダーの位置は、イネーブ／ディスエ
ーブルするＳＭＩネスティングに関して、ＳＭＨＲを更
新することによってＶＳＡソフトウェア１４２により決
定される。典型的な実施の形態に対して、各ＳＭＩイベ
ントは、以下の３つの形式のコンテクスト依存性ＳＭＩ
情報によって特徴づけられる。 ・ＳＭＩヘッダー ・追加のＣＰＵ状態情報 ・他のクンテクスト依存性情報 ＳＭＩが取られると、ＳＭＩヘッダーはマイクロコード
によってアッセンブルされ、ＶＳＡソフトウェアを入れ
る前に、ＳＭＭ領域にセーブされる。ＶＳＡソフトウェ
アは、関連するＶＳＡ／ＳＭＩルーチンが終了したとき
に、どんな追加のコンテクスト依存性情報が、プロセッ
サ情報をストアするためにセーブされなければならない
かを制御する。
【００４４】ＳＭＩヘッダーは、ＳＭＩをサービスした
後再開するように要求されるプロセッサの状態情報の最
小量を表す。関連出願（３）は、ＳＭＩヘッダーにプロ
セッサ状態の一部だけを含むことによって、ＳＭＩルー
チンからの早急な入りと出を記載している--特定のＳＭ
Ｍ命令は、ＳＭＩルーチンがＳＭＩイベントをサービス
する前に、プロセッサ状態の他の部分をＳＭＭ領域にセ
ーブすることを可能にするように与えられる。典型的な
拡張されたＳＭＭは、ＶＳＡソフトウェアの設計におけ
る最大のフレキシビリティを与えるためにこのアプロー
チを用いる。ＳＭＩヘッダーに含まれるプロセッサの状
態情報に加えて、ＶＳＡソフトウェアは追加のプロセッ
サ状態及び他のコンテクスト依存性情報（例えば、ＶＳ
Ａシステムの状態変化）もセーブすることができる。Ｖ
ＳＡソフトウェアは、ＳＭＩイベントをサービスするた
めの適切なＶＳＡ／ＳＭＩルーチンにディスパッチする
前にこのプロセッサ状態及び他のコンテクスト依存性情
報をセーブすることによって実行を開始する。
後再開するように要求されるプロセッサの状態情報の最
小量を表す。関連出願（３）は、ＳＭＩヘッダーにプロ
セッサ状態の一部だけを含むことによって、ＳＭＩルー
チンからの早急な入りと出を記載している--特定のＳＭ
Ｍ命令は、ＳＭＩルーチンがＳＭＩイベントをサービス
する前に、プロセッサ状態の他の部分をＳＭＭ領域にセ
ーブすることを可能にするように与えられる。典型的な
拡張されたＳＭＭは、ＶＳＡソフトウェアの設計におけ
る最大のフレキシビリティを与えるためにこのアプロー
チを用いる。ＳＭＩヘッダーに含まれるプロセッサの状
態情報に加えて、ＶＳＡソフトウェアは追加のプロセッ
サ状態及び他のコンテクスト依存性情報（例えば、ＶＳ
Ａシステムの状態変化）もセーブすることができる。Ｖ
ＳＡソフトウェアは、ＳＭＩイベントをサービスするた
めの適切なＶＳＡ／ＳＭＩルーチンにディスパッチする
前にこのプロセッサ状態及び他のコンテクスト依存性情
報をセーブすることによって実行を開始する。
【００４５】図３は、拡張されたシステム管理モードに
よって実施されたＳＭＩネスティング動作に関して、典
型的なＳＭＩヘッダー／コンテクストセグメント１４１
の使用を示す。処理状態が示されている。 ０ プログラム実行 １ ＳＭＩイベント１ ２ ＳＭＩイベント２ 通常のプログラムの実行中、ＳＭＩイベントに応答する
ための準備において、マイクロコードはＳＭＩヘッダー
位置０、即ち通常のプログラムの実行に関連したＳＭＩ
ヘッダー０に対するＳＭＩヘッダー／コンテクストセグ
メント１４１内の物理的アドレス、へのポインタを事前
計算する（１５１）。
よって実施されたＳＭＩネスティング動作に関して、典
型的なＳＭＩヘッダー／コンテクストセグメント１４１
の使用を示す。処理状態が示されている。 ０ プログラム実行 １ ＳＭＩイベント１ ２ ＳＭＩイベント２ 通常のプログラムの実行中、ＳＭＩイベントに応答する
ための準備において、マイクロコードはＳＭＩヘッダー
位置０、即ち通常のプログラムの実行に関連したＳＭＩ
ヘッダー０に対するＳＭＩヘッダー／コンテクストセグ
メント１４１内の物理的アドレス、へのポインタを事前
計算する（１５１）。
【００４６】ＳＭＩ（１）が信号されると、マイクロコ
ードは、ＳＭＩヘッダー０を事前計算された位置０（Ｓ
ＭＩネスティングはディエーブルされる）にセーブす
る。ＶＳＡソフトウェアは入れられ（１５５）、選択さ
れた追加のＣＰＵ状態とコンテクスト依存性情報はＳＭ
Ｉヘッダー０に関連したＳＭＩヘッダー／コンテクスト
セグメントの適切な位置にセーブされる（１５６）。そ
れからＶＳＡソフトウェアはＳＭＩ（１）ＮＯソースを
デコードし、ＳＭＩ（１）をサービスするための適切な
ＶＳＡ／ＳＭＩルーチンへディスパッチする。ＶＳＡ／
ＳＭＩルーチンへディスパッチに依存して、ネステイン
グはエネーブルされることができる（１５７）。イネー
ブルするネスティングは、（ａ）ＳＭＨＲレジスタがＳ
ＭＩ（１）ＮＩ関連したヘッダー情報をストアするため
のＳＭＩヘッダー／コンテクストセグメント１４１の位
置へのポインタに対して先ず更新され（１５８）、
（ｂ）ネスティングがＳＭＩ ＮＥＳＴを表明すること
によってイネーブルされる２つのステップ手順である。
ＳＭＨＲが更新される（書き込まれる）と、マイクロコ
ードはＳＭＩヘッダー１の位置へのポインタを事前計算
する。
ードは、ＳＭＩヘッダー０を事前計算された位置０（Ｓ
ＭＩネスティングはディエーブルされる）にセーブす
る。ＶＳＡソフトウェアは入れられ（１５５）、選択さ
れた追加のＣＰＵ状態とコンテクスト依存性情報はＳＭ
Ｉヘッダー０に関連したＳＭＩヘッダー／コンテクスト
セグメントの適切な位置にセーブされる（１５６）。そ
れからＶＳＡソフトウェアはＳＭＩ（１）ＮＯソースを
デコードし、ＳＭＩ（１）をサービスするための適切な
ＶＳＡ／ＳＭＩルーチンへディスパッチする。ＶＳＡ／
ＳＭＩルーチンへディスパッチに依存して、ネステイン
グはエネーブルされることができる（１５７）。イネー
ブルするネスティングは、（ａ）ＳＭＨＲレジスタがＳ
ＭＩ（１）ＮＩ関連したヘッダー情報をストアするため
のＳＭＩヘッダー／コンテクストセグメント１４１の位
置へのポインタに対して先ず更新され（１５８）、
（ｂ）ネスティングがＳＭＩ ＮＥＳＴを表明すること
によってイネーブルされる２つのステップ手順である。
ＳＭＨＲが更新される（書き込まれる）と、マイクロコ
ードはＳＭＩヘッダー１の位置へのポインタを事前計算
する。
【００４７】もし、ＳＭＩ（１）に対するＶＳＡ／ＳＭ
ＩルーチンがＳＭＩ（１）イベントのサービスを終わる
前に、第２のＳＭＩ（２）イベントが信号される（１６
２）なら、ネスティングがイネーブルされている（１５
７）ので、ＶＳＡ／ＳＭＩ（１）ルーチンは横取りされ
る。マイクロコードは、ＳＭＨＲによって指定されたＳ
ＭＩヘッダー／コンテクストセグメント１４１の位置へ
ＳＭＩ（１）に関連したＳＭＩヘッダーをセーブするこ
とによって、ＳＭＩ（２）に応答する。ＶＳＡソフトウ
ェアはリエンターされ、選択された追加のＣＰＵ状態及
びコンテクスト依存性情報は、ＳＭＩヘッダー１に関連
したＳＭＩヘッダー／コンテクストセグメント１４１の
適切な位置へセーブされる（１６６）。それからＶＳＡ
ソフトウェアはＳＭＩ（２）のソースをデコードし、Ｓ
ＭＩ（２）をサービスするための適切なＶＳＡ／ＳＭＩ
ルーチンへディスパッチする。
ＩルーチンがＳＭＩ（１）イベントのサービスを終わる
前に、第２のＳＭＩ（２）イベントが信号される（１６
２）なら、ネスティングがイネーブルされている（１５
７）ので、ＶＳＡ／ＳＭＩ（１）ルーチンは横取りされ
る。マイクロコードは、ＳＭＨＲによって指定されたＳ
ＭＩヘッダー／コンテクストセグメント１４１の位置へ
ＳＭＩ（１）に関連したＳＭＩヘッダーをセーブするこ
とによって、ＳＭＩ（２）に応答する。ＶＳＡソフトウ
ェアはリエンターされ、選択された追加のＣＰＵ状態及
びコンテクスト依存性情報は、ＳＭＩヘッダー１に関連
したＳＭＩヘッダー／コンテクストセグメント１４１の
適切な位置へセーブされる（１６６）。それからＶＳＡ
ソフトウェアはＳＭＩ（２）のソースをデコードし、Ｓ
ＭＩ（２）をサービスするための適切なＶＳＡ／ＳＭＩ
ルーチンへディスパッチする。
【００４８】ＶＳＡ／ＳＭＩ（２）ルーチンが認識され
る他のＳＭＩのないＳＭＩ（２）のサービスを計算する
ことを仮定すると、ＶＳＡ／ＳＭＩ（２）ルーチンは、
もしネスティングがイネーブルされたなら、先ずネステ
ィングをディエーブルすることによって出るであろう
（１７１）。ネスティングをイネーブルことと同様に、
ネスティングをディスエーブルすることは、（ａ）ネス
ティングがＳＭＩ ＮＥＳＴを表明しないことによって
ディスエーブルされ（１７３）、（ｂ）ＳＭＨＲレジス
タが新しいＳＭＩ（２）に応答して横取りされたＳＭＩ
ヘッダーをストアするためのＳＭＩヘッダー／コンテク
ストセグメント１４１の位置を指定するために更新（１
７３）される２つのステップの手続きである。ネスティ
ングがディスエーブルされると、ＶＳＡ／ＳＭＩルーテ
ィン１６５はＳＭＩヘッダー１と共にＳＭＩヘッダー／
コンテクストセグメント１４１にストアされたプロセッ
サの状態およびコンテクスト依存性情報をリストアす
る。この情報がリストアされると、ＶＳＡ／ＳＭＩルー
チンは、マイクロコードへ通る制御で再開動作（１７
５）を始める。
る他のＳＭＩのないＳＭＩ（２）のサービスを計算する
ことを仮定すると、ＶＳＡ／ＳＭＩ（２）ルーチンは、
もしネスティングがイネーブルされたなら、先ずネステ
ィングをディエーブルすることによって出るであろう
（１７１）。ネスティングをイネーブルことと同様に、
ネスティングをディスエーブルすることは、（ａ）ネス
ティングがＳＭＩ ＮＥＳＴを表明しないことによって
ディスエーブルされ（１７３）、（ｂ）ＳＭＨＲレジス
タが新しいＳＭＩ（２）に応答して横取りされたＳＭＩ
ヘッダーをストアするためのＳＭＩヘッダー／コンテク
ストセグメント１４１の位置を指定するために更新（１
７３）される２つのステップの手続きである。ネスティ
ングがディスエーブルされると、ＶＳＡ／ＳＭＩルーテ
ィン１６５はＳＭＩヘッダー１と共にＳＭＩヘッダー／
コンテクストセグメント１４１にストアされたプロセッ
サの状態およびコンテクスト依存性情報をリストアす
る。この情報がリストアされると、ＶＳＡ／ＳＭＩルー
チンは、マイクロコードへ通る制御で再開動作（１７
５）を始める。
【００４９】再開動作（１７５）の実行において、マイ
クロコードは以下の３つの機能を達成する。 （ａ）ＳＭＩヘッダー１はＳＭＩヘッダー／コンテクス
トセグメントからリストアされ、（ｂ）ネスティングは
ＳＭＩ ＮＥＳＴを表明することによってイネーブルさ
れ、そして（ｃ）横取りされた処理、この場合ＶＳＡ／
ＳＭＩ（１）ルーチン、が再開される（１７８）。ネス
トされたＳＭＩ（１６５）に対する再開動作（１７５）
が終わった後、プロセッサは、それがＳＭＩ（２）が取
られたときにあった状態へリストアされる--ＳＭＩヘッ
ダー１及び関連したＣＰＵ状態とコンテクスト依存性情
報はリストアされており（１７４、１７６）およびネス
ティングはイネーブルされる（１７７、それは１５９に
対応する） 典型的な拡張されたシステム管理モードは隣接するメモ
リにおいて準スタックとしてＳＭＩヘッダー／コンテク
ストセグメントを実施する。代わって、３つの形式のコ
ンテクスト情報に対する分離したアレイ--ＳＭＩヘッダ
ー、追加のＣＰＵ状態、及びコンテクスト依存性情報--
が用いられる。 ３．２．２．コンテクスト・スタック管理 典型的な拡張されたシステム管理モードは、ＳＭＩヘッ
ダー／コンテクストセグメント（図４の１４１）に関し
てＳＭＩネスティングを管理するためのＶＳＡコンテク
スト・タック管理メカニズムを用いる。ＶＳＡコンテク
スト・スタック管理はＶＳＡソフトウェア（図４の１４
２）及びＳＭＨＲレジスタとＳＭＩ ＮＥＳＴビットを
用いてプロセッサのマイクロコードによって共同で実施
される。
クロコードは以下の３つの機能を達成する。 （ａ）ＳＭＩヘッダー１はＳＭＩヘッダー／コンテクス
トセグメントからリストアされ、（ｂ）ネスティングは
ＳＭＩ ＮＥＳＴを表明することによってイネーブルさ
れ、そして（ｃ）横取りされた処理、この場合ＶＳＡ／
ＳＭＩ（１）ルーチン、が再開される（１７８）。ネス
トされたＳＭＩ（１６５）に対する再開動作（１７５）
が終わった後、プロセッサは、それがＳＭＩ（２）が取
られたときにあった状態へリストアされる--ＳＭＩヘッ
ダー１及び関連したＣＰＵ状態とコンテクスト依存性情
報はリストアされており（１７４、１７６）およびネス
ティングはイネーブルされる（１７７、それは１５９に
対応する） 典型的な拡張されたシステム管理モードは隣接するメモ
リにおいて準スタックとしてＳＭＩヘッダー／コンテク
ストセグメントを実施する。代わって、３つの形式のコ
ンテクスト情報に対する分離したアレイ--ＳＭＩヘッダ
ー、追加のＣＰＵ状態、及びコンテクスト依存性情報--
が用いられる。 ３．２．２．コンテクスト・スタック管理 典型的な拡張されたシステム管理モードは、ＳＭＩヘッ
ダー／コンテクストセグメント（図４の１４１）に関し
てＳＭＩネスティングを管理するためのＶＳＡコンテク
スト・タック管理メカニズムを用いる。ＶＳＡコンテク
スト・スタック管理はＶＳＡソフトウェア（図４の１４
２）及びＳＭＨＲレジスタとＳＭＩ ＮＥＳＴビットを
用いてプロセッサのマイクロコードによって共同で実施
される。
【００５０】典型的なＶＳＡコンテクスト・スタック管
理は、一般に、実施するＳＭＩネスティングにおいて最
大のフレキシビリティ、特にＶＳＡ周辺ハードウェアの
仮想化に対するＳＭＩネスティングを与えるために設計
される。ＶＳＡソフトウェアとプロセッサのマイクロコ
ード間のインターフェースはＳＭＨＲレジスタによって
与えられる--このレジスタは、ＶＳＡソフトウェアによ
って更新され、マイクロコードによって用いられる（し
かし、変更されない）。図５はＭＳＩネスティングのた
めのＶＳＡコンテクスト・スタック管理を含む拡張され
たシステム管理モードを示す。一般に、ＶＳＡコンテク
スト・スタック管理およびマイクロコードは、ネスト化
されたＳＭＩs に対して、ネスティングが、 ・ネスト化されたＳＭＩを扱うために、ＶＳＡソフトウ
ェアを入れる前にマイクロコードによってディスエーブ
ルされる、 ・プロセッサ状態のリストア後、ＶＳＡ／ＳＭＩルーチ
ンを出て、マイクロコードによってイネーブルされる、
ことを確実にする。
理は、一般に、実施するＳＭＩネスティングにおいて最
大のフレキシビリティ、特にＶＳＡ周辺ハードウェアの
仮想化に対するＳＭＩネスティングを与えるために設計
される。ＶＳＡソフトウェアとプロセッサのマイクロコ
ード間のインターフェースはＳＭＨＲレジスタによって
与えられる--このレジスタは、ＶＳＡソフトウェアによ
って更新され、マイクロコードによって用いられる（し
かし、変更されない）。図５はＭＳＩネスティングのた
めのＶＳＡコンテクスト・スタック管理を含む拡張され
たシステム管理モードを示す。一般に、ＶＳＡコンテク
スト・スタック管理およびマイクロコードは、ネスト化
されたＳＭＩs に対して、ネスティングが、 ・ネスト化されたＳＭＩを扱うために、ＶＳＡソフトウ
ェアを入れる前にマイクロコードによってディスエーブ
ルされる、 ・プロセッサ状態のリストア後、ＶＳＡ／ＳＭＩルーチ
ンを出て、マイクロコードによってイネーブルされる、
ことを確実にする。
【００５１】ＶＳＡ／ＳＭＩルーチンの処理中、ネステ
ィングは、（ＳＭＩネステイングをイネーブルすること
を少しも含まない）あらゆる時にイネーブルされ／ディ
スエーブルされる。ＳＭＩイベントが検出されると（１
８０）、マイクロコードはアッセンブルし、ＳＭＩヘッ
ダーをＳＭＩヘッダー／コンテクストセグメントにセー
ブする。（ＳＭＩイベントの表示ビットを含む）ＳＭＩ
ヘッダー構成に関してはセクション３．１．１．を、ま
たＳＭＭメモリ領域のＳＭＩヘッダー／コンテクストセ
グンメントに関してはセクション３．２．１．を参照さ
れたい。マイクロコードはＶＳＡソフトウェア（１８
３）に入る前にネスティングをディスエーブルする（１
８２）。エントリーすると、ＶＳＡソフトウェアは選択
さた追加のＣＰＵ状態／コンテクスト情報をＳＭＩヘッ
ダー／コンテクストセグメントへセーブする。
ィングは、（ＳＭＩネステイングをイネーブルすること
を少しも含まない）あらゆる時にイネーブルされ／ディ
スエーブルされる。ＳＭＩイベントが検出されると（１
８０）、マイクロコードはアッセンブルし、ＳＭＩヘッ
ダーをＳＭＩヘッダー／コンテクストセグメントにセー
ブする。（ＳＭＩイベントの表示ビットを含む）ＳＭＩ
ヘッダー構成に関してはセクション３．１．１．を、ま
たＳＭＭメモリ領域のＳＭＩヘッダー／コンテクストセ
グンメントに関してはセクション３．２．１．を参照さ
れたい。マイクロコードはＶＳＡソフトウェア（１８
３）に入る前にネスティングをディスエーブルする（１
８２）。エントリーすると、ＶＳＡソフトウェアは選択
さた追加のＣＰＵ状態／コンテクスト情報をＳＭＩヘッ
ダー／コンテクストセグメントへセーブする。
【００５２】ＶＳＡソフトウェアは、ＳＭＩイベントの
ソースを決定するためにデコード及びディスパッチ動作
（１８８）を行い、そしてそれにより、ＳＭＩをサービ
スするためのディスパッチに対してどのＶＳＡ／ＳＭＩ
ルーチンかをを決定する。特に、もし、ＳＭＩが内部的
に信号されるなら、ＳＭＩヘッダーはディスパッチのた
めの充分な情報を含んでおり、一方、ＳＭＩが外部的に
信号されるなら、ＶＳＡソフトウェアは、ディスパッチ
前にＳＭＩのソースを決定するために、チップセット論
理回路（図１における４９）において、ＳＭＩ状態レジ
スタを読み取るであろう。典型的なＳＭＩデコード／デ
ィスパッチ・メカニズムは内部的及び外部的に信号され
たＳＭＩs のために分離したテーブルを用い、そして各
々は、ＳＭＩイベントフラッグマスク（SMI event flag
masks) 及び関連ＶＳＡ／ＳＭＩルーチンをストアす
る。
ソースを決定するためにデコード及びディスパッチ動作
（１８８）を行い、そしてそれにより、ＳＭＩをサービ
スするためのディスパッチに対してどのＶＳＡ／ＳＭＩ
ルーチンかをを決定する。特に、もし、ＳＭＩが内部的
に信号されるなら、ＳＭＩヘッダーはディスパッチのた
めの充分な情報を含んでおり、一方、ＳＭＩが外部的に
信号されるなら、ＶＳＡソフトウェアは、ディスパッチ
前にＳＭＩのソースを決定するために、チップセット論
理回路（図１における４９）において、ＳＭＩ状態レジ
スタを読み取るであろう。典型的なＳＭＩデコード／デ
ィスパッチ・メカニズムは内部的及び外部的に信号され
たＳＭＩs のために分離したテーブルを用い、そして各
々は、ＳＭＩイベントフラッグマスク（SMI event flag
masks) 及び関連ＶＳＡ／ＳＭＩルーチンをストアす
る。
【００５３】ＳＭＩのソースをデコードした後、ＶＳＡ
ソフトウェアはＳＭＩイベントをサービスするために、
適切なＶＳＡ／ＳＭＩルーチン（１９０）へディスパッ
チする。この点で、ＳＭＩネツティングがデスエーブル
される（１８２）ことに留意されたい。ＶＳＡ／ＳＭＩ
ルーチン（１９０）の処理中に、ＳＭＩネスティングは
イネーブルされる（１９１）。もし、特別なＳＭＩイベ
ントが短い時間に扱われるならば、即ちそれが割り込ま
れない、ＶＳＡ／ＳＭＩルーチンはＳＭＩネスティング
をイネーブルすることがない。たとえＳＭＩネスティン
グが初めにイネーブルされるとしても、ある点で、ＳＭ
Ｉネスティングは、一次的にディスエーブルされ、即ち
ＳＭＩイベントが終わることをサービスするまで、ディ
スエーブルされる。
ソフトウェアはＳＭＩイベントをサービスするために、
適切なＶＳＡ／ＳＭＩルーチン（１９０）へディスパッ
チする。この点で、ＳＭＩネツティングがデスエーブル
される（１８２）ことに留意されたい。ＶＳＡ／ＳＭＩ
ルーチン（１９０）の処理中に、ＳＭＩネスティングは
イネーブルされる（１９１）。もし、特別なＳＭＩイベ
ントが短い時間に扱われるならば、即ちそれが割り込ま
れない、ＶＳＡ／ＳＭＩルーチンはＳＭＩネスティング
をイネーブルすることがない。たとえＳＭＩネスティン
グが初めにイネーブルされるとしても、ある点で、ＳＭ
Ｉネスティングは、一次的にディスエーブルされ、即ち
ＳＭＩイベントが終わることをサービスするまで、ディ
スエーブルされる。
【００５４】ＳＭＩネスティングをイネーブルするため
に、ＶＳＡ／ＳＭＩルーチンは、先ずＳＭＨＲレジスタ
を更新し（１９２）、それからネスティングをイネーブ
ルする（１９３）。ＳＭＨＲレジスタがＳＭＩヘッダー
の位置アドレスと共に更新されると、マイクロコード
は、現在アクティブなＶＳＡ／ＳＭＩルーチン（１９
０）中にＳＭＩイベント（１９５）を受け取る用意に、
ＳＭＩヘッダー／コンテクストスタックないのヘッダー
位置へポインタを事前計算する。もし、ＶＳＡ／ＳＭＩ
ルーチン（１９０）が他のＳＭＩによって横取りされず
にＳＭＩイベントをサービスすることを完了するなら、
それはＳＭＩの扱い動作を終了し、制御はＶＳＡソフト
ウェア（１８４）へ戻される。ＶＳＡソフトウェアは、
通常の処理或いは横取りされたＶＳＡ／ＳＭＩルーチン
の何れかを再開する用意に、プロセッサ状態を復元す
る。もし、ＳＭＩネツティングがイネーブルされる（１
９６）なら、ネスティングはディスエーブルされ（１９
７）、ＳＭＨＲは更新される（１９８）。ＶＳＡソフト
ウェアは、ＳＭＩヘッダー／コンテクストセグメントか
らのＣＰＵ状態および他のコンテクスト依存性情報をリ
ストアし、パスは再開動作を行うマイクロコードへ制御
する。
に、ＶＳＡ／ＳＭＩルーチンは、先ずＳＭＨＲレジスタ
を更新し（１９２）、それからネスティングをイネーブ
ルする（１９３）。ＳＭＨＲレジスタがＳＭＩヘッダー
の位置アドレスと共に更新されると、マイクロコード
は、現在アクティブなＶＳＡ／ＳＭＩルーチン（１９
０）中にＳＭＩイベント（１９５）を受け取る用意に、
ＳＭＩヘッダー／コンテクストスタックないのヘッダー
位置へポインタを事前計算する。もし、ＶＳＡ／ＳＭＩ
ルーチン（１９０）が他のＳＭＩによって横取りされず
にＳＭＩイベントをサービスすることを完了するなら、
それはＳＭＩの扱い動作を終了し、制御はＶＳＡソフト
ウェア（１８４）へ戻される。ＶＳＡソフトウェアは、
通常の処理或いは横取りされたＶＳＡ／ＳＭＩルーチン
の何れかを再開する用意に、プロセッサ状態を復元す
る。もし、ＳＭＩネツティングがイネーブルされる（１
９６）なら、ネスティングはディスエーブルされ（１９
７）、ＳＭＨＲは更新される（１９８）。ＶＳＡソフト
ウェアは、ＳＭＩヘッダー／コンテクストセグメントか
らのＣＰＵ状態および他のコンテクスト依存性情報をリ
ストアし、パスは再開動作を行うマイクロコードへ制御
する。
【００５５】マイクロコードはＳＭＩヘッダー／コンテ
クストセグメントからのＳＭＩヘッダーをリストアし
（２０１）、ネツティングをイネーブルする（２０２）
ことによって割り込まれた処理を再開を果たす。割り込
まれた処理は再開する（２０３）。ＳＭＩネスティング
を管理するためのこの典型的な準スタック配列は重要な
フレキシビリティを与える。ＳＭＩネスティング管理へ
の代わりのアプローチはＶＳＡソフトウェア或いはマイ
クロコードの何れかにおいて完全なスタック動作を実施
することを含む。 ３．２．３．ネスト／モード・ビット 図６は、ＳＭＭ ＮＥＳＴおよびＳＭＭ ＭＯＤＥビッ
トの状態の移行を示すことにより拡張されたシステム管
理モードの典型的なＳＭＩネスティングの特徴を示す。
クストセグメントからのＳＭＩヘッダーをリストアし
（２０１）、ネツティングをイネーブルする（２０２）
ことによって割り込まれた処理を再開を果たす。割り込
まれた処理は再開する（２０３）。ＳＭＩネスティング
を管理するためのこの典型的な準スタック配列は重要な
フレキシビリティを与える。ＳＭＩネスティング管理へ
の代わりのアプローチはＶＳＡソフトウェア或いはマイ
クロコードの何れかにおいて完全なスタック動作を実施
することを含む。 ３．２．３．ネスト／モード・ビット 図６は、ＳＭＭ ＮＥＳＴおよびＳＭＭ ＭＯＤＥビッ
トの状態の移行を示すことにより拡張されたシステム管
理モードの典型的なＳＭＩネスティングの特徴を示す。
【００５６】プロセッサがＳＭＭモード（２１１）の外
部にあると、ＳＭＭ ＭＯＤＥはクリアし、そしてＳＭ
Ｉ ＮＥＳＴはセットされる。第１レベルのＳＭＩ割り
込みがプロセッサによって受け取られる（２１２）と、
マイクロコードはＳＭＩ ＮＥＳＴをクリアし、ＳＭＭ
ＭＯＤＥをセットする--それはＳＭＩヘッダーのＳＭ
Ｍ ＭＯＤＥ（０）の前の値をセーブし、ＳＭＩヘッダ
ーをセーブする。ＳＭＩ割り込みは、ＳＭＨＲを更新す
るＶＳＡ／ＳＭＩルーチンによって再イネーブルされ、
ＳＭＩ ＮＥＳＴをセットする（２１３）。ＳＭＩ Ｎ
ＥＳＴセット（イネーブルされたネスティング）で、た
とえプロセッサがＳＭＭモードにあっても、第２レベル
（ネストされた）ＳＭＩは取られる（２１４）--応答で
は、マイクロコードはＳＭＩ ＮＥＳＴをクリアし、Ｓ
ＭＭ ＭＯＤＥをセットし、そしてＳＭＩヘッダーにお
けるＳＭＭ ＭＯＤＥ（１）の前の値をセーブし、ＳＭ
Ｉヘッダーをセーブする。
部にあると、ＳＭＭ ＭＯＤＥはクリアし、そしてＳＭ
Ｉ ＮＥＳＴはセットされる。第１レベルのＳＭＩ割り
込みがプロセッサによって受け取られる（２１２）と、
マイクロコードはＳＭＩ ＮＥＳＴをクリアし、ＳＭＭ
ＭＯＤＥをセットする--それはＳＭＩヘッダーのＳＭ
Ｍ ＭＯＤＥ（０）の前の値をセーブし、ＳＭＩヘッダ
ーをセーブする。ＳＭＩ割り込みは、ＳＭＨＲを更新す
るＶＳＡ／ＳＭＩルーチンによって再イネーブルされ、
ＳＭＩ ＮＥＳＴをセットする（２１３）。ＳＭＩ Ｎ
ＥＳＴセット（イネーブルされたネスティング）で、た
とえプロセッサがＳＭＭモードにあっても、第２レベル
（ネストされた）ＳＭＩは取られる（２１４）--応答で
は、マイクロコードはＳＭＩ ＮＥＳＴをクリアし、Ｓ
ＭＭ ＭＯＤＥをセットし、そしてＳＭＩヘッダーにお
けるＳＭＭ ＭＯＤＥ（１）の前の値をセーブし、ＳＭ
Ｉヘッダーをセーブする。
【００５７】第２レベルのＳＭＩイベントを扱うために
ディスパッチされた第２レベルのＶＳＡ／ＳＭＩルーチ
ンＳＭＨＲを更新し、ＳＭＩ ＮＥＳＴをセットする
（２１５）によってＳＭＩ割り込みを再イネーブルする
ことができる。ＳＭＩネスティングの他のレベルは、こ
の期間中に発生することができる。第２レベルのＶＳＡ
／ＳＭＩルーチンがＳＭＩをサービスすることを完了す
ると、ＶＳＡソフトウェアはＳＭＩ割り込みをディスエ
ーブルするためにＳＭＩ ＮＥＳＴをクリアし（２１
６）、それからＳＭＨＲを更新する。再開動作はマイク
ロコードによって達成される。マイクロコードは、ネス
ティングを再イネーブルするためにＳＭＩ ＮＥＳＴを
セットし（２１７）、ＳＭＩヘッダー（この場合、ＳＭ
Ｍ ＭＯＤＥはセットされる）に基づいてＳＭＭ ＭＯ
ＤＥをリストアする。処理は第１レベルＶＳＡ／ＳＭＩ
ハンドラーで再開する。
ディスパッチされた第２レベルのＶＳＡ／ＳＭＩルーチ
ンＳＭＨＲを更新し、ＳＭＩ ＮＥＳＴをセットする
（２１５）によってＳＭＩ割り込みを再イネーブルする
ことができる。ＳＭＩネスティングの他のレベルは、こ
の期間中に発生することができる。第２レベルのＶＳＡ
／ＳＭＩルーチンがＳＭＩをサービスすることを完了す
ると、ＶＳＡソフトウェアはＳＭＩ割り込みをディスエ
ーブルするためにＳＭＩ ＮＥＳＴをクリアし（２１
６）、それからＳＭＨＲを更新する。再開動作はマイク
ロコードによって達成される。マイクロコードは、ネス
ティングを再イネーブルするためにＳＭＩ ＮＥＳＴを
セットし（２１７）、ＳＭＩヘッダー（この場合、ＳＭ
Ｍ ＭＯＤＥはセットされる）に基づいてＳＭＭ ＭＯ
ＤＥをリストアする。処理は第１レベルＶＳＡ／ＳＭＩ
ハンドラーで再開する。
【００５８】第１レベルのＶＳＡ／ＳＭＩハンドラーが
ＳＭＩをサービスすることを完了すると、それはＳＭＩ
割り込みをディエーブルためにＳＭＩ ＮＥＳＴをクリ
アし（２１８）、ＳＭＨＲを更新することによって、再
開動作を始めるＶＳＡソフトウェアに戻る。マイクロコ
ードは、ＳＭＩ ＮＥＳＴをセットし（２１９）、ＳＭ
Ｉハンドラーに基づいてＳＭＭ ＭＯＤＥ（０）をリス
トアする（２２０）プロセッサがＳＭＭモードの外部に
あると、ＳＭＭ ＭＯＤＥは常にクリアでありＳＭＩ
ＮＥＳＴはセットされる。
ＳＭＩをサービスすることを完了すると、それはＳＭＩ
割り込みをディエーブルためにＳＭＩ ＮＥＳＴをクリ
アし（２１８）、ＳＭＨＲを更新することによって、再
開動作を始めるＶＳＡソフトウェアに戻る。マイクロコ
ードは、ＳＭＩ ＮＥＳＴをセットし（２１９）、ＳＭ
Ｉハンドラーに基づいてＳＭＭ ＭＯＤＥ（０）をリス
トアする（２２０）プロセッサがＳＭＭモードの外部に
あると、ＳＭＭ ＭＯＤＥは常にクリアでありＳＭＩ
ＮＥＳＴはセットされる。
【００５９】３．３．ＳＭＭキャッシング 典型的な拡張されたシステム管理モードは、ＶＳＡソフ
トウェアを出し入れする場合のオーバヘッド／待ち時間
を減少し、ＶＳＡ／ＳＭＩルーチンを処理する場合のス
ループットを増大することにより、性能を増大するため
にキャッシングを用いる。従来のＳＭＡＤＳ＃（ＳＭＩ
アドレスストローブ）は用いられない--代わりに、キャ
ッシュできるシステムメモリの領域がＳＭＭメモリ領域
のために割付される。キャッシュ可能なＳＭＭ領域は、
再入可能ＶＳＡソフトウェアばかりでなく、ＳＭＩハン
ドラー、ＣＰＵ状態及びたのコンテクスト依存性情報を
含む（図３）。図７はＳＭＭ領域をキャッシュ可能なシ
ステムメモリへマップするための典型的なメモリマッピ
ングスキームを示す。このメモリマッピング機能は、バ
ス制御装置１２およびメモリ制御装置２８（図１も参照
されたい）によって達成される。典型的な３２ビットｘ
８６プロセッサ（図１における１０）は４Ｇバイトのア
ドレススペース２３０を有している。現在のコンピュー
タシステムは４−１６Ｍバイトのシステムメモリ（図１
の３６）を備える--システムメモリ(DRAM)の上部は２３
１で示される。システムメモリ６４０Ｋ−１Ｍの領域
は、周辺機器およびＢＩＯＳ機能のために代表的にリザ
ーブされる--６４０Ｋから７６８Ｋの１２８Ｋの領域は
グラフッィクス（セクション３．１．を参照）メモリ
（ＶＧＡ）のために代表的にリザーブされ、一方、７６
８Ｋから１Ｍまでの領域は他の周辺機器およびＢＩＯＳ
機能のために用いられる。
トウェアを出し入れする場合のオーバヘッド／待ち時間
を減少し、ＶＳＡ／ＳＭＩルーチンを処理する場合のス
ループットを増大することにより、性能を増大するため
にキャッシングを用いる。従来のＳＭＡＤＳ＃（ＳＭＩ
アドレスストローブ）は用いられない--代わりに、キャ
ッシュできるシステムメモリの領域がＳＭＭメモリ領域
のために割付される。キャッシュ可能なＳＭＭ領域は、
再入可能ＶＳＡソフトウェアばかりでなく、ＳＭＩハン
ドラー、ＣＰＵ状態及びたのコンテクスト依存性情報を
含む（図３）。図７はＳＭＭ領域をキャッシュ可能なシ
ステムメモリへマップするための典型的なメモリマッピ
ングスキームを示す。このメモリマッピング機能は、バ
ス制御装置１２およびメモリ制御装置２８（図１も参照
されたい）によって達成される。典型的な３２ビットｘ
８６プロセッサ（図１における１０）は４Ｇバイトのア
ドレススペース２３０を有している。現在のコンピュー
タシステムは４−１６Ｍバイトのシステムメモリ（図１
の３６）を備える--システムメモリ(DRAM)の上部は２３
１で示される。システムメモリ６４０Ｋ−１Ｍの領域
は、周辺機器およびＢＩＯＳ機能のために代表的にリザ
ーブされる--６４０Ｋから７６８Ｋの１２８Ｋの領域は
グラフッィクス（セクション３．１．を参照）メモリ
（ＶＧＡ）のために代表的にリザーブされ、一方、７６
８Ｋから１Ｍまでの領域は他の周辺機器およびＢＩＯＳ
機能のために用いられる。
【００６０】システムメモリ（即ち、上に述べたＤＲＡ
Ｍアドレススペース）の上部以上のアドレススペースは
周辺機能をマッピングするために一般に用いられる。例
えば、グラフッィクス周辺機器は、特定のグラフッィク
スレジスタ及び／又は機能を指定するために、このアド
レススペースの一部を用いる。仮想システムアーキテク
チャは、ＧＸメモリマップ領域２３２を確立するために
上述のＤＲＡＭアドレススペースの一部を用いる。典型
的な仮想システムアーキテクチャに対して、ＧＸメモリ
マップ領域は、ビデオフレームバッファおよびＳＭＭ領
域を含む。メモリ制御装置２８はＧＸメモリマップ領域
を物理的なメモリへ再マップする。典型的な再マップす
るアプローチはフレームバッファをシステムメモリの上
部へ再マップすることであり、ＳＭＭ領域を、グラフィ
ックス機能（しかし、この機能のためのＶＳＡによって
必要とされない）に対して通常リザーブされるシステム
メモリの６４０Ｋ−７６８Ｋの領域へ再マップすること
である。
Ｍアドレススペース）の上部以上のアドレススペースは
周辺機能をマッピングするために一般に用いられる。例
えば、グラフッィクス周辺機器は、特定のグラフッィク
スレジスタ及び／又は機能を指定するために、このアド
レススペースの一部を用いる。仮想システムアーキテク
チャは、ＧＸメモリマップ領域２３２を確立するために
上述のＤＲＡＭアドレススペースの一部を用いる。典型
的な仮想システムアーキテクチャに対して、ＧＸメモリ
マップ領域は、ビデオフレームバッファおよびＳＭＭ領
域を含む。メモリ制御装置２８はＧＸメモリマップ領域
を物理的なメモリへ再マップする。典型的な再マップす
るアプローチはフレームバッファをシステムメモリの上
部へ再マップすることであり、ＳＭＭ領域を、グラフィ
ックス機能（しかし、この機能のためのＶＳＡによって
必要とされない）に対して通常リザーブされるシステム
メモリの６４０Ｋ−７６８Ｋの領域へ再マップすること
である。
【００６１】バス制御装置１２はいろいろな制御信号を
与えるために、Ｃ−バス（図１の３０）からアドレスを
デコードするＸマッパー（Ｘmapper) ２３５を含む。１
つのこの制御信号--ＧＸ ＭＥＭ--はＧＸメモリ２３２
内にあるアドレスを指示するために用いられる。ＧＸ
ＭＥＭの表明に応答して、メモリ制御装置２８は、ＧＸ
メモリ領域２３２内にあるアドレスがフレームバッファ
或いはＳＭＭ領域内にあるか否かを決定するために、２
ビットデコードを行う。もし、アドレスがＳＭＭ領域内
にあるなら、メモリ制御装置はシステムメモリのＳＭＭ
領域２３３へ再マップすることを行う。図８はＳＭＭメ
モリ領域へのアクセスに関連したキャッシュ制御動作を
示す。もし、バス制御装置がＣバスからのアドレスを受
信し（２４０）、キャッシュミスがキャッシュ（図１の
１８）によって信号されるなら、バス制御装置は、キャ
ッシュ・ライン・フィル・サイクル（cache line fill
cycle)がランされるべきであるか否かを決定するために
アドレス（２４２）をデコードする。
与えるために、Ｃ−バス（図１の３０）からアドレスを
デコードするＸマッパー（Ｘmapper) ２３５を含む。１
つのこの制御信号--ＧＸ ＭＥＭ--はＧＸメモリ２３２
内にあるアドレスを指示するために用いられる。ＧＸ
ＭＥＭの表明に応答して、メモリ制御装置２８は、ＧＸ
メモリ領域２３２内にあるアドレスがフレームバッファ
或いはＳＭＭ領域内にあるか否かを決定するために、２
ビットデコードを行う。もし、アドレスがＳＭＭ領域内
にあるなら、メモリ制御装置はシステムメモリのＳＭＭ
領域２３３へ再マップすることを行う。図８はＳＭＭメ
モリ領域へのアクセスに関連したキャッシュ制御動作を
示す。もし、バス制御装置がＣバスからのアドレスを受
信し（２４０）、キャッシュミスがキャッシュ（図１の
１８）によって信号されるなら、バス制御装置は、キャ
ッシュ・ライン・フィル・サイクル（cache line fill
cycle)がランされるべきであるか否かを決定するために
アドレス（２４２）をデコードする。
【００６２】もし、バス制御装置がＧＸメモリ（２４
５）内としてアドレスをデコードするなら、それはＧＸ
ＭＥＭ（２４６）をメモリ制御装置へ表明する。バス
制御措置およびメモリ制御装置の双方は、アクセスがキ
ャッシュ可能なＳＭＭメモリへ向けられているかを検出
するためにアドレスの２ビットデコードを行う。もしバ
ス制御装置は、アドレスがＳＭＭ領域内にあることを決
定するなら、それはキャッシュミス(cache miss)に応答
してキャッシュ可能なラインフィル(cacheable line fi
ll) を示す内部のＫＥＮ＃（キャッシュイネーブル）信
号を表明する。同時に、メモリ制御装置はＳＭＭ領域内
としてアドレスをデコードし、ＳＭＭ領域２３３内のア
ドレスへ再マップすることを行う。
５）内としてアドレスをデコードするなら、それはＧＸ
ＭＥＭ（２４６）をメモリ制御装置へ表明する。バス
制御措置およびメモリ制御装置の双方は、アクセスがキ
ャッシュ可能なＳＭＭメモリへ向けられているかを検出
するためにアドレスの２ビットデコードを行う。もしバ
ス制御装置は、アドレスがＳＭＭ領域内にあることを決
定するなら、それはキャッシュミス(cache miss)に応答
してキャッシュ可能なラインフィル(cacheable line fi
ll) を示す内部のＫＥＮ＃（キャッシュイネーブル）信
号を表明する。同時に、メモリ制御装置はＳＭＭ領域内
としてアドレスをデコードし、ＳＭＭ領域２３３内のア
ドレスへ再マップすることを行う。
【００６３】４．むすび 本発明の詳細な説明はある典型的な実施の形態について
述べられたけれども、代替の実施の形態ばかりでなく、
これらの実施の形態のいろいろな変更がこの分野の通常
の知識を有するものに示唆されるであろう。例えば、一
般に、仮想システムアーキテクチャに関して、また特に
グラフッックスおよびオーディオの周辺ハードウェア機
能を仮想化するする拡張されたシステム管理モードの説
明は典型的なもののみである。また、ＳＭＩネスティン
グのための特定の実施を含み、ＳＭＨＲレジスタとして
のこのような構成および制御の特徴、ＳＭＩヘッダー位
置のマイクロコードの事前計算、およびＳＭＩ ＮＥＳ
ＴとＳＭＭ ＭＯＤＥの制御信号の使用を含む拡張され
たＳＭＭの特定の実施は典型的なもののみである。ま
た、本発明のＳＭＩネスティングの特徴は、あらゆるソ
ースあるいは原因からのＳＭＩ、内部的に、あるいは外
部的に信号されたトラップ（メモリあるいはＩ／Ｏアク
セス）または割り込みへ応用できる。更に、特定のレジ
スタ構造、マッピング、ビット割付け、およびたの実施
の詳細は、典型的なｘ８６プロセッサおよびコンピュー
タシステムに関して、本発明の詳細な説明を与えるため
のみに述べられている。
述べられたけれども、代替の実施の形態ばかりでなく、
これらの実施の形態のいろいろな変更がこの分野の通常
の知識を有するものに示唆されるであろう。例えば、一
般に、仮想システムアーキテクチャに関して、また特に
グラフッックスおよびオーディオの周辺ハードウェア機
能を仮想化するする拡張されたシステム管理モードの説
明は典型的なもののみである。また、ＳＭＩネスティン
グのための特定の実施を含み、ＳＭＨＲレジスタとして
のこのような構成および制御の特徴、ＳＭＩヘッダー位
置のマイクロコードの事前計算、およびＳＭＩ ＮＥＳ
ＴとＳＭＭ ＭＯＤＥの制御信号の使用を含む拡張され
たＳＭＭの特定の実施は典型的なもののみである。ま
た、本発明のＳＭＩネスティングの特徴は、あらゆるソ
ースあるいは原因からのＳＭＩ、内部的に、あるいは外
部的に信号されたトラップ（メモリあるいはＩ／Ｏアク
セス）または割り込みへ応用できる。更に、特定のレジ
スタ構造、マッピング、ビット割付け、およびたの実施
の詳細は、典型的なｘ８６プロセッサおよびコンピュー
タシステムに関して、本発明の詳細な説明を与えるため
のみに述べられている。
【００６４】また、バイト、ワード、ダブルワード（do
uble words: dwords) 、クワッドワード(quad words: q
words)等への分割データの参照は、特許請求の範囲にお
いて用いられたとき、サイズについて限定する意図では
なく、むしろデータのブロックのための包括的用語とし
て取り扱うように意図されている。更に、ハードウェア
およびソフトウェアロジック間のトレードオフ（trade-
offs) に基づくいろいろな変更はこの分野の通常の知識
を有するものに明らかであろう。また、ＶＳＡソフトウ
ェアおよび種々のＶＳＡ／ＳＭＩルーチン間の機能の割
付けは例示的なものである。本発明は請求項の範囲内に
はいるあらゆる変更あるいは代替の実施の形態を含むも
のである。関連出願 本発明は、米国特許出願、(1) Ser. No. 08/540,351 en
tiled "Virtual Subsystem Architecture （仮想サブシ
ステムアーキテクチャ）" filed October 6, 1995, (2)
Ser. No. 08/458,326 entiled "Virtual Audio Genera
tion And Capture In A Computer（コンピュータにおけ
る仮想オーディオ発生および捕獲）" filed June 2, 19
95, and (3) Ser. No. 08/401,664 entiled "Enhanced
System Management Method and Apparatus（拡張された
システム管理方法および装置）"filed March 9, 1995
、に関連している。
uble words: dwords) 、クワッドワード(quad words: q
words)等への分割データの参照は、特許請求の範囲にお
いて用いられたとき、サイズについて限定する意図では
なく、むしろデータのブロックのための包括的用語とし
て取り扱うように意図されている。更に、ハードウェア
およびソフトウェアロジック間のトレードオフ（trade-
offs) に基づくいろいろな変更はこの分野の通常の知識
を有するものに明らかであろう。また、ＶＳＡソフトウ
ェアおよび種々のＶＳＡ／ＳＭＩルーチン間の機能の割
付けは例示的なものである。本発明は請求項の範囲内に
はいるあらゆる変更あるいは代替の実施の形態を含むも
のである。関連出願 本発明は、米国特許出願、(1) Ser. No. 08/540,351 en
tiled "Virtual Subsystem Architecture （仮想サブシ
ステムアーキテクチャ）" filed October 6, 1995, (2)
Ser. No. 08/458,326 entiled "Virtual Audio Genera
tion And Capture In A Computer（コンピュータにおけ
る仮想オーディオ発生および捕獲）" filed June 2, 19
95, and (3) Ser. No. 08/401,664 entiled "Enhanced
System Management Method and Apparatus（拡張された
システム管理方法および装置）"filed March 9, 1995
、に関連している。
【図１】内部的および外部的に信号されたＳＭＩの割り
込みを有する拡張されたシステム管理モードを含む、仮
想システムアーキテクチャを実施する典型的なコンピュ
ータシステムを示す。
込みを有する拡張されたシステム管理モードを含む、仮
想システムアーキテクチャを実施する典型的なコンピュ
ータシステムを示す。
【図２】電力管理のためのＩ／Ｏトラッピングを含む、
従来のＳＭＭハンドラーの一般的な動作を示す。
従来のＳＭＭハンドラーの一般的な動作を示す。
【図３】例えば、周辺ハードウェアの仮想化をサポート
するＳＭＩネスティングを含む拡張されたＳＭＭの動作
を一般的に示す。
するＳＭＩネスティングを含む拡張されたＳＭＭの動作
を一般的に示す。
【図４】ネストされたＳＭＩイベントおよび再入可能な
ＶＳＡソフトウェアのためのＳＭＩヘッダー／コンテク
ストセグメントを含む、典型的なＳＭＭ領域のマッピン
グを示す。
ＶＳＡソフトウェアのためのＳＭＩヘッダー／コンテク
ストセグメントを含む、典型的なＳＭＭ領域のマッピン
グを示す。
【図５】ＳＭＩネツティングのためのＶＳＡコンテクス
トスタック管理を含む拡張されたＳＭＭを示す。
トスタック管理を含む拡張されたＳＭＭを示す。
【図６】ＳＭＩネスティング動作のためのＳＭＩ ＮＥ
ＳＴおよびＳＭＭ ＭＯＤＥビットの状態変化を示す。
ＳＴおよびＳＭＭ ＭＯＤＥビットの状態変化を示す。
【図７】キャッシュ可能なシステムメモリへのＳＭＭ領
域の典型的なマッピング、およびバス制御装置およびメ
モリ制御装置における関連したキャッシュ可能性の制御
メカニズムを示す。
域の典型的なマッピング、およびバス制御装置およびメ
モリ制御装置における関連したキャッシュ可能性の制御
メカニズムを示す。
【図８】キャッシュ可能なシステムメモリへのＳＭＭ領
域の典型的なマッピング、およびバス制御装置およびメ
モリ制御装置における関連したキャッシュ可能性の制御
メカニズムを示す。
域の典型的なマッピング、およびバス制御装置およびメ
モリ制御装置における関連したキャッシュ可能性の制御
メカニズムを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ エフ ボールドウィン アメリカ合衆国 コロラド州 80525 フ ォート コリンズ サウスサイド コート 108 (72)発明者 シャオリー ワイ メンダイク アメリカ合衆国 テキサス州 75024 プ ラノ タヴァロス ドライヴ 8208
Claims (9)
- 【請求項１】プロセッサが、ＳＭＩイベントを信号する
システム管理割り込み（ＳＭＩ）メカニズムを有する、
処理のシステム管理モード（ＳＭＭ）をサポートするプ
ロセッサとシステムメモリを有すコンピュータシステム
にける、ＳＭＩネスティングを含む拡張されたシステム
管理モードであって、 対応するＳＭＩルーチンにつき、複数のＳＭＩイベント
の各々と関連するための再入可能なＳＭＭハンドラー手
段と、 システムメモリにおけるＳＭＭ領域を定義するためのＳ
ＭＭ領域手段であって、前記ＳＭＭ領域はＳＭＩコンテ
クスト及びＳＭＩハンドラーセグメントを有しており、 ＳＭＩイベントを認識し、対応するＳＭＩルーチンを処
理するためにＳＭＭハンドラーを選択的に呼び出すため
のＳＭＭ手段と、 第１のＳＭＩイベントに対して、第１の選択されたプロ
セッサの状態情報を前記ＳＭＩコンテクストにストア
し、対応する第１のＳＭＩルーチンを処理するために、
前記ＳＭＭハンドラー手段を呼び出すＳＭＭ手段と、 前記第１のＳＭＩルーチンの処理の間に生じる第２のＳ
ＭＩイベントに対して、前記第１の選択されたプロセッ
サの状態情報を維持するために継続している間に、第２
の選択されたプロセッサの状態情報を前記ＳＭＩコンテ
クストにストアし、且つ対応する第２のＳＭＩルーチン
を処理するために、前記ＳＭＭハンドラー手段をリエン
ターする手段と、 プロセッサが前記第２のＳＭＩルーチンの処理を完了し
たとき、前記第２の選択されたプロセッサの状態情報を
リストアし、且つ前記第１のルーチンの処理を再開する
前記ＳＭＭ手段、を有するコンピュータシステム。 - 【請求項２】前記ＳＭＩセグメントは、各ＳＭＩイベン
トが対応する選択されたプロセッサの状態情報をストア
するための対応位置を割り当てられた準スタックとして
実行され、前記第１の選択されたプロセッサの状態情報
は第１の位置にストアされ、前記第２の選択されたプロ
セッサの状態情報は第２の位置にストアされることを特
徴とする請求項１に記載のコンピュータシステム。 - 【請求項３】前記ＳＭＭ手段は、次のＳＭＩイベントに
応答して、選択されたプロセッサの状態情報をストアす
るための、次の位置に対するアドレスポインタをストア
するレジスタを含むことを特徴とする請求項２に記載の
コンピュータシステム。 - 【請求項４】プロセッサ及びシステムメモリを有するコ
ンピュータシステムにおいて使用するＳＭＩネスティン
グを含む拡張されたシステム管理の方法であって、前記
プロセッサは、ＳＭＩイベントを信号するＳＭＩメカニ
ズムを含む処理のＳＭＭをサポートし、 複数のＳＭＩイベントの各々のために、対応するＳＭＩ
ルーチンを含むＳＭＭハンドラーを備えるステップと、 システムメモリにおいて、ＳＭＩコンテクストセグンメ
ントおよびＳＭＭハンドラーセグメントを含む、ＳＭＭ
領域を定義するステップと、 ＳＭＩイベントに応答して、対応するＳＭＩルーチンを
処理するためにＳＭＭハンドラーを選択的に呼び出すス
テップと、 第１のＳＭＩイベントに対して、第１の選択されたプロ
セッサの状態情報をＳＭＩコンテクストセグメントにス
トアし、且つ対応する第１のＳＭＩルーチンを処理する
ために、ＳＭＭハンドラーを呼び出すステップと、 前記第１のＳＭＩルーチンの処理中に生じる第２のＳＭ
Ｉイベントに対して、前記第１の選択されたプロセッサ
の状態情報を維持し続ける間、第２の選択されたプロセ
ッサの状態情報をＳＭＩコンテクストセグメントにスト
アし、且つ対応する第２のＳＭＩルーチンを処理するた
めに、ＳＭＭハンドラー手段を再入するステップと、 前記プロセッサが前記第２のＳＭＩルーチンを処理する
とき、前記再２の選択されたプロセッサの状態情報をリ
ストアし、且つ前記第１のＳＭＩルーチンの処理を再開
するステップ、を有する方法。 - 【請求項５】前記ＳＭＩセグメントは、各ＳＭＩイベン
トが対応する選択されたプロセッサの状態情報をストア
するための、対応する位置に割付られる準スタックとし
て実施され、前記第１の選択されたプロセッサの状態情
報は第１の位置にストアされ、且つ前記第２の選択され
たプロセッサの状態情報は第２の位置にストアされるこ
とを特徴とする請求項４に記載の方法。 - 【請求項６】次のＳＭＩイベントに応答して、選択され
たプロセッサの状態情報をストアするための、次の位置
に対してアドレスポインタをストアするステップをさら
に有することを特徴とする請求項５に記載の方法。 - 【請求項７】前記コンピュータシステムは、キャッシュ
メモリを含み、前記ＳＭＩハンドラーはキャッシュでき
ることを特徴とする請求項１乃至３のいずれか１つのコ
ンピュータシステム、および請求項４乃至６のいずれか
１つの方法。 - 【請求項８】ＳＭＩイベントはプロセッサの内部か、あ
るいは外部の何れかで発生されることを特徴とする請求
項１乃至３のいずれか１つのコンピュータシステム、お
よび請求項４乃至６のいずれか１つの方法。 - 【請求項９】ＳＭＩイベントはメモリマップされたアク
セスによって発生されることを特徴とする請求項１乃至
３のいずれか１つのコンピュータシステム、および請求
項４乃至６のいずれか１つの方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/541359 | 1995-10-10 | ||
| US08/541,359 US5764999A (en) | 1995-10-10 | 1995-10-10 | Enhanced system management mode with nesting |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09128249A true JPH09128249A (ja) | 1997-05-16 |
| JP3854668B2 JP3854668B2 (ja) | 2006-12-06 |
Family
ID=24159248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26850596A Expired - Lifetime JP3854668B2 (ja) | 1995-10-10 | 1996-10-09 | プロセッサが拡張したシステム管理モードを実現するコンピュータシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5764999A (ja) |
| EP (1) | EP0768603B1 (ja) |
| JP (1) | JP3854668B2 (ja) |
| DE (1) | DE69623222T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130081301A (ko) * | 2009-08-31 | 2013-07-16 | 인텔 코포레이션 | 시스템 관리 모드의 프로세서에 상태 스토리지를 제공하기 위한 장치, 방법 및 시스템 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909696A (en) * | 1996-06-04 | 1999-06-01 | Intel Corporation | Method and apparatus for caching system management mode information with other information |
| US5954812A (en) * | 1996-10-29 | 1999-09-21 | Texas Instruments Incorporated | Apparatus for caching system management memory in a computer having a system management mode employing address translation |
| US6038632A (en) * | 1997-05-07 | 2000-03-14 | Kabushiki Kaisha Toshiba | Interrupt control on SMM |
| US5987604A (en) * | 1997-10-07 | 1999-11-16 | Phoenix Technologies, Ltd. | Method and apparatus for providing execution of system management mode services in virtual mode |
| US6202090B1 (en) * | 1997-12-11 | 2001-03-13 | Cisco Technology, Inc. | Apparatus and method for downloading core file in a network device |
| US5987559A (en) * | 1998-02-02 | 1999-11-16 | Texas Instruments Incorporated | Data processor with protected non-maskable interrupt |
| US6145030A (en) | 1998-03-27 | 2000-11-07 | Intel Corporation | System for managing input/output address accesses at a bridge/memory controller |
| US6145048A (en) * | 1998-09-17 | 2000-11-07 | Micron Technology, Inc. | Method of processing system management interrupt requests |
| US6324651B2 (en) * | 1998-11-12 | 2001-11-27 | International Business Machines Corporation | Method and apparatus for saving device state while a computer system is in sleep mode |
| WO2001042874A2 (en) * | 1999-10-25 | 2001-06-14 | Phoenix Technologies Inc. | Secure dispatching of software system mangement interrupt by vali dating the caller address |
| US6571333B1 (en) * | 1999-11-05 | 2003-05-27 | Intel Corporation | Initializing a memory controller by executing software in second memory to wakeup a system |
| US6526462B1 (en) * | 1999-11-19 | 2003-02-25 | Hammam Elabd | Programmable multi-tasking memory management system |
| US6615288B1 (en) | 1999-12-27 | 2003-09-02 | Dell Products L.P. | Generating system management interrupt in response to usb controller signal and processing interrupt routine in upper most level of system memory |
| US6430655B1 (en) * | 2000-01-31 | 2002-08-06 | Mips Technologies, Inc. | Scratchpad RAM memory accessible in parallel to a primary cache |
| KR100550720B1 (ko) * | 2002-08-19 | 2006-02-08 | 엘지전자 주식회사 | 다중 입출력 통신 시스템의 신호처리 장치 및 방법 |
| US7152169B2 (en) * | 2002-11-29 | 2006-12-19 | Intel Corporation | Method for providing power management on multi-threaded processor by using SMM mode to place a physical processor into lower power state |
| US7421431B2 (en) * | 2002-12-20 | 2008-09-02 | Intel Corporation | Providing access to system management information |
| US20050198421A1 (en) * | 2004-03-08 | 2005-09-08 | Nalawadi Rajeev K. | Method to execute ACPI ASL code after trapping on an I/O or memory access |
| US7711934B2 (en) * | 2005-10-31 | 2010-05-04 | Mips Technologies, Inc. | Processor core and method for managing branch misprediction in an out-of-order processor pipeline |
| US7734901B2 (en) * | 2005-10-31 | 2010-06-08 | Mips Technologies, Inc. | Processor core and method for managing program counter redirection in an out-of-order processor pipeline |
| US7562191B2 (en) * | 2005-11-15 | 2009-07-14 | Mips Technologies, Inc. | Microprocessor having a power-saving instruction cache way predictor and instruction replacement scheme |
| US7496771B2 (en) * | 2005-11-15 | 2009-02-24 | Mips Technologies, Inc. | Processor accessing a scratch pad on-demand to reduce power consumption |
| US7873820B2 (en) * | 2005-11-15 | 2011-01-18 | Mips Technologies, Inc. | Processor utilizing a loop buffer to reduce power consumption |
| US7721071B2 (en) * | 2006-02-28 | 2010-05-18 | Mips Technologies, Inc. | System and method for propagating operand availability prediction bits with instructions through a pipeline in an out-of-order processor |
| US20070204139A1 (en) | 2006-02-28 | 2007-08-30 | Mips Technologies, Inc. | Compact linked-list-based multi-threaded instruction graduation buffer |
| US7370178B1 (en) | 2006-07-14 | 2008-05-06 | Mips Technologies, Inc. | Method for latest producer tracking in an out-of-order processor, and applications thereof |
| US20080016326A1 (en) * | 2006-07-14 | 2008-01-17 | Mips Technologies, Inc. | Latest producer tracking in an out-of-order processor, and applications thereof |
| US7657708B2 (en) * | 2006-08-18 | 2010-02-02 | Mips Technologies, Inc. | Methods for reducing data cache access power in a processor using way selection bits |
| US7650465B2 (en) | 2006-08-18 | 2010-01-19 | Mips Technologies, Inc. | Micro tag array having way selection bits for reducing data cache access power |
| US7647475B2 (en) * | 2006-09-06 | 2010-01-12 | Mips Technologies, Inc. | System for synchronizing an in-order co-processor with an out-of-order processor using a co-processor interface store data queue |
| US8032734B2 (en) * | 2006-09-06 | 2011-10-04 | Mips Technologies, Inc. | Coprocessor load data queue for interfacing an out-of-order execution unit with an in-order coprocessor |
| KR20080027006A (ko) * | 2006-09-22 | 2008-03-26 | 삼성전자주식회사 | 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법 |
| US8078846B2 (en) | 2006-09-29 | 2011-12-13 | Mips Technologies, Inc. | Conditional move instruction formed into one decoded instruction to be graduated and another decoded instruction to be invalidated |
| US7594079B2 (en) | 2006-09-29 | 2009-09-22 | Mips Technologies, Inc. | Data cache virtual hint way prediction, and applications thereof |
| US9946547B2 (en) | 2006-09-29 | 2018-04-17 | Arm Finance Overseas Limited | Load/store unit for a processor, and applications thereof |
| US20080082793A1 (en) * | 2006-09-29 | 2008-04-03 | Mips Technologies, Inc. | Detection and prevention of write-after-write hazards, and applications thereof |
| US7596677B1 (en) * | 2007-02-06 | 2009-09-29 | Parallels Software International, Inc. | Paging cache optimization for virtual machine |
| US8171255B1 (en) | 2007-02-06 | 2012-05-01 | Parallels IP Holdings GmbH | Optimization of paging cache protection in virtual environment |
| US7840792B2 (en) * | 2007-04-25 | 2010-11-23 | American Megatrends, Inc. | Utilizing hand-off blocks in system management mode to allow independent initialization of SMBASE between PEI and DXE phases |
| US20090037932A1 (en) * | 2007-08-01 | 2009-02-05 | Clark Michael T | Mechanism for broadcasting system management interrupts to other processors in a computer system |
| US8151027B2 (en) * | 2009-04-08 | 2012-04-03 | Intel Corporation | System management mode inter-processor interrupt redirection |
| US8478923B2 (en) | 2010-09-25 | 2013-07-02 | International Business Machines Corporation | Interrupt suppression by processing just first interrupt of a same type |
| US9304955B2 (en) * | 2012-12-18 | 2016-04-05 | Advanced Micro Devices, Inc. | Techniques for identifying and handling processor interrupts |
| CN107015931A (zh) * | 2016-01-27 | 2017-08-04 | 三星电子株式会社 | 用于中断处理的方法和加速器单元 |
| US10101928B2 (en) | 2016-02-19 | 2018-10-16 | Dell Products L.P. | System and method for enhanced security and update of SMM to prevent malware injection |
| CN109074113B (zh) | 2016-07-19 | 2020-11-03 | 惠普发展公司，有限责任合伙企业 | 功率监控和降低 |
| US10552280B2 (en) | 2017-12-14 | 2020-02-04 | Microsoft Technology Licensing, Llc | In-band monitor in system management mode context for improved cloud platform availability |
| US11481248B2 (en) * | 2020-08-05 | 2022-10-25 | Dell Products L.P. | Completing an SMI task across multiple SMI events |
| US12430132B2 (en) | 2021-03-29 | 2025-09-30 | SiFive, Inc. | Technologies for interconnect address remapper with event recognition and register management |
| US12488410B2 (en) | 2022-03-18 | 2025-12-02 | Intel Corporation | Local memory translation table accessed and dirty flags |
| US11748283B1 (en) * | 2022-03-18 | 2023-09-05 | Intel Corporation | Scalable I/O virtualization interrupt and scheduling |
| US12613739B2 (en) | 2022-03-18 | 2026-04-28 | Intel Corporation | Hard partitioning via intra-SOC composition |
| US12499503B2 (en) | 2022-03-18 | 2025-12-16 | Intel Corporation | Multi-render partitioning |
| US12572392B2 (en) | 2022-03-18 | 2026-03-10 | Intel Corporation | Flexible partitioning of GPU resources |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357628A (en) * | 1992-03-25 | 1994-10-18 | Intel Corporation | Computer system having integrated source level debugging functions that provide hardware information using transparent system interrupt |
| JPH06230979A (ja) * | 1992-06-17 | 1994-08-19 | Cyrix Corp | 改良されたシステム管理方法および装置 |
| US5509139A (en) * | 1993-03-22 | 1996-04-16 | Compaq Computer Corp. | Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode |
| US5551044A (en) * | 1994-12-01 | 1996-08-27 | Intel Corporation | Method and apparatus for interrupt/SMI# ordering |
-
1995
- 1995-10-10 US US08/541,359 patent/US5764999A/en not_active Expired - Lifetime
-
1996
- 1996-09-19 DE DE69623222T patent/DE69623222T2/de not_active Expired - Lifetime
- 1996-09-19 EP EP96306809A patent/EP0768603B1/en not_active Expired - Lifetime
- 1996-10-09 JP JP26850596A patent/JP3854668B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130081301A (ko) * | 2009-08-31 | 2013-07-16 | 인텔 코포레이션 | 시스템 관리 모드의 프로세서에 상태 스토리지를 제공하기 위한 장치, 방법 및 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0768603A2 (en) | 1997-04-16 |
| DE69623222T2 (de) | 2003-01-02 |
| EP0768603B1 (en) | 2002-08-28 |
| EP0768603A3 (en) | 1997-12-29 |
| DE69623222D1 (de) | 2002-10-02 |
| US5764999A (en) | 1998-06-09 |
| JP3854668B2 (ja) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854668B2 (ja) | プロセッサが拡張したシステム管理モードを実現するコンピュータシステム | |
| US6598136B1 (en) | Data transfer with highly granular cacheability control between memory and a scratchpad area | |
| US5801720A (en) | Data transfer from a graphics subsystem to system memory | |
| US6442635B1 (en) | Processor architecture for virtualizing selective external bus transactions | |
| US9298498B2 (en) | Building a run list for a coprocessor based on rules when the coprocessor switches from one context to another context | |
| US7020767B2 (en) | Techniques for reducing the rate of instruction issuance | |
| US7065630B1 (en) | Dynamically creating or removing a physical-to-virtual address mapping in a memory of a peripheral device | |
| US6046752A (en) | Peer-to-peer parallel processing graphics accelerator | |
| US5740464A (en) | Architecture for providing input/output operations in a computer system | |
| US5721947A (en) | Apparatus adapted to be joined between the system I/O bus and I/O devices which translates addresses furnished directly by an application program | |
| US8035648B1 (en) | Runahead execution for graphics processing units | |
| US20040187122A1 (en) | Systems and methods for enhancing performance of a coprocessor | |
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| WO2013090594A2 (en) | Infrastructure support for gpu memory paging without operating system integration | |
| US11954044B2 (en) | Translation lookaside buffer prewarming | |
| JPH05150981A (ja) | データ処理装置 | |
| JP2009145932A (ja) | 画像情報の更新を検出するプログラム、方法および画像処理装置 | |
| WO1992001256A1 (en) | Application address display window mapper for a sharable ms-dos processor | |
| KR20040074622A (ko) | 그래픽 처리 장치를 위한 멀티쓰레디드 커널 | |
| WO2000000887A9 (en) | Method and apparatus for transporting information to a graphic accelerator card | |
| US20050165976A1 (en) | Dynamic address windowing on a PCI bus | |
| JP3088303B2 (ja) | キャッシュ・メモリ・バンク制御装置 | |
| JP4490585B2 (ja) | 周辺ステータスについての内部レジスタを有するプロセッサまたはコア論理演算装置 | |
| US9652560B1 (en) | Non-blocking memory management unit | |
| US5786825A (en) | Virtual display subsystem in a computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060123 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060424 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |