JPH09129471A - 薄膜インダクタ - Google Patents
薄膜インダクタInfo
- Publication number
- JPH09129471A JPH09129471A JP30975495A JP30975495A JPH09129471A JP H09129471 A JPH09129471 A JP H09129471A JP 30975495 A JP30975495 A JP 30975495A JP 30975495 A JP30975495 A JP 30975495A JP H09129471 A JPH09129471 A JP H09129471A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductor
- spiral
- insulating substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 13
- 238000001459 lithography Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910001120 nichrome Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 絶縁性基板に金属薄膜の膜厚の厚い渦巻、つ
づら折れ形、スパイラル路のインダクタンス素子に関す
るもので、具体的には数百ＭＨｚ〜数拾ＧＨｚの高周波
信号を処理するために用いられる準ミリ波、並びにマイ
クロ波集積回路に用いられるインダクタ素子に関する。 【構成】 絶縁性基板に、リソグラフィ技術等を利用し
て、予め渦巻導体線路と同一寸法形状に０．１μｍ〜１
０．０μｍの凹面を形成した絶縁性基板表面に、金属を
全面着膜堆積し、該絶縁基板上の凹状渦巻導体をリソグ
ラフィ技術に因って、渦巻状導体金属薄膜のみを残し、
それ以外の箇所の金属薄膜は全て除去して作製すること
に因り、絶縁基板に予め形成された、凹面深さ分の渦巻
導体の膜厚分だけ膜厚を容易に厚くする事が出来る為、
導体抵抗の抵抗値を低く製作出来ることを特徴とする薄
膜インダクタ。
づら折れ形、スパイラル路のインダクタンス素子に関す
るもので、具体的には数百ＭＨｚ〜数拾ＧＨｚの高周波
信号を処理するために用いられる準ミリ波、並びにマイ
クロ波集積回路に用いられるインダクタ素子に関する。 【構成】 絶縁性基板に、リソグラフィ技術等を利用し
て、予め渦巻導体線路と同一寸法形状に０．１μｍ〜１
０．０μｍの凹面を形成した絶縁性基板表面に、金属を
全面着膜堆積し、該絶縁基板上の凹状渦巻導体をリソグ
ラフィ技術に因って、渦巻状導体金属薄膜のみを残し、
それ以外の箇所の金属薄膜は全て除去して作製すること
に因り、絶縁基板に予め形成された、凹面深さ分の渦巻
導体の膜厚分だけ膜厚を容易に厚くする事が出来る為、
導体抵抗の抵抗値を低く製作出来ることを特徴とする薄
膜インダクタ。
Description
【０００１】
【産業上の利用分野】本発明は絶縁性基板に金属薄膜の
渦巻、フープ形、つづら折り形の導体線路のインダクタ
ンス素子に関するもので、具体的には数百ＭＨｚ〜数拾
ＧＨｚの高周波信号を処理するために用いられる準ミリ
波、並びにマイクロ波集積回路に用いられるインダクタ
素子に関する。
渦巻、フープ形、つづら折り形の導体線路のインダクタ
ンス素子に関するもので、具体的には数百ＭＨｚ〜数拾
ＧＨｚの高周波信号を処理するために用いられる準ミリ
波、並びにマイクロ波集積回路に用いられるインダクタ
素子に関する。
【０００２】
【従来の技術】従来は絶縁性基板に金属薄膜の渦巻、つ
づら折り形、スパイラル形の導体線路を形成する場合に
は、絶縁性基板の表面全体に着膜した後、リソグラフィ
技術等によって渦巻状導体の金属薄膜のみを残し、それ
以外の箇所の金属薄膜は全て除去して膜厚を２μｍ以上
に作製することは技術的にも、経済的にも不利である。
づら折り形、スパイラル形の導体線路を形成する場合に
は、絶縁性基板の表面全体に着膜した後、リソグラフィ
技術等によって渦巻状導体の金属薄膜のみを残し、それ
以外の箇所の金属薄膜は全て除去して膜厚を２μｍ以上
に作製することは技術的にも、経済的にも不利である。
【０００３】
【発明が解決しようとする課題】本発明は絶縁性基板に
金属薄膜の膜厚の厚い渦巻、フープ形、つづら折れ形導
体線路を作製し、導体抵抗値を低くすることにより損失
を小さくし、高周波特性の良好なインダクタを作製す
る。
金属薄膜の膜厚の厚い渦巻、フープ形、つづら折れ形導
体線路を作製し、導体抵抗値を低くすることにより損失
を小さくし、高周波特性の良好なインダクタを作製す
る。
【０００４】
【課題を解決するための手段】前記問題を解決するため
本発明では、絶縁性基板に、リソグラフィ技術を利用し
て、予め渦巻導体線路（スパイラル形導体線路）と同一
寸法形状に０．１μｍ〜１０．０μｍの凹面を形成した
縁性基板表面に金属を着膜堆積し、該絶縁基板上の凹型
の渦巻導体をリソグラフィ技術によって、渦巻状導体の
膜厚を厚く製作することにより、導体抵抗値を低くし、
損失を小さく、高周波波特性の良好な薄膜インダクタを
作製する。
本発明では、絶縁性基板に、リソグラフィ技術を利用し
て、予め渦巻導体線路（スパイラル形導体線路）と同一
寸法形状に０．１μｍ〜１０．０μｍの凹面を形成した
縁性基板表面に金属を着膜堆積し、該絶縁基板上の凹型
の渦巻導体をリソグラフィ技術によって、渦巻状導体の
膜厚を厚く製作することにより、導体抵抗値を低くし、
損失を小さく、高周波波特性の良好な薄膜インダクタを
作製する。
【０００５】
【実施例１】本発明の第１の発明について図面を参照し
て説明する。
て説明する。
【０００６】図−１は本発明のスパイラル形の構造を示
す断面図、図−２は平面図である。
す断面図、図−２は平面図である。
【０００７】図−１に示すように絶縁基板に光感光性樹
脂をスピンコータを用いて塗布した後、プリベークし、
予めスパイラル形導体線路と同一寸法形状に作製した、
マスクをプリベークされた光感光性樹脂の表面に重ね合
わせた後、露光機にて露光し、次いで現像、ポスト・キ
ュアー、エッチング、樹脂剥離、水洗の順序で基板上に
渦巻形の溝を０．１μｍ〜１０．０μｍの凹部形状にエ
ッチングして作製した基板に、スパッタリング等の方法
で着膜し、続いて、前記方法と同様に感光樹脂塗布、プ
リベーク、露光、現像、ポストキュアー、エッチングの
順序で渦巻状導体膜厚を厚く作製する事により導体抵抗
を小さくし、インダクター内の損失を小さくする事が出
来るのみならず、周波数特性も良好となる電子部品を作
製する。
脂をスピンコータを用いて塗布した後、プリベークし、
予めスパイラル形導体線路と同一寸法形状に作製した、
マスクをプリベークされた光感光性樹脂の表面に重ね合
わせた後、露光機にて露光し、次いで現像、ポスト・キ
ュアー、エッチング、樹脂剥離、水洗の順序で基板上に
渦巻形の溝を０．１μｍ〜１０．０μｍの凹部形状にエ
ッチングして作製した基板に、スパッタリング等の方法
で着膜し、続いて、前記方法と同様に感光樹脂塗布、プ
リベーク、露光、現像、ポストキュアー、エッチングの
順序で渦巻状導体膜厚を厚く作製する事により導体抵抗
を小さくし、インダクター内の損失を小さくする事が出
来るのみならず、周波数特性も良好となる電子部品を作
製する。
【０００８】
【実施例２】本発明の第２の発明について図−３を参照
して説明する。本発明の実施例２の方法は実施例１に記
載した様にリソグラフィ技術を利用してつづら折り状の
形状構造にインダクターを製作し、インダクタ内の損
失、及び高周波特性の良好な電子部品を作製する。
して説明する。本発明の実施例２の方法は実施例１に記
載した様にリソグラフィ技術を利用してつづら折り状の
形状構造にインダクターを製作し、インダクタ内の損
失、及び高周波特性の良好な電子部品を作製する。
【０００９】
【実施例３】本発明の第３の発明について図−４を参照
して説明する。本発明の実施例３の方法は実施例１に記
載した様にリソグラフィ技術を利用してフープ状の形状
構造にインダクタを製作し、インダクター内の損失、及
び高周波特性の良好な電子部品を作製する。
して説明する。本発明の実施例３の方法は実施例１に記
載した様にリソグラフィ技術を利用してフープ状の形状
構造にインダクタを製作し、インダクター内の損失、及
び高周波特性の良好な電子部品を作製する。
【００１０】
【実施例４】本発明の第４の発明について図−５を参照
して説明する。本発明の実施例５の方法は実施例１に記
載した様に導体抵抗材材料としてＮｉＣｒ／Ｐｄ／Ａ
ｕ、等の材料を用いたインダクタを製作し、インダクタ
内の損失を小さくし、高周波特性の良好な電子部品を作
製する事が出来る。
して説明する。本発明の実施例５の方法は実施例１に記
載した様に導体抵抗材材料としてＮｉＣｒ／Ｐｄ／Ａ
ｕ、等の材料を用いたインダクタを製作し、インダクタ
内の損失を小さくし、高周波特性の良好な電子部品を作
製する事が出来る。
【００１１】
【実施例５】本発明の第５の発明について図−６を参照
して説明する。本発明の実施例６の方法は実施例１に記
載した様に導体抵抗材料として無電解Ｎｉ鍍金、及びＦ
ｅ／Ｃｏ、Ｆｅ／Ｎｉ等の機能鍍金を用いたインダクタ
ーを作製し、インダクタ内の損失を小さくし、高周波特
性の良好な電子部品をする事ができる。
して説明する。本発明の実施例６の方法は実施例１に記
載した様に導体抵抗材料として無電解Ｎｉ鍍金、及びＦ
ｅ／Ｃｏ、Ｆｅ／Ｎｉ等の機能鍍金を用いたインダクタ
ーを作製し、インダクタ内の損失を小さくし、高周波特
性の良好な電子部品をする事ができる。
【００１２】
【発明の効果】従来は絶縁性基板に金属薄膜の渦巻、つ
づら折り形、スパイラル形の導体線路を形成する場合に
は、絶縁性基板の表面全体に着膜した後、リソグラフィ
技術等に因って渦巻状導体の金属薄膜のみを残し、それ
以外の箇所の金属薄膜は全て除去して膜厚を２μｍ以上
に作製することは技術的にも、経済的にも不利である。
づら折り形、スパイラル形の導体線路を形成する場合に
は、絶縁性基板の表面全体に着膜した後、リソグラフィ
技術等に因って渦巻状導体の金属薄膜のみを残し、それ
以外の箇所の金属薄膜は全て除去して膜厚を２μｍ以上
に作製することは技術的にも、経済的にも不利である。
【００１３】本発明は絶縁性基板に金属薄膜の膜厚の厚
い渦巻、つづら折れ形、スパイラル形導体線路を作製
し、導体抵抗値を低くすることに因りインダクタ内の損
失を小さくし、高周波特性の良好なインダクタの作製が
可能となる。
い渦巻、つづら折れ形、スパイラル形導体線路を作製
し、導体抵抗値を低くすることに因りインダクタ内の損
失を小さくし、高周波特性の良好なインダクタの作製が
可能となる。
【図１】本発明の第１の発明を説明するための構造を表
す図である。上側の図は薄膜インダクターの平面図を、
下側の図はその断面の構造を示している。
す図である。上側の図は薄膜インダクターの平面図を、
下側の図はその断面の構造を示している。
【図２】本発明の第２の発明を説明するための構造を表
す図である。上側の図は薄膜インダクターの平面図を、
下側の図はその断面の構造を示している。
す図である。上側の図は薄膜インダクターの平面図を、
下側の図はその断面の構造を示している。
【図３】本発明の第３の発明を説明するための構造を表
す図である。上側の図は薄膜インダクターの平面図を、
下側の図はその断面の構造を示している。
す図である。上側の図は薄膜インダクターの平面図を、
下側の図はその断面の構造を示している。
【図４】本発明の第４、及び第５の発明を説明する図で
ある。上側の右図は第３の発明を説明する断面図であ
り、左図は第４の発明を説明する断面図である。下側の
図では絶縁基板、凹部溝、導体線路を模式的に説明し
た。
ある。上側の右図は第３の発明を説明する断面図であ
り、左図は第４の発明を説明する断面図である。下側の
図では絶縁基板、凹部溝、導体線路を模式的に説明し
た。
１ 絶縁基板 ２ 凹部溝 ３ 導体線路 ４ 薄膜インダクター
Claims (5)
- 【請求項１】絶縁性基板に、リソグラフィ技術等を利用
して、予め渦巻導体線路と同一寸法形状に０．１μｍ〜
１０．０μｍの凹面を形成した絶縁性基板表面に、金属
を全面着膜堆積し、該絶縁基板上の凹状渦巻導体をリソ
グラフィ技術によって、渦巻状導体金属薄膜のみを残
し、それ以外の箇所の金属皮膜は、全て除去することに
因り、絶縁基板に予め形成された凹面深さ分の渦巻導体
の膜厚分だけ、膜厚を容易に厚くし、導体抵抗の抵抗値
を小さく製作し、インダクタの損失を小さくすることを
特徴とする薄膜インダクタ。 - 【請求項２】請求範囲の請求項１の薄膜インダクタはつ
づら折れ形に導体作製したことを特徴とする薄膜インダ
クタ。 - 【請求項３】請求範囲の請求項１の薄膜インダクタはフ
ープ形に作製したことを特徴とする薄膜インダクタ。 - 【請求項４】請求範囲の請求１、２、３、項の薄膜イン
ダクタは導体材料としてＮｉＣｒ／Ｐｄ／Ａｕ、Ｃｒ／
Ｐｄ／Ａｕ、Ｔｉ／Ｐｄ／Ａｕ、Ｔａ／Ｐｔ／Ａｕ、等
を用いて作製したことを特徴とする薄膜インダクタ。 - 【請求項５】請求範囲の請求１、２、３、項の薄膜イン
ダクタは導体材料として無電解Ｎｉ鍍金、及びＦｅ／Ｃ
ｏ、Ｆｅ／Ｎｉ、等の機能鍍金を用いて製作したことを
特徴とする薄膜インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30975495A JPH09129471A (ja) | 1995-11-02 | 1995-11-02 | 薄膜インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30975495A JPH09129471A (ja) | 1995-11-02 | 1995-11-02 | 薄膜インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129471A true JPH09129471A (ja) | 1997-05-16 |
Family
ID=17996891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30975495A Pending JPH09129471A (ja) | 1995-11-02 | 1995-11-02 | 薄膜インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881417A (zh) * | 2022-12-07 | 2023-03-31 | 合肥工业大学 | 一种具有高品质因数的自卷曲电感的制备方法 |
-
1995
- 1995-11-02 JP JP30975495A patent/JPH09129471A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881417A (zh) * | 2022-12-07 | 2023-03-31 | 合肥工业大学 | 一种具有高品质因数的自卷曲电感的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7453343B2 (en) | Thin-film type common-mode choke coil | |
| US5071509A (en) | Chip coil manufacturing method | |
| KR101049610B1 (ko) | 코일 부품 및 그 제조방법 | |
| US4224361A (en) | High temperature lift-off technique | |
| JP3000579B2 (ja) | チップコイルの製造方法 | |
| JP2982193B2 (ja) | 高周波コイルの製造方法 | |
| US4601915A (en) | Method of fabricating air supported crossovers | |
| JPS5812315A (ja) | 薄膜コイルの製造方法 | |
| CN113284885A (zh) | 一种在薄膜电路中集成薄膜电容器的方法 | |
| JPH09129471A (ja) | 薄膜インダクタ | |
| KR100678860B1 (ko) | 전극 패턴 형성방법 | |
| KR0162967B1 (ko) | 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법 | |
| JP2000156564A (ja) | プリント配線板及びその製造方法 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| JPH09270330A (ja) | 電子部品 | |
| JPH0442841B2 (ja) | ||
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| KR100987185B1 (ko) | 유전체 코어를 갖는 수동소자 제조방법 | |
| JP2003330161A (ja) | 電子部品の製造方法およびその製造方法を用いた電子部品 | |
| KR100219757B1 (ko) | 적층형 박막 인덕터의 제조 방법 | |
| JP3259417B2 (ja) | 金属薄層パターンの製造方法及びパターン形成用フィルム並びにフィルムコンデンサー | |
| JPH09270355A (ja) | 電子部品及びその製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH0684646A (ja) | 高周波コイルおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040105 |