JPH0442841B2 - - Google Patents
Info
- Publication number
- JPH0442841B2 JPH0442841B2 JP12173383A JP12173383A JPH0442841B2 JP H0442841 B2 JPH0442841 B2 JP H0442841B2 JP 12173383 A JP12173383 A JP 12173383A JP 12173383 A JP12173383 A JP 12173383A JP H0442841 B2 JPH0442841 B2 JP H0442841B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- width
- copper
- substrate
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
［発明の背景］
この発明は、マイクロストリツプ線路に係り、
特に混成回路基板上に厚膜技術を用いて形成した
マイクロストリツプ線路に関するものである。
特に混成回路基板上に厚膜技術を用いて形成した
マイクロストリツプ線路に関するものである。
マイクロ波混成回路の製造に伴なう問題のいく
つかは、フイルム・マイクロエレクトロニクス・
インコーポレーテツドのウイリアム・ジエー・マ
クドナルド（William J.MacDonald）と、サン
ダース・アソシエイツ・インコーポレーテツド・
マイクロ波事業部のチヤールス・エー・ウイーラ
（Charles A.Wheeler）の著書“マイクロ波混成
回路：製造方法の考案”に開示されている。両著
者は、膜導体を流れる高周波電流について“表皮
効果”現象が生じることを指摘している。基板
（セラミツク）と金属被膜との界面における電流
の集中のため膜（導体）の厚さと膜が付着するボ
ンテイング機構に関して所定の条件が必要であ
る。
つかは、フイルム・マイクロエレクトロニクス・
インコーポレーテツドのウイリアム・ジエー・マ
クドナルド（William J.MacDonald）と、サン
ダース・アソシエイツ・インコーポレーテツド・
マイクロ波事業部のチヤールス・エー・ウイーラ
（Charles A.Wheeler）の著書“マイクロ波混成
回路：製造方法の考案”に開示されている。両著
者は、膜導体を流れる高周波電流について“表皮
効果”現象が生じることを指摘している。基板
（セラミツク）と金属被膜との界面における電流
の集中のため膜（導体）の厚さと膜が付着するボ
ンテイング機構に関して所定の条件が必要であ
る。
膜線路の導電特性は、マイクロ波周波数におい
て、少なくとも部分的には、線路の幅および縁の
境界（definition）並びに厚さの関数である。公
知の銅メツキ銀およびその他の厚膜銅技術を用い
ることによつて、現在の回路設計に要求されるの
に充分な低損失および高Ｑを有するマイクロスト
リツプ共振線路を製造できる。しかし、基板に形
成される厚膜線路の幅、縁の境界ならびに厚さを
正確に制御する能力は不充分である。公知の技術
を使用して所望の表皮深さの厚さを得るのに多層
の銅を印刷すると、層の重なりによりマイクロス
トリツプ線路の縁の明確な境界が害われ、マイク
ロストリツプ線路の幅が不正確となる。これによ
つてマイクロストリツプ線路の特性の予測がし難
くなる。
て、少なくとも部分的には、線路の幅および縁の
境界（definition）並びに厚さの関数である。公
知の銅メツキ銀およびその他の厚膜銅技術を用い
ることによつて、現在の回路設計に要求されるの
に充分な低損失および高Ｑを有するマイクロスト
リツプ共振線路を製造できる。しかし、基板に形
成される厚膜線路の幅、縁の境界ならびに厚さを
正確に制御する能力は不充分である。公知の技術
を使用して所望の表皮深さの厚さを得るのに多層
の銅を印刷すると、層の重なりによりマイクロス
トリツプ線路の縁の明確な境界が害われ、マイク
ロストリツプ線路の幅が不正確となる。これによ
つてマイクロストリツプ線路の特性の予測がし難
くなる。
基板にクロム−金あるいはクロム−ニツケル−
金をスパツタリングにより被着させる薄膜技術を
用いて、幅、縁の境界ならびに厚さの良好な制御
を達成することができる。しかし、薄膜技術を用
いるには、精巧かつ高価な機械を必要とする。こ
のコストは大量生産の場合以外許容できないほど
になる。
金をスパツタリングにより被着させる薄膜技術を
用いて、幅、縁の境界ならびに厚さの良好な制御
を達成することができる。しかし、薄膜技術を用
いるには、精巧かつ高価な機械を必要とする。こ
のコストは大量生産の場合以外許容できないほど
になる。
薄膜マイクロストリツプ線路を製造する公知の
薄膜工程の一例は以下の製造工程を有している。
薄膜工程の一例は以下の製造工程を有している。
(1) 99.5％Al2O3基板上に約500オングストローム
のチタンを真空被着、すなわち、蒸着あるいは
スパツタリングにより被着する。
のチタンを真空被着、すなわち、蒸着あるいは
スパツタリングにより被着する。
(2) 合計厚さが２ミクロンとなるまで銅を真空被
着する。この工程はアルミナ基板と強固に固着
するフエーズド（phased）Cu Ti金属被膜を
つくる。
着する。この工程はアルミナ基板と強固に固着
するフエーズド（phased）Cu Ti金属被膜を
つくる。
(3) つぎに上記金属被膜に銅を電気メツキして、
金属の厚さを27ミクロンに増やす。すなわち、
25ミクロンのCuが電気メツキされる。
金属の厚さを27ミクロンに増やす。すなわち、
25ミクロンのCuが電気メツキされる。
(4) 液状フオトレジストを用い、写真製版技術に
より残すべきパターンに対応したフオトレジス
トの窓を残すように露光ならびに現像を行つて
所望のパターンを形成する。
より残すべきパターンに対応したフオトレジス
トの窓を残すように露光ならびに現像を行つて
所望のパターンを形成する。
(5) 露出した銅に10〜12ミクロンの金を電気メツ
キする。
キする。
(6) 金のパターンがメツキされた銅の部分を残し
てフオトレジストを除去する。
てフオトレジストを除去する。
(7) つぎに銅とチタンを基板よりエツチングによ
り除去する。この場合、金のパターンがマスク
として作用するので、金の下にある銅とチタン
はエツチングされない。
り除去する。この場合、金のパターンがマスク
として作用するので、金の下にある銅とチタン
はエツチングされない。
この結果得られた金属被覆パターンは、500オ
ングストロームのチタン、19500オングストロー
ムの真空被着された銅、25ミクロンの電気メツキ
された銅、および10〜12ミクロンの電気メツキさ
れた金を含む。
ングストロームのチタン、19500オングストロー
ムの真空被着された銅、25ミクロンの電気メツキ
された銅、および10〜12ミクロンの電気メツキさ
れた金を含む。
この種のマイクロストリツプ線路をつくるのに
要する製造工程は、非常に大きな労力と特別の装
置を必要とする。以下説明する厚膜技術はもつと
簡単であつて労力も少なく、特別な装置も少なく
て済む。
要する製造工程は、非常に大きな労力と特別の装
置を必要とする。以下説明する厚膜技術はもつと
簡単であつて労力も少なく、特別な装置も少なく
て済む。
超小形電子回路を製造する公知の技術を説明し
ている米国特許を以下に少しばかり挙げる。
ている米国特許を以下に少しばかり挙げる。
米国特許第4152679号（1979年５月１日）
米国特許第3808049号（1978年４月30日）
米国特許第3274328号（1966年９月20日）
米国特許第2257629号（1966年６月21日）
これらの特許の内容を本明細書で引用する。こ
れらは本発明に関連する全般的な技術分野で発行
された米国特許の全部ではなく、その内のほんの
少しを示したにすぎない。
れらは本発明に関連する全般的な技術分野で発行
された米国特許の全部ではなく、その内のほんの
少しを示したにすぎない。
［発明の概要］
経費の高い複雑な薄膜技術を使用せずに、公知
の厚膜技術を用いてマイクロストリツプ線路を製
造する際に伴なつた困難を克服するために、新規
な厚膜製造技術を用いたマイクロストリツプ線路
を提供するものである。
の厚膜技術を用いてマイクロストリツプ線路を製
造する際に伴なつた困難を克服するために、新規
な厚膜製造技術を用いたマイクロストリツプ線路
を提供するものである。
Al2O3基板に対して強固な付着性を有する銅の
第１層を基板上に印刷する。この第１層は、マイ
クロストリツプ線路の幅と縁を正確に限定するた
めに用いられる。この第１層の上に銅の第２層を
形成する。第１層に比較してこの第２層はより低
損失で、Al2O3に対する付着性がより小さくても
よい。しかし、第１層との組合せによつて、完成
したストリツプ線路の付着性は最小の仕様要件を
超えるものになる。第２層はストリツプ線路の厚
さを、たとえば150MHzで５表皮深さのような所
望レベルにつくりあげるのに用いる。この第２層
の幅は第１層の幅よりも僅かに小さくなるように
形成される。これによつて、第１層が、マイクロ
ストリツプ線路の幅と縁を限定しつづけることと
なる。
第１層を基板上に印刷する。この第１層は、マイ
クロストリツプ線路の幅と縁を正確に限定するた
めに用いられる。この第１層の上に銅の第２層を
形成する。第１層に比較してこの第２層はより低
損失で、Al2O3に対する付着性がより小さくても
よい。しかし、第１層との組合せによつて、完成
したストリツプ線路の付着性は最小の仕様要件を
超えるものになる。第２層はストリツプ線路の厚
さを、たとえば150MHzで５表皮深さのような所
望レベルにつくりあげるのに用いる。この第２層
の幅は第１層の幅よりも僅かに小さくなるように
形成される。これによつて、第１層が、マイクロ
ストリツプ線路の幅と縁を限定しつづけることと
なる。
この技術を用いることによつて、二重印刷の不
利な点である幅の制御と縁の境界が害われるとい
うこともなく、複数の表皮深さ、低損失、および
高Ｑのような二重印刷厚膜銅のすべての利点を得
ることができる。
利な点である幅の制御と縁の境界が害われるとい
うこともなく、複数の表皮深さ、低損失、および
高Ｑのような二重印刷厚膜銅のすべての利点を得
ることができる。
［好ましい実施例の説明］
図面を参照して好ましい実施例につき本発明を
説明する。
説明する。
まず第１図を参照する。製造工程は通常の基板
１０を用意することから始まる。基板１０は、公
知の混成回路製造工程に用いられている従来のア
ルミナ基板でよい。基板た第１の厚膜の銅層１２
を形成する。この第１の銅層は、好ましくは
DP9923ガラスフリツト結合厚膜導体組成物によ
つてつくる。DP9923は、イーアイ，デユポン・
ニユーマーズ・カンパニイ・インコーポレーテツ
ド（Du Pont）の製品であつて、そのデータシー
ト＃Ｅ−11728（9/76）に詳しく説明されている。
第１の銅層１２は、左右の縁部１４および１６を
正確に制御して形成され、層の幅１８に対して正
確な制御を達成している。DP9923は基板１０に
強固に固着するのに充分な付着性を有している。
１０を用意することから始まる。基板１０は、公
知の混成回路製造工程に用いられている従来のア
ルミナ基板でよい。基板た第１の厚膜の銅層１２
を形成する。この第１の銅層は、好ましくは
DP9923ガラスフリツト結合厚膜導体組成物によ
つてつくる。DP9923は、イーアイ，デユポン・
ニユーマーズ・カンパニイ・インコーポレーテツ
ド（Du Pont）の製品であつて、そのデータシー
ト＃Ｅ−11728（9/76）に詳しく説明されている。
第１の銅層１２は、左右の縁部１４および１６を
正確に制御して形成され、層の幅１８に対して正
確な制御を達成している。DP9923は基板１０に
強固に固着するのに充分な付着性を有している。
つぎに、第２図を参照するに、残りの工程が示
されている。焼成した後、第１の層の上に第２の
層２０を印刷する。層２０は所望数の表皮深さま
でマイクロストリツプ線路の厚さをつくりあげる
ように形成される。この第２の層２０は、好まし
くは、第１の層１２に使用したDP9923よりも低
損失の反応結合（酸化銅）銅導体組成物である
DP9925である。DP9925もDuPont社の製品であ
る。層２０は、層１２の幅１８よりも狭い幅２２
となるように形成される。したがつて、層１２の
幅１８の正確な制御および縁１４および１６の境
界が、乱されることはない。縁の境界と幅によつ
て決定されるマイクロストリツプ線路の特性は、
基板１０に最も近い線路の部分によつて制御され
る。層１２の頂部に層２０を追加することによつ
て、所望数の表皮深さを得ることができ、これ
は、層１２として正確に制御できる媒体、たとえ
ばDP9923を使用することによつて与えられた正
確な幅と縁の境界の制御を犠性にすることはな
い。第２図において、層１２および２０間の界面
が点線２４で示されている。層２０の形成には低
損失のDP9925を使用することができ、層１２に
必要とされた正確な縁の制御は要求されない。所
望の表皮深さをつくりあげるのにもし必要なら
ば、追加の層を層２０の頂面に印刷することがで
きる。この場合、層１２の正確な縁の境界を乱す
ことがないように、追加の層は層１２の幅よりも
狭くする。
されている。焼成した後、第１の層の上に第２の
層２０を印刷する。層２０は所望数の表皮深さま
でマイクロストリツプ線路の厚さをつくりあげる
ように形成される。この第２の層２０は、好まし
くは、第１の層１２に使用したDP9923よりも低
損失の反応結合（酸化銅）銅導体組成物である
DP9925である。DP9925もDuPont社の製品であ
る。層２０は、層１２の幅１８よりも狭い幅２２
となるように形成される。したがつて、層１２の
幅１８の正確な制御および縁１４および１６の境
界が、乱されることはない。縁の境界と幅によつ
て決定されるマイクロストリツプ線路の特性は、
基板１０に最も近い線路の部分によつて制御され
る。層１２の頂部に層２０を追加することによつ
て、所望数の表皮深さを得ることができ、これ
は、層１２として正確に制御できる媒体、たとえ
ばDP9923を使用することによつて与えられた正
確な幅と縁の境界の制御を犠性にすることはな
い。第２図において、層１２および２０間の界面
が点線２４で示されている。層２０の形成には低
損失のDP9925を使用することができ、層１２に
必要とされた正確な縁の制御は要求されない。所
望の表皮深さをつくりあげるのにもし必要なら
ば、追加の層を層２０の頂面に印刷することがで
きる。この場合、層１２の正確な縁の境界を乱す
ことがないように、追加の層は層１２の幅よりも
狭くする。
本発明の最も実用的かつ好ましいと考えられる
実施例に関して説明したが、本発明は、例示した
実施例に制限されるものではなく、特許請求の範
囲内に包含される種々な変形および均等な構成を
含むことを意図していることを理解すべきであ
る。特許請求の範囲は、これらすべての変形およ
び均等な構成を包含するように最も広く解釈され
るべきである。
実施例に関して説明したが、本発明は、例示した
実施例に制限されるものではなく、特許請求の範
囲内に包含される種々な変形および均等な構成を
含むことを意図していることを理解すべきであ
る。特許請求の範囲は、これらすべての変形およ
び均等な構成を包含するように最も広く解釈され
るべきである。
第１図は、縁と幅とを正確に限定するために第
１の層を形成した後のマイクロストリツプ線路の
断面図、そして、第２図は、第１の層よりも幅が
狭く、第１の層による縁の境界を害うことなくス
トリツプ線路の厚さを増やすために使用される第
２の層を形成した後のマイクロストリツプ線路の
断面図である。 主な符号の説明、１０……基板、１２……第１
の銅層、１４，１６……縁、１８，２２……幅、
２０……第２の銅層。
１の層を形成した後のマイクロストリツプ線路の
断面図、そして、第２図は、第１の層よりも幅が
狭く、第１の層による縁の境界を害うことなくス
トリツプ線路の厚さを増やすために使用される第
２の層を形成した後のマイクロストリツプ線路の
断面図である。 主な符号の説明、１０……基板、１２……第１
の銅層、１４，１６……縁、１８，２２……幅、
２０……第２の銅層。
Claims (1)
- 【特許請求の範囲】 １ 基板と、マイクロストリツプ線路の幅と縁と
を画定するために、該基板上に形成され、ガラス
フリツト結合された第１の厚膜銅導電層と、 前記マイクロストリツプ線路を所要の厚さに形
成するために、該第１の層上に形成され、酸化結
合された第２の厚膜銅導電層と、 を備えたマイクロストリツプ線路。 ２ 特許請求の範囲第１項記載のマイクロストリ
ツプ線路において、前記第２の層の幅は前記第１
の層の幅よりも狭くしたことを特徴としたマイク
ロストリツプ線路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39533682A | 1982-07-06 | 1982-07-06 | |
| US395336 | 1982-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5962201A JPS5962201A (ja) | 1984-04-09 |
| JPH0442841B2 true JPH0442841B2 (ja) | 1992-07-14 |
Family
ID=23562619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12173383A Granted JPS5962201A (ja) | 1982-07-06 | 1983-07-06 | マイクロストリップ線路 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5962201A (ja) |
| DE (1) | DE3321779A1 (ja) |
| GB (1) | GB2123615B (ja) |
| HK (1) | HK1089A (ja) |
| SG (1) | SG60588G (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241205A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 分布定数型ディレイライン |
| FR2652226B1 (fr) * | 1989-09-19 | 1991-10-25 | Alsthom Gec | Procede de realisation de pistes conductrices pour circuits hybrides, notamment pour circuits hybrides de puissance. |
| US5150088A (en) * | 1991-03-27 | 1992-09-22 | Hughes Aircraft Company | Stripline shielding techniques in low temperature co-fired ceramic |
| KR0148749B1 (ko) * | 1992-10-14 | 1998-08-17 | 모리시다 요오이찌 | 필터 및 그 제조방법 |
| JPH09116306A (ja) * | 1995-10-17 | 1997-05-02 | Ngk Spark Plug Co Ltd | マイクロストリップライン型フィルタ |
| JP2020010148A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社フジクラ | 高周波受動部品およびその製造方法 |
-
1983
- 1983-06-16 DE DE19833321779 patent/DE3321779A1/de not_active Withdrawn
- 1983-06-28 GB GB08317466A patent/GB2123615B/en not_active Expired
- 1983-07-06 JP JP12173383A patent/JPS5962201A/ja active Granted
-
1988
- 1988-09-19 SG SG60588A patent/SG60588G/en unknown
-
1989
- 1989-01-05 HK HK1089A patent/HK1089A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| GB2123615A (en) | 1984-02-01 |
| GB8317466D0 (en) | 1983-08-03 |
| GB2123615B (en) | 1985-09-25 |
| HK1089A (en) | 1989-01-13 |
| JPS5962201A (ja) | 1984-04-09 |
| SG60588G (en) | 1989-06-02 |
| DE3321779A1 (de) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5120572A (en) | Method of fabricating electrical components in high density substrates | |
| US5254493A (en) | Method of fabricating integrated resistors in high density substrates | |
| US4899439A (en) | Method of fabricating a high density electrical interconnect | |
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| JP2005158887A (ja) | 回路基板及びその製造方法 | |
| US4964947A (en) | Method of manufacturing double-sided wiring substrate | |
| US7520053B2 (en) | Method for manufacturing a bump-attached wiring circuit board | |
| JPH05218645A (ja) | 薄膜多層配線基板の製造方法 | |
| EP0436385B1 (en) | Method of manufacturing a High-frequency inductor | |
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| JPH0442841B2 (ja) | ||
| JP2006313946A (ja) | 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ | |
| US4703392A (en) | Microstrip line and method for fabrication | |
| JP2004260017A (ja) | 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ | |
| JPS62199043A (ja) | 薄膜回路及びその製造法 | |
| JPH0513933A (ja) | プリント配線板の導体パターン及びその形成方法 | |
| US4600663A (en) | Microstrip line | |
| JPS6260662A (ja) | サ−マルヘツドの製造方法 | |
| JPH05218646A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH08250858A (ja) | 回路基板 | |
| JP4328134B2 (ja) | プリント配線基板の製造方法 | |
| JP2003124591A (ja) | 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液 | |
| JP3753915B2 (ja) | 導電性ストリップの形成方法 | |
| JPS6356718B2 (ja) | ||
| KR100219757B1 (ko) | 적층형 박막 인덕터의 제조 방법 |