JPH09129812A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09129812A JPH09129812A JP7284063A JP28406395A JPH09129812A JP H09129812 A JPH09129812 A JP H09129812A JP 7284063 A JP7284063 A JP 7284063A JP 28406395 A JP28406395 A JP 28406395A JP H09129812 A JPH09129812 A JP H09129812A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- island
- wire bonding
- semiconductor chip
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップをハンダでアイランドに接着す
る半導体装置において、該アイランド内にスムーズにグ
ランドワイヤをボンディングすることができる半導体装
置を提供する。 【解決手段】 半導体チップ１０をハンダで放熱板１７
上に接着するアイランド１１内に、ハンダの流れ出しを
防止するための溝１４を設けると共に、溝の内側にワイ
ヤボンディングを施すためのスペース１９と、スペース
を取囲む溝１５を更に設けた。
る半導体装置において、該アイランド内にスムーズにグ
ランドワイヤをボンディングすることができる半導体装
置を提供する。 【解決手段】 半導体チップ１０をハンダで放熱板１７
上に接着するアイランド１１内に、ハンダの流れ出しを
防止するための溝１４を設けると共に、溝の内側にワイ
ヤボンディングを施すためのスペース１９と、スペース
を取囲む溝１５を更に設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを封
止するパッケージの構造に係り、特に電力半導体チップ
を接着する放熱板のアイランド部分の構造に関する。
止するパッケージの構造に係り、特に電力半導体チップ
を接着する放熱板のアイランド部分の構造に関する。
【０００２】
【従来の技術】図４は、従来のパワートランジスタ等を
含むパワーＬＳＩチップのパッケージ構造、特にリード
端子とチップのボンディングパッド間のワイヤの接続状
態を示す。放熱板１７の半導体チップ１０が接着される
中央部分は、銀メッキが施されアイランド１１を形成し
ている。この半導体チップ１０は、パワー素子を含むＬ
ＳＩチップであるため、放熱板１７のアイランド１１上
にハンダ共晶により接着されている。
含むパワーＬＳＩチップのパッケージ構造、特にリード
端子とチップのボンディングパッド間のワイヤの接続状
態を示す。放熱板１７の半導体チップ１０が接着される
中央部分は、銀メッキが施されアイランド１１を形成し
ている。この半導体チップ１０は、パワー素子を含むＬ
ＳＩチップであるため、放熱板１７のアイランド１１上
にハンダ共晶により接着されている。
【０００３】そしてアイランド部１１には、Ｖ溝１４が
設けてある。半導体チップ１０は、アイランド部１１に
ハンダで接着されるが、このハンダが外に流れることを
防止するためにＶ溝１４が設けられている。又、Ｖ溝１
４は、パッケージ外から水分が半導体チップに浸入する
ことを溝に噛み込んだモールド樹脂により防止してい
る。この放熱板１７は、リボンフレームのリード端子１
２と段差を設けてカシメにより接合されている。従っ
て、リボンフレームのリード端子１２と放熱板１７間に
は、紙面に垂直方向に空隙が設けられている。リード端
子１２の先端部１２Ａと、半導体チップのワイヤボンデ
ィングパッド間には、金線１６がワイヤボンディングに
より接続されている。リード端子の先端部、放熱板１７
上のチップ及び金線等は、モールド樹脂によって封止さ
れ、放熱板１７の裏面が熱放散のために露出するように
なっている。
設けてある。半導体チップ１０は、アイランド部１１に
ハンダで接着されるが、このハンダが外に流れることを
防止するためにＶ溝１４が設けられている。又、Ｖ溝１
４は、パッケージ外から水分が半導体チップに浸入する
ことを溝に噛み込んだモールド樹脂により防止してい
る。この放熱板１７は、リボンフレームのリード端子１
２と段差を設けてカシメにより接合されている。従っ
て、リボンフレームのリード端子１２と放熱板１７間に
は、紙面に垂直方向に空隙が設けられている。リード端
子１２の先端部１２Ａと、半導体チップのワイヤボンデ
ィングパッド間には、金線１６がワイヤボンディングに
より接続されている。リード端子の先端部、放熱板１７
上のチップ及び金線等は、モールド樹脂によって封止さ
れ、放熱板１７の裏面が熱放散のために露出するように
なっている。
【０００４】
【発明が解決しようとする課題】しかしながら、チップ
或いはリード端子からグランド接続等のため、チップを
固定したアイランド１１上に直接ワイヤボンディングを
施したい場合がある。係る場合に、Ｖ溝１４の内側のハ
ンダが流れている部分では、ハンダ上には金線のワイヤ
が接着できないため、ワイヤボンディングが不可能であ
り、グランド接続を行うことができない。このため、従
来はＶ溝１４の外側の適当な空いている場所にグランド
ワイヤボンディングを行うことがあるが、リードフレー
ムの構造によっては、ワイヤボンディングのキャピラリ
が入らず、ワイヤボンディングをするスペースがない場
合もある。
或いはリード端子からグランド接続等のため、チップを
固定したアイランド１１上に直接ワイヤボンディングを
施したい場合がある。係る場合に、Ｖ溝１４の内側のハ
ンダが流れている部分では、ハンダ上には金線のワイヤ
が接着できないため、ワイヤボンディングが不可能であ
り、グランド接続を行うことができない。このため、従
来はＶ溝１４の外側の適当な空いている場所にグランド
ワイヤボンディングを行うことがあるが、リードフレー
ムの構造によっては、ワイヤボンディングのキャピラリ
が入らず、ワイヤボンディングをするスペースがない場
合もある。
【０００５】係る場合にはリード端子又は半導体チップ
のボンディングパッドからグランド接続のためのワイヤ
ボンディングを行うことができず、又あえてワイヤボン
ディングを行うと、ワイヤの弛み等により他のリード端
子等に接触して、歩留まりの低下等の問題を生じること
になる。
のボンディングパッドからグランド接続のためのワイヤ
ボンディングを行うことができず、又あえてワイヤボン
ディングを行うと、ワイヤの弛み等により他のリード端
子等に接触して、歩留まりの低下等の問題を生じること
になる。
【０００６】本発明は上述した事情に鑑みて為されたも
ので、半導体チップをハンダでアイランドに接着する半
導体装置において、該アイランド内にスムーズにグラン
ドワイヤをボンディングすることができる半導体装置を
提供することを目的とする。
ので、半導体チップをハンダでアイランドに接着する半
導体装置において、該アイランド内にスムーズにグラン
ドワイヤをボンディングすることができる半導体装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップをハンダで放熱板上に接着するアイランド
内に、該ハンダの流れ出しを防止するための溝を設ける
と共に、該溝の内側にワイヤボンディングを施すための
スペースと、該スペースを取囲む溝を更に設けたことを
特徴とする。
半導体チップをハンダで放熱板上に接着するアイランド
内に、該ハンダの流れ出しを防止するための溝を設ける
と共に、該溝の内側にワイヤボンディングを施すための
スペースと、該スペースを取囲む溝を更に設けたことを
特徴とする。
【０００８】上述した半導体装置の構成によれば、アイ
ランドのＶ溝内にワイヤボンディングのためのスペース
と、これを取巻く溝を設けたことから、半導体チップを
ハンダ共晶でダイボンディングする際に、流れたハンダ
がそのスペースを取囲む溝内にトラップされ、ワイヤボ
ンディングのためのスペース内に流れ込まない。従っ
て、溝で取囲まれたスペース内に、半導体チップ側か
ら、又リード端子側から容易にワイヤボンディングを行
うことができる。
ランドのＶ溝内にワイヤボンディングのためのスペース
と、これを取巻く溝を設けたことから、半導体チップを
ハンダ共晶でダイボンディングする際に、流れたハンダ
がそのスペースを取囲む溝内にトラップされ、ワイヤボ
ンディングのためのスペース内に流れ込まない。従っ
て、溝で取囲まれたスペース内に、半導体チップ側か
ら、又リード端子側から容易にワイヤボンディングを行
うことができる。
【０００９】
【発明の実施の形態】以下、本発明の一実施例について
図１乃至３を参照しながら説明する。
図１乃至３を参照しながら説明する。
【００１０】図１は、本発明の一実施例のワイヤボンデ
ィングのスペースをＶ溝内に備えた放熱板の構造を示
す。図２は、この放熱板をリードフレームにカンメ接続
してグランドワイヤボンディングを施した状態の部分断
面構造を示す。放熱板１７は、その四隅に凸部１８を有
し、これがリードフレームの穴部に嵌合し、この部分を
カシメることにより、放熱板１７とリードフレーム１２
とを接続する。リード端子の先端部１２Ａとカシメ接続
部分のリード端子１２とは、もともとは１枚の銅板から
エッチング加工により形成されたものであるが、図２に
示すように段差を設けることにより、リード先端部１２
Ａを放熱板１７から離隔して配置することができる。
ィングのスペースをＶ溝内に備えた放熱板の構造を示
す。図２は、この放熱板をリードフレームにカンメ接続
してグランドワイヤボンディングを施した状態の部分断
面構造を示す。放熱板１７は、その四隅に凸部１８を有
し、これがリードフレームの穴部に嵌合し、この部分を
カシメることにより、放熱板１７とリードフレーム１２
とを接続する。リード端子の先端部１２Ａとカシメ接続
部分のリード端子１２とは、もともとは１枚の銅板から
エッチング加工により形成されたものであるが、図２に
示すように段差を設けることにより、リード先端部１２
Ａを放熱板１７から離隔して配置することができる。
【００１１】そして、放熱板１７は、図１に示すように
その中央部の点線内がアイランド部１１であり、この部
分には半導体チップを共晶接合するため、銀メッキが施
されている。尚、本実施例では放熱板１７として厚さ約
１ｍｍの銅片が用いられている。そしてアイランド１１
内には、ダイボンディング時にハンダがアイランド外に
流れ出ることを防止するためのＶ溝１４が設けられてい
る。そして、その内側にワイヤボンディングのための円
部１９と、その円部を取囲む溝１５が設けられている。
その中央部の点線内がアイランド部１１であり、この部
分には半導体チップを共晶接合するため、銀メッキが施
されている。尚、本実施例では放熱板１７として厚さ約
１ｍｍの銅片が用いられている。そしてアイランド１１
内には、ダイボンディング時にハンダがアイランド外に
流れ出ることを防止するためのＶ溝１４が設けられてい
る。そして、その内側にワイヤボンディングのための円
部１９と、その円部を取囲む溝１５が設けられている。
【００１２】放熱板１７のアイランド部１１に設けられ
たＶ溝１４は、本実施例では幅が０．３ｍｍであり、深
さが０．１ｍｍである。ワイヤボンディングのスペース
である円部１９は、その直径が０．７mmφ程度であり、
ワイヤボンディングの際のキャピラリが入るのに十分な
大きさとなっている。そして溝１５の深さは０．１mm程
度である。この程度の深さの溝を設けることにより、ハ
ンダの流れをトラップして、Ｖ溝１４ではその外部に流
れ出ないようにして、円環状の溝１５ではボンディング
のためのスペース１９にハンダが入り込まないようにす
ることができる。
たＶ溝１４は、本実施例では幅が０．３ｍｍであり、深
さが０．１ｍｍである。ワイヤボンディングのスペース
である円部１９は、その直径が０．７mmφ程度であり、
ワイヤボンディングの際のキャピラリが入るのに十分な
大きさとなっている。そして溝１５の深さは０．１mm程
度である。この程度の深さの溝を設けることにより、ハ
ンダの流れをトラップして、Ｖ溝１４ではその外部に流
れ出ないようにして、円環状の溝１５ではボンディング
のためのスペース１９にハンダが入り込まないようにす
ることができる。
【００１３】この放熱板１７は、厚さ１ｍｍ程度の銅板
を図１に示すような形状に打抜き加工後、凸部１８及び
溝１４，１５をスタンピングにより形成する。その後中
央部に銀メッキを施すことによりアイランド部１１が形
成される。
を図１に示すような形状に打抜き加工後、凸部１８及び
溝１４，１５をスタンピングにより形成する。その後中
央部に銀メッキを施すことによりアイランド部１１が形
成される。
【００１４】図３は、本発明の一実施例の半導体チップ
とリード端子とのワイヤ接続状態を示す。上述の加工を
施した放熱板１７をリードフレームにカシメ加工した後
に、放熱板１７のアイランド１１上に半導体チップ１０
をハンダを用いてダイボンディングする。半導体チップ
を接着するアイランド１１は、銅板からなる放熱板に銀
メッキが施された部分であり、半導体チップ裏面は例え
ば金とクロムの合金からなる裏張り部を備えているの
で、ハンダによるダイボンディングで比較的低温でアイ
ランド部１１に接着する。
とリード端子とのワイヤ接続状態を示す。上述の加工を
施した放熱板１７をリードフレームにカシメ加工した後
に、放熱板１７のアイランド１１上に半導体チップ１０
をハンダを用いてダイボンディングする。半導体チップ
を接着するアイランド１１は、銅板からなる放熱板に銀
メッキが施された部分であり、半導体チップ裏面は例え
ば金とクロムの合金からなる裏張り部を備えているの
で、ハンダによるダイボンディングで比較的低温でアイ
ランド部１１に接着する。
【００１５】このアイランド部１１には、前述したよう
にＶ溝１４の他に、Ｖ溝１４で囲まれた内部に環状の溝
１５が設けられている。このＶ溝及び環状の溝１５によ
り、ダイボンディングの際流れ出るハンダはトラップさ
れ、溝１５により形成されたワイヤボンディングのため
の円部１９内にハンダの流れ込みが防止される。
にＶ溝１４の他に、Ｖ溝１４で囲まれた内部に環状の溝
１５が設けられている。このＶ溝及び環状の溝１５によ
り、ダイボンディングの際流れ出るハンダはトラップさ
れ、溝１５により形成されたワイヤボンディングのため
の円部１９内にハンダの流れ込みが防止される。
【００１６】金線のワイヤ１６は、それぞれのリード端
子１２Ａの先端部と半導体チップ１０のボンディングパ
ッド間にワイヤボンディングにより接続される。本実施
例においては、グランド接続したいリード端子１２ａか
ら溝１５内の円部１９に金線１６ａがグランドワイヤボ
ンディングされている。このグランドワイヤボンディン
グにより、リード端子の１本１２ａが、半導体チップの
基板部分と同電位となり、特性の安定化等を図ることが
できる。
子１２Ａの先端部と半導体チップ１０のボンディングパ
ッド間にワイヤボンディングにより接続される。本実施
例においては、グランド接続したいリード端子１２ａか
ら溝１５内の円部１９に金線１６ａがグランドワイヤボ
ンディングされている。このグランドワイヤボンディン
グにより、リード端子の１本１２ａが、半導体チップの
基板部分と同電位となり、特性の安定化等を図ることが
できる。
【００１７】尚、本実施例では、リード端子側から、円
部１９にグランドワイヤボンディングを行っているが、
半導体チップ側から円部１９にグランドワイヤボンディ
ングを行うことも勿論可能である。
部１９にグランドワイヤボンディングを行っているが、
半導体チップ側から円部１９にグランドワイヤボンディ
ングを行うことも勿論可能である。
【００１８】本実施例のパワーＬＳＩチップは、ワイヤ
ボンディング後に放熱板１７の裏面が露出するように樹
脂モールド封止される。そして、リードフレームのリー
ド端子が加工され、樹脂封止された半導体装置として完
成する。
ボンディング後に放熱板１７の裏面が露出するように樹
脂モールド封止される。そして、リードフレームのリー
ド端子が加工され、樹脂封止された半導体装置として完
成する。
【００１９】尚、上述した実施例においては、ワイヤボ
ンディングを施すためのスペースは円部とし、その円部
を取囲む円環状の溝を設けたが、このスペースは楕円形
或いは四角形であっても良く、このスペースを取り囲む
溝も楕円状又は角帯状であっても勿論良い。このように
本発明の趣旨を逸脱することなく、種々の変形実施例が
可能である。
ンディングを施すためのスペースは円部とし、その円部
を取囲む円環状の溝を設けたが、このスペースは楕円形
或いは四角形であっても良く、このスペースを取り囲む
溝も楕円状又は角帯状であっても勿論良い。このように
本発明の趣旨を逸脱することなく、種々の変形実施例が
可能である。
【００２０】又、放熱板に設けられたワイヤボンディン
グのための円部を取囲む円環状の溝は、放熱板をリード
フレームにカシメ接続する際の位置合わせに、合わせマ
ークとして利用することができる。
グのための円部を取囲む円環状の溝は、放熱板をリード
フレームにカシメ接続する際の位置合わせに、合わせマ
ークとして利用することができる。
【００２１】
【発明の効果】以上に説明したように、本発明の半導体
装置は、半導体チップをハンダで接着するアイランド
に、そのハンダの流れ込みを防止するための環状の溝を
設け、その環状の溝内の円部にワイヤボンディングを施
すようにしたものである。係る半導体装置の構造によ
り、容易にグランドワイヤをリード端子又は半導体チッ
プ側からアイランド部分に接続することができる。
装置は、半導体チップをハンダで接着するアイランド
に、そのハンダの流れ込みを防止するための環状の溝を
設け、その環状の溝内の円部にワイヤボンディングを施
すようにしたものである。係る半導体装置の構造によ
り、容易にグランドワイヤをリード端子又は半導体チッ
プ側からアイランド部分に接続することができる。
【００２２】アイランド部分にハンダの流れ防止のため
の溝を設けることは、放熱板の加工時に容易に行うこと
が出来るので、ほとんどコストを要することなく本発明
の半導体装置を製作することができる。そして、係るグ
ランドワイヤボンディングにより、半導体装置の特性を
安定させ、又、半導体装置生産の歩留まりを向上させる
ことができる。
の溝を設けることは、放熱板の加工時に容易に行うこと
が出来るので、ほとんどコストを要することなく本発明
の半導体装置を製作することができる。そして、係るグ
ランドワイヤボンディングにより、半導体装置の特性を
安定させ、又、半導体装置生産の歩留まりを向上させる
ことができる。
【図１】本発明の一実施例の放熱板の上面図。
【図２】図１における放熱板とリード端子との接続の状
態を示す部分断面図。
態を示す部分断面図。
【図３】本発明の一実施例の半導体装置のワイヤ接続状
態を示す説明図。
態を示す説明図。
【図４】従来の半導体装置のワイヤ接続状態を示す説明
図。
図。
Claims (1)
- 【請求項１】 半導体チップをハンダで放熱板上に接着
するアイランド内に、該ハンダの流れ出しを防止するた
めの溝を設けると共に、該溝の内側にワイヤボンディン
グを施すためのスペースと、該スペースを取囲む溝を更
に設けたことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28406395A JP3148604B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置 |
| KR1019960050256A KR100378277B1 (ko) | 1995-10-31 | 1996-10-30 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28406395A JP3148604B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129812A true JPH09129812A (ja) | 1997-05-16 |
| JP3148604B2 JP3148604B2 (ja) | 2001-03-19 |
Family
ID=17673819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28406395A Expired - Fee Related JP3148604B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148604B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066553A (ja) * | 2006-09-08 | 2008-03-21 | Furukawa Electric Co Ltd:The | 半導体装置 |
| JP2010283066A (ja) * | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| CN105047641A (zh) * | 2015-08-12 | 2015-11-11 | 深圳市槟城电子有限公司 | 一种半导体芯片集成元件 |
-
1995
- 1995-10-31 JP JP28406395A patent/JP3148604B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066553A (ja) * | 2006-09-08 | 2008-03-21 | Furukawa Electric Co Ltd:The | 半導体装置 |
| JP2010283066A (ja) * | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| CN105047641A (zh) * | 2015-08-12 | 2015-11-11 | 深圳市槟城电子有限公司 | 一种半导体芯片集成元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3148604B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| JP4388586B2 (ja) | 半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JP3367299B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN101118895A (zh) | 具有内置热沉的半导体器件 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JP2002134674A (ja) | 半導体装置およびその製造方法 | |
| JP2857648B2 (ja) | 電子部品の製造方法 | |
| JPH1174439A (ja) | 樹脂モールドパッケージ | |
| JP3148604B2 (ja) | 半導体装置 | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| US11804424B2 (en) | Method for fabricating a semiconductor device by using different connection methods for the semiconductor die and the clip | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JP3342292B2 (ja) | 半導体装置 | |
| JP4764608B2 (ja) | 半導体装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| US12512393B2 (en) | Leadframe | |
| CN112216658A (zh) | 具有适应各种管芯尺寸的引线框架的半导体器件 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JPH0521649A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |