JPH09129990A - 実装基板及び実装方法 - Google Patents

実装基板及び実装方法

Info

Publication number
JPH09129990A
JPH09129990A JP7284889A JP28488995A JPH09129990A JP H09129990 A JPH09129990 A JP H09129990A JP 7284889 A JP7284889 A JP 7284889A JP 28488995 A JP28488995 A JP 28488995A JP H09129990 A JPH09129990 A JP H09129990A
Authority
JP
Japan
Prior art keywords
mounting
conductive adhesive
adhesive member
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7284889A
Other languages
English (en)
Inventor
Naoki Yamazaki
直樹 山崎
Keiichi Yamamoto
敬一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7284889A priority Critical patent/JPH09129990A/ja
Publication of JPH09129990A publication Critical patent/JPH09129990A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は電子部品を表面実装する実装基板に
関し、導電接着部材の印刷不良を防止し、リフロー時の
基板の反りを防止することを目的とする。 【解決手段】 プリント基板32の配線パターンが形成
された少なくとも一方面上に、保護層とは別体の所定の
厚さの印刷用シート33a1 又はソルダレジスト33b
1 が形成される。この印刷用シート33a1 はソルダレ
ジスト33b1 にはプリント基板32上に形成された実
装位置となるランドを表出させ、実装時にソルダペース
トが供給される開口部34a1 ,34b1 が所定数形成
されるように構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を表面実
装する実装基板に関する。近年、実装密度の向上から表
面実装のためのデバイスが開発されており、該デバイス
においても高集積化が進んできてデバイスにおけるリー
ドの狭ピッチ化が図られる。そのため実装基板において
も狭ピッチリードのデバイスに対応したものが要求され
ると共に、装置の小型、薄型化に伴って実装基板の薄型
化が進んでいる。従って、デバイスを実装するための導
電性部材の形成における印刷性の向上、及びリフロー時
の基板の反りの防止を図る必要がある。
【0002】
【従来の技術】図5に、従来の実装基板の部分拡大断面
図を示す。図5に示す実装基板11は表面実装用のもの
で、例えばガラスエポキシで形成された基板12の一方
面上に、エッチング等で配線パターン13及びパターン
上に部品実装のためのランド(パッド)14が形成され
る。そして、ランド14以外の配線パターン13上に絶
縁樹脂の保護膜15が形成されたものである。また、実
装密度の向上による両面実装のために、該基板12に所
定数のスルーホールが形成されて、上記一方面の他に他
方面に同様の配線パターン13、ランド14、保護膜1
5が形成される。
【0003】そこで、図6に、図5の実装基板を用いた
実装工程図を示す。図6において、実装基板11の一方
面上に、上記ランド14に対応した開口部21aを形成
した印刷板(メタルマスク)21が配置され(図6
(A))、そして該印刷板21でソルダペーストや導電
接着剤のペースト状の導電性接着部材22が盛られ、ス
キージ23により該印刷板21の開口部21aに該導電
性接着部材22を埋め込んで印刷を行う(図6
(B))。
【0004】続いて、印刷板21を実装基板11上より
取り外し、所定のランド14上に形成された導電性接着
部材22間で対応する表面実装用のデバイス24が搭載
され、リフローはんだ付けにより固定して実装する(図
6(C))。次に、実装基板11の他方面上に、該当の
ランド14に対応した開口部25aを形成した印刷板
(メタルマスク)25が配置され(図6(D))、そし
て該印刷板25上で導電性接着部材22が盛られ、スキ
ージ23により開口部25aに該導電性接着部材22を
埋め込んで印刷を行う(図6(E))。
【0005】続いて、印刷板25を実装基板11上より
取り外し、所定のランド14上に形成された導電性接着
部材22間で対応するデバイス24が搭載され、リフロ
ーはんだ付けにより固定して実装するものである(図6
(F))。
【0006】
【発明が解決しようとする課題】ところで、表面実装用
のデバイス24におけるリードの多ピン、狭ピッチ化が
進み(例えばQFP(Quad Flat Packa
ge)のICのリードピッチが0.8mm〜0.25m
m)、また実装基板11の薄型化が進んでくると、上記
実装工程で種々の問題を生じるようになってくる。
【0007】ここで、図7に、従来の実装による問題点
の説明図を示す。上述のようにデバイス24の狭ピッチ
化が進むと、上記印刷板21,25の開口部21a,2
5aの間隔が狭くなると共に、開口径が微小(例えば
0.13〜0.35mm)になるもので、該印刷板2
1,25上でのスキージ23による導電性接着部材22
の供給後に該印刷板21,25を実装基板11より取り
外す際に、抜け性が悪くなる。これにより、図7(A)
に示すように導電性接着部材22に角部分が生じてショ
ート形状22aが生じ、又は導電性接着部材22にいわ
ゆるダレ22bが発生して隣接のランド14間でブリッ
ジ状態となって短絡するという事態を生じるという問題
がある。
【0008】また、実装工程でデバイス24をはんだ付
けする際にリフローを行うことから実装基板11に熱ス
トレスが加わり、特に両面実装の場合に履歴による熱ス
トレスで該実装基板11の厚さに応じた反りを生じると
いう問題がある。例えば、図7(B)に示すように、ガ
ラスエポキシで形成された実装基板11の厚さ1.6〜
0.4mmに対して反りが0.5〜3.0mm/100
mm□の範囲で生じるもので、反りが1.0〜1.5m
m/100mm□まで実用上の問題はない。従って、実
装基板11の厚さを1.2mm以上とするか、又は、
1.2mm以下の厚さでリフロー時に反り防止治具(例
えば、棒状、枠状のもので固定)を用いることが行われ
るが、実装基板11を1.2mm以上では薄型化が図れ
ず、また反り防止治具を用いるものでは実装工程が複雑
になると共に、製造コストが高価になるという問題があ
る。
【0009】そこで、本発明は上記課題に鑑みなされた
もので、導電性接着部材の印刷不良を防止し、リフロー
時の基板の反りを防止する実装基板を提供することを目
的とする。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、請求項1では、基板上に形成された配線パターンが
実装位置を表出させて保護層が形成され、該実装位置に
導電性接着部材が形成されて所定種類の電子部品を該導
電性接着部材により所定数実装する実装基板において、
前記基板の少なくとも一方面上に、前記実装位置に対応
する部分に形成される前記導電性接着部材の必要厚さに
応じた厚さの該導電性接着部材が供給される開口部を所
定数有する厚膜部が形成されてなる実装基板が構成され
る。
【0011】請求項2では、請求項1記載の厚膜部は、
前記開口部の厚さで前記保護層と別体の部材で形成され
てなる。請求項3では、請求項1記載の厚膜部は、前記
保護層を前記実装位置における前記開口部の必要厚さに
相当する厚さで形成してなる。
【0012】請求項4では、基板上の実装位置に導電性
接着部材が形成された実装基板上に、該導電性接着部材
により所定種類の電子部品を所定数実装する実装方法に
おいて、前記実装基板は前記基板の少なくとも一方面上
に、前記実装位置に対応して前記導電性接着部材の必要
厚さに応じた厚さの開口部を有した厚膜部が形成されて
おり、該厚膜部の該開口部に該導電性接着部材を印刷に
より供給する工程と、該導電性接着部材が供給された該
厚膜部の開口部に、対応する前記電子部品を搭載する工
程と、加熱リフローにより該電子部品を該導電性接着部
材により実装位置に接着、固定する工程とを含んで実装
方法が構成される。
【0013】上述のように、請求項1又は2の発明で
は、基板の少なくとも一方面上に適宜保護層と別体の部
材の厚膜部が形成され、該厚膜部に導電性接着部材を必
要厚さで供給するための厚さの開口部が形成される。こ
れにより、厚膜部がマスクの役割をして開口部に導電性
接着部材を供給させ、その状態で電子部品を実装するこ
とが可能となって該導電性接着部材の形成における印刷
不良が防止され、かつ厚膜部を所定硬度の材質を選択し
て形成することでリフロー時の基板の反りを防止するこ
とが可能となる。
【0014】請求項3の発明では、厚膜部を元来形成さ
れる保護層で形成し、該保護層を導電性接着部材の必要
厚さに応じた厚さで形成する。これにより、該保護層が
マスクの役割をして実装位置に導電性接着部材を供給す
るに際しての印刷不良の防止、供給位置の精度向上によ
る品質向上を図ることが可能となる。
【0015】請求項4の発明では、請求項1の厚膜部が
形成された実装基板の開口部に導電性接着部材を印刷に
より供給し、当該開口部に電子部品を搭載してリフロー
により実装させる。これにより、導電性接着部材を形成
する際の印刷不良が防止され、リフロー時の基板反りの
防止又は導電性接着部材の供給位置精度向上による品質
向上を図ることが可能となる。
【0016】
【発明の実施の形態】図1に、本発明の第1実施例の断
面構成図を示す。図1(A)に示す実装基板31は、前
述の図5と同様に基材(例えばガラスエポキシ系で形
成)の一方面上に配線パターン、ランド、保護層が形成
された表面実装用のプリント基板32の一方面上に保護
層と別体の厚膜部として例えば絶縁性の印刷用シート3
3が貼着されて形成される。
【0017】この印刷用シート33a1 は、プリント基
板32の実装位置としてのランドに対応する部分に開口
部34a1 が所定数形成されたもので、厚さは後述する
導電性接着部材であるソルダペースト(又は導電接着
剤)の必要厚さで例えば100〜150μmである。形
成材料としては例えばPI(ポリイミド)、セラミック
等の所定硬度のものが選択されるもので、これは後述す
るように実装の際のリフロー時にプリント基板が薄くて
も反りを生じさせないようにするためである。
【0018】また、図1(B)に示す実装基板31は、
上述のプリント基板32の一方面(上記ランド等が形成
された面)上に、ランドに対応する部分に開口部34b
1 を形成した保護層と別体の厚膜部としてのソルダレジ
スト33b1 を積層状に塗布等により形成したもので、
厚さは図1(A)と同様に例えば100〜150μmで
ある。形成材料としては、例えば所定硬度が確保できる
エポキシ系樹脂が上記反り防止等の理由で選択される。
【0019】なお、図1(A),(B)に示す実装基板
31は、プリント基板32の一方面のみに印刷用シート
33a1 やソルダレジスト33b1 を形成した場合を示
したが、該プリント基板32の他方面(裏面)にもラン
ド等が形成された両面の表面実装用の場合には、該他方
面にも上記印刷用シート(33a2 )やソルダレジスト
(33b2 )が形成されるものである(図2は両面実装
のプリント基板32の場合を示している)。
【0020】そこで、図2に、図1の実装基板を用いた
実装工程図を示す。図2において、まず両面実装用のプ
リント基板32の一方面に上記印刷用シート33a
1 (又はソルダレジスト33b1 )が形成され(図2
(A))、この印刷用シート33a 1 (又はソルダレジ
スト33b1 )上に導電性接着部材としてのソルダペー
スト(又は導電接着剤)35が盛られてスキージ36に
より開口部34a1 (34b 1 )に供給される(図2
(B))。
【0021】続いて、印刷用シート33a1 (又はソル
ダレジスト33b1 )の開口部34a1 (34b1 )間
に対応する電子部品(半導体集積装置、抵抗、コンデン
サ等)37が搭載され、リフローはんだ付け(例えば2
35〜240℃の温度)で当該電子部品37が接着、固
定される(図2(C))。
【0022】次いで、プリント基板32の他方面に上記
印刷用シート33a2 (又はソルダレジスト33b2
が形成され(図2(D))、この印刷用シート33a2
(又はソルダレジスト33b2 )上にソルダペースト
(又は導電接着剤)35が盛られてスキージ36により
開口部34a2 (34b2 )に供給される(図2
(E))。
【0023】そして、印刷用シート33a2 (又はソル
ダレジスト33b2 )の開口部34a2 (34b2 )間
に対応する電子部品37が搭載され、リフローはんだ付
け(例えば235〜240℃の温度)で当該電子部品3
7が接着、固定されるものである(図2(F))。
【0024】このように、印刷用シート33a1 ,33
2 (又はソルダレジスト33b1,33b2 )をマス
クの役割をさせて開口部34a1 ,34a2 (34
1 ,34b2 )にソルダペースト(又は導電接着剤)
35を供給し、この状態で電子部品37を実装するもの
であり、電子部品37におけるリードが狭ピッチになっ
ても、供給されるソルダペースト(又は導電接着剤)の
印刷不良やブリッジによる短絡等を防止することができ
る。
【0025】また、印刷用シート33a1 ,33a
2 (又はソルダレジスト33b1 ,33b2 )は高硬度
のものを選択することが可能となりリフロー時の熱スト
レスによるプリント基板32の反りを防止又は実用上問
題のない程度まで軽減することができるもので、実装に
おける品質向上が図られるものである。このことはプリ
ント基板32の厚さをさらに薄型化することができるも
のである。
【0026】次に、図3に、本発明の第2実施例の断面
図を示す。図3に示す実装基板41は、両面実装用のも
のを示したもので、ガラスエポキシ系樹脂で形成した基
材42に必要に応じてスルーホール43が形成され、両
面に所定の配線パターン44が形成される。この配線パ
ターン44の所定部分には電子部品の実装のためのラン
ド(パッド)45が形成されているもので、このランド
45以外の全面に例えばエポキシ系樹脂(絶縁性)の保
護層46が厚膜部として形成される。
【0027】この保護層46は、ランド45上の実装位
置としての開口部46aに上述のソルダペースト(又は
導電接着剤)が供給されるのに必要厚さを確保する厚さ
で形成され、例えば150〜200μmで形成されるも
のである。そこで、図4に、図3の製造工程図を示す。
図4において、上記基材42の両面に例えば銅層51を
めっき等により形成し(図4(A))、スルーホールと
なる部分に穴部52を形成した後(図4(B))、穴部
52内に銅めっきにより銅層51を形成する(図4
(C))。
【0028】続いて、両面に図3の開口部46aの厚さ
となる厚さのドライフィルム53を形成し(図4
(D))、焼付け、現像によりスルーホール、配線パタ
ーン、ランドとなる部分以外のドライフィルム53を除
去した後にランドとなる部分上にマスクを用いてフォト
レジスト54を形成する(図4(E))。次いで、スル
ーホール、配線パターン、ランドとなる部分以外の銅層
51を除去すると共に、ランドとなる部分以外のドライ
フィルム53を剥離する(図4(F))。
【0029】その後、両面全面に上記ドライフィルム5
3と同様の厚さでフォトレジスト55を塗布し(図4
(G))、焼付け(露光)、現像してランド45のみが
表出させるように当該部分のフォトレジスト55及びド
ライフィルム53が剥離される(図4(H))。すなわ
ち、図4(H)において、残ったフォトレジストが膜厚
部としての保護層46となり、ランド45の上方部分が
開口部46aとなる実装基板41が形成されるものであ
る。
【0030】この実装基板41における電子部品の実装
は図2と同様であり、実装時のソルダペースト(又は導
電接着剤)の印刷不良を防止することができるものであ
る。また、実装基板41に形成する厚膜部を保護層46
で形成することにより、実装位置となるランド45の部
分の形成位置が高精度に形成でき、実装基板41の品質
向上を図ることができるものである。
【0031】
【発明の効果】以上のように、請求項1又は2の発明に
よれば、基板の少なくとも一方面上に適宜保護層と別体
の部材の厚膜部が形成され、該厚膜部に導電性接着部材
を必要厚さで供給するための厚さの開口部が形成される
ことにより、厚膜部がマスクの役割をして開口部に導電
性接着部材を供給させ、その状態で電子部品を実装する
ことが可能となって該導電性接着部材の形成における印
刷不良が防止され、かつ厚膜部を所定硬度の材質を選択
して形成することでリフロー時の基板の反りを防止する
ことができる。
【0032】請求項3の発明によれば、厚膜部を元来形
成される保護層で形成し、該保護層を導電性接着部材の
必要厚さに応じた厚さで形成することにより、該保護層
がマスクの役割をして実装位置に導電性接着部材を供給
するに際しての印刷不良の防止、供給位置の精度向上に
よる品質向上を図ることができる。
【0033】請求項4の発明によれば、請求項1の厚膜
部が形成された実装基板の開口部に導電性接着部材を印
刷により供給し、当該開口部に電子部品を搭載してリフ
ローにより実装させることにより、導電性接着部材を形
成する際の印刷不良が防止され、リフロー時の基板反り
の防止又は導電性接着部材の供給位置精度向上による品
質向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の断面構成図である。
【図2】図1の実装基板を用いた実装工程図である。
【図3】本発明の第2実施例の断面図である。
【図4】図3の製造工程図である。
【図5】従来の実装基板の部分拡大断面図である。
【図6】図5の実装基板を用いた実装工程図である。
【図7】従来の実装による問題点の説明図である。
【符号の説明】
31,41 実装基板 32 プリント基板 33a1 ,33a2 印刷用シート 33b1 ,33b2 ソルダレジスト 34a1 ,34a2 ,34b1 ,34b2 開口部 35 ソルダペースト 36 スキージ 37 電子部品 42 基材 44 配線パターン 45 ランド 46 保護層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された配線パターンが実装
    位置を表出させて保護層が形成され、該実装位置に導電
    性接着部材が形成されて所定種類の電子部品を該導電性
    接着部材により所定数実装する実装基板において、 前記基板の少なくとも一方面上に、前記実装位置に対応
    する部分に形成される前記導電性接着部材の必要厚さに
    応じた厚さの該導電性接着部材が供給される開口部を所
    定数有する厚膜部が形成されてなることを特徴とする実
    装基板。
  2. 【請求項2】 請求項1記載の厚膜部は、前記開口部の
    厚さで前記保護層と別体の部材で形成されてなることを
    特徴とする実装基板。
  3. 【請求項3】 請求項1記載の厚膜部は、前記保護層を
    前記実装位置における前記開口部の必要厚さに相当する
    厚さで形成してなることを特徴とする実装基板。
  4. 【請求項4】 基板上の実装位置に導電性接着部材が形
    成された実装基板上に、該導電性接着部材により所定種
    類の電子部品を所定数実装する実装方法において、 前記実装基板は前記基板の少なくとも一方面上に、前記
    実装位置に対応して前記導電性接着部材の必要厚さに応
    じた厚さの開口部を有した厚膜部が形成されており、該
    厚膜部の該開口部に該導電性接着部材を印刷により供給
    する工程と、 該導電性接着部材が供給された該厚膜部の開口部に、対
    応する前記電子部品を搭載する工程と、 加熱リフローにより該電子部品を該導電性接着部材によ
    り実装位置に接着、固定する工程と、 を含むことを特徴とする実装方法。
JP7284889A 1995-11-01 1995-11-01 実装基板及び実装方法 Withdrawn JPH09129990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7284889A JPH09129990A (ja) 1995-11-01 1995-11-01 実装基板及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7284889A JPH09129990A (ja) 1995-11-01 1995-11-01 実装基板及び実装方法

Publications (1)

Publication Number Publication Date
JPH09129990A true JPH09129990A (ja) 1997-05-16

Family

ID=17684358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7284889A Withdrawn JPH09129990A (ja) 1995-11-01 1995-11-01 実装基板及び実装方法

Country Status (1)

Country Link
JP (1) JPH09129990A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105611722A (zh) * 2016-03-21 2016-05-25 安捷利电子科技(苏州)有限公司 一种mems产品的印制电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105611722A (zh) * 2016-03-21 2016-05-25 安捷利电子科技(苏州)有限公司 一种mems产品的印制电路板

Similar Documents

Publication Publication Date Title
CN1319423C (zh) 印刷线路板及半导体装置
CN111919520A (zh) 电子电路装置以及电路基板的制造方法
JPH09129990A (ja) 実装基板及び実装方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JPH08107263A (ja) プリント配線板の製造方法
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
CN113660789A (zh) 电路板封装焊盘的制作方法及电路板
JPH05235522A (ja) ポリイミド膜の形成方法
JPH06206303A (ja) クリーム半田の塗布装置
JP2000309151A (ja) ペースト状物質の印刷方法
JP2001168503A (ja) プリント配線板
JP2003324168A (ja) 半導体集積回路実装用プリント配線板
JPH0722735A (ja) プリント配線板
JPS5853890A (ja) 電子部品のはんだ付け方法
JPS63283051A (ja) 混成集積回路装置用基板
JP3686717B2 (ja) はんだペースト印刷用マスク
JPH0430494A (ja) 印刷配線板及びその製造法
JPH0786727A (ja) プリント配線板及びその製造方法
JPH04152692A (ja) プリント配線板の製造方法
JP3241525B2 (ja) プリント配線板の表面実装方法
JPH05304356A (ja) クリームはんだ供給方法およびプリント配線板
JPH05226385A (ja) 半導体装置の実装方法
JP2000012625A (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
JPH01295489A (ja) 印刷配線板の製造法及びその製造法によって得られる配線板
JP2000277900A (ja) 半田コート複合回路基板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107