JPH09129996A - 発振回路基板 - Google Patents
発振回路基板Info
- Publication number
- JPH09129996A JPH09129996A JP7282089A JP28208995A JPH09129996A JP H09129996 A JPH09129996 A JP H09129996A JP 7282089 A JP7282089 A JP 7282089A JP 28208995 A JP28208995 A JP 28208995A JP H09129996 A JPH09129996 A JP H09129996A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- stage
- circuit board
- ground potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】回路構成的に、回路設計的にも、バッファ段の
出力から侵入する高周波ノイズ成分の影響を抑え、発振
動作の安定が可能で、しかも、小型化可能な発振回路基
板を提供するものである。 【解決手段】発振トランジスタＴＲ1 を含む発振段Ｘ
と、バイアス供給側の出力整合共振回路部Ｚを備えたバ
ッファトランジスタＴＲ2 を含むバッファ段Ｙとを有す
る発振回路を、セラミック多層回路基板１に形成して成
る発振回路基板であって、前記セラミック多層回路基板
の内部に、発振段Ｘの専有のグランド電位パターン３ｘ
と、バッファ段Ｙの専有のグランド電位パターン３ｙと
を配置するとともに、前記発振段Ｘの所定発振周波数と
高周波ノイズ除去の出力整合共振回路部Ｚの共振周波数
を実質的に合致させた。
出力から侵入する高周波ノイズ成分の影響を抑え、発振
動作の安定が可能で、しかも、小型化可能な発振回路基
板を提供するものである。 【解決手段】発振トランジスタＴＲ1 を含む発振段Ｘ
と、バイアス供給側の出力整合共振回路部Ｚを備えたバ
ッファトランジスタＴＲ2 を含むバッファ段Ｙとを有す
る発振回路を、セラミック多層回路基板１に形成して成
る発振回路基板であって、前記セラミック多層回路基板
の内部に、発振段Ｘの専有のグランド電位パターン３ｘ
と、バッファ段Ｙの専有のグランド電位パターン３ｙと
を配置するとともに、前記発振段Ｘの所定発振周波数と
高周波ノイズ除去の出力整合共振回路部Ｚの共振周波数
を実質的に合致させた。
Description
【０００１】
【発明が属する技術分野】本発明は、小型でかつ外来の
ノイズに対する影響が少なく、安定した発振が可能な発
振回路を有する発振回路基板に関するものである。
ノイズに対する影響が少なく、安定した発振が可能な発
振回路を有する発振回路基板に関するものである。
【０００２】
【従来の技術】従来、移動体通信装置やその他の通信装
置においては、発振回路が多用されている。
置においては、発振回路が多用されている。
【０００３】また、通信装置の小型化に伴い、この発振
回路を組み込んだ基板（発振回路基板）の小型化が強く
求められ、同時に、特性的には、他の高周波回路からの
ノイズの影響を受けにくく、安定した発振が可能な発振
回路が要求されている。
回路を組み込んだ基板（発振回路基板）の小型化が強く
求められ、同時に、特性的には、他の高周波回路からの
ノイズの影響を受けにくく、安定した発振が可能な発振
回路が要求されている。
【０００４】発振回路の基本的な構成は、発振源（共振
回路部）、発振トランジスタを中心とした発振段、その
発振段の出力を増幅するバッファトランジスタを中心と
したバッファ段とから構成されている。
回路部）、発振トランジスタを中心とした発振段、その
発振段の出力を増幅するバッファトランジスタを中心と
したバッファ段とから構成されている。
【０００５】このような発振回路を実際の回路基板に組
み込む場合には、高周波動作の回路系と直流成分の回路
系との干渉や、相互悪影響を防止するために、基板の表
面に発振段、バッファ段の信号系の配線パターンを形成
し、電子部品を実装し、裏面にグランド電位やバイアス
供給線などを配置していた。
み込む場合には、高周波動作の回路系と直流成分の回路
系との干渉や、相互悪影響を防止するために、基板の表
面に発振段、バッファ段の信号系の配線パターンを形成
し、電子部品を実装し、裏面にグランド電位やバイアス
供給線などを配置していた。
【０００６】
【発明が解決しようとする課題】上述の発振回路基板で
は、グランド電位パターンが、発振段、バッファ段との
区別なしに形成されていたために、例えば、バッファ段
の出力から、当該発振回路以外の高周波回路からの高周
波ノイズが侵入し、バッファ段に位置するグランド電位
パターンから、発振段に位置するグランド電位パターン
を経由して、発振段に悪影響を与えていた。これによ
り、安定した発振を行うことが困難であった。
は、グランド電位パターンが、発振段、バッファ段との
区別なしに形成されていたために、例えば、バッファ段
の出力から、当該発振回路以外の高周波回路からの高周
波ノイズが侵入し、バッファ段に位置するグランド電位
パターンから、発振段に位置するグランド電位パターン
を経由して、発振段に悪影響を与えていた。これによ
り、安定した発振を行うことが困難であった。
【０００７】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、回路構成的に、回路設計的
にも、バッファ段の出力から侵入する高周波ノイズ成分
の影響を抑えるとともに、しかも、小型化可能で、プリ
ント配線基板の配線の自由度が向上する発振回路基板を
提供するものである。
たものであり、その目的は、回路構成的に、回路設計的
にも、バッファ段の出力から侵入する高周波ノイズ成分
の影響を抑えるとともに、しかも、小型化可能で、プリ
ント配線基板の配線の自由度が向上する発振回路基板を
提供するものである。
【０００８】
【課題を解決するための手段】本発明は、発振トランジ
スタを含む発振段と、バイアス供給側の出力整合共振回
路部を備えたバッファトランジスタを含むバッファ段と
を有する発振回路を、セラミック多層回路基板に形成し
て成る発振回路基板であって、前記セラミック多層回路
基板の内部に、発振段の専有のグランド電位パターン
と、バッファ段の専有のグランド電位パターンとを配置
するとともに、前記発振段の発振周波数とバッフア段の
出力整合共振回路部の共振周波数を実質的に合致させた
発振回路基板である。
スタを含む発振段と、バイアス供給側の出力整合共振回
路部を備えたバッファトランジスタを含むバッファ段と
を有する発振回路を、セラミック多層回路基板に形成し
て成る発振回路基板であって、前記セラミック多層回路
基板の内部に、発振段の専有のグランド電位パターン
と、バッファ段の専有のグランド電位パターンとを配置
するとともに、前記発振段の発振周波数とバッフア段の
出力整合共振回路部の共振周波数を実質的に合致させた
発振回路基板である。
【０００９】
【作用】本発明が対象としている発振回路は、発振トラ
ンジスタを含む発振段と、バイアス供給側の出力整合共
振回路部を備えたバッファトランジスタを含むバッファ
段とを有するものである。
ンジスタを含む発振段と、バイアス供給側の出力整合共
振回路部を備えたバッファトランジスタを含むバッファ
段とを有するものである。
【００１０】そして、用いる基板は、多層回路基板であ
り、特に、多層回路基板の内部、即ち、絶縁層の層間
に、グランド電位パターンが内装されている。尚、多層
回路基板の表面には、発振段、バッファ段の一部を構成
する配線パターンが形成され、発振トランジスタ、バッ
ファトランジスタ、その他の電子部品が実装されてい
る。
り、特に、多層回路基板の内部、即ち、絶縁層の層間
に、グランド電位パターンが内装されている。尚、多層
回路基板の表面には、発振段、バッファ段の一部を構成
する配線パターンが形成され、発振トランジスタ、バッ
ファトランジスタ、その他の電子部品が実装されてい
る。
【００１１】しかも、内装されたグランド電位パターン
は、発振段に対応する領域には、発振段の専有のグラン
ド電位パターンと、バッファ段に対応する領域には、バ
ッファ段の専有のグランド電位パターンとが夫々配置さ
れている。
は、発振段に対応する領域には、発振段の専有のグラン
ド電位パターンと、バッファ段に対応する領域には、バ
ッファ段の専有のグランド電位パターンとが夫々配置さ
れている。
【００１２】上述の構造、特に、発振段の専有のグラン
ド電位パターンと、バッファ段の専有のグランド電位パ
ターンを配置したことにより、バッファ段出力から侵入
する高周波ノイズ成分が、グランド電位パターンを介し
て発振段にまで、帰還してしまうことを有効に抑えるこ
とができる。
ド電位パターンと、バッファ段の専有のグランド電位パ
ターンを配置したことにより、バッファ段出力から侵入
する高周波ノイズ成分が、グランド電位パターンを介し
て発振段にまで、帰還してしまうことを有効に抑えるこ
とができる。
【００１３】特に、帰還量の特性では、発振段の周波数
によっては、減衰極を持つような特性を示す。この減衰
極はバッファ段の出力整合共振回路部の共振周波数によ
り変動し、発振段の発振周波数を考慮して、出力整合共
振回路部の共振周波数を設定することで（実質的に発振
周波数と共振周波数とを合致させる）、発振段の発振周
波数の周辺帯域で、外来の高周波ノイズの帰還を最も少
なくでき、これによって、さらに、安定した発振周波数
で発振動作させることができる。
によっては、減衰極を持つような特性を示す。この減衰
極はバッファ段の出力整合共振回路部の共振周波数によ
り変動し、発振段の発振周波数を考慮して、出力整合共
振回路部の共振周波数を設定することで（実質的に発振
周波数と共振周波数とを合致させる）、発振段の発振周
波数の周辺帯域で、外来の高周波ノイズの帰還を最も少
なくでき、これによって、さらに、安定した発振周波数
で発振動作させることができる。
【００１４】これにより、構造的に２つの領域のグラン
ド電位パターンが多層基板の内部に内装されていること
から、多層回路基板の小型化は維持でき、しかも、プリ
ント配線基板への実装する場合に、プリント配線基板の
配線の引き回しに大きな制約を与えることがない。
ド電位パターンが多層基板の内部に内装されていること
から、多層回路基板の小型化は維持でき、しかも、プリ
ント配線基板への実装する場合に、プリント配線基板の
配線の引き回しに大きな制約を与えることがない。
【００１５】
【発明の実施の形態】以下、本発明の発振回路基板を図
面に基づいて説明する。
面に基づいて説明する。
【００１６】図１は、本発明の発振回路基板は、電子部
品を省略した状態の多層回路基板の部分平面図であり、
図２は、そのグランド電位パターンを形成した多層回路
基板の絶縁層の部分平面図であり、図３は発振源（共振
回路部）を省略した発振段、バッファ段を有する発振回
路図である。
品を省略した状態の多層回路基板の部分平面図であり、
図２は、そのグランド電位パターンを形成した多層回路
基板の絶縁層の部分平面図であり、図３は発振源（共振
回路部）を省略した発振段、バッファ段を有する発振回
路図である。
【００１７】まず、図３で、本発明の発振回路基板に組
み込まれる発振回路の一例を説明する。図３中、Ｘは発
振段であり、Ｙはバッファ段であり、端子Ａは、発振源
からの発振信号が入力される端子であり、端子Ｂは、ハ
ッファ段からの増幅された発振信号が出力される端子で
あり、端子Ｃは、バッファトランジスタ、発振トランジ
スタにバイアスを供給するための電源端子である。
み込まれる発振回路の一例を説明する。図３中、Ｘは発
振段であり、Ｙはバッファ段であり、端子Ａは、発振源
からの発振信号が入力される端子であり、端子Ｂは、ハ
ッファ段からの増幅された発振信号が出力される端子で
あり、端子Ｃは、バッファトランジスタ、発振トランジ
スタにバイアスを供給するための電源端子である。
【００１８】発振段Ｘは、発振トランジスタＴＲ1 、コ
ンデンサＣ1 〜Ｃ3 、抵抗Ｒ1 から構成されており、発
振段Ｙは、バッファトランジスタＴＲ2 、コンデンサＣ
4 〜Ｃ7 、抵抗Ｒ3 〜Ｒ4 、インダクタ成分を有するス
トリップラインＳ／Ｌから構成されている。特に、バッ
ファ段において、ストリップラインＳ／Ｌと、コンデン
サＣ7 とによって出力整合共振回路Ｚが構成されること
になる。
ンデンサＣ1 〜Ｃ3 、抵抗Ｒ1 から構成されており、発
振段Ｙは、バッファトランジスタＴＲ2 、コンデンサＣ
4 〜Ｃ7 、抵抗Ｒ3 〜Ｒ4 、インダクタ成分を有するス
トリップラインＳ／Ｌから構成されている。特に、バッ
ファ段において、ストリップラインＳ／Ｌと、コンデン
サＣ7 とによって出力整合共振回路Ｚが構成されること
になる。
【００１９】この出力整合共振回路Ｚは、通常、電源端
子Ｃから供給されるバイアス電源から高周波成分を除去
すること、さらに、出力端子Ｂと接続される負荷回路と
当該発振回路とのインピーダンスの整合をとるために用
いられているものである。
子Ｃから供給されるバイアス電源から高周波成分を除去
すること、さらに、出力端子Ｂと接続される負荷回路と
当該発振回路とのインピーダンスの整合をとるために用
いられているものである。
【００２０】このような発振回路は、絶縁層が複数積層
されて成る多層回路基板に組み込まれる。
されて成る多層回路基板に組み込まれる。
【００２１】多層回路基板は、アルミナなどの誘電体材
料からなる絶縁層が複数積層してなる多層基板と、多層
基板の表面に形成された所定表面配線パターンと、多層
基板の表面に実装されたトランジスタ、コンデンサ、抵
抗などの電子部品と、多層基板の内部に内装さ多層基板
の内部に内装された所定配線パターンと、多層基板の裏
面または端面に形成された端子電極とから構成されてい
る。
料からなる絶縁層が複数積層してなる多層基板と、多層
基板の表面に形成された所定表面配線パターンと、多層
基板の表面に実装されたトランジスタ、コンデンサ、抵
抗などの電子部品と、多層基板の内部に内装さ多層基板
の内部に内装された所定配線パターンと、多層基板の裏
面または端面に形成された端子電極とから構成されてい
る。
【００２２】本発明では、多層回路基板の表面には、発
振段Ｘ、バッファ段Ｙを構成するための主に信号系の配
線パターン２ｘ・・・、２ｙ・・・が被着形成されてい
る。
振段Ｘ、バッファ段Ｙを構成するための主に信号系の配
線パターン２ｘ・・・、２ｙ・・・が被着形成されてい
る。
【００２３】また、多層回路基板の内部には、発振段の
グランド電位パターン３ｘ、バッファ段のグランド電位
パターン３ｙが内装されている。尚、図１は多層回路基
板１の表面の配線パターン２ｘ、３ｙの一部を示すもの
であり、図２は多層回路基板１を構成するために積層さ
れたある絶縁層１ｂ上の内部配線パターン（グランド電
位パターン３ｘ、３ｙ）の一部を示すものである。
グランド電位パターン３ｘ、バッファ段のグランド電位
パターン３ｙが内装されている。尚、図１は多層回路基
板１の表面の配線パターン２ｘ、３ｙの一部を示すもの
であり、図２は多層回路基板１を構成するために積層さ
れたある絶縁層１ｂ上の内部配線パターン（グランド電
位パターン３ｘ、３ｙ）の一部を示すものである。
【００２４】多層回路基板は、絶縁層となる誘電体材料
のグリーンシートを用いて、積層後一体的に焼結されて
形成され、表面の配線パターン２ｘ、２ｙを導電性ペー
ストの焼き付けにより形成して達成される。尚、表面に
位置するグリーンシートは、ビアホール４となる貫通孔
を形成し、該貫通孔に導電性ペーストを充填してビアホ
ール導体４となる導体を形成しておく。また、表面に位
置するグリーンシート以外のグリーンシートは、ビアホ
ール４となる貫通孔、導体を形成すると同時に、内部配
線パターン、例えばグランド電位パターン３ｘ、３ｙと
なる導体膜を導電性ペーストを印刷・乾燥して形成して
おく。尚、表面に位置するグリーンシート上に予め表面
の配線パターン２ｘ、２ｙを形成しておいても構わな
い。
のグリーンシートを用いて、積層後一体的に焼結されて
形成され、表面の配線パターン２ｘ、２ｙを導電性ペー
ストの焼き付けにより形成して達成される。尚、表面に
位置するグリーンシートは、ビアホール４となる貫通孔
を形成し、該貫通孔に導電性ペーストを充填してビアホ
ール導体４となる導体を形成しておく。また、表面に位
置するグリーンシート以外のグリーンシートは、ビアホ
ール４となる貫通孔、導体を形成すると同時に、内部配
線パターン、例えばグランド電位パターン３ｘ、３ｙと
なる導体膜を導電性ペーストを印刷・乾燥して形成して
おく。尚、表面に位置するグリーンシート上に予め表面
の配線パターン２ｘ、２ｙを形成しておいても構わな
い。
【００２５】図１において、表面配線パターン２ｘは、
発振段Ｘを構成する信号系の回路であり、表面配線パタ
ーン２ｙは、バッファ段ｙを構成する信号系の回路であ
り、図２において、グランド電位パターン３ｘは発振段
Ｘの専有のパターンであり、グランド電位パターン３ｙ
はバッファ段Ｙの専有のパターンである。尚、この２つ
のグランド電位パターン３ｘ、３ｙは、その一部で接続
されているものの、全体として、分離帯５によって区別
されている。また、多層回路基板１の表面は、主に高周
波で動作する信号系配線が位置していることから、各ト
ランジスタＴＲ1 、ＴＲ2 へのバイアス供給線は、主と
して直流成分が流れる配線であるため、バイアス供給配
線６は、図２に示す多層基板の内部に、具体的には、分
離帯５内に配置している。これにより、当該発振回路に
おける高周波の信号成分が、バイアス供給線６に悪影響
を与えることを抑え、トランジスタＴＲ1 、ＴＲ2 の動
作の安定化を図っている。
発振段Ｘを構成する信号系の回路であり、表面配線パタ
ーン２ｙは、バッファ段ｙを構成する信号系の回路であ
り、図２において、グランド電位パターン３ｘは発振段
Ｘの専有のパターンであり、グランド電位パターン３ｙ
はバッファ段Ｙの専有のパターンである。尚、この２つ
のグランド電位パターン３ｘ、３ｙは、その一部で接続
されているものの、全体として、分離帯５によって区別
されている。また、多層回路基板１の表面は、主に高周
波で動作する信号系配線が位置していることから、各ト
ランジスタＴＲ1 、ＴＲ2 へのバイアス供給線は、主と
して直流成分が流れる配線であるため、バイアス供給配
線６は、図２に示す多層基板の内部に、具体的には、分
離帯５内に配置している。これにより、当該発振回路に
おける高周波の信号成分が、バイアス供給線６に悪影響
を与えることを抑え、トランジスタＴＲ1 、ＴＲ2 の動
作の安定化を図っている。
【００２６】以上の多層回路基板１と図３の回路基板を
対応させると、図３における発振段Ｘの、一方がグラン
ド電位に接地されている配線、例えば抵抗Ｒ1 、Ｒ2 、
コンデンサＣ3 の一端は、多層回路基板の厚み方向に延
びるビアホール導体４によって、グランド電位パターン
３ｘに接続されている。また、図３におけるバッファ段
Ｙの、一方がグランド電位に接地されている配線、例え
ばコンデンサＣ4 、Ｃ5 、Ｃ6 の一端は、多層回路基板
の厚み方向に延びるビアホール導体４によって、グラン
ド電位パターン３ｙに接続されている。
対応させると、図３における発振段Ｘの、一方がグラン
ド電位に接地されている配線、例えば抵抗Ｒ1 、Ｒ2 、
コンデンサＣ3 の一端は、多層回路基板の厚み方向に延
びるビアホール導体４によって、グランド電位パターン
３ｘに接続されている。また、図３におけるバッファ段
Ｙの、一方がグランド電位に接地されている配線、例え
ばコンデンサＣ4 、Ｃ5 、Ｃ6 の一端は、多層回路基板
の厚み方向に延びるビアホール導体４によって、グラン
ド電位パターン３ｙに接続されている。
【００２７】ここで、グランド電位パターン３ｘとグラ
ンド電位パターン３ｙを区別する分離帯５の幅は、例え
ば０．６ｍｍであり、この分離帯５に、導体幅、例えば
０．２ｍｍのバイアス供給線が形成されている。
ンド電位パターン３ｙを区別する分離帯５の幅は、例え
ば０．６ｍｍであり、この分離帯５に、導体幅、例えば
０．２ｍｍのバイアス供給線が形成されている。
【００２８】このように、グランド電位パターン３ｘと
グランド電位パターン３ｙを区別することにより、例え
ば、出力端子Ｂから、当該発振回路の外部負荷回路やそ
の他外来する高周波ノイズ（外部回路からの高周波ノイ
ズ）が侵入しても、従来のように、グランド電位パター
ンが発振段、バッファ段とが一体的に形成されていない
ため、グランド電位パターン３ｙ、グランド電位パター
ン３ｘを介して発振段Ｘにまで到達することが少なくな
るので、発振段Ｘの動作を安定化させることができる。
グランド電位パターン３ｙを区別することにより、例え
ば、出力端子Ｂから、当該発振回路の外部負荷回路やそ
の他外来する高周波ノイズ（外部回路からの高周波ノイ
ズ）が侵入しても、従来のように、グランド電位パター
ンが発振段、バッファ段とが一体的に形成されていない
ため、グランド電位パターン３ｙ、グランド電位パター
ン３ｘを介して発振段Ｘにまで到達することが少なくな
るので、発振段Ｘの動作を安定化させることができる。
【００２９】本発明者は、グランド電位パターンの構造
による外部回路からの高周波ノイズの帰還特性を検討し
た。
による外部回路からの高周波ノイズの帰還特性を検討し
た。
【００３０】その結果、図４、図５に示す。尚、図４は
従来のようにグランド電位パターンが発振段、バッファ
段に分け隔てなく配置された状態の特性であり、図５は
本発明のように、発振段Ｘの専有のグランド電位パター
ン３ｘとバッファ段Ｙの専有のグランド電位パターン３
ｙとを配置した場合である。尚、この２つのグランド電
位パターン３ｘ、３ｙとの区別する分離帯５の幅は、
０．６ｍｍとした。
従来のようにグランド電位パターンが発振段、バッファ
段に分け隔てなく配置された状態の特性であり、図５は
本発明のように、発振段Ｘの専有のグランド電位パター
ン３ｘとバッファ段Ｙの専有のグランド電位パターン３
ｙとを配置した場合である。尚、この２つのグランド電
位パターン３ｘ、３ｙとの区別する分離帯５の幅は、
０．６ｍｍとした。
【００３１】この結果、図４に示す従来の発振回路基板
の構造においては、発振段の発振周波数が１ＧＨｚ〜２
ＧＨｚの間において、帰還量が概ね−２０ｄＢ〜−３ｄ
Ｂと一次的な曲線を示すのに対して、図５に示す本発明
の発振回路基板の構造においては、特に、帰還量で発振
段Ｘの発振周波数１．５〜１．７ＧＨｚで、極端に帰還
量が大きくなる減衰極を有することが判る。
の構造においては、発振段の発振周波数が１ＧＨｚ〜２
ＧＨｚの間において、帰還量が概ね−２０ｄＢ〜−３ｄ
Ｂと一次的な曲線を示すのに対して、図５に示す本発明
の発振回路基板の構造においては、特に、帰還量で発振
段Ｘの発振周波数１．５〜１．７ＧＨｚで、極端に帰還
量が大きくなる減衰極を有することが判る。
【００３２】即ち、発振回路を具備した多層回路基板の
構造において、発振段Ｘの専有のグランド電位パターン
３ｘとバッファ段Ｙの専有のグランド電位パターン３ｙ
とを夫々別々に配置することによって、極が発生するこ
とを見出した。このような特性において、たとえ、発振
段Ｘの専有のグランド電位パターン３ｘとバッファ段Ｙ
の専有のグランド電位パターン３ｙと配置したとして
も、外来の高周波ノイズの影響を最小限にするには、こ
の極付近に、発振段Ｘの発振周波数を設定することであ
るが重要である。
構造において、発振段Ｘの専有のグランド電位パターン
３ｘとバッファ段Ｙの専有のグランド電位パターン３ｙ
とを夫々別々に配置することによって、極が発生するこ
とを見出した。このような特性において、たとえ、発振
段Ｘの専有のグランド電位パターン３ｘとバッファ段Ｙ
の専有のグランド電位パターン３ｙと配置したとして
も、外来の高周波ノイズの影響を最小限にするには、こ
の極付近に、発振段Ｘの発振周波数を設定することであ
るが重要である。
【００３３】本発明者が、極の制御について種々検討し
た結果、分離帯５の幅を広くしたり、狭くしたりするこ
とによって、極を若干制御できるものの、制御した分離
帯の幅により、逆にグランド電位パターン３ｘ、３ｙ、
分離帯５に要する面積が増加してしまい、小型な発振回
路基板が達成できなくなることがある。
た結果、分離帯５の幅を広くしたり、狭くしたりするこ
とによって、極を若干制御できるものの、制御した分離
帯の幅により、逆にグランド電位パターン３ｘ、３ｙ、
分離帯５に要する面積が増加してしまい、小型な発振回
路基板が達成できなくなることがある。
【００３４】また、この極は、バッファ段Ｙに具備する
ストリップ線路ＳＬ1 とコンデンサＣ7 からなる出力整
合共振回路部Ｚの共振周波数を変化させることによって
も制御できることを見出した。この出力整合共振回路部
Ｚの共振周波数の制御は、発振回路基板の形状の変化を
伴わず、また、比較的簡単に、その極の制御を可能であ
るという利点を有する。
ストリップ線路ＳＬ1 とコンデンサＣ7 からなる出力整
合共振回路部Ｚの共振周波数を変化させることによって
も制御できることを見出した。この出力整合共振回路部
Ｚの共振周波数の制御は、発振回路基板の形状の変化を
伴わず、また、比較的簡単に、その極の制御を可能であ
るという利点を有する。
【００３５】そこで、発振段Ｘの所定発振周波数を、こ
の極の近傍に配置すれば、たとえ外部の高周波ノイズが
発生しても、発振段Ｘの動作を影響を与えず、安定した
発振動作が確保できる。
の極の近傍に配置すれば、たとえ外部の高周波ノイズが
発生しても、発振段Ｘの動作を影響を与えず、安定した
発振動作が確保できる。
【００３６】この発振段Ｘの発振周波数と極との関係に
おいて、共振周波数を、当該発振回路の発振周波数と実
質的に合致させることによって、極は、発振周波数の近
傍に発生することができる。
おいて、共振周波数を、当該発振回路の発振周波数と実
質的に合致させることによって、極は、発振周波数の近
傍に発生することができる。
【００３７】従って、上述の多層回路基板１の構造、特
に、発振段Ｘの専有のグランド電位パターン３ｘ、バッ
ファ段の専有のグランド電位パターン３ｙを配置させ
て、帰還特性上に極を形成するように、しかも、この極
の周辺に発振段Ｘの発振周波数を存在させるために、バ
ッファ段Ｙの出力整合共振器回路Ｚの共振周波数を、発
振段Ｘの発振周波数に実質的に合致させることが重要で
ある。尚、ここで、発振段Ｘの発振周波数と出力整合共
振器回路Ｚの共振周波数とを実質的に合致とは、発振回
路が電圧制御型の発振回路などであった場合、発振周波
数がある範囲で変動するが、出力整合共振器回路Ｚの固
定的な共振周波数との不一致が発生することや、許容で
きる帰還量で、発振段Ｘの発振周波数と出力整合共振器
回路Ｚの共振周波数とを若干偏位させることができるた
めである。尚、許容できる帰還量とは、概ね−２０ｄＢ
以上であり、図５において、例えば、出力整合共振器回
路Ｚの共振周波数を１．５８ＧＨｚ〜１．６７ＧＨｚ程
度としてもよいことを言う。
に、発振段Ｘの専有のグランド電位パターン３ｘ、バッ
ファ段の専有のグランド電位パターン３ｙを配置させ
て、帰還特性上に極を形成するように、しかも、この極
の周辺に発振段Ｘの発振周波数を存在させるために、バ
ッファ段Ｙの出力整合共振器回路Ｚの共振周波数を、発
振段Ｘの発振周波数に実質的に合致させることが重要で
ある。尚、ここで、発振段Ｘの発振周波数と出力整合共
振器回路Ｚの共振周波数とを実質的に合致とは、発振回
路が電圧制御型の発振回路などであった場合、発振周波
数がある範囲で変動するが、出力整合共振器回路Ｚの固
定的な共振周波数との不一致が発生することや、許容で
きる帰還量で、発振段Ｘの発振周波数と出力整合共振器
回路Ｚの共振周波数とを若干偏位させることができるた
めである。尚、許容できる帰還量とは、概ね−２０ｄＢ
以上であり、図５において、例えば、出力整合共振器回
路Ｚの共振周波数を１．５８ＧＨｚ〜１．６７ＧＨｚ程
度としてもよいことを言う。
【００３８】尚、図４の例では、発振段Ｘの発振周波数
は、１．６２ＧＨｚであり、出力整合共振器回路Ｚの共
振周波数を１．６１ＧＨｚとした例である。
は、１．６２ＧＨｚであり、出力整合共振器回路Ｚの共
振周波数を１．６１ＧＨｚとした例である。
【００３９】以上のように、発振回路基板の構造と、こ
の発振回路基板に組み込む回路設計思想とによって、外
来の高周波ノイズの影響を殆ど受けず、非常に安定した
発振段Ｘの動作が可能な発振回路基板が達成されること
になる。
の発振回路基板に組み込む回路設計思想とによって、外
来の高周波ノイズの影響を殆ど受けず、非常に安定した
発振段Ｘの動作が可能な発振回路基板が達成されること
になる。
【００４０】しかも、多層回路基板の構造、即ち、内部
に２つのグランド電位パターンを配置したことにより、
多層回路基板の裏面には、実質的には、出力端子Ｂや電
源端子Ｃなどに相当する端子電極を形成するだけでよい
ため、この発振回路基板が搭載されるプリント配線基板
の表面に形成される配線パターンの引き回しの自由度が
向上し、また、グランド電位パターンが露出している構
造に比較して、外来の高周波ノイズの影響を直接受ける
ことも軽減される。
に２つのグランド電位パターンを配置したことにより、
多層回路基板の裏面には、実質的には、出力端子Ｂや電
源端子Ｃなどに相当する端子電極を形成するだけでよい
ため、この発振回路基板が搭載されるプリント配線基板
の表面に形成される配線パターンの引き回しの自由度が
向上し、また、グランド電位パターンが露出している構
造に比較して、外来の高周波ノイズの影響を直接受ける
ことも軽減される。
【００４１】また、多層回路基板の表面には、発振段
Ｘ、バッファ段Ｙを構成する電子部品、または信号系の
配線パターン２ｘ、２ｙが形成されており、多層回路基
板の内部にグランド電位パターン３ｘ、３ｙ、バイアス
供給線６が形成されているため、高周波動作する回路
と、主に直流系で動作する回路とをそれぞれ別に形成し
ているため、お互い安定した回路動作が可能となる。
Ｘ、バッファ段Ｙを構成する電子部品、または信号系の
配線パターン２ｘ、２ｙが形成されており、多層回路基
板の内部にグランド電位パターン３ｘ、３ｙ、バイアス
供給線６が形成されているため、高周波動作する回路
と、主に直流系で動作する回路とをそれぞれ別に形成し
ているため、お互い安定した回路動作が可能となる。
【００４２】同時に、信号系の回路と、直流系回路の積
層構造により、多層回路基板全体の形状も小さくするこ
とができる。
層構造により、多層回路基板全体の形状も小さくするこ
とができる。
【００４３】尚、上述の実施例において、多層回路基板
の表面に発振段Ｘとバッファ段Ｙの信号系の配線パター
ンを形成しているが、この一部をグランド電位パターン
が配置されてた絶縁層の層間と異なる層間に配置しても
構わない。また、グランド電位パターンも同一絶縁層の
層間ではなく、発振段Ｘの専有のグランド電位パターン
３ｘとバッファ段の専有のグランド電位パターン３ｙを
夫々別の層間に設けても構わない。この場合、分離帯は
設ける必要はない。
の表面に発振段Ｘとバッファ段Ｙの信号系の配線パター
ンを形成しているが、この一部をグランド電位パターン
が配置されてた絶縁層の層間と異なる層間に配置しても
構わない。また、グランド電位パターンも同一絶縁層の
層間ではなく、発振段Ｘの専有のグランド電位パターン
３ｘとバッファ段の専有のグランド電位パターン３ｙを
夫々別の層間に設けても構わない。この場合、分離帯は
設ける必要はない。
【００４４】
【発明の効果】以上のように本発明では、回路構成的
に、回路設計的にも、バッファ段の出力から侵入する外
来の高周波ノイズ成分の影響を抑えることができ、安定
した発振動作が可能となる。また、グランド電位パター
ンを多層回路基板の内部に、電子部品を多層回路基板の
表面に実装したため、多層回路基板の全体の形状が小型
化となり、しかも、多層回路基板の裏面には、実質的に
端子電極のみが形成されることになるため、プリント配
線基板の配線の自由度が向上する発振回路基板となる。
に、回路設計的にも、バッファ段の出力から侵入する外
来の高周波ノイズ成分の影響を抑えることができ、安定
した発振動作が可能となる。また、グランド電位パター
ンを多層回路基板の内部に、電子部品を多層回路基板の
表面に実装したため、多層回路基板の全体の形状が小型
化となり、しかも、多層回路基板の裏面には、実質的に
端子電極のみが形成されることになるため、プリント配
線基板の配線の自由度が向上する発振回路基板となる。
【図１】本発明の発振回路基板の表面の部分平面図であ
る。
る。
【図２】本発明の発振回路基板の内部に形成したグラン
ド電位パターンを示す部分平面図である。
ド電位パターンを示す部分平面図である。
【図３】本発明の発振回路基板に組み込む発振回路の回
路図である。
路図である。
【図４】従来の発振回路基板による発振周波数と帰還量
の関係を示す特性図である。
の関係を示す特性図である。
【図５】本発明の発振回路基板による発振周波数と帰還
量の関係を示す特性図である。
量の関係を示す特性図である。
１・・・・多層回路基板 ２ｘ、２ｙ・・・配線パターン ３ｘ、３ｙ・・・グランド電位パターン ４・・・・・・・ビアホール導体 ５・・・・・・・分離帯 ６・・・・・・・バイアス供給線 Ｘ・・・・発振段 Ｙ・・・・バッファ段 Ｚ・・・・出力整合共振回路部
Claims (1)
- 【請求項１】 発振トランジスタを含む発振段と、バイ
アス供給側の出力整合共振回路部を備えたバッファトラ
ンジスタを含むバッファ段とを有する発振回路を、セラ
ミック多層回路基板に形成して成る発振回路基板であっ
て、 前記セラミック多層回路基板の内部に、発振段の専有の
グランド電位パターンと、バッファ段の専有のグランド
電位パターンとを配置するとともに、前記発振段の発振
周波数とバッフア段の出力整合共振回路部の共振周波数
を実質的に合致させたことを特徴とする発振回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282089A JPH09129996A (ja) | 1995-10-30 | 1995-10-30 | 発振回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282089A JPH09129996A (ja) | 1995-10-30 | 1995-10-30 | 発振回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129996A true JPH09129996A (ja) | 1997-05-16 |
Family
ID=17647985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7282089A Pending JPH09129996A (ja) | 1995-10-30 | 1995-10-30 | 発振回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129996A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185848A (ja) * | 2014-03-24 | 2015-10-22 | 白光株式会社 | 誘導加熱アセンブリ用の多層回路基板、及びこれを備える誘導加熱アセンブリ |
-
1995
- 1995-10-30 JP JP7282089A patent/JPH09129996A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185848A (ja) * | 2014-03-24 | 2015-10-22 | 白光株式会社 | 誘導加熱アセンブリ用の多層回路基板、及びこれを備える誘導加熱アセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737930B2 (en) | Tunable planar capacitor | |
| JPWO2001010047A1 (ja) | パワーアンプ内蔵型アイソレータ装置 | |
| JPH1168456A (ja) | 表面実装型アンテナ | |
| JPH05206730A (ja) | 電圧制御発振器およびその発振周波数の調整方法 | |
| JP3565245B2 (ja) | 電圧制御発振器 | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| JPH09129996A (ja) | 発振回路基板 | |
| US7109811B2 (en) | Voltage controlled oscillator, composite module, and communication apparatus | |
| US6924707B2 (en) | Resonator | |
| JP2000004102A (ja) | 帯域フィルタ実装用の印刷回路基板 | |
| WO2002084684A2 (en) | Tunable planar capacitor | |
| US7142068B2 (en) | Voltage controlled oscillator small in reduction of inductance and Q | |
| US6960964B2 (en) | Oscillator | |
| US20050110588A1 (en) | Oscillator | |
| JPH0936603A (ja) | アンテナスイッチ | |
| JP2007227942A (ja) | 高周波モジュール | |
| JP2001136028A (ja) | 高周波発振器実装基板 | |
| JPH04284002A (ja) | 高周波阻止回路 | |
| US20050064923A1 (en) | Mobile communication devices having high frequency noise reduction and methods of making such devices | |
| US20050110584A1 (en) | Oscillator | |
| JPH11186693A (ja) | 高周波回路基板 | |
| JPH09153737A (ja) | 発振器とその周波数調整方法 | |
| JPH0621706A (ja) | トリプレート型共振器および超高周波機能部品 | |
| JP2004260623A (ja) | 電圧制御型発振器 | |
| JPH0878907A (ja) | 積層型誘電体フィルタ |