JPH09130161A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09130161A JPH09130161A JP7286223A JP28622395A JPH09130161A JP H09130161 A JPH09130161 A JP H09130161A JP 7286223 A JP7286223 A JP 7286223A JP 28622395 A JP28622395 A JP 28622395A JP H09130161 A JPH09130161 A JP H09130161A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- base
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 シングルエンドプッシュプル形式の出力を有
する増幅回路に関し、周囲の状況によらず動作を一定の
状態に保持できる増幅回路を提供することを目的とす
る。 【解決手段】 第１のトランジスタＱ28とともにシング
ルエンドプッシュプル形式の出力を構成する第２のトラ
ンジスタＱ27と所定のカレントミラー比Ｋ1 で結合さ
れ、カレントミラー比Ｋ2 を有するカレントミラー回路
１７の出力電流を第１のトランジスタＱ28のベースに供
給する。
する増幅回路に関し、周囲の状況によらず動作を一定の
状態に保持できる増幅回路を提供することを目的とす
る。 【解決手段】 第１のトランジスタＱ28とともにシング
ルエンドプッシュプル形式の出力を構成する第２のトラ
ンジスタＱ27と所定のカレントミラー比Ｋ1 で結合さ
れ、カレントミラー比Ｋ2 を有するカレントミラー回路
１７の出力電流を第１のトランジスタＱ28のベースに供
給する。
Description
【０００１】
【発明の属する技術分野】本発明は増幅回路に係り、特
に、シングルエンドプッシュプル形式の出力を有する増
幅回路に関する。
に、シングルエンドプッシュプル形式の出力を有する増
幅回路に関する。
【０００２】
【従来の技術】図６に従来の一例の増幅回路の回路構成
図を示す。従来の増幅回路１は、入力信号をバイアスす
るバイアス回路部２、入力信号を増幅する差動増幅回路
部３、増幅された信号を出力する出力回路部４、差動増
幅回路部３及び出力回路部４に駆動用定電流を供給する
定電流回路部５、帰還量を制限する帰還回路部６より構
成される。
図を示す。従来の増幅回路１は、入力信号をバイアスす
るバイアス回路部２、入力信号を増幅する差動増幅回路
部３、増幅された信号を出力する出力回路部４、差動増
幅回路部３及び出力回路部４に駆動用定電流を供給する
定電流回路部５、帰還量を制限する帰還回路部６より構
成される。
【０００３】バイアス回路部２は、抵抗Ｒ1 ，Ｒ2 ，Ｒ
3 、リプル除去用コンデンサＣ1 より構成される。バイ
アス回路部２には、信号源７から増幅しようとする信号
が直流除去用のコンデンサＣ2 を介して供給され、供給
された信号をバイアスして差動増幅回路部３に供給す
る。
3 、リプル除去用コンデンサＣ1 より構成される。バイ
アス回路部２には、信号源７から増幅しようとする信号
が直流除去用のコンデンサＣ2 を介して供給され、供給
された信号をバイアスして差動増幅回路部３に供給す
る。
【０００４】差動増幅回路部３は、入力用トランジスタ
を構成するＰＮＰトランジスタＱ1，Ｑ2 、駆動用電流
源を構成するＮＰＮトランジスタＱ3 ，Ｑ4 、より構成
される。入力用トランジスタのＰＮＰトランジスタＱ1
のベースにはバイアス回路部２でバイアスされた入力信
号が供給され、入力用トランジスタのＰＮＰトランジス
タＱ2 のベースには帰還回路部６で制限された出力信号
が供給され、入力信号を非反転増幅して出力回路４に供
給する。
を構成するＰＮＰトランジスタＱ1，Ｑ2 、駆動用電流
源を構成するＮＰＮトランジスタＱ3 ，Ｑ4 、より構成
される。入力用トランジスタのＰＮＰトランジスタＱ1
のベースにはバイアス回路部２でバイアスされた入力信
号が供給され、入力用トランジスタのＰＮＰトランジス
タＱ2 のベースには帰還回路部６で制限された出力信号
が供給され、入力信号を非反転増幅して出力回路４に供
給する。
【０００５】出力回路部４は、ＮＰＮトランジスタ
Ｑ5 ，Ｑ6 ，Ｑ7 、ＰＮＰトランジスタＱ8 ，Ｑ9 、抵
抗Ｒ4 ，Ｒ5 、コンデンサＣ3 より構成される。出力回
路部４は、プッシュプル方式の出力回路を構成してお
り、差動増幅回路部３から供給された信号を電力増幅し
て負荷コンデンサＣL 、負荷抵抗ＲL に出力する。この
とき、出力回路部４には、ＮＰＮトランジスタＱ7 、Ｐ
ＮＰトランジスタＱ9 のカットオフレベル付近でのクロ
スオーバーひずみを避けるため定電流回路部５から常時
アイドリング電流を発生させるための電流が供給されて
いる。
Ｑ5 ，Ｑ6 ，Ｑ7 、ＰＮＰトランジスタＱ8 ，Ｑ9 、抵
抗Ｒ4 ，Ｒ5 、コンデンサＣ3 より構成される。出力回
路部４は、プッシュプル方式の出力回路を構成してお
り、差動増幅回路部３から供給された信号を電力増幅し
て負荷コンデンサＣL 、負荷抵抗ＲL に出力する。この
とき、出力回路部４には、ＮＰＮトランジスタＱ7 、Ｐ
ＮＰトランジスタＱ9 のカットオフレベル付近でのクロ
スオーバーひずみを避けるため定電流回路部５から常時
アイドリング電流を発生させるための電流が供給されて
いる。
【０００６】帰還回路部６は、出力回路部４の出力ノー
ドと差動増幅回路部３の入力トランジスタを構成するＰ
ＮＰトランジスタＱ2 のベースとの間に接続された抵抗
Ｒf、及び、抵抗Ｒf とバイアス回路部２の抵抗Ｒ1 、
Ｒ2 ，Ｒ3 の接続点との間に接続された抵抗Ｒinより構
成される。これにより差動増幅回路部３を非反転増幅回
路としている。
ドと差動増幅回路部３の入力トランジスタを構成するＰ
ＮＰトランジスタＱ2 のベースとの間に接続された抵抗
Ｒf、及び、抵抗Ｒf とバイアス回路部２の抵抗Ｒ1 、
Ｒ2 ，Ｒ3 の接続点との間に接続された抵抗Ｒinより構
成される。これにより差動増幅回路部３を非反転増幅回
路としている。
【０００７】定電流回路部５は、定電流源８、ＰＮＰト
ランジスタＱ10，Ｑ11，Ｑ12、抵抗Ｒ7 ，Ｒ8 より構成
される。定電流回路部５は、カレントミラー回路を構成
しており、電源９から電源電圧ＶCCが供給され、供給さ
れた電源電圧ＶCCから駆動電流を生成し、差動増幅回路
部３及び出力回路部４に供給する。
ランジスタＱ10，Ｑ11，Ｑ12、抵抗Ｒ7 ，Ｒ8 より構成
される。定電流回路部５は、カレントミラー回路を構成
しており、電源９から電源電圧ＶCCが供給され、供給さ
れた電源電圧ＶCCから駆動電流を生成し、差動増幅回路
部３及び出力回路部４に供給する。
【０００８】次に出力回路部４におけるアイドリング電
流の設定方法について説明する。ここで、出力回路部４
において、トランジスタＱ5 とトランジスタＱ7 、及
び、トランジスタＱ8 とトランジスタＱ9 のエミッタ面
積比をｎとし、トランジスタＱ 5 のベース−エミッタ間
電圧をＶBE5 、トランジスタＱ7 のベース−エミッタ間
電圧をＶBE7 、トランジスタＱ8 のベース−エミッタ間
電圧をＶBE8 、トランジスタＱ9 のベース−エミッタ間
電圧をＶBE9 、トランジスタＱ5 のエミッタ電流を
ＩE5、トランジスタＱ7 のエミッタ電流をＩE7、トラン
ジスタＱ8 のエミッタ電流をＩE8、トランジスタＱ9 の
エミッタ電流をＩE9とし、増幅率ｈFEをｈFE≫１、抵抗
Ｒ3 、Ｒ4 をＲ3 ＝Ｒ4 、帰還電流ｉf をｉf ≪ＩE7と
する。
流の設定方法について説明する。ここで、出力回路部４
において、トランジスタＱ5 とトランジスタＱ7 、及
び、トランジスタＱ8 とトランジスタＱ9 のエミッタ面
積比をｎとし、トランジスタＱ 5 のベース−エミッタ間
電圧をＶBE5 、トランジスタＱ7 のベース−エミッタ間
電圧をＶBE7 、トランジスタＱ8 のベース−エミッタ間
電圧をＶBE8 、トランジスタＱ9 のベース−エミッタ間
電圧をＶBE9 、トランジスタＱ5 のエミッタ電流を
ＩE5、トランジスタＱ7 のエミッタ電流をＩE7、トラン
ジスタＱ8 のエミッタ電流をＩE8、トランジスタＱ9 の
エミッタ電流をＩE9とし、増幅率ｈFEをｈFE≫１、抵抗
Ｒ3 、Ｒ4 をＲ3 ＝Ｒ4 、帰還電流ｉf をｉf ≪ＩE7と
する。
【０００９】 ＶBE5 ＋ＶBE8 ＝ＶBE7 ＋Ｒ5 ＩE7＋Ｒ5 ＩE9＋ＶBE9 ＝ＶBE7 ＋ＶBE9 ＋（Ｒ5 ＋Ｒ6 ）ＩE9 ・・・（１） となる。ここで、ＮＰＮトランジスタＱ5 、Ｑ7 とＰＮ
ＰトランジスタＱ8 、Ｑ9 とは一般に対称となるため、
トランジスタＱ7 のエミッタ電流ＩE7とトランジスタＱ
9 のエミッタ電流ＩE9とは同一とみなすことができ、し
たがって、式（１）において一方のトランジスタＱ5 と
トランジスタＱ7 との関係のみを考慮すれば良いことに
なる。
ＰトランジスタＱ8 、Ｑ9 とは一般に対称となるため、
トランジスタＱ7 のエミッタ電流ＩE7とトランジスタＱ
9 のエミッタ電流ＩE9とは同一とみなすことができ、し
たがって、式（１）において一方のトランジスタＱ5 と
トランジスタＱ7 との関係のみを考慮すれば良いことに
なる。
【００１０】したがって、式（１）おいては、 ＶBE5 ＝ＶBE7 ＋Ｒ5 ＩE9 ・・・（２） について考慮すればよいことになる。また、トランジス
タのベースエミッタ間電圧ＶBEは、一般に ＶBE＝ＶT ・ｌｎ［ＩC ／｛（１＋ＶCE／ＶA ）・ＩS ｝］ ・・・（３） ＶT ；熱電圧（温度２５℃でＶT ≒２６ｍＶ）． ＩC ；コレクタ電流． ＩS ；逆方向コレクタ飽和電流（エミッタ面積に比例す
る）． ＶCE；コレクタ−エミッタ間電圧． ＶA ；アリー電圧． で表される。
タのベースエミッタ間電圧ＶBEは、一般に ＶBE＝ＶT ・ｌｎ［ＩC ／｛（１＋ＶCE／ＶA ）・ＩS ｝］ ・・・（３） ＶT ；熱電圧（温度２５℃でＶT ≒２６ｍＶ）． ＩC ；コレクタ電流． ＩS ；逆方向コレクタ飽和電流（エミッタ面積に比例す
る）． ＶCE；コレクタ−エミッタ間電圧． ＶA ；アリー電圧． で表される。
【００１１】式（３）を用いて式（２）を書き換える
と、 ＶT ・ｌｎ［ＩC5／｛（１＋ＶCE5 ／ＶA5）・ＩS5｝］ ＝ＶT ・ｌｎ［ＩC7／｛（１＋ＶCE7 ／ＶA7）・ＩS7｝］＋Ｒ5 ＩC7 ・・・（４） よって、 ＶT ・ｌｎ［ＩC7／｛（１＋ＶCE7 ／ＶA7）・ＩS7｝］ −ＶT ・ｌｎ［ＩC5／｛（１＋ＶCE5 ／ＶA5）・ＩS5｝］＝Ｒ5 ＩC7 ・・・（５） したがって、式（５）は、 ＶT ・ｌｎ｛ＩC7／ＩC5・（１＋ＶCE7 ／ＶA7）／（１＋ＶCE5 ／ＶA5） ・ＩS7／ＩS5｝＝Ｒ5 ＩC7 ・・・（６） で表される。
と、 ＶT ・ｌｎ［ＩC5／｛（１＋ＶCE5 ／ＶA5）・ＩS5｝］ ＝ＶT ・ｌｎ［ＩC7／｛（１＋ＶCE7 ／ＶA7）・ＩS7｝］＋Ｒ5 ＩC7 ・・・（４） よって、 ＶT ・ｌｎ［ＩC7／｛（１＋ＶCE7 ／ＶA7）・ＩS7｝］ −ＶT ・ｌｎ［ＩC5／｛（１＋ＶCE5 ／ＶA5）・ＩS5｝］＝Ｒ5 ＩC7 ・・・（５） したがって、式（５）は、 ＶT ・ｌｎ｛ＩC7／ＩC5・（１＋ＶCE7 ／ＶA7）／（１＋ＶCE5 ／ＶA5） ・ＩS7／ＩS5｝＝Ｒ5 ＩC7 ・・・（６） で表される。
【００１２】ＩS7／ＩS5は、エミッタ面積比ｎに相当
し、また、トランジスタＱ5 のコレクタ電流ＩC5とトラ
ンジスタＱ5 に電流を供給するトランジスタＱ12のコレ
クタ電流ＩC12 とはほぼ等しくなるため、式（６）は、 ＶT ・ｌｎ［｛ＩC7／ＩC12 ・（１＋ＶCE5 ／ＶA5）／（１＋ＶCE7 ／ＶA7）｝ ・ｎ］＝Ｒ5 ＩC7 ・・・（７） で表される。
し、また、トランジスタＱ5 のコレクタ電流ＩC5とトラ
ンジスタＱ5 に電流を供給するトランジスタＱ12のコレ
クタ電流ＩC12 とはほぼ等しくなるため、式（６）は、 ＶT ・ｌｎ［｛ＩC7／ＩC12 ・（１＋ＶCE5 ／ＶA5）／（１＋ＶCE7 ／ＶA7）｝ ・ｎ］＝Ｒ5 ＩC7 ・・・（７） で表される。
【００１３】ここで、一般にパワーアンプ等では出力電
流はアイドリング電流の１００〜１０００倍流れるよう
に設定されている。しかしながら、式（７）のＲ5 ＩC7
は、半導体装置の設計上数１０ｍＶ程度しかとれない構
成とされている。ここで、ＶT ・ｌｎ｛ＩC7／ＩC12 ・
（１＋ＶCE5 ／ＶA5）／（１＋ＶCE7 ／ＶA7）｝がＲ5
ＩC7より十分大きいとする。すなわち、 ＶT ・ｌｎ｛ＩC7／ＩC12 ・（１＋ＶCE5 ／ＶA5）／（１＋ＶCE7 ／ＶA7）｝ ≫Ｒ5 ＩC7 ・・・（８） ＩC7＝ＩC12 ・｛（１＋ＶCE7 ／ＶA7）／（１＋ＶCE5 ／ＶA5）｝ ・・・（９） と設定することができる。
流はアイドリング電流の１００〜１０００倍流れるよう
に設定されている。しかしながら、式（７）のＲ5 ＩC7
は、半導体装置の設計上数１０ｍＶ程度しかとれない構
成とされている。ここで、ＶT ・ｌｎ｛ＩC7／ＩC12 ・
（１＋ＶCE5 ／ＶA5）／（１＋ＶCE7 ／ＶA7）｝がＲ5
ＩC7より十分大きいとする。すなわち、 ＶT ・ｌｎ｛ＩC7／ＩC12 ・（１＋ＶCE5 ／ＶA5）／（１＋ＶCE7 ／ＶA7）｝ ≫Ｒ5 ＩC7 ・・・（８） ＩC7＝ＩC12 ・｛（１＋ＶCE7 ／ＶA7）／（１＋ＶCE5 ／ＶA5）｝ ・・・（９） と設定することができる。
【００１４】ところで、トランジスタＱ5 は、ダイオー
ド接続されており、ＶCE5 はＶBE5と等しくなり、Ｖ
BE5 ≒０．７［Ｖ］で一定となり、電源電圧の依存性は
小さくなる。一方、ＶCE7 は、シングルエンドプッシュ
プル回路では一般に出力中心電圧Ｖ OUT が（１／２）Ｖ
CCに設定されることから、 ＶCE7 ≒（１／２）ＶCC ・・・（１０） に設定される。
ド接続されており、ＶCE5 はＶBE5と等しくなり、Ｖ
BE5 ≒０．７［Ｖ］で一定となり、電源電圧の依存性は
小さくなる。一方、ＶCE7 は、シングルエンドプッシュ
プル回路では一般に出力中心電圧Ｖ OUT が（１／２）Ｖ
CCに設定されることから、 ＶCE7 ≒（１／２）ＶCC ・・・（１０） に設定される。
【００１５】このため、式（９）のアイドリング電流に
相当するトランジスタＱ7 のコレクタ電流ＩC7は、 ＩC7＝Ｋ・ＩC12 （１＋ＶCE7 ／ＶA7） ・・・（１１） Ｋ＝１／（１＋ＶCE5 ／ＶA5） となる。
相当するトランジスタＱ7 のコレクタ電流ＩC7は、 ＩC7＝Ｋ・ＩC12 （１＋ＶCE7 ／ＶA7） ・・・（１１） Ｋ＝１／（１＋ＶCE5 ／ＶA5） となる。
【００１６】このように、従来の回路ではアイドリング
電流ＩC7は駆動電流を供給するトランジスタＱ12のコレ
クタ電流、トランジスタＱ5 とトランジスタＱ7 のエミ
ッタ面積比、抵抗Ｒ5 、Ｒ6 の抵抗値より決定されてい
た。図７に従来の温度に対するアイドリング電流の特性
図を示す。
電流ＩC7は駆動電流を供給するトランジスタＱ12のコレ
クタ電流、トランジスタＱ5 とトランジスタＱ7 のエミ
ッタ面積比、抵抗Ｒ5 、Ｒ6 の抵抗値より決定されてい
た。図７に従来の温度に対するアイドリング電流の特性
図を示す。
【００１７】従来、アイドリング電流ＩC7は、図７に示
すように温度の上昇に伴い増加する傾向にあった。図８
に従来の電源電圧に対するアイドリング電流の特性図を
示す。式（１０）で示されるようにＶCEは電源電圧ＶCC
に依存しており、式（１１）に示すようにアイドリング
電流ＩC7は電圧ＶCEに依存しているため、アイドリング
電流ＩC7は図８に示すように電源電圧ＶCCが大きくなる
にしたがって大きくなる。
すように温度の上昇に伴い増加する傾向にあった。図８
に従来の電源電圧に対するアイドリング電流の特性図を
示す。式（１０）で示されるようにＶCEは電源電圧ＶCC
に依存しており、式（１１）に示すようにアイドリング
電流ＩC7は電圧ＶCEに依存しているため、アイドリング
電流ＩC7は図８に示すように電源電圧ＶCCが大きくなる
にしたがって大きくなる。
【００１８】
【発明が解決しようとする課題】しかるに、従来のこの
種の増幅回路では図７、図８に示すように出力回路部の
出力トランジスタに供給されるアイドリング信号は電源
電圧ＶCC及び周囲の温度Ｔに応じて変化してしまうた
め、出力信号を一定に保つことができない等の問題点が
あった。
種の増幅回路では図７、図８に示すように出力回路部の
出力トランジスタに供給されるアイドリング信号は電源
電圧ＶCC及び周囲の温度Ｔに応じて変化してしまうた
め、出力信号を一定に保つことができない等の問題点が
あった。
【００１９】本発明は上記の点に鑑みてなされたもの
で、周囲の状況によらず動作を一定の状態に保持できる
増幅回路を提供することを目的とする。
で、周囲の状況によらず動作を一定の状態に保持できる
増幅回路を提供することを目的とする。
【００２０】
【課題を解決するため手段】本発明の請求項１は、第１
のトランジスタと、該第１のトランジスタとは逆の極性
の第２のトランジスタとを直列に接続し、入力信号を該
第１のトランジスタ及び該第２のトランジスタのベース
に供給し、該入力信号に応じて該第１のトランジスタ及
び該第２のトランジスタのコレクタ電流を制御し、該第
１のトランジスタと該第２のトランジスタとの接続点か
ら出力する増幅回路において、前記第２のトランジスタ
のベースに供給されるベース電流に応じて前記第１のト
ランジスタのベース電流を制御するカレントミラー回路
を有することを特徴とする。
のトランジスタと、該第１のトランジスタとは逆の極性
の第２のトランジスタとを直列に接続し、入力信号を該
第１のトランジスタ及び該第２のトランジスタのベース
に供給し、該入力信号に応じて該第１のトランジスタ及
び該第２のトランジスタのコレクタ電流を制御し、該第
１のトランジスタと該第２のトランジスタとの接続点か
ら出力する増幅回路において、前記第２のトランジスタ
のベースに供給されるベース電流に応じて前記第１のト
ランジスタのベース電流を制御するカレントミラー回路
を有することを特徴とする。
【００２１】請求項１によれば、カレントミラー回路を
用い第２のトランジスタのベースに供給されるベース電
流に応じて第１のトランジスタのベース電流を制御し、
アイドリング電流を制御することにより、アイドリング
電流を設定定電流と、カレントミラー比で設定すること
ができるため、アイドリング電流の安定性を向上させる
ことができる。
用い第２のトランジスタのベースに供給されるベース電
流に応じて第１のトランジスタのベース電流を制御し、
アイドリング電流を制御することにより、アイドリング
電流を設定定電流と、カレントミラー比で設定すること
ができるため、アイドリング電流の安定性を向上させる
ことができる。
【００２２】請求項２は、カレントミラー回路を第２の
トランジスタのコレクタ電流の１／Ｋ1 倍のコレクタ電
流を供給する第３のトランジスタと、コレクタとベース
が接続され、第３のトランジスタのコレクタ電流に応じ
た電流を供給する第４のトランジスタと、第４のトラン
ジスタのベース電流によりベース電流が制御され、第４
のトランジスタのコレクタ電流のＫ2 倍のコレクタ電流
を第１のトランジスタのベースに供給する第５のトラン
ジスタとより構成してなる。
トランジスタのコレクタ電流の１／Ｋ1 倍のコレクタ電
流を供給する第３のトランジスタと、コレクタとベース
が接続され、第３のトランジスタのコレクタ電流に応じ
た電流を供給する第４のトランジスタと、第４のトラン
ジスタのベース電流によりベース電流が制御され、第４
のトランジスタのコレクタ電流のＫ2 倍のコレクタ電流
を第１のトランジスタのベースに供給する第５のトラン
ジスタとより構成してなる。
【００２３】請求項２によれば、第２のトランジスタに
流れるアイドリング電流をＩC2、第３のトランジスタを
ＩC3とすると、 ＩC2＝Ｋ2 ＩC3 で表すことができる。
流れるアイドリング電流をＩC2、第３のトランジスタを
ＩC3とすると、 ＩC2＝Ｋ2 ＩC3 で表すことができる。
【００２４】また、第４のトランジスタのコレクタ電流
をＩC4、第５のトランジスタのコレクタ電流をＩC5とす
ると、 ＩC5＝Ｋ1 ＩC4 となる。ここで、ＩC3≒ＩC4であるので、ＩC2＝Ｋ2 Ｉ
C3≒（Ｋ2 ／Ｋ1 ）ＩC5で表せる。
をＩC4、第５のトランジスタのコレクタ電流をＩC5とす
ると、 ＩC5＝Ｋ1 ＩC4 となる。ここで、ＩC3≒ＩC4であるので、ＩC2＝Ｋ2 Ｉ
C3≒（Ｋ2 ／Ｋ1 ）ＩC5で表せる。
【００２５】ここで、ＩC5は増幅器を駆動する駆動電流
により設定されるため、駆動電流が安定していれば、ア
イドル電流はＫ1 、Ｋ2 によって決定されることにな
り、Ｋ 1 、Ｋ2 は、第２のトランジスタと第３のトラン
ジスタ、及び、第４のトランジスタと第５のトランジス
タのエミッタ面積の比であるため、温度、電源電圧の影
響を受けにくく、したがって、温度や電源電圧によりア
イドル電流が変動することがなくなり、増幅回路を安定
に動作させ得る。
により設定されるため、駆動電流が安定していれば、ア
イドル電流はＫ1 、Ｋ2 によって決定されることにな
り、Ｋ 1 、Ｋ2 は、第２のトランジスタと第３のトラン
ジスタ、及び、第４のトランジスタと第５のトランジス
タのエミッタ面積の比であるため、温度、電源電圧の影
響を受けにくく、したがって、温度や電源電圧によりア
イドル電流が変動することがなくなり、増幅回路を安定
に動作させ得る。
【００２６】
【発明の実施の形態】図１に本発明の第１実施例の回路
構成図を示す。本実施例の増幅回路１１は、入力信号を
バイアスするバイアス回路部１２、入力信号を増幅する
差動増幅回路部１３、本発明の増幅回路に相当し、供給
された信号を電力増幅する出力回路部１４、差動増幅回
路部１３及び出力回路部１４に駆動用定電流を供給する
定電流回路部１５、帰還量を制限する帰還回路部１６、
出力回路部１４のアイドリング電流を設定するカレント
ミラー回路１７より構成される。
構成図を示す。本実施例の増幅回路１１は、入力信号を
バイアスするバイアス回路部１２、入力信号を増幅する
差動増幅回路部１３、本発明の増幅回路に相当し、供給
された信号を電力増幅する出力回路部１４、差動増幅回
路部１３及び出力回路部１４に駆動用定電流を供給する
定電流回路部１５、帰還量を制限する帰還回路部１６、
出力回路部１４のアイドリング電流を設定するカレント
ミラー回路１７より構成される。
【００２７】バイアス回路部２は、抵抗Ｒ11，Ｒ12，Ｒ
13、リプル除去用コンデンサＣ11より構成される。バイ
アス回路部１２には、信号源１８から増幅しようとする
信号が直流除去用のコンデンサＣ12を介して供給され、
供給された信号をバイアスして差動増幅回路部１３に供
給する。
13、リプル除去用コンデンサＣ11より構成される。バイ
アス回路部１２には、信号源１８から増幅しようとする
信号が直流除去用のコンデンサＣ12を介して供給され、
供給された信号をバイアスして差動増幅回路部１３に供
給する。
【００２８】差動増幅回路部１３は、入力用トランジス
タを構成するＰＮＰトランジスタＱ 21，Ｑ22、駆動用電
流源を構成するＮＰＮトランジスタＱ23，Ｑ24、抵抗Ｒ
14、Ｒ15より構成される。入力用トランジスタのＰＮＰ
トランジスタＱ21のベースにはバイアス回路部１２でバ
イアスされた入力信号が供給され、入力用トランジスタ
のＰＮＰトランジスタＱ22のベースには帰還回路部１６
で制限された出力信号が供給され、入力信号を非反転増
幅して出力回路部１４に供給する。
タを構成するＰＮＰトランジスタＱ 21，Ｑ22、駆動用電
流源を構成するＮＰＮトランジスタＱ23，Ｑ24、抵抗Ｒ
14、Ｒ15より構成される。入力用トランジスタのＰＮＰ
トランジスタＱ21のベースにはバイアス回路部１２でバ
イアスされた入力信号が供給され、入力用トランジスタ
のＰＮＰトランジスタＱ22のベースには帰還回路部１６
で制限された出力信号が供給され、入力信号を非反転増
幅して出力回路部１４に供給する。
【００２９】出力回路部１４は、ＮＰＮトランジスタＱ
25，Ｑ26，Ｑ27、ＰＮＰトランジスタＱ28、抵抗Ｒ16，
Ｒ17より構成される。出力回路部１４は、プッシュプル
方式の出力回路を構成しており、差動増幅回路部１３か
ら供給された信号を電力増幅して負荷コンデンサＣL 、
負荷抵抗ＲL に出力する。このとき、出力回路部１４に
は、ＮＰＮトランジスタＱ27、ＰＮＰトランジスタＱ28
のカットオフレベル付近でのクロスオーバーひずみを避
けるためカレントミラー回路１７から常時アイドリング
電流を発生させるための電流が供給されている。
25，Ｑ26，Ｑ27、ＰＮＰトランジスタＱ28、抵抗Ｒ16，
Ｒ17より構成される。出力回路部１４は、プッシュプル
方式の出力回路を構成しており、差動増幅回路部１３か
ら供給された信号を電力増幅して負荷コンデンサＣL 、
負荷抵抗ＲL に出力する。このとき、出力回路部１４に
は、ＮＰＮトランジスタＱ27、ＰＮＰトランジスタＱ28
のカットオフレベル付近でのクロスオーバーひずみを避
けるためカレントミラー回路１７から常時アイドリング
電流を発生させるための電流が供給されている。
【００３０】帰還回路部１６は、出力回路部１４の出力
ノードと差動増幅回路部１３の入力トランジスタを構成
するＰＮＰトランジスタＱ22のベースとの間に接続され
た抵抗Ｒi 、及び、抵抗Ｒf とバイアス回路部１２の抵
抗Ｒ11，Ｒ12，Ｒ13の接続点との間に接続された抵抗Ｒ
i より構成される。これにより差動増幅回路部１３を非
反転増幅回路としている。
ノードと差動増幅回路部１３の入力トランジスタを構成
するＰＮＰトランジスタＱ22のベースとの間に接続され
た抵抗Ｒi 、及び、抵抗Ｒf とバイアス回路部１２の抵
抗Ｒ11，Ｒ12，Ｒ13の接続点との間に接続された抵抗Ｒ
i より構成される。これにより差動増幅回路部１３を非
反転増幅回路としている。
【００３１】定電流回路部１５は、定電流源１９、ＰＮ
ＰトランジスタＱ29，Ｑ30，Ｑ31，Ｑ32、抵抗Ｒ18，Ｒ
19，Ｒ20より構成される。定電流回路部１５は、カレン
トミラー回路を構成しており、電源２０から電源電圧Ｖ
CCが供給され、電源２０から供給された電源電圧ＶCCか
ら駆動電流を生成し、差動増幅回路部１３、出力回路部
１４、カレントミラー回路１７に供給する。
ＰトランジスタＱ29，Ｑ30，Ｑ31，Ｑ32、抵抗Ｒ18，Ｒ
19，Ｒ20より構成される。定電流回路部１５は、カレン
トミラー回路を構成しており、電源２０から電源電圧Ｖ
CCが供給され、電源２０から供給された電源電圧ＶCCか
ら駆動電流を生成し、差動増幅回路部１３、出力回路部
１４、カレントミラー回路１７に供給する。
【００３２】カレントミラー回路１７は、ＮＰＮトラン
ジスタＱ33、ＰＮＰトランジスタＱ 34、Ｑ35より構成さ
れ、出力回路部１４の請求項中の第２のトランジスタに
相当する出力トランジスタＱ27のベース電流に応じて請
求項中の第１のトランジスタに相当する出力トランジス
タＱ28のベース電流を制御することにより、出力トラン
ジスタＱ27，Ｑ28に流れるアイドリング電流を安定化す
る。
ジスタＱ33、ＰＮＰトランジスタＱ 34、Ｑ35より構成さ
れ、出力回路部１４の請求項中の第２のトランジスタに
相当する出力トランジスタＱ27のベース電流に応じて請
求項中の第１のトランジスタに相当する出力トランジス
タＱ28のベース電流を制御することにより、出力トラン
ジスタＱ27，Ｑ28に流れるアイドリング電流を安定化す
る。
【００３３】次に上記増幅回路１１の出力回路部１４で
のアイドリング電流の設定方法について説明する。ここ
で、トランジスタＱn のコレクタ電流をＩcnで表す。ま
ず、定電流回路部１５から各部に供給される電流は、 Ｉc30 ＝２Ｉc31 ＝４Ｉc32 ・・・（１２） に設定され、出力回路部１４で各トランジスタに供給さ
れる電流は、 Ｉc22 ＝Ｉc25 ＝Ｉc26 ＝Ｉc30 ／２ ・・・（１３） Ｉc27 ＝Ｋ1 ＩC33 ・・・（１４） （Ｋ1 ；トランジスタＱ27とトランジスタＱ33とのカレ
ントミラー比） ＩC34 ＝Ｋ2 ＩC35 ・・・（１５） （Ｋ2 ；トランジスタＱ34とトランジスタＱ35とのカレ
ントミラー比）に設定されている。
のアイドリング電流の設定方法について説明する。ここ
で、トランジスタＱn のコレクタ電流をＩcnで表す。ま
ず、定電流回路部１５から各部に供給される電流は、 Ｉc30 ＝２Ｉc31 ＝４Ｉc32 ・・・（１２） に設定され、出力回路部１４で各トランジスタに供給さ
れる電流は、 Ｉc22 ＝Ｉc25 ＝Ｉc26 ＝Ｉc30 ／２ ・・・（１３） Ｉc27 ＝Ｋ1 ＩC33 ・・・（１４） （Ｋ1 ；トランジスタＱ27とトランジスタＱ33とのカレ
ントミラー比） ＩC34 ＝Ｋ2 ＩC35 ・・・（１５） （Ｋ2 ；トランジスタＱ34とトランジスタＱ35とのカレ
ントミラー比）に設定されている。
【００３４】一方、アイドリング電流ＩC27 、Ｉ
C28 は、式（１４）よりＩc27 ＝Ｋ1 ＩC33 で表されて
おり、ここで、ＩC33 はＩC35とほぼ等しいとみなすこ
とができるため、式（１４）のＩC33 はＩC35 で置き換
えることができる。ここで、式（１５）よりＩC35 ＝Ｉ
C34 ／Ｋ2 となるため、式（１４）は Ｉc27 ＝（Ｋ1 ／Ｋ2 ）×ＩC34 で表される。
C28 は、式（１４）よりＩc27 ＝Ｋ1 ＩC33 で表されて
おり、ここで、ＩC33 はＩC35とほぼ等しいとみなすこ
とができるため、式（１４）のＩC33 はＩC35 で置き換
えることができる。ここで、式（１５）よりＩC35 ＝Ｉ
C34 ／Ｋ2 となるため、式（１４）は Ｉc27 ＝（Ｋ1 ／Ｋ2 ）×ＩC34 で表される。
【００３５】ＩC34 ＝（ＩC26 −ＩC32 ） であるので、アイドル電流Ｉc27 は、 ＩC27 ＝−ＩC28 ＝（ＩC26 −ＩC32 ）×Ｋ1 ／Ｋ2 ・・・（１６） で表すことができる。このとき、トランジスタの電流増
幅率ｈFEは、１より十分大きいものとする。すなわち、
ｈFE≫１とする。
幅率ｈFEは、１より十分大きいものとする。すなわち、
ｈFE≫１とする。
【００３６】式（１６）は式（１２）、式（１３）より
次のように書き代えることができる。 ＩC27 ＝−ＩC28 ＝（ＩC30 ／２−ＩC30 ／４）×Ｋ1 ／Ｋ2 ＝（Ｋ1 ＩC30 ）／４Ｋ2 ・・・（１７） このように、アイドリング電流ＩC27 、ＩC28 は、式
（１７）に示されるようにカレントミラー比Ｋ1 、
Ｋ2 、及び、設定定電流ＩC30 により決定されることに
なる。カレントミラー比Ｋ1 、Ｋ2 は、温度や電源電圧
ＶCCによらずほぼ一定になるため、設定定電流ＩC30 を
安定にさえすれば、温度、電源電圧ＶCCによらず安定し
たアイドリング電流ＩC27 、ＩC28 が得られる。
次のように書き代えることができる。 ＩC27 ＝−ＩC28 ＝（ＩC30 ／２−ＩC30 ／４）×Ｋ1 ／Ｋ2 ＝（Ｋ1 ＩC30 ）／４Ｋ2 ・・・（１７） このように、アイドリング電流ＩC27 、ＩC28 は、式
（１７）に示されるようにカレントミラー比Ｋ1 、
Ｋ2 、及び、設定定電流ＩC30 により決定されることに
なる。カレントミラー比Ｋ1 、Ｋ2 は、温度や電源電圧
ＶCCによらずほぼ一定になるため、設定定電流ＩC30 を
安定にさえすれば、温度、電源電圧ＶCCによらず安定し
たアイドリング電流ＩC27 、ＩC28 が得られる。
【００３７】また、例えば、式（１２）、式（１３）の
設定を Ｉc30 ＝２Ｉc31 ＝２Ｉc32 ・・・（１８） Ｉc22 ＝Ｉc25 ＝Ｉc26 ／２＝Ｉc30 ／２ ・・・（１９） した場合、アイドリング電流ＩC27 、ＩC28 は、 ＩC27 ＝−ＩC28 ＝（ＩC26 −ＩC32 ）×Ｋ1 ／Ｋ2 ＝（ＩC30 −ＩC30 ／２）×Ｋ1 ／Ｋ2 ＝（Ｋ1 ＩC30 ）／２Ｋ2 ・・・（２０） とすることができる。
設定を Ｉc30 ＝２Ｉc31 ＝２Ｉc32 ・・・（１８） Ｉc22 ＝Ｉc25 ＝Ｉc26 ／２＝Ｉc30 ／２ ・・・（１９） した場合、アイドリング電流ＩC27 、ＩC28 は、 ＩC27 ＝−ＩC28 ＝（ＩC26 −ＩC32 ）×Ｋ1 ／Ｋ2 ＝（ＩC30 −ＩC30 ／２）×Ｋ1 ／Ｋ2 ＝（Ｋ1 ＩC30 ）／２Ｋ2 ・・・（２０） とすることができる。
【００３８】このように、本実施例では式（１２）〜式
（１５）の設定を変ることによりアイドリング電流の設
定の自由度を大きくできる。図２に本発明の第１実施例
の温度に対するアイドリング電流の特性図を示す。本実
施例によれば、アイドリング電流ＩC27 、ＩC28 は、カ
レントミラー比Ｋ1、Ｋ2 によって決定されるため、設
定定電流ＩC30 が安定していれば、式（１７）、式（２
０）より温度の影響を受けにくいため、図２に示すよう
に温度によらず一定な特性を得ることができる。
（１５）の設定を変ることによりアイドリング電流の設
定の自由度を大きくできる。図２に本発明の第１実施例
の温度に対するアイドリング電流の特性図を示す。本実
施例によれば、アイドリング電流ＩC27 、ＩC28 は、カ
レントミラー比Ｋ1、Ｋ2 によって決定されるため、設
定定電流ＩC30 が安定していれば、式（１７）、式（２
０）より温度の影響を受けにくいため、図２に示すよう
に温度によらず一定な特性を得ることができる。
【００３９】図３に本発明の第１実施例の電源電圧に対
するアイドリング電流の特性図を示す。本実施例によれ
ば、アイドリング電流ＩC27 、ＩC28 は、カレントミラ
ー比Ｋ1 、Ｋ2 によって決定されるため、設定電流Ｉ
C30 が安定していれば、式（１７）、式（２０）より電
源電圧ＶCCの変動の影響を受けにくいため、図３に示す
ように電源電圧ＶCCによらず一定の特性を得ることがで
きる。
するアイドリング電流の特性図を示す。本実施例によれ
ば、アイドリング電流ＩC27 、ＩC28 は、カレントミラ
ー比Ｋ1 、Ｋ2 によって決定されるため、設定電流Ｉ
C30 が安定していれば、式（１７）、式（２０）より電
源電圧ＶCCの変動の影響を受けにくいため、図３に示す
ように電源電圧ＶCCによらず一定の特性を得ることがで
きる。
【００４０】図４に本発明の第２実施例の回路構成図を
示す。同図中、図１と同一部分には同一符号を付し、そ
の説明は省略する。本実施例の増幅回路２１は第１実施
例とはカレントミラー回路１７の電流の供給先が異な
る。すなわち、本実施例ではカレントミラー回路１７の
トランジスタＱ34のコレクタが定電流回路部１５で出力
回路部１４に電流を供給するトランジスタＱ32のエミッ
タと抵抗Ｒ20との接続点に接続される。本実施例によれ
ば、第１実施例と同様な効果を得ることができるととも
に、カレントミラー回路１７でのカレントミラー比Ｋ2
を小さく設定できる。
示す。同図中、図１と同一部分には同一符号を付し、そ
の説明は省略する。本実施例の増幅回路２１は第１実施
例とはカレントミラー回路１７の電流の供給先が異な
る。すなわち、本実施例ではカレントミラー回路１７の
トランジスタＱ34のコレクタが定電流回路部１５で出力
回路部１４に電流を供給するトランジスタＱ32のエミッ
タと抵抗Ｒ20との接続点に接続される。本実施例によれ
ば、第１実施例と同様な効果を得ることができるととも
に、カレントミラー回路１７でのカレントミラー比Ｋ2
を小さく設定できる。
【００４１】図５に本発明の第３実施例の回路構成図を
示す。同図中、図１と同一部分には同一符号を付し、そ
の説明は省略する。本実施例の増幅回路３１は第１実施
例の回路に出力信号の位相を調整するための位相制御回
路３２を設けてなるとともに、出力回路部１４及びカレ
ントミラー回路１７に抵抗Ｒ23、Ｒ24を設け、半導体集
積回路に搭載する際の回路に近い回路に構成としてな
る。位相制御回路３２は、ＰＮＰトランジスタＱ36、Ｎ
ＰＮトランジスタＱ37、位相調整用コンデンサＣ21、Ｃ
22、抵抗Ｒ21、Ｒ22より構成したものである。
示す。同図中、図１と同一部分には同一符号を付し、そ
の説明は省略する。本実施例の増幅回路３１は第１実施
例の回路に出力信号の位相を調整するための位相制御回
路３２を設けてなるとともに、出力回路部１４及びカレ
ントミラー回路１７に抵抗Ｒ23、Ｒ24を設け、半導体集
積回路に搭載する際の回路に近い回路に構成としてな
る。位相制御回路３２は、ＰＮＰトランジスタＱ36、Ｎ
ＰＮトランジスタＱ37、位相調整用コンデンサＣ21、Ｃ
22、抵抗Ｒ21、Ｒ22より構成したものである。
【００４２】本実施例によれば、位相調整用コンデンサ
Ｃ21、Ｃ22を入力信号周波数に応じた適当な値に設定す
ることにより出力信号の位相を発振等が発生しないよう
にできる。
Ｃ21、Ｃ22を入力信号周波数に応じた適当な値に設定す
ることにより出力信号の位相を発振等が発生しないよう
にできる。
【００４３】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、カレントミラー回路を用い第２のトランジスタのベ
ースに供給されるベース電流に応じて第１のトランジス
タのベース電流を制御し、アイドリング電流を制御する
ことにより、アイドリング電流を設定定電流と、カレン
トミラー比で設定することができるため、アイドリング
電流の安定性を向上させることができる等の特長を有す
る。
ば、カレントミラー回路を用い第２のトランジスタのベ
ースに供給されるベース電流に応じて第１のトランジス
タのベース電流を制御し、アイドリング電流を制御する
ことにより、アイドリング電流を設定定電流と、カレン
トミラー比で設定することができるため、アイドリング
電流の安定性を向上させることができる等の特長を有す
る。
【００４４】請求項２によれば、第１及び第２のトラン
ジスタに供給されるアイドル電流はＫ1 、Ｋ2 によって
決定されることになり、Ｋ1 、Ｋ2 は、第２のトランジ
スタと第３のトランジスタ、及び、第４のトランジスタ
と第５のトランジスタのエミッタ面積の比で決定される
ため、温度、電源電圧の影響を受けず、したがって、温
度や電源電圧によりアイドル電流が変動することがなく
なり、増幅回路を安定に動作させ得る等の特長を有す
る。
ジスタに供給されるアイドル電流はＫ1 、Ｋ2 によって
決定されることになり、Ｋ1 、Ｋ2 は、第２のトランジ
スタと第３のトランジスタ、及び、第４のトランジスタ
と第５のトランジスタのエミッタ面積の比で決定される
ため、温度、電源電圧の影響を受けず、したがって、温
度や電源電圧によりアイドル電流が変動することがなく
なり、増幅回路を安定に動作させ得る等の特長を有す
る。
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第１実施例の温度に対するアイドリン
グ電流の特性図である。
グ電流の特性図である。
【図３】本発明の第１実施例の電源電圧に対するアイド
リング電流の特性図である。
リング電流の特性図である。
【図４】本発明の第２実施例の回路構成図である。
【図５】本発明の第３実施例の回路構成図である。
【図６】従来の一例の回路構成図である。
【図７】従来の温度に対するアイドリング電流の特性図
である。
である。
【図８】従来の電源電圧に対するアイドリング電流の特
性図である。
性図である。
１１ 増幅回路 １２ バイアス回路部 １３ 差動増幅回路部 １４ 出力回路部 １５ 定電流回路部 １６ 帰還回路部 １７ カレントミラー回路
Claims (2)
- 【請求項１】 第１のトランジスタと、該第１のトラン
ジスタとは逆の極性の第２のトランジスタとを直列に接
続し、入力信号を該第１のトランジスタ及び該第２のト
ランジスタのベースに供給し、該入力信号に応じて該第
１のトランジスタ及び該第２のトランジスタのコレクタ
電流を制御し、該第１のトランジスタと該第２のトラン
ジスタとの接続点から出力する増幅回路において、 前記第２のトランジスタのベースに供給されるベース電
流に応じて前記第１のトランジスタのベース電流を制御
するカレントミラー回路を有することを特徴とする増幅
回路。 - 【請求項２】 前記カレントミラー回路は、前記第２の
トランジスタのコレクタ電流の１／Ｋ1 倍のコレクタ電
流を供給する第３のトランジスタと、 コレクタとベースが接続され、前記第３のトランジスタ
のコレクタ電流に応じた電流を供給する第４のトランジ
スタと、 前記第４のトランジスタのベース電流によりベース電流
が制御され、前記第４のトランジスタのコレクタ電流の
Ｋ2 倍のコレクタ電流を前記第１のトランジスタのベー
スに供給する第５のトランジスタとよりなることを特徴
とする請求項１記載の増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28622395A JP3567559B2 (ja) | 1995-11-02 | 1995-11-02 | 増幅回路 |
| US08/739,875 US5869989A (en) | 1995-11-02 | 1996-10-31 | Amplifying electronic circuit with stable idling current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28622395A JP3567559B2 (ja) | 1995-11-02 | 1995-11-02 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130161A true JPH09130161A (ja) | 1997-05-16 |
| JP3567559B2 JP3567559B2 (ja) | 2004-09-22 |
Family
ID=17701568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28622395A Expired - Fee Related JP3567559B2 (ja) | 1995-11-02 | 1995-11-02 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5869989A (ja) |
| JP (1) | JP3567559B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069346A (ja) * | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | オペアンプ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104244A (en) * | 1998-09-02 | 2000-08-15 | Analog Devices, Inc. | Amplifier having a rail-to-rail output stage |
| US6636111B1 (en) * | 2002-07-26 | 2003-10-21 | Linear Technology Corporation | Bootstrap circuit to cancel input bias currents of a differential amplifier over most of common-mode input voltage range |
| JP2007129512A (ja) * | 2005-11-04 | 2007-05-24 | Niigata Seimitsu Kk | パワーアンプおよびそのアイドリング電流設定回路 |
| US8878510B2 (en) * | 2012-05-15 | 2014-11-04 | Cadence Ams Design India Private Limited | Reducing power consumption in a voltage regulator |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1467057A (en) * | 1973-05-24 | 1977-03-16 | Rca Corp | Amplifier with over-current protection |
| NL7410080A (nl) * | 1974-07-26 | 1976-01-28 | Philips Nv | Balansversterker. |
| US4163908A (en) * | 1977-08-22 | 1979-08-07 | Motorola, Inc. | Bias circuit for complementary transistors |
| JPS5646310A (en) * | 1979-09-21 | 1981-04-27 | Pioneer Electronic Corp | Amplifying circuit |
| US4570128A (en) * | 1984-07-05 | 1986-02-11 | National Semiconductor Corporation | Class AB output circuit with large swing |
| US4935703A (en) * | 1989-05-31 | 1990-06-19 | Sgs-Thomson Microelectronics, Inc. | Low bias, high slew rate operational amplifier |
| JPH0787314B2 (ja) * | 1990-05-10 | 1995-09-20 | 株式会社東芝 | 増幅器 |
| DE4136605A1 (de) * | 1991-11-07 | 1993-05-13 | Philips Patentverwaltung | Verstaerker |
| US5479133A (en) * | 1994-10-25 | 1995-12-26 | Elantec, Inc. | Ultra high gain amplifier |
-
1995
- 1995-11-02 JP JP28622395A patent/JP3567559B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-31 US US08/739,875 patent/US5869989A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069346A (ja) * | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | オペアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3567559B2 (ja) | 2004-09-22 |
| US5869989A (en) | 1999-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2853763B2 (ja) | 増幅回路 | |
| JPH08237054A (ja) | 利得可変回路 | |
| US4692711A (en) | Current mirror circuit | |
| JPH09130161A (ja) | 増幅回路 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JP2002198733A (ja) | 発振回路 | |
| JP3852866B2 (ja) | 高周波電力増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP2765257B2 (ja) | 増幅回路 | |
| JPS6130448B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JP2002164747A (ja) | トランジスタ回路 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH08314553A (ja) | 定電圧回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS6221059Y2 (ja) | ||
| JPS6123851Y2 (ja) | ||
| JP3784910B2 (ja) | 出力回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPS6130766B2 (ja) | ||
| JPH0297105A (ja) | 帰還制御増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |