JPH09130643A

JPH09130643A - データ伝送システム

Info

Publication number: JPH09130643A
Application number: JP28761795A
Authority: JP
Inventors: Yoichi Matsumura; 洋一松村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-11-06
Filing date: 1995-11-06
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】ＡＴＭ通信回線により接続されたノード間でＭ
ＰＥＧ２の４：２：２プロファイルの音声・映像データ
等を伝送可能とする。【解決手段】ＭＰＥＧ２方式の４：２：２プロファイル
の音声・映像データをＡＴＭ通信回線を介してノード間
で伝送する場合、分周回路４００の分周値を１／（１８
×ｑ）に選ぶ（ｑは整数）。こうすると、マスタ側のノ
ードのＲＴＳ生成回路１６４が生成する残差タイムスタ
ンプ（同期データＲＴＳ）の値はｑ×２５−ｊ（ｊはオ
フセット値）前後となる。この値の同期データＲＴＳを
用いると、スレーブ側のノードは、マスタ側に同期し、
しかもジッタが少ないインターフェースクロック信号Ｉ
ＣＬを再生し、音声・映像データの処理に用いることが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声・映像データ
等をＡＴＭ通信回線等を介して伝送するデータ伝送シス
テムに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】テレ
ビジョン放送局、あるいは、番組を製作するプロダクシ
ョンハウス等（テレビジョン放送局等）においては、基
準信号（ハウスクロック（House Clock ））信号を各放
送用機器に供給し、音声・映像データ（ビデオ信号）を
記録・再生するビデオテープレコーダ（ＶＴＲ装置）お
よび編集装置等の放送用機器の相互間の同期を確立して
いる。このハウスクロック信号としては、通常、水平走
査期間（アクティブビデオ領域）がペデスタルレベルに
なっているビデオ信号（ブラックバースト（Black Burs
t ））信号が用いられる。

【０００３】各放送用機器においては、ハウスクロック
信号に同期した同期クロックを生成する回路として、以
下に説明するような位相同期発振回路（ＰＬＬ発振回
路）が用いられる。図１６は、ハウスクロック信号に同
期したコンポジットビデオ信号用の同期クロック信号
（４ｆ_sc）を生成する従来のＰＬＬ発振回路８の構成を
示す図である。

【０００４】図１６に示すように、従来のＰＬＬ発振回
路８は、水平同期信号生成回路８００、位相比較回路８
０２、ローパスフィルタ（ＬＰＦ）８０４、電圧制御水
晶発振回路（ＶＣＸＯ）８０６および分周回路（１／９
１０）８０８から構成されている。ＰＬＬ発振回路８に
おいて、水平同期信号生成回路８００は、ハウスクロッ
ク信号として供給されるブラックバースト信号の水平同
期信号を検出し、検出した水平同期信号を位相比較回路
８０２の正入力端子に対して出力する。

【０００５】分周回路８０８は、電圧制御水晶発振回路
８０６から出力される１４．３１８１８１８１４３ＭＨ
ｚの同期クロック信号４ｆ_scを１／９１０の周波数に分
周して位相比較回路８０２の負入力端子に対して出力す
る。位相比較回路８０２は、正入力端子および負入力端
子それぞれに入力された信号の位相差を検出し、ローパ
スフィルタ８０４に対して出力する。

【０００６】ローパスフィルタ８０４は、位相比較回路
８０２の出力信号から高域成分を取り除き、制御電圧信
号ｘを生成し、電圧制御水晶発振回路８０６に供給す
る。電圧制御水晶発振回路８０６は、制御電圧信号ｘの
電圧値に応じた周波数の同期クロック信号４ｆ_scを生成
する。元々、水平同期信号と同期クロック信号とは同期
関係にあるため、ＰＬＬ発振回路８を用いることによ
り、水平同期信号に完全に同期した同期クロック信号４
ｆ_scを再生することが可能であり、再生した同期クロッ
ク信号４ｆ_scを用いることにより、複数の放送用機器の
間の動作を同期させることができる。

【０００７】一方最近、音声・映像データ等の高速ディ
ジタルデータの伝送に適した非同期伝送モード（ＡＴ
Ｍ；Asynchronous Transfer Mode）方式の通信回線（Ａ
ＴＭ通信回線）が実用化されつつある。このＡＴＭ通信
回線の利用方法として、例えば、複数のテレビジョン放
送局等の放送用機器の間をＡＴＭ通信回線を介して接続
し、第１のテレビジョン放送局の編集装置から第２のテ
レビジョン放送局のＶＴＲ装置を制御し、ＡＴＭ通信回
線を介して音声・映像データを送らせて、第１のテレビ
ジョン放送局において編集作業を行う遠隔編集が考えら
れている。

【０００８】上述した遠隔編集を行うためには、複数の
テレビジョン放送局の放送用機器の間でＡＴＭ通信回線
を介して同期を確立する必要がある。しかしながら、Ａ
ＴＭ通信回線が各テレビジョン放送局に供給する１９．
４４ＭＨｚの回線クロック信号ＮＣＬＫは、本来的に水
平同期信号および同期クロック信号４ｆ_scと同期関係に
なく、単純にＰＬＬ発振回路８（図１６）のような発振
回路を用いることによっては、複数のテレビジョン放送
局の放送用機器の間の同期を確立することはできない。

【０００９】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、ＡＴＭ通信回線等の回線クロッ
ク信号を供給する通信回線を介して接続されている複数
のノード（テレビジョン放送局等）の間で、正確な同期
関係を確立することが可能なデータ伝送システムを提供
することを目的とする。

【００１０】また、本発明は、ＡＴＭ通信回線により接
続されたノード間で、ハウスクロック信号（同期クロッ
ク信号）と回線クロック信号とが同期関係にないことに
起因して再生した同期クロック信号に生じるジッタ等の
影響を排除することができ、ＡＴＭ通信回線を介した高
品位な音声・映像データの伝送を可能とするデータ伝送
システムを提供することを目的とする。

【００１１】また、本発明は、ＡＴＭ通信回線により接
続されたノード間でＮＴＳＣ方式の音声・映像データだ
けではなく、コンポーネントビデオシグナル４：２：２
（Ｄ１の音声・映像データ；ＳＭＰＴＥ−１２５Ｍ）、
ＭＰＥＧ２の４：２：２プロファイルの音声・映像デー
タ、および、ＰＡＬ方式の音声・映像データ等をも伝送
可能なデータ伝送システムを提供することを目的とす
る。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ伝送システムは、非同期伝送モ
ード（ＡＴＭ）通信系統を介して接続されたマスタ側の
データ伝送装置とスレーブ側のデータ伝送装置との間で
映像データを伝送するデータ伝送システムであって、前
記マスタ側のデータ伝送装置は、前記ＡＴＭ通信回線が
供給する回線クロック信号と独立し、前記映像データと
同期する独立クロック信号を生成する独立クロック信号
生成手段と、前記回線クロック信号と前記独立クロック
信号との周波数の比ｋ：ｍ（ｋ，ｍは整数）を示す同期
データを生成する同期データ生成手段と、少なくとも生
成した前記同期データを前記ＡＴＭ通信系統を介して前
記スレーブ装置に伝送するマスタ側伝送手段とを有し、
前記スレーブ側のデータ伝送装置は、前記ＡＴＭ通信系
統を介して前記マスタ側のデータ伝送装置から伝送され
てきた前記同期データを受信するスレーブ側受信手段
と、受信した前記同期データに基づいて、前記マスタ側
のデータ伝送装置の前記独立クロック信号に従属する従
属クロック信号を生成する従属クロック信号生成手段
と、生成した前記従属クロック信号に同期する前記伝送
データを生成するデータ生成手段と、少なくとも生成し
た前記所定の伝送データを前記ＡＴＭ通信系統を介して
前記マスタ側のデータ伝送装置に伝送するスレーブ側伝
送手段とを有する。

【００１３】好適には、前記マスタ側のデータ伝送装置
の前記同期データ生成手段は、前記回線クロック信号の
ｋ周期ごとの前記独立クロック信号の周期の数ｍ、また
は、前記独立クロック信号のｍ周期ごとの前記回線クロ
ック信号の周期の数ｋを計数する計数手段と、計数した
周期の数ｍまたは周期の数ｋから定数ｊ（ｊは整数）を
減算して同期データを生成する減算生成手段とを有し、
前記スレーブ側のデータ伝送装置の前記従属クロック信
号生成手段は、制御電圧に応じた周波数の前記従属クロ
ック信号を生成する発振手段と、受信した前記同期デー
タに前記定数ｊを加算し、前記周期の数ｋまたは前記周
期の数ｍを算出する加算手段と、前記回線クロック信号
を１／ｋの周波数に分周する１／ｋ分周手段と、前記従
属クロック信号を１／ｍの周波数に分周する１／ｍ分周
手段と、それぞれ分周した前記回線クロック信号と前記
従属クロック信号とを位相比較する位相比較手段と、そ
れぞれ分周した前記回線クロック信号と前記従属クロッ
ク信号との位相差に応じた電圧の前記制御電圧を生成す
る制御電圧生成手段とを有する。

【００１４】好適には、前記ＡＴＭ通信回線のデータレ
ートは６２２．０８Ｍｂｐｓまたは１５５．５２Ｍｂｐ
ｓであって、前記ＡＴＭ通信回線が供給する前記回線ク
ロック信号の周波数は１９．４４ＭＨｚであって、前記
映像データは、コンポーネントビデオシグナル４：２：
２（Ｄ１ビデオ信号；ＳＭＰＴＥ−１２５Ｍ）またはＭ
ＰＥＧ２の４：２：２プロファイルのビデオ信号であっ
て、前記独立クロック信号および前記従属クロック信号
は、周波数２７．０ＭＨｚのＤ１ビデオ信号またはＭＰ
ＥＧ２の４：２：２プロファイルのビデオ信号のインタ
ーフェースクロック信号であり、前記周波数の比ｍ：ｋ
は、実質的に２５：１８であることを特徴とする。

【００１５】好適には、前記ＡＴＭ通信回線のデータレ
ートは６２２．０８Ｍｂｐｓまたは１５５．５２Ｍｂｐ
ｓであって、前記ＡＴＭ通信回線が供給する前記回線ク
ロック信号の周波数は１９．４４ＭＨｚであって、前記
独立クロック信号および前記従属クロック信号は、周波
数１７．７３４４７５ＭＨｚのＰＡＬ方式におけるＳＤ
Ｉ方式（ＳＭＰＴＥ−２５９Ｍ）のインターフェースク
ロック信号であって、前記周波数の比ｍ：ｋは、実質的
に１１７５：１２８８，３５７７：３９２１，４７５
２：５２０９のいずれかであることを特徴とする。

【００１６】本発明に係るデータ伝送システムは、例え
ば、伝送データレートが１５５．５２ＭｂｐｓのＡＡＬ
１プロトコルのＡＴＭ通信系統（ＡＴＭ通信回線）を介
して相互に接続された複数のテレビジョン放送局内の放
送用機器間で音声・映像データ（映像データ）を伝送す
る。マスタ側のデータ伝送装置は、例えば編集装置およ
びＶＴＲ装置であって、ＡＴＭ通信回線から供給される
回線クロック信号ＮＣＬＫ、あるいは、他のテレビジョ
ン放送局のハウスクロック（同期クロック信号４ｆ_sc）
から独立した同期クロック信号に同期して動作する。

【００１７】マスタ側のデータ伝送装置において、独立
クロック信号生成手段は、ＡＴＭ通信回線が供給する回
線クロック信号等と独立し、上記編集装置およびＶＴＲ
装置等が処理する映像データと同期する同期クロック信
号４ｆ_sc（独立クロック信号）を生成する。

【００１８】同期データ生成手段は、例えば、マスタ側
のデータ伝送装置（編集装置等）が、コンポーネントビ
デオシグナル４：２：２（Ｄ１ビデオ信号；ＳＭＰＴＥ
−１２５Ｍ）またはＭＰＥＧ２の４：２：２プロファイ
ルのビデオ信号を扱い、独立クロック信号として周波数
２７．０ＭＨｚのインターフェースクロック信号を用い
る場合には、ＡＴＭ通信回線から供給される回線クロッ
ク信号ＮＣＬＫ、１８周期ごとの独立クロック信号の周
期（２５前後）を計数し、この計数値に基づいて、同期
データ（残差タイムスタンプ；ＲＴＳ（Residual Time
Stump ））を生成する。

【００１９】また例えば、同期データ生成手段は、マス
タ側のデータ伝送装置が、ＰＡＬ方式のビデオ信号を扱
い、独立クロック信号として周波数１７．７３４４７５
ＭＨｚのＰＡＬ用のＳＤＩ方式（ＳＭＰＴＥ−２５９
Ｍ）のインターフェースクロック信号を用いる場合に
は、回線クロック信号ＮＣＬＫ、１２８８周期（３９７
１周期，５２０９周期）またはこの整数倍の周期の間ご
との、独立クロック信号の周期（１１７５，３５７７，
４７５２前後）を計数し、この計数値に基づいて同期デ
ータＲＴＳを生成する。マスタ側伝送手段は、生成した
同期データＲＴＳを、所定の伝送パケットに多重化し、
ＡＴＭ通信回線を介してスレーブ側の伝送装置に対して
送信する。

【００２０】スレーブ側のデータ伝送装置（ＶＴＲ装置
等）は、マスタ側のハウスクロック信号（同期データ４
ｆ_sc）に同期して動作する。スレーブ側受信手段は、Ａ
ＴＭ通信回線を介してマスタ側のデータ伝送装置から伝
送されてきた同期データＲＴＳを受信する。

【００２１】従属クロック信号は、受信した同期データ
ＲＴＳと回線クロック信号４ｆ_scを用いて、マスタ側の
データ伝送装置の独立クロック信号に従属する従属クロ
ック信号を生成する。

【００２２】データ生成手段は、生成した従属クロック
信号に同期する、つまり、マスタ側のデータ伝送装置の
独立クロック信号（ハウスクロック信号）に同期した伝
送データを生成する。スレーブ側伝送手段は、生成した
映像データをＡＴＭ通信回線を介してスレーブ側のデー
タ伝送装置に対して送信する。

【００２３】

【発明の実施の形態】第１実施形態以下、本発明の第１の実施形態を説明する。図１は、本
発明に係るデータ伝送システム１の構成を示す図であ
る。図１に示すように、データ伝送システム１は、それ
ぞれＶＴＲ装置１４ａ〜１４ｆが接続されたデータ伝送
装置３ａ〜３ｆが、これらに対してＡＡＬ１プロトコル
の伝送路を提供するＡＴＭ通信回線２を介して相互に接
続されて構成される。データ伝送装置３ａ〜３ｆは相互
に、ＡＴＭ通信回線２を介して所定の伝送データ、例え
ば、番組あるいは中継用の音声・映像データを伝送す
る。

【００２４】なお、ＡＴＭ通信回線２からデータ伝送装
置３ａ〜３ｆにそれぞれ供給される１５５．５２ＭＨｚ
の回線クロック信号ＮＣＬＫ’を８分周し、ＡＴＭセル
を８ビットパラレルデータとして処理する際に用いられ
る回線クロック信号ＮＣＬＫの周波数は１９．４４ＭＨ
ｚ（１５５．５２／８）である。一方、ＳＤＩ方式で伝
送を行う際にデータ伝送装置３ａ〜３ｆにおいて用いら
れる同期クロック信号４ｆ_scは約１４．３ＭＨｚであ
る。

【００２５】これらの周波数が正確である場合、これら
のクロックの周波数の比（ＮＣＬＫ：４ｆ_sc）は１１８
８：８７４．９９９９９９５であり、整数比で表すと、
例えば、１１８８：８７５または１１８８：８７４（最
適化した場合）、あるいは、１２３５：９１０または１
２３６：９１０（ライン単位に比較した場合）となる。
なお、ＡＴＭ通信回線２の伝送データレートが６２２．
０８Ｍｂｐｓであり、６２２．０８ＭＨｚの回線クロッ
ク信号ＮＣＬＫ’がデータ伝送装置３ａ〜３ｆに供給さ
れる場合には、回線クロック信号ＮＣＬＫ’を１／３２
分周することにより、１９．４４ＭＨｚの回線クロック
信号ＮＣＬＫを得ることができる。

【００２６】ＶＴＲ１４ａ〜１４ｆは、同期クロック信
号４ｆ_scに同期してＤ２規格の音声・映像データ、コン
ポーネントビデオシグナル４：２：２信号（Ｄ１規格の
音声・映像データ（ビデオ信号））、ＭＰＥＧ２の４：
２：２プロファイルの音声・映像データ、あるいは、Ｐ
ＡＬ（Phase Alternation by Line ）のディジタル音声
・映像データを記録・再生し、ＳＤＩ方式、ＳＤＤＩ方
式を改良したＳＤＤＩ方式（以下、単にＳＤＩ方式と記
す）により１４３Ｍｂｐｓシリアル形式でデータ伝送装
置３ａ〜３ｆそれぞれに対して出力する。

【００２７】なお、ＶＴＲ１４ａ〜１４ｆがＤ１規格の
音声・映像データあるいはＭＰＥＧ２の４：２：２プロ
ファイルの音声・映像データを記録・再生する場合に
は、これらの音声・映像データ用のインターフェース条
件に従い、２７．０ＭＨｚのインターフェースクロック
信号に同期して音声・映像データがデータ伝送装置３ａ
〜３ｆに出力される場合がある。以下、第１の実施形態
においては主に、データ伝送装置３ａ〜３ｆがＤ２規格
の音声・映像データを取り扱い、ＳＤＩ方式によりＶＴ
Ｒ１４ａ〜１４ｆとの間で音声・映像データを伝送する
場合を例に説明する。

【００２８】図２は、図１に示したデータ伝送装置３ａ
〜３ｆがＡＴＭ通信回線２を介して相互に伝送する伝送
パケット（ＳＳＣＵ−ＰＤＵパケット、以下、「ＰＤＵ
パケット」と略称する）の構成を示す図である。なお、
ＰＤＵパケットの左に付された数字は各データのバイト
長を示し、ＰＤＵパケットの右に付された表は、対応す
る各データの内容を示す。

【００２９】ＰＤＵパケットにおいて、データＴＲＳは
ＦＦｈ，００ｈ，００ｈを内容とし、ＰＤＵパケットの
先頭位置を示す。なお、データＴＲＳ、アンシラリデー
タ（ＡＮＣ；ANCillary ）領域とビデオデータ（ＶＩＤ
ＥＯ）領域とにおいて５バイトおきに挿入されるデータ
を除いて、ＰＤＵパケットに含まれるデータが００ｈま
たはＦＦｈの値をとることは禁止される。

【００３０】データＲＴＳ１，ＲＴＳ２には、それぞれ
回線クロック信号ＮＣＬＫを１１８８周期あるいは１２
３５周期ずつ計数する間ごとの同期クロック信号４ｆ_sc
の計数値からオフセット値ｊ（例えばｊ＝８３２、１１
８８周期の場合）を減じた６ビットの値をとる同期デー
タＲＴＳが入れられる。

【００３１】但し、伝送パケットは同期クロック信号４
ｆ_sc、９１０周期分の時間で伝送されるため、回線クロ
ック信号、１１８８周期ごとにデータＲＴＳを生成する
場合には、１つの伝送パケットを伝送する間に２つの計
数値が出現する可能性がある。データＲＴＳ１，ＲＴＳ
２の２つの領域を確保したのは、このような場合に対応
するためである。

【００３２】また、データＲＴＳ１，ＲＴＳ２には、そ
れぞれ同期クロック信号４ｆ_sc、８７５周期あるいは９
１０周期の間の回線クロック信号ＮＣＬＫの計数値から
オフセット値ｊを減じた値、つまり、同期クロック信号
を基準とした同期データＲＴＳを入れてもよい。また、
オフセット値ｊとして、同期データＲＴＳをなるべく０
に近い値にする値を選ぶと、伝送効率が向上する。

【００３３】データＲＴＳ１，ＲＴＳ２は、受信側のデ
ータ伝送装置３（以下、データ伝送装置３ａ〜３ｆ等の
いずれかを特定せずに示す場合には、データ伝送装置３
等と記す）において網同期の確立等に用いられる。な
お、データＲＴＳ１，ＲＴＳ２の第６ビットには有効ビ
ットＶ（Varid ）が入り、有効ビットＶの内容は、例え
ば、これらのデータが有効である場合には論理値１にな
り、有効でない場合には論理値０となる。さらに、デー
タの値が００ｈ，ＦＦｈとなることを避けるために、有
効ビットＶの論理反転値が第７ビットとして付加され
る。

【００３４】データＬＮＩＤ（Line Number ID）は、同
じＰＤＵパケット内のアンシラリデータ領域およびビデ
オデータ領域にそれぞれ含まれる伝送データの音声・映
像データの識別のために用いられ、第０〜第２ビットが
音声・映像データが含まれるフィールドを示すフィール
ド番号（ＦＮ；Field Number）を示し、０〜３１の値を
とる第３〜第７ビットが音声・映像データが含まれるラ
インを示すライン番号（ＬＮ；Line Number ）を示す。

【００３５】データＬＮ１は、１〜５２５の範囲の値を
とり、データＬＮＩＤ１とともに、２フィールドの範囲
内での音声・映像データの識別のために用いられる。デ
ータＬＮ１の第１バイトおよび第２バイト第０〜第４ビ
ットには、それぞれ数値の第０〜第４ビットおよび第５
〜第９ビットが入り、それぞれの第５ビットには、デー
タＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由から第
４ビットの論理反転値が入る。

【００３６】データＬＮＩＤ２，ＬＮ２は、受信側のデ
ータ伝送装置３が伝送されてきた伝送データを処理する
時刻が決められている場合、例えば、受信した伝送デー
タを実時間的に放送中の番組に用いる場合に、送信側の
データ伝送装置３が、ＡＴＭ通信回線２等において伝送
データ（伝送パケット）に生じる伝送遅延時間の補償を
行う場合に用いられる。

【００３７】つまり、データＬＮＩＤ２，ＬＮ２は、同
じＰＤＵパケットに含まれる音声・映像データが、送信
側のテレビジョン放送局等の中において伝送遅延時間の
補償のために、ＶＴＲ装置１４が何ライン分早めて伝送
データを再生し、データ伝送装置３がこの伝送データを
送信したかを示す。なお、データＬＮＩＤ２，ＬＮ２そ
れぞれの内容の詳細は、それぞれ上述のデータＬＮＩＤ
１，ＬＮ１と同じである。

【００３８】なお、データＬＮＩＤ２，ＬＮ２を参照す
ることにより、受信側の伝送装置３は、アンシラリデー
タ領域およびビデオデータ領域に含まれる音声・映像デ
ータのでシャフリング方法等を識別することができる。
つまり、音声・映像データの内、映像に係るデータの部
分のシャフリングブロック（２３ラインごと等）をデー
タＬＮＩＤ２，ＬＮ２から判別し、このシャフリングブ
ロックごとにデシャフリングを行う。

【００３９】データＦｌａｇは、第０〜第３ビットにア
ンシラリデータ部およびビデオデータ部のデータ量を示
すパケットテーブル（ＰＴ；Packet Table）データが入
る。第４〜第７ビットにはビットｓｂ０〜ｓｂ３が入
る。このビットｓｂ０〜ｓｂ３は、エンコーダ側のシャ
フリングの方式を伝えるために用いられる。

【００４０】データＲＳ４２２−ｃｈ１，ＲＳ４２２−
ｃｈ２は、例えば、送信側および受信側のデータ伝送装
置３にそれぞれ接続されたコンピュータ（図示せず）の
間のＲＳ４２２を用いた制御用のデータ等の伝送に用い
られる。データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２の第０〜第３ビットには、それぞれ伝送されるデータ
の上位４ビットまたは下位４ビットのいずれかが入り、
第４ビットには、第０〜第３ビットに入っているデータ
が上位４ビットである場合に１となり、下位４ビットで
ある場合に０となるビットＵＬ（Upper/Lower ）が入
る。データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理
由により、第５ビットには第４ビットの論理反転値が入
る。さらに、第６ビットには、データＲＳ４２２−ｃｈ
１，ＲＳ４２２−ｃｈ２がそれぞれ有効であるか否かを
示す有効ビットＶが付加される。

【００４１】データＶＯＩＣＥには、連絡用等に用いら
れる音声データが入る。音声データは、例えば、一般的
な電話通信に用いられるＰＣＭ符号化装置のサンプリン
グ周波数にほぼ等しいサンプリング周波数でサンプリン
グでき、しかも、タイミング的にＰＤＵパケットに入れ
やすいように、映像信号の水平同期信号（１５．７５Ｋ
Ｈｚ）２周期に１つづつ８ビットずつ生成される。従っ
て、１つの音声データは、水平同期信号の周期ごとに１
つ生成されるＰＤＵパケット２つにわたって伝送される
ことになる。なお、図２に示した場合においては、デー
タＶＯＩＣＥの第０〜第３ビットには、音声データの上
位４ビットまたは下位４ビットが入れられる。

【００４２】さらに、第４ビットには、データＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２と同様に、第０〜第３
ビットのデータが上位４ビットであるか下位４ビットで
あるかを示すビットＵＬが入れられ、第５ビットには、
データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由に
より第４ビットの論理反転値が入れられ、さらに、音声
データが有効であるか否かを示す有効ビットＶが付加さ
れる。

【００４３】さらに、第６および第７ビットには、デー
タ伝送装置３の内部回路、および、ＡＴＭ通信回線２が
ＰＤＵパケットに与える遅延時間を測定するために用い
られるビット８Ｆ１，８Ｆ２（８Ｆは、８Ｆｒａｍｅの
略）が入る。なお、データＬＮＩＤ２，ＬＮ２に入れら
れるデータは、これらのビット８Ｆ１，８Ｆ２を用いて
測定された遅延時間に基づいて算出される。

【００４４】予備データは、他の用途が生じた場合のた
めに予備として空けられた領域であるが、データＲＴＳ
１，ＲＴＳ２と同様に、値が００ｈ，ＦＦｈのいずれと
もならないように、第７ビットには第６ビットの論理反
転値が入れられる。データＣＲＣＣ１，ＣＲＣＣ２，Ｃ
ＲＣＣ３には、それぞれ先行するデータ領域の誤り訂正
符号が入れられる。なお、データＲＴＳ１，ＲＴＳ２と
同様に、値が００ｈ，ＦＦｈのいずれともならないよう
に、第７ビットには第６ビットの論理反転値が入れられ
る。

【００４５】アンシラリデータ領域のワード長は、例え
ば６９ワードであって、上述のワード幅変換回路４４の
ワード幅変換部４１０によりワード幅が変換されたＡＥ
Ｓ／ＥＢＵデータが入れられる。例えば、ワード幅変換
回路４４により５５ワードのＡＥＳ／ＥＢＵデータを８
ビットに変換した場合、変換の結果得られる８ビットパ
ラレルデータは６８ワードと６ビットとなる。

【００４６】このような場合には、上記の残りの２ビッ
トには、禁止コード（００ｈ，ＦＦｈ）が発生すること
を防ぐために、２ビットの値０１または１０が入れられ
る。入れられた０１または１０は、受信側のデータ伝送
装置３においてＰＤＵパケットが再生される際に破棄さ
れる。なお、この領域において、ＡＥＳ／ＥＢＵデータ
はＰＤＵパケットの前方に下位ワード、後方に上位ワー
ドの順となる。

【００４７】ビデオデータ領域には、ＳＤＩ方式に適合
した１ワード１０ビットのワード幅から、ＡＴＭ通信回
線２に適合した１ワード８ビットの映像データの内、主
に映像に係るデータがＤ２規格、あるいは、上述したＤ
１規格等の映像データのライン単位に入れられる。な
お、映像データは、ＰＤＵパケットの前方に下位バイ
ト、後方に上位バイトの順となる。

【００４８】なお、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域は可変長であり、これらの
領域が有効なデータを含まない場合もある。また、デー
タＲＳ４２２−ｃｈ１，ＶＯＩＣＥ等は、有効ビットＶ
を有するので、例えば、データＶＩＯＣＥの有効データ
Ｖのみが１で、他のデータの有効データＶが０である場
合には、データＶＯＩＣＥのみが有効であり、他のデー
タは全て無効であることを意味する。

【００４９】以下、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域に多重化される伝送データ
と、音声・映像処理機器１４に入力または出力されるＤ
２方式の音声・映像データとの関係を説明する。図３
は、Ｄ２方式の音声・映像データの構成を説明する図で
ある。５２５ライン・２９．９７フレーム／秒のシステ
ムに対応するＤ２方式のヘッダデータのデータ量は、水
平同期期間（１ライン）ごとに１６ワード×８ビットな
ので、そのデータレートは下式に示すように２Ｍｂｐｓ
となる。

【００５０】

【数１】１６×８ビット×５２５ライン×２９．９７フレーム＝２Ｍｂｐｓ（１）

【００５１】また、５２５ライン・２８．９７フレーム
／秒のシステムにおいては、１ラインに含まれる画素数
は９１０、１画素当たりのデータは１０ビットであるた
め、そのデータレートは下式に示すように１４３Ｍｂｐ
ｓとなる。

【００５２】

【数２】９１０画素×１０ビット×５２５ライン×２９．９７フレーム＝１４３Ｍｂｐｓ（２）

【００５３】ただし、図３に示すように、Ｄ２方式の音
声・映像データには不要な部分があり、図３において斜
線で示すアンシラリデータ（音声データ）、ビデオデー
タ（映像データ）およびヘッダデータのみが受信側にお
いて音声再生および映像再生のために必要となる。図３
に示すアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは、下式の通りとなる。

【００５４】

【数３】アンシラリデータ部の１秒あたりのデータ量ａ２１×１０ビット×１２ライン×２９．９７フレーム×２＝０．１５Ｍｂｐｓ（３）

【００５５】

【数４】アンシラリデータ部の１秒あたりのデータ量ｂ３７６×１０ビット×６ライン×２９．９７フレーム×２＝１．３Ｍｂｐｓ（４）

【００５６】

【数５】アンシラリデータ部の１秒あたりのデータ量ｃ５５×１０ビット×２５４ライン×２９．９７フレーム×２＝８．４Ｍｂｐｓ（５）

【００５７】

【数６】ビデオデータ部の１秒あたりのデータ量ｄ７６８×８ビット×（２５４＋２５３）ライン×２９．９７フレーム＝９３．３Ｍｂｐｓ（６）

【００５８】

【数７】ビデオデータ部およびアンシラリデータ部の１
秒あたりの全データ量ｅａ＋ｂ＋ｃ＋ｄ＝０．１５＋１．３＋８．４＋９３．３＝１０３．２Ｍｂｐｓ（７）

【００５９】さらに、ヘッダデータを加えると、下式の
ようにアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは１０５．２Ｍｂｐｓとなる。

【００６０】

【数８】２＋１０３．２＝１０５．２Ｍｂｐｓ（８）

【００６１】このように、ＰＤＵパケットのアンシラリ
領域およびビデオデータには、ライン単位にＤ２方式の
音声・映像データ（全１４３Ｍｂｐｓ）の内、不要な部
分を除いた１０５．２Ｍｂｐｓ分のデータが多重化され
る。このように、不要部分を除いたために伝送データの
量が減少し、この結果、Ｄ２方式の音声・映像データ
（伝送データ）をＡＡＬ１プロトコルに適合させること
ができる。

【００６２】図２に示したＰＤＵパケットのアンシラリ
領域およびビデオデータ領域には、図３に示したＤ２規
格の音声・映像データ（Ｄ２規格の場合、全部で１４３
Ｍｂｐｓ）から不要な部分を除いたデータ（Ｄ２規格の
場合、１０５．２Ｍｂｐｓ）が多重化され、伝送され
る。

【００６３】また、図３に示したＤ２規格の音声・映像
データには周期性があるため、送信側においても、受信
側においてもライン単位で一定の処理方法でＰＤＵパケ
ットに多重化することができる。従って、ハードウェア
構成が簡単で済む。以上述べたＰＤＵパケットに伝送デ
ータと、ＲＴＳデータ等の他のデータとを多重化して伝
送を行うことにより、単に伝送データを伝送するだけで
なく、併せて、受信側における伝送データの処理に有益
なデータをも伝送することができる。なお、第１の実施
形態に示した他、本発明に係るデータ伝送システム１
は、データ伝送装置３ａ〜３ｆの数を増減し、あるい
は、ＰＤＵパケットに多重化するデータの種類をさらに
増やす等、種々の構成をとることができる。

【００６４】第２実施形態以下、本発明の第２の実施形態として、データ伝送装置
３ａ，３ｂの構成、および、これらの間のデータ伝送方
法を説明する。なお、第２の実施形態においては説明の
簡略化のために、データ伝送装置３ａ，３ｂがＮＴＳＣ
方式のＤ２規格の音声・映像データをＳＤＩ方式により
ＶＴＲ１４ａ〜１４ｆとの間で伝送する場合について説
明するが、データ伝送装置３ａ〜３ｆがＤ２規格以外
（Ｄ１規格、ＭＰＥＧ２およびＰＡＬ等）の音声・映像
データを取り扱う場合の動作も同様であり、データ伝送
装置３ａ，３ｂ以外のデータ伝送装置３ｃ〜３ｆの構
成、および、データ伝送装置３ｃ〜３ｆの相互間のデー
タ伝送方法は同じである（以下同じ）。

【００６５】図４は、図１に示したデータ伝送装置３ａ
の構成例を示す図である。図５は、図１に示したデータ
伝送装置３ｂの構成例を示す図である。図４および図５
にそれぞれ示すように、データ伝送装置３ａ，３ｂは、
送信部５、受信部６、ＡＴＭアダプタ７および音声・映
像処理機器１４ａ，１４ｂから構成される。

【００６６】データ伝送装置３ａに接続される音声・映
像処理機器１４ａは、ＶＴＲ装置１４０、Ｄ２方式のＶ
ＴＲ用モニタ装置１４２、編集装置（エディタ）１４４
およびエディタ用モニタ装置１４６から構成される。デ
ータ伝送装置３ｂに接続される音声・映像処理機器１４
ｂは、例えば、Ｄ２方式のＶＴＲ装置である（以下、音
声・映像処理機器１４ｂをＶＴＲ装置１４ｂと記す）。
ＡＴＭアダプタ７は、例えばＡＴＭ方式のＡＡＬ１プロ
トコル用のアダプタであって、データ伝送装置３ａ，３
ｂの送信部５から入力されるＰＤＵパケット（図２）を
ＡＴＭセルのペイロード部に入れてＡＴＭ通信回線２に
対して送信し、ＡＴＭ通信回線２から受信したＡＴＭセ
ルのペイロード部からＰＤＵパケットを分離し、データ
伝送装置３ａ，３ｂの受信部６に対して出力する。

【００６７】データ伝送装置３ａ側において、ＶＴＲ装
置１４０および編集装置１４４は、データ伝送装置３ｂ
に接続されたＶＴＲ装置１４ｂを操作するための制御デ
ータＲＳ４２２を生成し、それぞれ、音声・映像データ
を記録および編集する。なお、ＶＴＲ装置１４０等が生
成した制御データＲＳ４２２は、図２に示したＰＤＵパ
ケットのデータＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２に多重化される。また、図４に示すように、ＶＴＲ装
置１４０が生成した制御データＲＳ４２２は、編集装置
１４４にも入力され、所定の制御に用いられる。

【００６８】また、ＶＴＲ装置１４０から編集装置１４
４に入力される制御データＲＳ４２２は、ＶＴＲの再生
や、ある時刻からの録画、早送りおよび同期源の選択
（入力される音声・映像信号に同期させるか、あるい
は、ハウスクロックに同期させるか等）等に用いられ
る。ＶＴＲ用モニタ装置１４２およびエディタ用モニタ
装置１４６は、それぞれＶＴＲ装置１４０が再生した音
声・映像データを表示する。

【００６９】図６は、図４に示した送信部５の構成を示
す図である。図６に示すように、送信部５は、クロック
生成装置１２、ＲＴＳ生成装置１６、送信装置（ＴＸ）
１８および遅延処理回路２２から構成される。クロック
生成装置１２は、例えば水晶発振器等を用いて送信部５
において用いられる１４．３ＭＨｚの同期クロック信号
４ｆ_sc、および、水平同期信号および垂直同期信号等に
対応する同期信号ＳＹＮＣを生成し、ＶＴＲ１４、ＲＴ
Ｓ生成装置１６および送信装置１８に供給する。

【００７０】ＶＴＲ１４は、同期クロック信号４ｆ_scに
同期してＤ２規格のディジタル音声・映像データを記録
・再生し、ＳＤＩ方式またはＳＤＤＩ方式（以下、単に
ＳＤＩ方式と記す）により１４３Ｍｂｐｓシリアル形式
で送信装置１８に対して出力する。遅延処理回路２２
は、受信部６から入力されたビット８Ｆ１，８Ｆ２に基
づいて遅延時間測定処理を行う。

【００７１】図７は、第２の実施形態における図６に示
したＲＴＳ生成装置１６の構成を示す図である。ＲＴＳ
生成装置１６は、１／８分周回路１６０、カウンタ回路
１６２、ＲＴＳ生成回路１６４および１／９１０分周回
路１６６から構成される。ＲＴＳ生成装置１６は、これ
らの構成部分により、ＡＴＭ通信回線２から供給される
１９．４４ＭＨｚの回線クロック信号ＮＣＬＫ（実際に
は後述のように１５５．５２ＭＨｚの回線クロック信号
ＮＣＬＫ’）の周波数に対する同期クロック信号４ｆ_sc
の周波数の実際の整数比を示し、送信部５，３０との間
の同期確立に用いられる同期データＲＴＳ（Residual T
ime Stamp ）を、同期クロック信号４ｆ_scを基準として
ライン単位で生成する。

【００７２】分周回路１６０は、ＡＴＭ通信回線２から
供給される１５５．５２ＭＨｚの回線クロック信号ＮＣ
ＬＫ’を１／８の周波数に分周し、カウンタ回路１６
２、および、図５に示したデータ伝送装置３ａの各構成
部分に対して出力する。上述のように実際には、ＡＴＭ
通信回線２からデータ伝送装置３ａ〜３ｆには１５５．
５２ＭＨｚの回線クロック信号ＮＣＬＫ’が供給され、
データ伝送装置３ａ〜３ｆの内部で１／８分周され、１
９．４４ＭＨｚの回線クロック信号ＮＣＬＫとして各構
成部分に供給される。

【００７３】このように回線クロック信号ＮＣＬＫ’
（１５５．５２ＭＨｚ）を１／８分周して、１９．４４
ＭＨｚの回線クロック信号ＮＣＬＫとしてからデータ伝
送装置３ａ〜３ｆの各構成部分に供給することにより、
データ伝送装置３ａ〜３ｆの各構成部分の動作タイミン
グが緩和され、高速動作する特殊な部品ではなく、例え
ば汎用ＣＭＯＳ論理ＩＣといった標準的かつ安価な部品
の使用が可能となる。

【００７４】分周回路１６６は、同期クロック信号４ｆ
_scを１／９１０の周波数に分周し、音声・映像データの
１水平同期期間を示す水平同期信号Ｓ１６６を生成し、
カウンタ回路１６２およびＲＴＳ生成回路１６４に対し
て出力する。カウンタ回路１６２は、分周回路１６６か
ら供給される水平同期信号、１周期の間の回線クロック
信号ＮＣＬＫの周期の数を計数し、計数値Ｓ１６２をＲ
ＴＳ生成回路１６４に対して出力する。ＲＴＳ生成回路
１６４は、計数値Ｓ１６２から所定のオフセット値ｊ、
つまり、計数値Ｓ１６２からの減算結果が６ビットにな
る数値ｊを減算し、水平同期期間ごとに同期データＲＴ
Ｓを生成して送信装置１８に対して出力する。

【００７５】図８は、図６に示した送信装置１８の構成
を示す図である。図８に示すように、送信装置１８は、
ＡＡＬ１プロトコルに従ってＡＴＭ通信回線２と接続さ
れており、同期クロック信号４ｆ_scに同期して動作する
第１のブロック１８０および回線クロック信号ＮＣＬＫ
に同期して動作する第２のブロック２１０から構成され
る。

【００７６】第１のブロック１８０は、シリアル／パラ
レル変換回路（Ｓ／Ｐ回路）１８２、第１のスイッチ回
路（ＳＷ１）１８４、第２のスイッチ回路（ＳＷ２）１
８６、ラウンディング回路１８８、シャフリング回路１
９０、第１のＦＩＦＯ回路１９２、ワード幅変換回路
（１０→８）１９４、第２のＦＩＦＯ回路１９６、タイ
ミング発生回路ａ２００、タイミング発生回路ｂ２０
２、コントロール回路２０４および基準信号発生回路２
０６から構成される。第２のブロック２１０は、多重化
回路（ＭＵＸ）２１２、第３のＦＩＦＯ回路２１４、コ
ントロール回路２１６およびタイミング発生回路ｃ２１
８から構成される。

【００７７】第１のブロック１８０において、タイミン
グ発生回路ａ２００は、他のデータ伝送装置３ａ〜３ｆ
からデータが送信されていない場合（デフォルト）の値
のデータＲＴＳに基づいた動作タイミングで、ブラック
バーストに対応する映像データ（ブラックバーストデー
タ）を生成する。基準信号発生回路２０６は、第１のブ
ロック１８０外部の回路であって、タイミング発生回路
ａ２００と同様にブラックバーストデータを生成し、ス
イッチ回路１８４の端子ａに対して出力する。

【００７８】Ｓ／Ｐ回路１８２は、音声・映像処理機器
１４から入力された、１ビットシリアル形式のＳＤＩ方
式の送信データを１０ビットパラレル形式に変換してス
イッチ回路１８４の端子ｂに対して出力する。スイッチ
回路１８４は、送信部５がデータを送信する場合には端
子ｂ側を選択してＳ／Ｐ回路１８２の出力データを、こ
れ以外の場合には端子ａ側を選択して基準信号発生回路
２０６から出力されるブラックバーストデータをスイッ
チ回路１８６に対して出力する。

【００７９】スイッチ回路１８６は、スイッチ回路１８
４が選択したＳ／Ｐ回路１８２の出力データ（送信デー
タ）の内、図３に示したＤ２方式の音声・映像データの
内、ビデオデータ部分を選択してラウンディング回路１
８８に対して出力し、アンシラリデータ部を選択してワ
ード幅変換回路１９４に対して出力する。ラウンディン
グ回路１８８は、図３に示したビデオデータ部に対応す
るデータ（映像データ）を８ビットパラレル形式のデー
タに変換して（丸め（ラウンディングし）て）、シャフ
リング回路１９０に対して出力する。なお、図３に示し
たヘッダデータは、コントロール回路２０４が取り扱
う。

【００８０】シャフリング回路１９０は、ラウンディン
グ回路１８８から入力された８ビットパラレル信号を、
ＡＴＭ通信回線２においてデータ誤りが生じた場合に補
間しやすい順番に並び換え、ＦＩＦＯ回路１９２に対し
て出力する。ワード幅変換回路１９４は、図３に示した
スイッチ回路１８６から入力されたアンシラリデータ部
に対応するデータ（音声データ）を８ビットパラレル形
式に変換し、ＦＩＦＯ回路１９６に対して出力する。

【００８１】ＦＩＦＯ回路１９２，１９４は、それぞれ
同期クロック信号４ｆ_scに同期してデータを読み込み、
回線クロック信号４ｆ_scに同期して順次、データを出力
し、第１のブロック１８０から第２のブロック２１０に
データを受け渡す。コントロール回路２０４，２１６
は、それぞれＦＩＦＯ回路１９２，１９４においてデー
タが書き込まれるアドレスと読み出されるアドレスと監
視し、これらのアドレスの制御を行う。さらに、第１の
ブロック１８０は、ビット８Ｆ１，８Ｆ２等に基づい
て、データＬＮ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２お
よびデータＦｌａｇ（図２）を生成し、第２のブロック
２１０に対して出力する。

【００８２】第２のブロック２１０において、タイミン
グ発生回路ｃ２１８は、回線クロック信号ＮＣＬＫに基
づいて、ブロック２１０の動作タイミングを制御する。
多重化回路２１２には、検査信号印加回路１６からデー
タＲＴＳが入力され、第１のブロック１８０からデータ
ＬＮ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２，Ｆｌａｇが
入力される。また、多重化回路２１２には、データ伝送
装置３ａ側においてはＶＴＲ装置１４０、編集装置１４
４から、データ伝送装置３ｂ側においてはＶＴＲ装置１
４ｂから制御データＲＳ４２２が入力される。この制御
データＲＳ４２２は、ＶＴＲ装置の制御に用いられる。

【００８３】多重化回路２１２は、これらのデータ、Ｆ
ＩＦＯ回路１９２，１９４から入力される音声データお
よび映像データ、および、制御データＲＳ４２２（ＲＳ
４２２−ｃｈ１，ＲＳ４２２−ｃｈ２）を多重化する。
これらのデータが多重化された後のデータはＣＲＣＣ付
加回路２１３に対して出力される。

【００８４】ＣＲＣＣ付加回路２１３は、各データＣＲ
ＣＣを算出して付加してＦＩＦＯ回路２１４に対して出
力する。ＦＩＦＯ回路２１４は、多重化回路２１２の出
力データをバッファリングして送信データＴＸＤとして
ＡＴＭ通信回線２に対して出力する。なお、図中に示す
ように、ＦＩＦＯ回路２１４の出力データには、さらに
遅延処理回路２２からのビット８Ｆ１，８Ｆ２が付加さ
れ、送信データＴＸＤとなる。

【００８５】図９は、図４に示した受信部６の構成を示
す図である。図９に示すように、受信部６は、受信装置
（ＲＸ）３２、ＶＴＲ３４、クロック制御装置３６およ
びクロック発生装置３８から構成され、送信側のデータ
伝送装置３から伝送されてきたＰＤＵパケットを受信
し、同期データＲＴＳおよび回線クロック信号ＮＣＬＫ
に基づいて、送信側のデータ伝送装置３の同期クロック
信号４ｆ_scに同期した同期クロック信号４ｆ_scを再生
し、ＰＤＵパケットから音声・映像データを分離して記
録する。

【００８６】図１０は、図９に示した受信装置３２の構
成を示す図である。図１０に示すように、受信装置３２
は、ＡＴＭ通信回線２とＡＡＬ１プロトコルに従って接
続されており、回線クロック信号ＮＣＬＫに同期して動
作する第１のブロック３２０および同期クロック信号４
ｆ_scに同期して動作する第２のブロック３５０から構成
される。受信装置３２は、ＡＴＭ通信回線２から受信し
たＰＤＵパケットから各データおよび音声・映像データ
を分離し、分離したデータの内、伝送データを受信デー
タＲＶＤとして音声・映像処理機器１４に対して出力
し、ビット８Ｆ１，８Ｆ２を遅延処理回路２２に対して
出力する。

【００８７】第１のブロック３２０は、入力データ制御
回路３２２、第１のレジスタ回路３２４、ＣＲＣＣ計算
回路３２６、加算回路３２８ａ，３２８ｂ、第１のメモ
リ回路３３０、第２のメモリ回路３３２、第２のレジス
タ回路３３４、第３のレジスタ回路３３６、コントロー
ル回路３３８およびタイミング発生回路ｄ３４０から構
成される。

【００８８】第２のブロック３５０は、出力データ制御
回路３５２、第４のレジスタ３５４、第１の基準信号発
生回路３５６、デシャフリング回路３５８、コンシール
回路３６０、第１のエラー訂正回路３６２、ＦＩＦＯ回
路３６４、第２のエラー訂正回路３６６、スイッチ回路
３６８、タイミング発生回路ｅ３７０、第２の基準信号
発生回路３７２、スイッチ回路３７４、パラレル／シリ
アル変換回路（Ｐ／Ｓ回路）３７６およびコントロール
回路３７８から構成される。

【００８９】受信装置３２がＡＴＭ通信回線２から受信
したＡＴＭセルのペイロード部に格納されていたＰＤＵ
パケットは、入力データ制御回路３２２、第１のレジス
タ回路３２４およびＣＲＣＣ計算回路３２６に入力され
る。第１のレジスタ回路３２４は、受信した８ビットパ
ラレル形式のＰＤＵパケットを、６４ビットパラレル形
式に変換する。ＣＲＣＣ計算回路３２６は、ＰＤＵパケ
ットに含まれる各データＣＲＣＣ（図２）に係る計算処
理を行い、計算結果を加算回路３２８ａに対して出力す
る。なお、ＣＲＣＣ計算回路３２６は、伝送データＸⁿ
＋Ｘ^n-1＋Ｘ^n-2＋…＋Ｘ＋１を、Ｇ（Ｘ）＝Ｘ¹⁴＋Ｘ
²＋Ｘ＋１で除算し、この余りが０以外の場合にエラー
を検出し、計算結果を論理値１にして出力する。

【００９０】入力データ制御回路３２２は、入力された
ＰＤＵパケットに含まれる各データに基づいて、ライト
フラグデータ（ａ；全ビットが論理値０の８ビットパラ
レルデータであって、各ビットがＰＤＵパケットの１バ
イトに対応する）を生成し、加算回路３２８ｂに対して
出力する。加算回路３２８ｂは、第１のレジスタ回路３
２４の出力データにライトフラグデータを付加して７２
ビット幅にして出力する。

【００９１】また、入力データ制御回路３２２は、９ビ
ット×８ワード構成のリードフラグデータ（ｂ）を生成
する。入力データ制御回路３２２は、リードフラグデー
タを読み込んだ後、パリティビットのみを論理値１、他
のビットを全て論理値０にして、ライン数（５２５）×
ＰＤＵパケットのパケット長×９ビットのアドレス空間
を有するメモリ回路３３２に書き込む。このように入力
データ制御回路３２２がリードフラグデータのビット操
作を行うのは、読み出したデータのリードフラグデータ
が論理値１の場合に、必要とするデータが到着しなかっ
たと判断するためである。なお、読み出す前に書き込ま
れていれば、リードフラグデータは論理値０になる。

【００９２】レジスタ回路３３４は、受信データ８ビッ
トと受信データに対応するフラグデータ１ビットとの計
９ビットのデータを８個まとめて７２ビットのデータと
してメモリ回路３３２から回線クロック信号ＮＣＬＫに
同期して読み出し、同期クロック信号４ｆ_scに同期して
レジスタ３５４に対して出力する。

【００９３】また、入力データ制御回路３２２は、加算
回路３２８ａにライトフラグデータを出力する（ｃ）。
加算回路３２８ａは、ＣＲＣＣ計算回路３２６の計算結
果にライトフラグデータを付加し、入力データ制御回路
３２２に返す。入力データ制御回路３２２は、このライ
トフラグデータを付加した計算結果をメモリ回路３３０
に記憶する（ｄ）。

【００９４】レジスタ回路３３６は、メモリ回路３３２
に記憶されている加算回路３２８ａの加算結果を回線ク
ロック信号ＮＣＬＫに同期して読み出して、同期クロッ
ク信号４ｆ_scに同期して出力する。コントロール回路３
３８，３７８は、送信装置１８のコントロール回路２０
４，２１６（図７）と同様に、レジスタ回路３３４，３
３６の書き込みアドレスと読み出しアドレスとを管理す
る。

【００９５】第２のブロック３５０において、タイミン
グ発生回路ｅ３７０は、同期クロック信号４ｆ_scに基づ
いて、第２のブロック３５０の各部分の動作タイミング
を制御する。基準信号発生回路３７２は、基準信号を生
成して出力する。基準信号発生回路３５６は、基準信号
を生成してスイッチ回路３７４の端子ａに対して出力す
る。なお、基準信号発生回路３７２，３５６が発生する
基準信号は、ビデオデータおよびアンシラリデータが入
っておらず、再生した後に画面を黒色にする信号であ
る。

【００９６】レジスタ回路３３４から出力されたデータ
は、レジスタ３５４に入力される。一方、レジスタ回路
３３６から出力されたデータは出力データ制御回路３５
２に入力される。レジスタ回路３５４は、図３に示した
アンシラリデータ部（図２に示したアンシラリ領域に多
重化された音声データ）に対応するデータの各ワードを
下位２ビットおよびそのパリティビットと（ａ）、上位
８ビット（ｂ）とそのパリティビットとに分解し、入力
データ制御回路３２２に対して出力する。

【００９７】出力データ制御回路３５２は、図３に示し
たビデオデータ部に対応するデータ（図２に示したビデ
オデータ領域に多重化された映像データ）とそのパリテ
ィとをデシャフリング回路３５８に対して出力し
（ｃ）、図３に示したアンシラリデータ部に対応するデ
ータ（図２に示したアンシラリデータ領域に多重化され
た音声データ）とそのパリティとをエラー訂正回路３６
２に対して出力し（ｄ）、図２に示したデータＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２，ＶＯＩＣＥ，ＲＴＳ
および予備データの部分のデータをエラー訂正回路３６
６に対して出力する（ｅ）。つまり、出力データ制御回
路３５２は、ＰＤＵパケットから音声データおよび映像
データと、データＲＳ４２２−ｃｈ１等とを分離する分
離回路としての役割も果たしている。

【００９８】出力データ制御回路３５２は、この処理に
より、ａ；８ビットデータ（１）＋フラグデータ
（２），ｂ；２ビット（３）＋フラグデータ（４），レ
ジスタ２の出力＝ＣＲＣＣ１ビット＋フラグデータ
（６）の各データの内、（２），（４），（５），
（６）のいずれか１つが論理値１であった場合に、新た
にフラグデータとして論理値１を出力する。つまり、出
力データ制御回路３５２は、ａ；（受信データ８ビット
＋フラグデータ１ビット）の２ワード幅を、（アンシラ
リデータ１０ビット＋フラグデータ１ビット）にフラグ
付きの変換を行っている。

【００９９】デシャフリング回路３５８は、入力された
データに含まれるデータＬＮＩＤ２，ＬＮ２に基づい
て、図８に示したシャフリング回路１９０に対応する処
理を行い、元の順番に戻し、コンシール回路３６０に対
して出力する。コンシール回路３６０は、例えばデータ
誤りが生じている画素のデータを、周囲の画素で補間等
の方法によりデータの補間を行い、スイッチ回路３７４
の端子ｂに対して出力する。

【０１００】エラー訂正回路３６２は、入力されたエラ
ー訂正回路３６２は、入力された音声データに対してエ
ラー訂正を行い、ＦＩＦＯ回路３６４に対して出力す
る。ＦＩＦＯ回路３６４は、コンシール回路３６０から
出力される映像データとエラー訂正回路３６２から出力
されるエラー訂正回路３６２とのタイミングを合わせ
て、スイッチ回路３７４の端子ｃに対して出力する。

【０１０１】スイッチ回路３７４は、それぞれ端子ａ〜
ｃに入力された基準信号発生回路３５６からの基準信
号、コンシール回路３６０の出力データおよびＦＩＦＯ
回路３６４の出力信号のいずれかを、ＳＤＩ方式におけ
るＤ２方式の音声・映像データに適合する順番に選択
し、Ｐ／Ｓ回路３７６に対して出力する。Ｐ／Ｓ回路３
７６は、スイッチ回路３７４から入力されたデータをシ
リアル形式のデータに変換し、同期クロック信号４ｆ_sc
に同期してＶＴＲ装置１４に対して出力する。

【０１０２】エラー訂正回路３６６は、入力されたデー
タＲＳ４２２−ｃｈ１等のデータに対して誤り訂正を行
い、スイッチ回路３６８に対して出力する。スイッチ回
路３６８は、エラー訂正されたデータを、それぞれデー
タＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２，ＶＯＩＣ
Ｅ，ＲＴＳおよび予備データに分離する。

【０１０３】なお、データ伝送装置３ａにおいては、デ
ータＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２は、ＶＴ
Ｒ装置１４０および編集装置１４４に対して出力される
（図４；ＲＳ４２２）。また、データ伝送装置３ｂにお
いては、データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２は、ＶＴＲ装置１４ｂに対して出力される（図５；Ｒ
Ｓ４２２）。

【０１０４】音声・映像処理機器１４（図４，図５）
は、同期クロック信号４ｆ_scに同期して、Ｐ／Ｓ変換回
路３３０から入力された音声・映像データＲＶＤを記録
する。クロック発生装置３８は、例えば水晶発振回路を
有する電圧制御発振回路であって、クロック制御信号Ｃ
Ｃを介したクロック制御装置３６の制御に応じた周波数
の同期クロック信号４ｆ_scを生成し、伝送装置３０の各
構成部分に供給する。

【０１０５】図１１は、第２の実施例における図９に示
したクロック制御装置３６の構成の内、同期データＲＴ
Ｓの処理に係る部分を示す図である。図１１に示すよう
に、クロック制御装置３６は、１／（ＲＴＳ＋ｊ）分周
回路３８２、位相比較回路３８４、ローパスフィルタ
（ＬＦＰ）３８６、１／８分周回路３８０および１／９
１０分周回路３８８から構成され、クロック発生装置３
８とともにＰＬＬ（Phase Locked Loop ）発振回路を構
成する。

【０１０６】クロック制御装置３６は、これらの構成部
分により、受信装置３２から入力された同期データＲＴ
Ｓに基づいてクロック制御信号ＣＣを生成し、発生装置
３８が発生する同期クロック信号４ｆ_scの周波数を制御
して、伝送装置３０の同期クロック信号４ｆ_scを伝送装
置１０の同期クロック信号４ｆ_scに同期させる。さら
に、クロック制御装置３６は、水平同期信号および垂直
同期信号等に対応する同期信号ＳＹＮＣを発生して音声
・映像処理機器１４等に供給する。

【０１０７】分周回路３８０は、ＡＴＭ通信回線２から
供給される１５５．５２ＭＨｚの回線クロック信号ＮＣ
ＬＫ’を１／８の周波数に分周し、分周信号Ｓ３８０
（＝ＮＣＬＫ）として分周回路３８２およびその他のデ
ータ伝送装置３ｂの各構成部分に対して出力する。分周
回路３８０において、１５５．５２ＭＨｚの回線クロッ
ク信号ＮＣＬＫ’を１／８分周して回線クロック信号Ｎ
ＣＬＫを生成し、データ伝送装置３ｂの他の構成部分に
供給するのは、ＲＴＳ生成装置１６の分周回路１６０
（図７）と同じ理由からである。

【０１０８】分周回路３８２は、分周信号Ｓ３８０を、
１／（ＲＴＳ＋ｊ）（但し、ＲＴＳは受信装置３２から
入力される同期データＲＴＳを示し、ｊはデータ伝送装
置３ａにおいて減じられたオフセット値）の周波数に分
周し、分周信号Ｓ３８２として位相比較回路３８４の負
入力端子に対して出力する。このように、分周回路３８
２は、オフセット値ｊを同期データＲＴＳに加算して、
データ伝送装置３ａにおける同期クロック信号４ｆ_sc、
９１０クロックごとの回線クロック信号ＮＣＬＫの周期
の数（１２３５または１２３６）を算出し、分周信号Ｓ
３８２を分周する。

【０１０９】分周回路３８８は、クロック発生装置３８
が発生した同期クロック信号４ｆ_scを１／９１０の周波
数に分周し、分周信号Ｓ３８８を位相比較回路３８４の
正入力端子に対して出力する。位相比較回路３８４は、
分周信号Ｓ３８８と分周信号Ｓ３８２とを位相比較し、
比較結果Ｓ３８４をローパスフィルタ３８６に対して出
力する。ローパスフィルタ３８６は、比較結果Ｓ３８４
から高域成分を取り除いてクロック信号ＣＣを生成し、
クロック発生装置３８に対して出力する。

【０１１０】以下、再び図１を参照して、データ伝送装
置３ａ，３ｂ間でデータを伝送する場合を例に、第２の
実施形態において示した音声・映像処理機器１４ａ，１
４ｂを用いたデータ伝送システム１の動作を説明する。
まず、データ伝送装置３ａ側の音声・映像処理機器１４
ａの編集装置１４４等から、データ伝送装置３ｂ側のＶ
ＴＲ１４ｂを制御する際の動作について説明する。デー
タ伝送装置３ａ側において、音声・映像処理機器１４ａ
のＶＴＲ装置１４０および編集装置１４４は、ＶＴＲ装
置１４ｂを操作するための制御データＲＳ４２２を発生
する。

【０１１１】ＶＴＲ装置１４０等が発生する制御データ
は、例えば、データ伝送装置３ｂ側のＶＴＲ装置１４ｂ
に、再生する音声・映像データを指定するデータ、およ
び、早送り、早巻き戻し、ジョグシャトル再生等の再生
方法を指定するデータ等である。データ伝送装置３ａ
は、制御データＲＳ４２２をＰＤＵパケットのデータＲ
Ｓ４２２ｃｈ−１，ＲＳ４２２ｃｈ−２に、音声・映像
データ等をＰＤＵパケットの他の位置に多重化し、ＡＴ
Ｍアダプタ７に対して出力する。ＡＴＭアダプタ７は、
ＰＤＵパケットをＡＴＭセルのペイロード部分に入れ
て、ＡＴＭ通信回線２を介してデータ伝送装置３ｂに対
して伝送する。

【０１１２】ＡＴＭアダプタ７は、データ伝送装置３ａ
から送られてきたＡＴＭセルのペイロード部を分離し、
順次、データ伝送装置３ｂに対して出力する。データ伝
送装置３ｂは、データ伝送装置３ａから伝送されてきた
ＰＤＵパケットのデータＲＳ４２２−ｃｈ１，ＲＳ４２
２−ｃｈ２から制御データを分離してＶＴＲ装置１４ｂ
に対して出力する。

【０１１３】ＶＴＲ装置１４ｂは、制御データに従っ
て、例えば、再生する音声・映像データの選択、早送
り、早巻き戻し、通常の再生、あるいは、ジョグシャト
ル等の特殊再生を行い、Ｄ２方式の音声・映像データを
発生し、データ伝送装置３ｂに対して出力する。データ
伝送装置３ｂは、ＶＴＲ装置１４ｂから入力された音声
・映像データを図２に示したＰＤＵパケットに多重化
し、ＡＴＭ通信回線２を介してデータ伝送装置３ａに対
して伝送する。なお、ＶＴＲ装置１４ｂに、録画しなが
ら録画した音声・映像データを別のヘッドを用いて再生
する、いわゆるコンフィデンス再生を行わせるように制
御してもよい。

【０１１４】データ伝送装置３ａは、データ伝送装置３
ｂから伝送されてきた音声・映像データを音声・映像処
理機器１４ａに対して出力する。音声・映像処理機器１
４ａのエディタ用モニタ装置１４６は、音声・映像デー
タを表示し、ＶＴＲ装置１４０は音声・映像データを記
録し、あるいは、編集装置１４４は音声・映像データを
編集者（図示せず）の操作に従って編集する。

【０１１５】以上説明したように、本発明に係るデータ
伝送システム１によれば、１本のＡＴＭ通信回線で、Ｖ
ＴＲ装置１４ｂに再生させる音声・映像データの内容お
よび再生方法を指定するとともに、再生させた音声・映
像データを伝送させることができる。また、本発明に係
るデータ伝送システム１によれば、ＶＴＲ１４のインタ
ーフェースとして、テレビジョン放送局等においてイン
フラストラクチャーとして広く用いられているＳＤＩ方
式を用いることができるので、既存の設備をＡＴＭ通信
回線に容易に接続することができる。

【０１１６】次に、データ伝送装置３ａ側の同期クロッ
ク信号４ｆ_scに、データ伝送装置３ｂ側の同期クロック
信号４ｆ_scを同期させる際の動作を説明する。データ伝
送装置３ａ側において、ＲＴＳ生成装置１６（図６）の
分周回路１６６は、同期クロック信号４ｆ_scを１／９１
０分周し、データ伝送装置３ａ内部のハウスクロックに
相当する水平同期信号Ｓ１６６を生成する。

【０１１７】一方、分周回路１６０は、１５５．５２Ｍ
Ｈｚの回線クロック信号ＮＣＬＫ’を１／８分周し、１
９．４４ＭＨｚの回線クロック信号ＮＣＬＫを生成す
る。カウンタ回路１６２は、水平同期信号Ｓ１６６の１
周期ごと、つまり、音声・映像データ、１ライン単位の
回線クロック信号ＮＣＬＫの周期の数を計数し、ＲＴＳ
生成回路１６４に対して出力する。

【０１１８】ＲＴＳ生成回路１６４は、カウンタ回路１
６２の計数値Ｓ１６２からオフセット値ｊを減算し、同
期データＲＴＳを発生して送信装置１８に対して出力す
る。この同期データＲＴＳは、同期クロック信号４ｆ_sc
を基準とし、同期クロック信号４ｆ_scと回線クロック信
号ＮＣＬＫとの周波数の比を示す。送信装置１８は、Ｒ
ＴＳ生成装置１６から入力された同期データＲＴＳをＰ
ＤＵパケットのデータＲＴＳ１，ＲＴＳ２のいずれか
に、その他のデータをＰＤＵパケットの対応する部分に
入れて、ＡＴＭアダプタ７およびＡＴＭ通信回線２を介
してデータ伝送装置３ｂ側に対して伝送する。

【０１１９】データ伝送装置３ｂ側において、受信装置
３２（図９，図１０）は、ＡＴＭアダプタ７を介してデ
ータ伝送装置３ａ側から伝送されてきたＰＤＵパケット
を受信し、同期データＲＴＳを分離してクロック制御装
置３６の分周回路３８２（図１１）に対して出力する。
一方、分周回路３８０は、回線クロック信号ＮＣＬＫ’
を１／８の周波数に分周し、分周信号Ｓ３８０（＝ＮＣ
ＬＫ）を生成する。分周回路３８２は、入力された同期
データＲＴＳにオフセット値ｊを加算して、カウンタ回
路１６２の計数値Ｓ１６２に対応する（ＲＴＳ＋ｊ）を
算出し、さらに、分周信号Ｓ３８０を１／（ＲＴＳ＋
ｊ）の周波数に分周する。

【０１２０】位相比較回路３８４は、分周信号Ｓ３４
８，Ｓ３８２の位相を比較して位相誤差を検出し、ロー
パスフィルタは比較結果Ｓ３８４をフィルタリングして
クロック制御信号ＣＣを生成し、クロック発生装置３８
が発生する同期クロック信号４ｆ_scの周波数を制御す
る。以上説明したように、クロック制御装置３６はクロ
ック発生装置３８を制御してデータ伝送装置３ａ側の同
期クロック信号４ｆ_scに同期させる。

【０１２１】図１２は、第２の実施形態において図６に
示したＲＴＳ生成装置１６が生成する同期データＲＴＳ
の値を説明する図である。上述のように、第２の実施形
態におけるデータ伝送装置３ａ側では、図１２（Ａ），
（Ｂ）に示すように、カウンタ回路１６２（図７）が同
期クロック信号４ｆ_sc、９１０周期ごとの回線クロック
信号ＮＣＬＫを計数し、この計数値Ｓ１６２（＝ＲＴＳ
＋ｊ）から音声・映像データ（ハウスクロック信号）の
水平同期期間ごとの同期データＲＴＳを生成する。この
場合、データ伝送装置３ａ側の同期クロック信号４ｆ_sc
および回線クロック信号ＮＣＬＫの周波数が正確な場合
には、カウンタ回路１６２の計数値Ｓ１６２には、１２
３５と１２３６がほぼ同数現れる。

【０１２２】従って、データ伝送装置３ｂ側のクロック
制御装置３６の位相比較回路３８４（図１１）の比較結
果Ｓ３８４には、水平同期期間ごとにパルス状の位相差
が現れることになるが、この比較結果Ｓ３８４はローパ
スフィルタ３８６により平滑化されてクロック発生装置
３８に対して出力されるため、データ伝送装置３ｂ側の
同期クロック信号４ｆ_scを正確にデータ伝送装置３ａ側
に同期させることが可能である。

【０１２３】なお、上記実施形態に示した送信部５およ
び受信部６の回路構成等は例示であり、同等の機能を実
現可能な回路等に置き換えることも可能である。また、
データ伝送装置３ｂ接続される機器としてＤ２方式のＶ
ＴＲ装置を例示したが、これに限らず、例えばＳＤＩ方
式でデータを入出力する編集装置、中継装置あるいは伝
送設備を接続するように構成してもよい。

【０１２４】また、ＡＴＭ通信回線２の伝送データレー
トが６２２．０８Ｍｂｐｓであり、６２２．０８ＭＨｚ
の回線クロック信号ＮＣＬＫ’をデータ伝送装置３ａ〜
３ｆに供給する場合には、ＲＴＳ生成装置１６の分周回
路１６０およびクロック制御装置３６の分周回路３８０
を、回線クロック信号ＮＣＬＫ’を１／３２の周波数に
分周する回路に置換し、ＡＴＭアダプタ７を伝送データ
レート６２２．０８Ｍｂｐｓ用の装置に置換し、さら
に、必要に応じてデータ伝送装置３ａ〜３ｆの他の構成
部分を変形すればよい。

【０１２５】また、図２に示したＰＤＵパケットは例示
であり、本発明は他の形式の伝送パケットを用いる伝送
方式に適応することができる。また、本発明に係るデー
タ伝送システム１、送信部５および受信部６は、音声・
映像データの他、これらのいずれかのデータ、あるい
は、情報処理用のデータ等に適用することができる。

【０１２６】第３実施形態以下、本発明の第３の実施形態として、回線クロック信
号ＮＣＬＫを基準とし、同期クロック信号４ｆ_scを計数
して同期データＲＴＳを生成し、データ伝送装置３ａ，
３ｂの間の同期をとる場合について説明する。送信部５
においてＲＴＳ生成装置１６を用い、受信部６において
クロック制御装置３６を用いてデータ伝送装置３ａ，３
ｂの間の同期をとると、図１２に示したように、データ
伝送装置３ａのＲＴＳ生成装置１６が生成する同期デー
タＲＴＳが水平同期期間（ライン）ごとに変化し、クロ
ック生後信号ＣＣに影響してクロック発生装置３８が生
成する同期クロック信号４ｆ_scにジッタが生じる。

【０１２７】また、データ伝送装置３ａ側で発生する同
期クロック信号４ｆ_sc、および、ＡＴＭ通信回線２が供
給する回線クロック信号ＮＣＬＫ（ＮＣＬＫ’）の周波
数が必ずしも正確であるとは限らない。第３の実施形態
で説明するＲＴＳ生成装置４０（図１３）およびクロッ
ク制御装置４２（図１４）は、係る問題点を解決可能に
する。

【０１２８】図１３は、図６に示したデータ伝送装置３
ａ側の送信部５において、図７に示したＲＴＳ生成装置
１６に置換して用いるＲＴＳ生成装置４０の構成を示す
図である。なお、ＲＴＳ生成装置４０とＲＴＳ生成装置
１６とで共通な構成部分には同一の符号を付して示して
ある（以下同じ）。

【０１２９】図１３に示すように、ＲＴＳ生成装置４０
は、分周回路４００、カウンタ回路４１０およびＲＴＳ
生成回路１６４から構成される。ＲＴＳ生成装置４０
は、１５５．５２ＭＨｚの回線クロック信号ＮＣＬＫ’
を１／８の周波数に分周し、１９．４４ＭＨｚの回線ク
ロック信号ＮＣＬＫ生成する分周回路１６０、および、
分周回路１６０が生成した回線クロック信号ＮＣＬＫを
さらに１／ｎ（ｎ＝１１８８）の周波数に分周する分周
回路４０２から構成される。

【０１３０】ＲＴＳ生成装置４０はこれらの構成部分に
より、データ伝送装置３ａにおいて、第１の実施例にお
いて説明したように１９．４４ＭＨｚの回線クロック信
号ＮＣＬＫと同期クロック信号４ｆ_scの最適化した周波
数の比１１８８：８７５または１１８８：８７４を用い
て同期データＲＴＳを生成する。

【０１３１】分周回路４００は、１５５．５２ＭＨｚの
回線クロック信号ＮＣＬＫ’を１／８の周波数に分周
し、さらに、１／１１８８の周波数に分周して分周信号
Ｓ４００を生成し、カウンタ回路４１０およびＲＴＳ生
成回路１６４に対して出力する。カウンタ回路４１０
は、分周信号Ｓ４００の１周期ごとに、クロック発生装
置１２（図６）が発生する同期クロック信号４ｆ_scを計
数し、計数値Ｓ４１０としてＲＴＳ生成回路１６４に対
して出力する。ＲＴＳ生成回路１６４は、計数値Ｓ４１
０からオフセット値ｊ（例えばｊ＝８３２）を減算して
同期データＲＴＳを生成し、送信装置１８に対して出力
する。

【０１３２】図１４は、図９に示したデータ伝送装置３
ｂ側の受信部６において、クロック制御装置３６に置換
して用いるクロック制御装置４２の構成の内、同期デー
タＲＴＳの処理に係る部分を示す図である。図１４に示
すように、クロック制御装置４２は、分周回路４３０，
４２０、位相比較回路３８４およびローパスフィルタ３
８６から構成される。

【０１３３】分周回路４３０は、ＲＴＳ生成装置４０の
分周回路４００と同様に、ＡＴＭ通信回線２から供給さ
れる１５５．５２ＭＨｚの回線クロック信号ＮＣＬＫ’
を１／８の周波数に分周し、１９．４４ＭＨｚの回線ク
ロック信号ＮＣＬＫを生成する分周回路３８０、およ
び、分周回路３８０が生成した回線クロック信号ＮＣＬ
Ｋをさらに１／１１８８の周波数に分周する分周回路４
３２から構成される。

【０１３４】クロック発生装置４２はこれらの構成部分
により、クロック制御装置３６と同様にクロック発生装
置３８とともにＰＬＬ発振回路を構成し、同期データＲ
ＴＳに基づいてデータ伝送装置３ｂ側のクロック発生装
置３８が発生する同期クロック信号４ｆ_scの周波数を制
御してデータ伝送装置３ａ側に同期させ、さらに同期信
号ＳＹＮＣを発生する。

【０１３５】分周回路４３０は、１周期が１９．４４Ｍ
Ｈｚの回線クロック信号ＮＣＬＫの１１８８周期に対応
する分周信号Ｓ４３０を生成し、分周信号Ｓ４３０とし
て位相比較回路３８４の正入力端子に対して出力する。
分周回路４２０は、受信装置３２（図９）が受信したＰ
ＤＵパケットから分離した同期データＲＴＳにオフセッ
ト値ｊを加算し、計数値Ｓ４１０に対応する（ＲＴＳ＋
ｊ）を算出し、クロック発生装置３８が生成する同期ク
ロック信号４ｆ _scを１／（ＲＴＳ＋ｊ）の周波数に分周
し、分周信号Ｓ４２０として位相比較回路３８４の負入
力端子に対して出力する。

【０１３６】位相比較回路３８４およびローパスフィル
タ３８６は、ＲＴＳ生成装置１６（図１１）においてと
同様に、分周信号Ｓ４３０，４２０からクロック制御信
号ＣＣを生成し、クロック発生装置３８が発生する同期
クロック信号４ｆ_scの周波数を制御する。

【０１３７】以下、データ伝送装置３ａ側の同期クロッ
ク信号４ｆ_scにデータ伝送装置３ｂ側の同期クロック信
号４ｆ_scを同期させる際のＲＴＳ生成装置４０およびク
ロック制御装置４２の動作を説明する。データ伝送装置
３ａ側において、ＲＴＳ生成装置４０（図１３）の分周
回路４００は、回線クロック信号ＮＣＬＫ’を１／（８
×１１８８）分周し、１周期が１９．４４ＭＨｚの回線
クロック信号ＮＣＬＫの１１８８周期に対応する分周信
号Ｓ４００を生成する。

【０１３８】カウンタ回路４１０は、分周信号Ｓ４０
０、１周期ごとにクロック発生装置１２が発生した同期
クロック信号４ｆ_scを計数する。つまり、カウンタ回路
４１０は、回線クロック信号ＮＣＬＫ、１１８８周期の
間の同期クロック信号４ｆ_scの周期の数を計数する。Ｒ
ＴＳ生成回路１６４は、カウンタ回路４１０の計数値か
らオフセット値ｊを減算し、同期データＲＴＳを発生し
て送信装置１８に対して出力する。この同期データＲＴ
Ｓは、回線クロック信号ＮＣＬＫを基準とし、回線クロ
ック信号ＮＣＬＫと同期クロック信号４ｆ_scとの周波数
の比を示す。送信装置１８は、入力された同期データＲ
ＴＳをＰＤＵパケットに多重化し、ＡＴＭアダプタ７お
よびＡＴＭ通信回線２を介してデータ伝送装置３ｂ側に
対して伝送する。

【０１３９】データ伝送装置３ｂ側において、受信装置
３２（図９，図１０）は、ＡＴＭアダプタ７を介して受
信したＰＤＵパケットから同期データＲＴＳを分離し、
ＲＴＳ生成装置４０の分周回路４２０（図１３）に対し
て出力する。一方、分周回路４３０は、回線クロック信
号ＮＣＬＫ’を１／（８×１１８８）の周波数に分周
し、分周信号Ｓ４３０を生成する。

【０１４０】位相比較回路３８４は、分周信号Ｓ４２
０，Ｓ４３０の位相を比較し、ローパスフィルタは比較
結果Ｓ３８４をフィルタリングしてクロック制御信号Ｃ
Ｃを生成し、クロック発生装置３８が発生する同期クロ
ック信号４ｆ_scの周波数を制御し、データ伝送装置３ａ
側の同期クロック信号４ｆ_scに同期させる。

【０１４１】図１５は、第３の実施形態において図１３
に示したＲＴＳ生成装置４０が生成する同期データＲＴ
Ｓの値を説明する図である。上述のように、第２の実施
形態におけるデータ伝送装置３ａ側では、図１５
（Ａ），（Ｂ）に示すように、カウンタ回路４１０（図
１３）が、１９．４４ＭＨｚの回線クロック信号ＮＣＬ
Ｋ、１１８８周期ごとの同期クロック信号４ｆ_scを計数
し、この計数値Ｓ４１０から回線クロック信号ＮＣＬＫ
を基準とした同期データＲＴＳを生成する。

【０１４２】この場合、データ伝送装置３ａ側の同期ク
ロック信号４ｆ_scおよび回線クロック信号ＮＣＬＫの周
波数が正確な場合には、カウンタ回路４１０の計数値Ｓ
４１０には、ほとんど計数値Ｓ４１０は８７５となり、
計数値が８７４となる確率は、約１／１００００００に
なる。

【０１４３】従って、データ伝送装置３ｂ側のクロック
制御装置４２の位相比較回路３８４（図１４）の比較結
果Ｓ３８４にはほとんど位相差が現れず、ＲＴＳ生成装
置４０およびクロック制御装置４２を用いると、ＲＴＳ
生成装置１６およびクロック制御装置３６（図７，図１
１）を用いる場合に比べて、データ伝送装置３ｂ側にお
いて非常にジッタが少ない同期クロック信号４ｆ_scを再
生可能であり、データ伝送装置３ａ，３ｂの間の音声・
映像データの伝送品質が向上する。なお、第３の実施形
態において説明したＲＴＳ生成装置４０およびクロック
制御装置４２に対しても、第２の実施形態において説明
したＲＴＳ生成装置１６およびクロック制御装置３６に
対してと同様な変形が可能である。

【０１４４】第４実施形態以上説明した各実施形態においては、ＮＴＳＣ方式のＤ
２規格の音声・映像データを取り扱い、データ伝送装置
３ａ，３ｂの間で約１４．３ＭＨｚの同期クロック信号
４ｆ_scの同期をとる場合について説明したが、第４の実
施例においては、例えば、コンポーネントビデオシグナ
ル４：２：２（Ｄ１の音声・映像データ；ＳＭＰＴＥ−
１２５Ｍ）、および、ＭＰＥＧ２の４：２：２プロファ
イルの音声・映像データを取り扱い、これらの方式で用
いられる２７．０ＭＨｚのインターフェースクロック信
号ＩＣＬをデータ伝送装置３ａ，３ｂの間で同期させる
場合、あるいは、ＰＡＬ方式の音声・映像データを取り
扱い、ＰＡＬ方式における１７７．３４４７５ＭＨｚの
ＳＤＩ（ＳＭＰＴＥ−２５９Ｍ）インターフェースクロ
ック信号ＩＣＬをデータ伝送装置３ａ，３ｂの間で同期
させる場合について説明する。

【０１４５】まず、第３の実施例において説明したＲＴ
Ｓ生成装置４０およびクロック制御装置４２（図１３，
図１４）を用いて、コンポーネントビデオシグナル４：
２：２およびＭＰＥＧ２の４：２：２プロファイルの音
声・映像データ（以下、これらを単に「ＭＰＥＧ２方式
の音声・映像データ」等と略記する）をデータ伝送装置
３ａ，３ｂの間で伝送し、これらの方式で用いられる２
７．０ＭＨｚのインターフェースクロック信号ＩＣＬを
データ伝送装置３ａ，３ｂの間で同期させる場合を説明
する。

【０１４６】ＭＰＥＧ２方式のインターフェースクロッ
ク信号ＩＣＬをデータ伝送装置３ａ，３ｂ間で同期させ
る場合、ＲＴＳ生成装置４０の分周回路１６０、およ
び、クロック制御装置４２の分周回路３８０を取り去
り、クロック発生装置３８の中心発振周波数を２７．０
ＭＨｚに変更し、さらに、分周回路４０２および分周回
路４３２の分周値１／ｎを変更する必要がある。ＭＰＥ
Ｇ方式のインターフェースクロック信号ＩＣＬを同期さ
せる場合の分周回路４０２の分周値１／ｎは、下式を解
くことにより、ｎ＝１８×ｑ，ｍ＝２５×ｑ（ｑは整
数）という数値を得ることができる。

【０１４７】

【数９】ｎ／ＮＣＬＫ＝ｍ／ＩＣＬ …（９）ただし、ｎは整数で分周回路４０２，４３２の分周比１
／ｎの分母、ｍは整数でｎを分周回路４０２とした場合
のカウンタ回路４１０の計数値、ＮＣＬＫ＝１９．４４
ＭＨｚ、ＩＣＬ＝２７．０ＭＨｚである。

【０１４８】従って、分周回路４０２の分周比を１／
（ｑ×１８）とすることにより、データ伝送装置３ａ側
のＲＴＳ生成装置４０は同期データＲＴＳとしてｑ×２
５−ｊ（ｊはオフセット値）を中心とする値を生成する
ことになる。この同期データＲＴＳは、送信装置１８に
よりＰＤＵパケット（図２）に多重化され、データ伝送
装置３ａ側のＡＴＭアダプタ７、ＡＴＭ通信回線２およ
びデータ伝送装置３ｂ側のＡＴＭアダプタ７を介して受
信装置３２に伝送され、ＰＤＵパケットから分離されて
クロック制御装置４２に入力される。クロック制御装置
４２は、同期データＲＴＳに基づいて、クロック発生装
置３８（図９，図１１）を制御し、データ伝送装置３ａ
側のインターフェースクロック信号ＩＣＬにクロック発
生装置３８が生成するデータ伝送装置３ｂ側のインター
フェースクロック信号ＩＣＬを同期させる。

【０１４９】次に、ＲＴＳ生成装置４０およびクロック
制御装置４２（図１３，図１４）を用いて、ＰＡＬ方式
の音声・映像データをデータ伝送装置３ａ，３ｂの間で
伝送し、ＰＡＬ方式におけるＳＤＩ方式の１７７．３４
４７５ＭＨｚのインターフェースクロック信号ＩＣＬを
データ伝送装置３ａ，３ｂの間で同期させる場合を説明
する。

【０１５０】ＰＡＬ方式におけるＳＤＩ方式のインター
フェースクロック信号ＩＣＬをデータ伝送装置３ａ，３
ｂ間で同期させる場合、ＲＴＳ生成装置４０の分周回路
１６０、および、クロック制御装置４２の分周回路３８
０の分周比を１／１０に変更し、クロック発生装置３８
の中心発振周波数を１７．７３４４７５ＭＨｚに変更
し、さらに、分周回路４０２および分周回路４３２の分
周値１／ｎを変更する必要がある。

【０１５１】ＰＡＬ方式におけるＳＤＩ方式のインター
フェースクロック信号ＩＣＬを同期させる場合の分周回
路４０２の分周値１／ｎは、下式を解くことにより、
（ｎ＝１２８８×ｑ，ｍ＝１１７５×ｑ），（ｎ＝３９
２１×ｑ，ｍ＝３５７７×ｑ），（ｎ＝５２０９×ｑ，
ｍ＝４７５２×ｑ）という数値の組み合わせを得ること
ができる。

【０１５２】

【数１０】ｎ／ＮＣＬＫ＝ｍ／ＩＣＬ …（１０）ただし、ＩＣＬ＝１７．７３４４７５ＭＨｚである。

【０１５３】従って、分周回路４０２の分周比を１／
（１２８８×ｑ）とすると、ＲＴＳ生成装置１６が生成
する同期データＲＴＳの値は１１７５×ｑ−ｊを中心と
する値となる。また、分周回路４０２の分周比を１／
（３９２１×ｑ）とすると、ＲＴＳ生成装置１６が生成
する同期データＲＴＳの値は３５７７×ｑ−ｊを中心と
する値となる。また、分周回路４０２の分周比を１／
（５２０９×ｑ）とすると、ＲＴＳ生成装置１６が生成
する同期データＲＴＳの値は４７５２×ｑ−ｊを中心と
する値となる。

【０１５４】これらの数値の組み合わせのいずれを用い
ても、上述したＭＰＥＧ２方式の音声・映像データをデ
ータ伝送装置３ａ，３ｂの間で伝送する場合と同様に、
ＰＡＬ方式の音声・映像データをデータ伝送装置３ａ，
３ｂの間で伝送し、ＰＡＬ方式におけるＳＤＩ方式のイ
ンターフェースクロック信号ＩＣＬに同期して処理する
ことが可能である。

【０１５５】以上説明したように、データ伝送装置３
ａ，３ｂの構成部分に適切な変更を加え、分周回路１６
０，３８０，４０２，４３２の分周比を変更することに
より、ＮＴＳＣ方式のＤ２規格の音声・映像データをデ
ータ伝送装置３ａ，３ｂ間で伝送し、約１４．３ＭＨｚ
の同期クロック信号４ｆ_scに同期して処理する他、ＭＰ
ＥＧ２方式およびＰＡＬ方式の音声・映像データを、こ
れらの方式のインターフェースクロックＩＣＬに同期し
て処理することが可能である。

【０１５６】しかも、第４の実施形態に示した数値ｎお
よび数値ｍは最適化されており、データ伝送装置３ｂに
おいてジッタが少ないインターフェースクロック信号Ｉ
ＣＬの再生が可能である。従って、データ伝送装置３
ａ，３ｂの間の音声・映像データの信頼性が高くなる。
なお、第４の実施形態に示したＲＴＳ生成装置４０およ
びクロック制御装置４２を用いたデータ伝送システム１
についても、第１〜第３の実施形態に示した変形が可能
である。

【０１５７】

【発明の効果】以上述べたように、本発明に係るデータ
伝送システムによれば、ＡＴＭ通信回線等の回線クロッ
ク信号を供給する通信回線を介して接続されている複数
のノード（テレビジョン放送局等）の間で、正確な同期
関係を確立することが可能である。また、本発明に係る
データ伝送システムによれば、ＡＴＭ通信回線により接
続されたノード間で、ハウスクロック信号（同期クロッ
ク信号）と回線クロック信号とが同期関係にないことに
起因して再生した同期クロック信号に生じるジッタ等の
影響を排除することができ、ＡＴＭ通信回線を介した高
品位な音声・映像データの伝送が可能となる。

【０１５８】また、本発明に係るデータ伝送システムに
よれば、ＡＴＭ通信回線により接続されたノード間でＮ
ＴＳＣ方式の音声・映像データだけではなく、コンポー
ネントビデオシグナル４：２：２（Ｄ１の音声・映像デ
ータ；ＳＭＰＴＥ−１２５Ｍ）、ＭＰＥＧ２の４：２：
２プロファイルの音声・映像データ、および、ＰＡＬ方
式の音声・映像データ等をも伝送可能である。

【図面の簡単な説明】

【図１】本発明に係るデータ伝送システムの構成を示す
図である。

【図２】図１に示したデータ伝送装置がＡＴＭ通信回線
２を介して相互に伝送するＰＤＵパケットの構成を示す
図である。

【図３】Ｄ２方式の音声・映像データの構成を説明する
図である。

【図４】図１に示したデータ伝送装置（３ａ）の構成例
を示す図である。

【図５】図１に示したデータ伝送装置（３ｂ）の構成例
を示す図である。

【図６】図４に示した送信部の構成を示す図である。

【図７】第２の実施形態における図６に示したＲＴＳ生
成装置の構成を示す図である。

【図８】図６に示した送信装置の構成を示す図である。

【図９】図４に示した受信部の構成を示す図である。

【図１０】図９に示した受信装置の構成を示す図であ
る。

【図１１】第２の実施例における図９に示したクロック
制御装置の構成の内、同期データＲＴＳの処理に係る部
分を示す図である。

【図１２】第２の実施形態において図６に示したＲＴＳ
生成装置が生成する同期データＲＴＳの値を説明する図
である。

【図１３】図６に示したデータ伝送装置（３ａ）側の送
信部において、図７に示したＲＴＳ生成装置（１６）に
置換して用いるＲＴＳ生成装置（４０）の構成を示す図
である。

【図１４】図９に示したデータ伝送装置（３ｂ）側の受
信部において、クロック制御装置（３６）に置換して用
いるクロック制御装置（４２）の構成の内、同期データ
ＲＴＳの処理に係る部分を示す図である。

【図１５】第３の実施形態において図１３に示したＲＴ
Ｓ生成装置が生成する同期データＲＴＳの値を説明する
図である。

【図１６】ハウスクロック信号に同期したコンポジット
ビデオ信号用の同期クロック信号４ｆ_scを生成する従来
のＰＬＬ発振回路の構成を示す図である。

【符号の説明】

１…データ伝送システム、２…ＡＴＭ通信回線、３，３
ａ〜３ｆ…データ伝送装置３、１４，１４ａ〜１４ｆ…
音声・映像処理機器（ＶＴＲ装置）、１４０…ＶＴＲ装
置、１４２…ＶＴＲ用モニタ装置、１４４…編集装置、
１４６…エディタ用モニタ装置、５…送信部、１２…ク
ロック発生装置、１６，４０…ＲＴＳ生成装置、１６
０，１６６，４００，４０２…分周回路、１６２，４１
０…カウンタ回路、１８…送信装置、１８０…第１のブ
ロック、１８２…Ｓ／Ｐ回路、１８４…スイッチ回路、
１８６…スイッチ回路、１８８…ラウンディング回路、
１９０…シャフリング回路、１９２…ＦＩＦＯ回路、１
９４…ワード幅変換回路、１９６…ＦＩＦＯ回路、２０
０…タイミング発生回路ａ、２０２…タイミング発生回
路ｂ、２０４…コントロール回路、２０６…基準信号発
生回路、２１０…第２のブロック、２１２…多重化回
路、２１４…ＦＩＦＯ回路、２１６…コントロール回
路、２１８…タイミング発生回路ｃ、２２…遅延処理回
路、６…受信部、７…ＡＴＭアダプタ、３２…受信装
置、３２０…第１のブロック、３２２…入力データ制御
回路、３２４…レジスタ回路、３２６…ＣＲＣＣ計算回
路、３２８…加算回路、３３０…メモリ回路、３３２…
メモリ回路、３３４…レジスタ回路、３３６…レジスタ
回路、３３８…コントロール回路、３４０…タイミング
発生回路ｄ、３５０…第２のブロック、３５２…出力デ
ータ制御回路、３５４…レジスタ回路、３５６…基準信
号発生回路、３５８…デシャフリング回路、３６０…コ
ンシール回路、３６２…エラー訂正回路、３６４…ＦＩ
ＦＯ回路、３６６…エラー訂正回路、３６８…スイッチ
回路、３７０…タイミング発生回路ｅ、３７２…基準信
号発生回路、３７４…スイッチ回路、３７６…Ｐ／Ｓ回
路、３７８…コントロール回路、３６，４２…クロック
制御装置、３８０，３８２，３８８，４３０，４３２…
分周回路、３８４…位相比較回路、３８６…ローパスフ
ィルタ、３８…クロック発生装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｈ０４Ｎ 5/262 Ｈ０４Ｎ 7/00 Ｚ

Claims

【特許請求の範囲】

【請求項１】非同期伝送モード（ＡＴＭ）通信系統を介
して接続されたマスタ側のデータ伝送装置とスレーブ側
のデータ伝送装置との間で映像データを伝送するデータ
伝送システムであって、前記マスタ側のデータ伝送装置は、前記ＡＴＭ通信回線が供給する回線クロック信号と独立
し、前記映像データと同期する独立クロック信号を生成
する独立クロック信号生成手段と、前記回線クロック信号と前記独立クロック信号との周波
数の比ｋ：ｍ（ｋ，ｍは整数）を示す同期データを生成
する同期データ生成手段と、少なくとも生成した前記同期データを前記ＡＴＭ通信系
統を介して前記スレーブ装置に伝送するマスタ側伝送手
段とを有し、前記スレーブ側のデータ伝送装置は、前記ＡＴＭ通信系統を介して前記マスタ側のデータ伝送
装置から伝送されてきた前記同期データを受信するスレ
ーブ側受信手段と、受信した前記同期データに基づいて、前記マスタ側のデ
ータ伝送装置の前記独立クロック信号に従属する従属ク
ロック信号を生成する従属クロック信号生成手段と、生成した前記従属クロック信号に同期する前記伝送デー
タを生成するデータ生成手段と、少なくとも生成した前記所定の伝送データを前記ＡＴＭ
通信系統を介して前記マスタ側のデータ伝送装置に伝送
するスレーブ側伝送手段とを有するデータ伝送システ
ム。
【請求項２】前記マスタ側のデータ伝送装置の前記同期
データ生成手段は、前記回線クロック信号のｋ周期ごとの前記独立クロック
信号の周期の数ｍ、または、前記独立クロック信号のｍ
周期ごとの前記回線クロック信号の周期の数ｋを計数す
る計数手段と、計数した周期の数ｍまたは周期の数ｋから定数ｊ（ｊは
整数）を減算して同期データを生成する減算生成手段と
を有し、前記スレーブ側のデータ伝送装置の前記従属クロック信
号生成手段は、制御電圧に応じた周波数の前記従属クロック信号を生成
する発振手段と、受信した前記同期データに前記定数ｊを加算し、前記周
期の数ｋまたは前記周期の数ｍを算出する加算手段と、前記回線クロック信号を１／ｋの周波数に分周する１／
ｋ分周手段と、前記従属クロック信号を１／ｍの周波数に分周する１／
ｍ分周手段と、それぞれ分周した前記回線クロック信号と前記従属クロ
ック信号とを位相比較する位相比較手段と、それぞれ分周した前記回線クロック信号と前記従属クロ
ック信号との位相差に応じた電圧の前記制御電圧を生成
する制御電圧生成手段とを有する請求項１に記載のデー
タ伝送システム。
【請求項３】前記ＡＴＭ通信回線のデータレートは６２
２．０８Ｍｂｐｓまたは１５５．５２Ｍｂｐｓであっ
て、前記ＡＴＭ通信回線が供給する前記回線クロック信号の
周波数は１９．４４ＭＨｚであって、前記映像データは、コンポーネントビデオシグナル４：
２：２（Ｄ１ビデオ信号；ＳＭＰＴＥ−１２５Ｍ）また
はＭＰＥＧ２の４：２：２プロファイルのビデオ信号で
あって、前記独立クロック信号および前記従属クロック信号は、
周波数２７．０ＭＨｚのＤ１ビデオ信号またはＭＰＥＧ
２の４：２：２プロファイルのビデオ信号のインターフ
ェースクロック信号であり、前記周波数の比ｍ：ｋは、実質的に２５：１８であるこ
とを特徴とする請求項２に記載のデータ伝送システム。
【請求項４】前記ＡＴＭ通信回線のデータレートは６２
２．０８Ｍｂｐｓまたは１５５．５２Ｍｂｐｓであっ
て、前記ＡＴＭ通信回線が供給する前記回線クロック信号の
周波数は１９．４４ＭＨｚであって、前記独立クロック信号および前記従属クロック信号は、
周波数１７．７３４４７５ＭＨｚのＰＡＬ方式における
ＳＤＩ方式（ＳＭＰＴＥ−２５９Ｍ）のインターフェー
スクロック信号であって、前記周波数の比ｍ：ｋは、実質的に１１７５：１２８
８，３５７７：３９２１，４７５２：５２０９のいずれ
かであることを特徴とする請求項２に記載のデータ伝送
システム。