JPH0936865A

JPH0936865A - データ伝送方法およびその装置

Info

Publication number: JPH0936865A
Application number: JP17779495A
Authority: JP
Inventors: Yoichi Matsumura; 洋一松村; Atsushi Iwasaki; 惇岩崎; Tatsuya Kubota; 達也窪田; Takayuki Takeda; 孝之竹田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-07-13
Filing date: 1995-07-13
Publication date: 1997-02-07

Abstract

(57)【要約】【目的】Ｄ２方式等の音声・映像データを、ＡＴＭ方式
のＡＡＬ１プロトコルに適合させて伝送する。【構成】１４３ＭｂｐｓのＤ２方式の音声・映像デー
タから、アンシラリデータ領域およびビデオデータ領域
に含まれるデータのみを取り出し、データ量をＡＴＭ通
信回線のＡＡＬ１プロトコルに適合するデータレート１
３２Ｍｂｐｓ以下に削減する。データ量を削減したＤ２
方式の音声・映像データを、ライン単位で所定のトラン
スポートパケットに他の所定のデータとともに多重化
し、ＡＴＭ通信回線に対して送出する。受信側では、受
信した音声・映像データに不要データを補ってＤ２方式
の音声・映像データを再生し、受信側で再生した同期信
号ＳＹＮＣに同期して出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｄ２方式のＶＴＲ装置
から得られた音声・映像データ等を１ライン単位にＡＴ
Ｍ通信回線等を介して伝送するデータ伝送方法およびそ
の装置に関する。

【０００２】

【従来の技術】音声・映像データを圧縮符号化する方式
として、ＭＰＥＧ２方式が盛んに用いられている。一
方、最近、高速ディジタルデータ伝送方式として非同期
伝送モード（ＡＴＭ）方式が実用化されている。

【０００３】ＡＴＭ方式においては、ＡＴＭのアダプテ
ーションレイヤのプロトコルとして、ＡＡＬ（ATM Adop
tation Layer）タイプ１〜ＡＡＬタイプ５（以下、ＡＡ
Ｌ１〜ＡＡＬ５と記す）が知られている。これらのプロ
トコルの内、ＡＡＬ１のみが固定データレートであり、
現在の所、音声・映像データの伝送に適している。

【０００４】

【発明が解決しようとする課題】ＡＡＬ１においては、
５３バイトのトランスポートパケット（以下、単にＡＴ
Ｍセルと記す）の内、４７バイトはユーザデータのペイ
ロード部として用いられ、音声・映像データの伝送に用
いることができる。このため、ＭＰＥＧ２方式のトラン
スポートパケットのデータ長は、ちょうど４個のＡＴＭ
セルで１つのトランスポートパケットを伝送可能なよう
に、１８８（＝４７×４）バイトになっている。

【０００５】しかし、ＭＰＥＧ２方式のトランスポート
パケットのデータ長は、データフォーマットにより、ち
ょうど１８８バイトになるとは限らない。従って、１８
８バイトより短い場合には、ペイロード部の全てを有効
に利用できず、逆に、１８８バイトよりも長い場合に
は、４個のＡＴＭセルで１つのトランスポートパケット
の全部を伝送できないことになる。

【０００６】ＭＰＥＧ２方式のトランスポートパケット
のデータ長を１８８バイト以外のＡＴＭセルのペイロー
ド部のデータ長の整数倍の値、例えば４７バイト、９４
バイト、２３５バイト…とすることも可能である。しか
し、１８８バイト以外の値としても、トランスポートパ
ケットのデータ長がちょうど４７バイト、９４バイト、
２３５バイト…にならない場合には、１８８バイトの場
合と同様の不具合が生じる。

【０００７】また、圧縮率が低い、あるいは、圧縮しな
い音声・映像データをＡＴＭ方式により伝送する場合
は、データレートが大きくなるので、なるべくＡＴＭセ
ルのペイロード部に無駄が生じないようにしなければな
らない。例えば、ＡＴＭ方式において、ＳＤＨとして規
定されたインターフェースにおいては、ディジタル多重
ハイアラーキの基本データレートが１５５．５２Ｍｂｐ
ｓに統一されている。この基本データレートから、アド
レス部分（ＡＴＭセルごとに６バイト）を除いたデータ
レートは、１３２．８Ｍｂｐｓである。ここで、Ｄ２方
式の音声・映像データのデータレートは１４３Ｍｂｐｓ
であり、このままではＡＡＬ１プロトコルに適合しな
い。

【０００８】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、ＡＴＭセルのペイロード部に無
駄を生じさせることなく有効に用いて、ＭＰＥＧ２方式
等の音声・映像データを伝送することが可能なデータ伝
送方法およびその装置を提供することを目的とする。ま
た、本発明は、Ｄ２方式等の音声・映像データを、ＡＴ
Ｍ方式のＡＡＬ１プロトコルに適合させて伝送すること
ができるデータ伝送方法およびその装置を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明に係るデータ伝送方法は、送信側から受信側に
Ｄ２方式の音声・映像データを同期伝送モード（ＡＴ
Ｍ）通信回線を介して伝送するデータ伝送方法であっ
て、前記送信側において、Ｄ２方式の音声・映像データ
を、それぞれライン単位に所定のトランスポートパケッ
トの所定の位置に多重化し、前記所定のトランスポート
パケットに多重化された音声・映像データを前記ＡＴＭ
通信回線を介して前記受信側に伝送する。

【００１０】好適には、前記送信側において、ライン単
位にＤ２方式の音声・映像データから音声データおよび
映像データのみを分離し、分離した音声データおよび映
像データのみを、それぞれライン単位に所定のトランス
ポートパケットの所定の位置に多重化する。

【００１１】好適には、前記受信側において、前記ＡＴ
Ｍ通信回線から前記トランスポートパケットを受信し、
受信した前記トランスポートパケットから前記音声デー
タおよび前記映像データを分離し、分離した前記音声デ
ータおよび前記映像データを、前記Ｄ２方式のフォーマ
ットに組み立てなおす。

【００１２】また、本発明に係るデータ伝送装置は、送
信側のデータ伝送装置から受信側のデータ伝送装置にＤ
２方式の音声・映像データをＡＴＭ通信回線を介して
伝送するデータ伝送装置であって、送信側の前記データ
伝送装置は、ライン単位にＤ２方式の音声・映像データ
から音声データおよび映像データのみを分離するデータ
する音声・映像データ分離手段と、分離した音声データ
および映像データを、それぞれライン単位に所定のトラ
ンスポートパケットの所定の位置に多重化する多重化手
段と、前記所定のトランスポートパケットに、多重化さ
れた音声データおよび映像データをＡＴＭ通信回線を介
して前記受信側のデータ伝送装置に伝送する伝送手段と
を有する。

【００１３】好適には、前記受信側のデータ伝送装置
は、前記ＡＴＭ通信回線から前記トランスポートパケッ
トを受信する受信手段と、受信した前記トランスポート
パケットから、前記音声データおよび前記映像データを
分離する音声・映像データ分離手段と、分離した前記音
声データおよび前記映像データを、前記Ｄ２方式のデー
タフォーマットに組み立てる音声・映像データ組み立て
手段とを有する。

【００１４】

【作用】本発明に係るデータ伝送方法は、送信側から受
信側にＤ２方式の音声・映像データをＡＴＭ通信回線を
介して伝送する。送信側において、ライン単位にＤ２方
式の音声・映像データから音声データおよび映像データ
のみを分離し、再生に必要ない部分のデータを削除して
データ量を削減し、そのデータレートが、ＡＡＬ１プロ
トコルに適合する値（１３２．８Ｍｂｐｓ以下）になる
ようにする。

【００１５】上記分離した音声データ、映像データ、お
よび、必要に応じてその他のデータを、所定のトランス
ポートパケットの所定の位置に多重化する。上記トラン
スポートパケットに多重化された音声データおよび映像
データを、ＡＴＭセルのペイロード部分にのせて、ＡＴ
Ｍ通信回線に送出する。

【００１６】受信側は、ＡＴＭ通信回線からＡＴＭセル
を順次、受信し、ＡＴＭセルのペイロード部分からトラ
ンスポートパケットを分離する。さらに、トランスポー
トパケットから音声データ、映像データおよびその他の
データを分離する。分離した音声データおよび映像デー
タに、送信側において削除された不要部分を補い、Ｄ２
方式の音声・映像データを再生する。

【００１７】

【実施例１】以下、本発明の第１の実施例を説明する。
図１は、本発明に係るデータ伝送システム１の構成を示
す図である。図１に示すように、データ伝送システム１
は、それぞれＶＴＲ装置１４ａ〜１４ｆが接続されたデ
ータ伝送装置３ａ〜３ｆが、これらに対してＡＡＬ１プ
ロトコルの伝送路を提供するＡＴＭ通信回線２を介して
相互に接続されて構成される。データ伝送装置３ａ〜３
ｆは相互に、ＡＴＭ通信回線２を介して所定の伝送デー
タ、例えば、番組あるいは中継用の音声・映像データを
伝送する。

【００１８】なお、ＡＴＭ通信回線２からデータ伝送装
置３ａ〜３ｆにそれぞれ供給される１５５．５２ＭＨｚ
のクロックを８分周し、ＡＴＭセルを８ビットパラレル
データとして処理する際に用いられる回線クロックＮＣ
ＬＫの周波数は１９．４４ＭＨｚ（１５５．５２／８）
である。一方、ＳＤＩ方式で伝送を行う際にデータ伝送
装置３ａ〜３ｆにおいて用いられる内部クロック４ｆ_sc
は約１４．３ＭＨｚである。それぞれ正確な場合には、
これらのクロックの周波数は整数比（ＮＣＬＫ：４ｆ_sc
＝１１８８：８７５）の関係になる。

【００１９】ＶＴＲ１４ａ〜１４ｆは、内部クロック４
ｆ_scに同期してＤ２規格のディジタル音声・映像データ
を記録・再生し、ＳＤＩ方式、または、ＳＤＤＩ方式を
改良したＳＤＤＩ方式（以下、単にＳＤＩ方式と記す）
により１４３Ｍｂｐｓシリアル形式でデータ伝送装置３
ａ〜３ｆそれぞれに対して出力する。

【００２０】図２は、図１に示したデータ伝送装置３ａ
〜３ｆがＡＴＭ通信回線２を介して相互に伝送する伝送
パケット（ＳＳＣＵ−ＰＤＵパケット、以下、「ＰＤＵ
パケット」と略称する）の構成を示す図である。なお、
ＰＤＵパケットの左に付された数字は各データのバイト
長を示し、ＰＤＵパケットの右に付された表は、対応す
る各データの内容を示す。

【００２１】ＰＤＵパケットにおいて、データＴＲＳは
ＦＦｈ，００ｈ，００ｈを内容とし、ＰＤＵパケットの
先頭位置を示す。なお、データＴＲＳ、アンシラリデー
タ（ＡＮＣ；ANCillary ）領域とビデオデータ（ＶＩＤ
ＥＯ）領域とにおいて５バイト置きに挿入されるデータ
を除いて、ＰＤＵパケットに含まれるデータが００ｈま
たはＦＦｈの値をとることは禁止される。

【００２２】データＲＴＳ１，ＲＴＳ２には、それぞれ
外部クロックＮＣＬＫを１１８８周期の間の内部クロッ
ク４ｆ_scの計数値から８３２を減じた６ビットの値をと
る同期データＲＴＳが入れられる。但し、伝送パケット
は内部クロック４ｆ_sc、９１０周期分の時間で伝送され
るため、１つの伝送パケットを伝送する間に２つの計数
値が出現する可能性がある。データＲＴＳ１，ＲＴＳ２
の２つの領域を確保したのは、このような場合に対応す
るためである。

【００２３】データＲＴＳ１，ＲＴＳ２は、受信側のデ
ータ伝送装置３（以下、データ伝送装置３ａ〜３ｆ等の
いずれかを特定せずに示す場合には、データ伝送装置３
等と記す）において網同期の確立等に用いられる。な
お、データＲＴＳ１，ＲＴＳ２の第６ビットには有効ビ
ットＶ（Varid ）が入り、有効ビットＶの内容は、例え
ば、これらのデータが有効である場合には論理値１にな
り、有効でない場合には論理値０となる。さらに、デー
タの値が００ｈ，ＦＦｈとなることを避けるために、有
効ビットＶの論理反転値が第７ビットとして付加され
る。

【００２４】データＬＮＩＤ（Line Number ID）は、同
じＰＤＵパケット内のアンシラリデータ領域およびビデ
オデータ領域にそれぞれ含まれる伝送データの音声・映
像データの識別のために用いられ、第０〜第２ビットが
音声・映像データが含まれるフィールドを示すフィール
ド番号（ＦＮ；Field Number）を示し、０〜３１の値を
とる第３〜第７ビットが音声・映像データが含まれるラ
インを示すライン番号（ＬＮ；Line Number ）を示す。

【００２５】データＬＮ１は、１〜５２５の範囲の値を
とり、データＬＮＩＤ１とともに、２フィールドの範囲
内での音声・映像データの識別のために用いられる。デ
ータＬＮ１の第１バイトおよび第２バイト第０〜第４ビ
ットには、それぞれ数値の第０〜第４ビットおよび第５
〜第９ビットが入り、それぞれの第５ビットには、デー
タＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由から第
４ビットの論理反転値が入る。

【００２６】データＬＮＩＤ２，ＬＮ２は、受信側のデ
ータ伝送装置３が伝送されてきた伝送データを処理する
時刻が決められている場合、例えば、受信した伝送デー
タを実時間的に放送中の番組に用いる場合に、送信側の
データ伝送装置３が、ＡＴＭ通信回線２等において伝送
データ（伝送パケット）に生じる伝送遅延時間の補償を
行う場合に用いられる。つまり、データＬＮＩＤ２，Ｌ
Ｎ２は、同じＰＤＵパケットに含まれる音声・映像デー
タが、送信側のテレビジョン放送局等の中において伝送
遅延時間の補償のために、ＶＴＲ装置１４が何ライン分
早めて伝送データを再生し、データ伝送装置３がこの伝
送データを送信したかを示す。なお、データＬＮＩＤ
２，ＬＮ２それぞれの内容の詳細は、それぞれ上述のデ
ータＬＮＩＤ１，ＬＮ１と同じである。

【００２７】なお、データＬＮＩＤ２，ＬＮ２を参照す
ることにより、受信側の伝送装置３は、アンシラリデー
タ領域およびビデオデータ領域に含まれる音声・映像デ
ータのでシャフリング方法等を識別することができる。
つまり、音声・映像データの内、映像に係るデータの部
分のシャフリングブロック（２３ラインごと等）をデー
タＬＮＩＤ２，ＬＮ２から判別し、このシャフリングブ
ロックごとにデシャフリングを行う。

【００２８】データＦｌａｇは、第０〜第３ビットにア
ンシラリデータ部およびビデオデータ部のデータ量を示
すパケットテーブル（ＰＴ；Packet Table）データが入
る。第４〜第７ビットにはビットｓｂ０〜ｓｂ３が入
る。このビットｓｂ０〜ｓｂ３は、エンコーダ側のシャ
フリングの方式を伝えるために用いられる。

【００２９】データＲＳ４２２−ｃｈ１，ＲＳ４２２−
ｃｈ２は、例えば、送信側および受信側のデータ伝送装
置３にそれぞれ接続されたコンピュータ（図示せず）の
間のＲＳ４２２を用いた制御用のデータ等の伝送に用い
られる。データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２の第０〜第３ビットには、それぞれ伝送されるデータ
の上位４ビットまたは下位４ビットのいずれかが入り、
第４ビットには、第０〜第３ビットに入っているデータ
が上位４ビットである場合に１となり、下位４ビットで
ある場合に０となるビットＵＬ（Upper/Lower ）が入
る。データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理
由により、第５ビットには第４ビットの論理反転値が入
る。さらに、第６ビットには、データＲＳ４２２−ｃｈ
１，ＲＳ４２２−ｃｈ２がそれぞれ有効であるか否かを
示す有効ビットＶが付加される。

【００３０】データＶＯＩＣＥには、連絡用等に用いら
れる音声データが入る。音声データは、例えば、一般的
な電話通信に用いられるＰＣＭ符号化装置のサンプリン
グ周波数にほぼ等しいサンプリング周波数でサンプリン
グでき、しかも、タイミング的にＰＤＵパケットに入れ
やすいように、映像信号の水平同期信号（１５．７５Ｋ
Ｈｚ）２周期に１つづつ８ビットずつ生成される。従っ
て、１つの音声データは、水平同期信号の周期ごとに１
つ生成されるＰＤＵパケット２つにわたって伝送される
ことになる。なお、図２に示した場合においては、デー
タＶＯＩＣＥの第０〜第３ビットには、音声データの上
位４ビットまたは下位４ビットが入れられる。

【００３１】さらに、第４ビットには、データＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２と同様に、第０〜第３
ビットのデータが上位４ビットであるか下位４ビットで
あるかを示すビットＵＬが入れられ、第５ビットには、
データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由に
より第４ビットの論理反転値が入れられ、さらに、音声
データが有効であるか否かを示す有効ビットＶが付加さ
れる。

【００３２】さらに、第６および第７ビットには、デー
タ伝送装置３の内部回路、および、ＡＴＭ通信回線２が
ＰＤＵパケットに与える遅延時間を測定するために用い
られるビット８Ｆ１，８Ｆ２（８Ｆは、８Frame の略）
が入る。なお、データＬＮＩＤ２，ＬＮ２に入れられる
データは、これらのビット８Ｆ１，８Ｆ２を用いて測定
された遅延時間に基づいて算出される。

【００３３】予備データは、他の用途が生じた場合のた
めに予備として空けられた領域であるが、データＲＴＳ
１，ＲＴＳ２と同様に、値が００ｈ，ＦＦｈのいずれと
もならないように、第７ビットには第６ビットの論理反
転値が入れられる。データＣＲＣＣ１，ＣＲＣＣ２，Ｃ
ＲＣＣ３には、それぞれ先行するデータ領域の誤り訂正
符号が入れられる。なお、データＲＴＳ１，ＲＴＳ２と
同様に、値が００ｈ，ＦＦｈのいずれともならないよう
に、第７ビットには第６ビットの論理反転値が入れられ
る。

【００３４】アンシラリデータ領域のワード長は、例え
ば６９ワードであって、上述のワード幅変換回路４４の
ワード幅変換部４１０によりワード幅が変換されたＡＥ
Ｓ／ＥＢＵデータが入れられる。例えば、ワード幅変換
回路４４により５５ワードのＡＥＳ／ＥＢＵデータを８
ビットに変換した場合、変換の結果得られる８ビットパ
ラレルデータは６８ワードと６ビットとなる。

【００３５】このような場合には、上記の残りの２ビッ
トには、禁止コード（００ｈ，ＦＦｈ）が発生すること
を防ぐために、２ビットの値０１または１０が入れられ
る。入れられた０１または１０は、受信側のデータ伝送
装置３においてＰＤＵパケットが再生される際に破棄さ
れる。なお、この領域において、ＡＥＳ／ＥＢＵデータ
はＰＤＵパケットの前方に下位ワード、後方に上位ワー
ドの順となる。

【００３６】ビデオデータ領域には、ＳＤＩ方式に適合
した１ワード１０ビットのワード幅から、ＡＴＭ通信回
線２に適合した１ワード８ビットの映像データの内、主
に映像に係るデータがＤ２方式の映像データのライン単
位に入れられる。なお、映像データは、ＰＤＵパケット
の前方に下位バイト、後方に上位バイトの順となる。

【００３７】なお、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域は可変長であり、これらの
領域が有効なデータを含まない場合もある。また、デー
タＲＳ４２２−ｃｈ１，ＶＯＩＣＥ等は、有効ビットＶ
を有するので、例えば、データＶＩＯＣＥの有効データ
Ｖのみが１で、他のデータの有効データＶが０である場
合には、データＶＯＩＣＥのみが有効であり、他のデー
タは全て無効であることを意味する。

【００３８】以下、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域に多重化される伝送データ
と、ＶＴＲ装置１４に入力または出力されるＤ２方式の
音声・映像データとの関係を説明する。図３は、Ｄ２方
式の音声・映像データの構成を説明する図である。５２
５ライン・２９．９７フレーム／秒のシステムに対応す
るＤ２方式のヘッダデータのデータ量は、水平同期期間
（１ライン）ごとに１６ワード×８ビットなので、その
データレートは下式に示すように２Ｍｂｐｓとなる。

【００３９】

【数１】１６×８ビット×５２５ライン×２９．９７フレーム＝２Ｍｂｐｓ（１）

【００４０】また、５２５ライン・２９．９７フレーム
／秒のシステムにおいては、１ラインに含まれる画素数
は９１０、１画素当たりのデータは１０ビットであるた
め、そのデータレートは下式に示すように１４３Ｍｂｐ
ｓとなる。

【００４１】

【数２】９１０画素×１０ビット×５２５ライン×２９．９７フレーム＝１４３Ｍｂｐｓ（２）

【００４２】ただし、図３に示すように、Ｄ２方式の音
声・映像データには不要な部分があり、図３において斜
線で示すアンシラリデータ（音声データ）、ビデオデー
タ（映像データ）およびヘッダデータのみが受信側にお
いて音声再生および映像再生のために必要となる。図３
に示すアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは、下式の通りとなる。

【００４３】

【数３】アンシラリデータ部の１秒あたりのデータ量ａ２１×１０ビット×１２ライン×２９．９７フレーム×２＝０．１５Ｍｂｐｓ（３）

【００４４】

【数４】アンシラリデータ部の１秒あたりのデータ量ｂ３７６×１０ビット×６ライン×２９．９７フレーム×２＝１．３Ｍｂｐｓ（４）

【００４５】

【数５】アンシラリデータ部の１秒あたりのデータ量ｃ５５×１０ビット×２５４ライン×２９．９７フレーム×２＝８．４Ｍｂｐｓ（５）

【００４６】

【数６】ビデオデータ部の１秒あたりのデータ量ｄ７６８×８ビット×（２５４＋２５３）ライン×２９．９７フレーム＝９３．３Ｍｂｐｓ（６）

【００４７】

【数７】ビデオデータ部およびアンシラリデータ部の１
秒あたりの全データ量ｅａ＋ｂ＋ｃ＋ｄ＝０．１５＋１．３＋８．４＋９３．３＝１０３．２Ｍｂｐｓ（７）

【００４８】さらに、ヘッダデータを加えると、下式の
ようにアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは１０５．２Ｍｂｐｓとなる。

【００４９】

【数８】２＋１０３．２＝１０５．２Ｍｂｐｓ（８）

【００５０】このように、ＰＤＵパケットのアンシラリ
領域およびビデオデータには、Ｄ２方式の音声・映像デ
ータ（全１４３Ｍｂｐｓ）の内、不要な部分を除いた１
０５．２Ｍｂｐｓ分のデータが多重化され、不要部分を
除いたために伝送データに余裕が生じ、ＡＴＭ通信回線
を介したＤ２方式の音声・映像データの伝送等が可能に
なっている。

【００５１】また、音声・映像データには、図３に示す
ように周期性があるため、送信側においても、受信側に
おいてもライン単位で一定の処理方法でＰＤＵパケット
に多重化することができる。従って、ハードウェア構成
が簡単で済む。以上述べたＰＤＵパケットに伝送データ
と、ＲＴＳデータ等の他のデータとを多重化して伝送を
行うことにより、単に伝送データを伝送するだけでな
く、併せて、受信側における伝送データの処理に有益な
データをも伝送することができる。

【００５２】なお、第１の実施例に示した他、本発明に
係るデータ伝送システム１は、データ伝送装置３の数を
増減し、あるいは、ＰＤＵパケットに多重化するデータ
の種類をさらに増やすように構成する等、種々の構成を
とることができる。

【００５３】

【実施例２】以下、第２の実施例を説明する。第２の実
施例においては、第１の実施例に示した本発明に係るデ
ータ伝送方法を簡略化し、例えば、図３に示したＤ２方
式の音声・映像データから、１０．２Ｍｂｐｓ（＝１４
３−１３２．８Ｍｂｐｓ）以上の分のデータを所定の方
法で削除し、そのまま図４に示すトランスポートパケッ
トを用いて伝送する方法である。

【００５４】上述のように、ＡＴＭ通信回線２のＡＡＬ
１プロトコルによる実効的な伝送データレートは１３
２．８Ｍｂｐｓである。従って、１４３ＭｂｐｓのＤ２
方式の映像・音声データを、これらの値の差分だけ、ご
く低圧縮率で圧縮し、または、データを一部欠落させる
ことにより、Ｄ２方式の音声・映像データ（伝送デー
タ）をＡＴＭ通信回線２を介して伝送することができ
る。なお、ＳＭＰＴＥ−２５９Ｍにおいて、Ｄ２フォー
マットには、いくつかの予め決められたワードが挿入さ
れており、これらのワードは必ずしも送信する必要がな
い。したがって、このようなワードを削除する等が、上
記データの一部欠落の方法として考えられる。

【００５５】図４に示すトランスポートパケットには、
データＴＲＳ，ＲＴＳ，Ｆｌａｇ，ＦＮ，ＬＮおよびＤ
２方式の音声・映像データがラインごとに多重化され
る。なお、図４に示すデータＴＲＳ，ＲＴＳ，Ｆｌａ
ｇ，ＦＮ，ＬＮは、図２に示したＰＤＵパケットの対応
するデータと同様のものである。

【００５６】音声・映像データのデータ量に比べて、デ
ータＴＲＳ，ＲＴＳ，Ｆｌａｇ，ＦＮ，ＬＮのデータ量
は無視できるので、これらのデータを多重化しても、伝
送のスループットに影響を与えることはない。図４に示
したトランスポートパケットを用いることにより、伝送
に係る処理が、第１の実施例に示した場合より簡単にな
り、ハードウェア構成も簡略化することができる。

【００５７】

【実施例３】以下、本発明の第３の実施例として、デー
タ伝送装置３ａ〜３ｆの構成を説明する。図５は、図１
に示したデータ伝送装置３ａ〜３ｆの構成を示す図であ
る。図５に示すように、データ伝送装置３ａ〜３ｆはそ
れぞれ送信部５および受信部６から構成されており、受
信部６からＶＴＲ装置１４ａ〜１４ｆには、受信部６が
受信し、ＰＤＵパケットから分離したＤ２方式の伝送デ
ータ（受信データ）ＲＶＤが入力され、ＶＴＲ装置１４
ａ〜１４ｆは、制御信号ＶＣを介した送信部５の制御に
従って再生し、送信部５に対してＤ２方式の伝送データ
（送信データ）ＰＶＤとして出力する。また、受信部６
から送信部５へは、受信部６が受信したビット８Ｆ１，
８Ｆ２が供給される。

【００５８】図６は、図５に示した送信部５の構成を示
す図である。図６に示すように、送信部５は、クロック
発生装置１２、ディジタルビデオテープレコーダ（ＶＴ
Ｒ）１４、ＲＴＳ生成装置１６、送信装置（ＴＸ）１８
および遅延処理回路２２から構成される。

【００５９】クロック発生装置１２は、例えば水晶発振
器等を用いて送信部５において用いられる１４．３ＭＨ
ｚの内部クロック４ｆ_scおよび映像信号の水平同期信号
および垂直同期信号等に対応する同期信号ＳＹＮＣを生
成し、ＶＴＲ１４、ＲＴＳ生成装置１６および送信装置
１８に供給する。ＶＴＲ１４は、内部クロック４ｆ_scに
同期してＤ２規格のディジタル音声・映像データを記録
・再生し、ＳＤＩ方式またはＳＤＤＩ方式（以下、単に
ＳＤＩ方式と記す）により１４３Ｍｂｐｓシリアル形式
で送信装置１８に対して出力する。

【００６０】ＲＴＳ生成装置１６は、ＡＴＭ通信回線２
から供給される回線クロックＮＣＬＫの周波数に対する
内部クロック４ｆ_scの周波数の実際の整数比を示し、送
信部５，３０との間の同期確立に用いられる同期データ
ＲＴＳ（Residual Time Stamp ）を生成する。遅延処理
回路２２は、受信部６から入力されたビット８Ｆ１，８
Ｆ２に基づいて、図５に示した遅延時間測定処理を行
う。

【００６１】図７は、図６に示した送信装置１８の構成
を示す図である。図７に示すように、送信装置１８は、
内部クロック４ｆ_scに同期して動作する第１のブロック
１８０および回線クロックＮＣＬＫに同期して動作する
第２のブロック２１０から構成される。

【００６２】第１のブロック１８０は、シリアル／パラ
レル変換回路（Ｓ／Ｐ回路）１８２、第１のスイッチ回
路（ＳＷ１）１８４、第２のスイッチ回路（ＳＷ２）１
８６、ラウンディング回路１８８、シャフリング回路１
９０、第１のＦＩＦＯ回路１９２、ワード幅変換回路
（１０→８）１９４、第２のＦＩＦＯ回路１９６、タイ
ミング発生回路ａ２００、タイミング発生回路ｂ２０
２、コントロール回路２０４および基準信号発生回路２
０６から構成される。第２のブロック２１０は、多重化
回路（ＭＵＸ）２１２、第３のＦＩＦＯ回路２１４、コ
ントロール回路２１６およびタイミング発生回路ｃ２１
８から構成される。

【００６３】第１のブロック１８０において、タイミン
グ発生回路ａ２００は、他のデータ伝送装置３ａ〜３ｆ
からデータが送信されていない場合（デフォルト）の値
のデータＲＴＳに基づいた動作タイミングで、ブラック
バーストに対応する映像データ（ブラックバーストデー
タ）を発生する。基準信号発生回路２０６は、第１のブ
ロック１８０外部の回路であって、タイミング発生回路
ａ２００と同様にブラックバーストデータを発生し、ス
イッチ回路１８４の端子ａに対して出力する。

【００６４】Ｓ／Ｐ回路１８２は、ＶＴＲ装置１４から
入力された、１ビットシリアル形式のＳＤＩ方式の送信
データを１０ビットパラレル形式に変換してスイッチ回
路１８４の端子ｂに対して出力する。スイッチ回路１８
４は、送信部５がデータを送信する場合には端子ｂ側を
選択してＳ／Ｐ回路１８２の出力データを、これ以外の
場合には端子ａ側を選択して基準信号発生回路２０６か
ら出力されるブラックバーストデータをスイッチ回路１
８６に対して出力する。

【００６５】スイッチ回路１８６は、スイッチ回路１８
４が選択したＳ／Ｐ回路１８２の出力データ（送信デー
タ）の内、図３に示したＤ２方式の音声・映像データの
内、ビデオデータ部分を選択してラウンディング回路１
８８に対して出力し、アンシラリデータ部を選択してワ
ード幅変換回路１９４に対して出力する。ラウンディン
グ回路１８８は、図３に示したビデオデータ部に対応す
るデータ（映像データ）を８ビットパラレル形式のデー
タに変換して（丸め（ラウンディングし）て）、シャフ
リング回路１９０に対して出力する。なお、図３に示し
たヘッダデータは、コントロール回路２０４が取り扱
う。

【００６６】シャフリング回路１９０は、ラウンディン
グ回路１８８から入力された８ビットパラレル信号を、
ＡＴＭ通信回線２においてデータ誤りが生じた場合に補
間しやすい順番に並び換え、ＦＩＦＯ回路１９２に対し
て出力する。ワード幅変換回路１９４は、図３に示した
スイッチ回路１８６から入力されたアンシラリデータ部
に対応するデータ（音声データ）を８ビットパラレル形
式に変換し、ＦＩＦＯ回路１９６に対して出力する。

【００６７】ＦＩＦＯ回路１９２，１９４は、それぞれ
内部クロック４ｆ_scに同期してデータを読み込み、回線
クロック４ｆ_scに同期して順次、データを出力し、第１
のブロック１８０から第２のブロック２１０にデータを
受け渡す。コントロール回路２０４，２１６は、それぞ
れＦＩＦＯ回路１９２，１９４においてデータが書き込
まれるアドレスと読み出されるアドレスと監視し、これ
らのアドレスの制御を行う。さらに、第１のブロック１
８０は、ビット８Ｆ１，８Ｆ２等に基づいて、データＬ
Ｎ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２およびデータＦ
ｌａｇ（図２）を生成し、第２のブロック２１０に対し
て出力する。

【００６８】第２のブロック２１０において、タイミン
グ発生回路ｃ２１８は、回線クロックＮＣＬＫに基づい
て、ブロック２１０の動作タイミングを制御する。多重
化回路２１２には、検査信号印加回路１６からデータＲ
ＴＳが入力され、第１のブロック１８０からデータデー
タＬＮ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２，Ｆｌａｇ
が入力される。多重化回路２１２は、これらのデータ
と、ＦＩＦＯ回路１９２，１９４から入力される音声デ
ータおよび映像データとを多重化し、ＦＩＦＯ回路２１
４に対して出力する。

【００６９】ＣＲＣＣ付加回路２１３は、各データＣＲ
ＣＣを算出して付加してＦＩＦＯ回路２１４に対して出
力する。ＦＩＦＯ回路２１４は、多重化回路２１２の出
力データをバッファリングして送信データＴＸＤとして
ＡＴＭ通信回線２に対して出力する。なお、図中に示す
ように、ＦＩＦＯ回路２１４の出力データには、さらに
遅延処理回路２２からのビット８Ｆ１，８Ｆ２が付加さ
れ、送信データＴＸＤとなる。

【００７０】図８は、図６に示した遅延処理回路２２の
構成を示す図である。図８に示すように、遅延処理回路
２２は、測定用ビット発生回路２２０および時間差検出
回路から構成される。測定用ビット発生回路２２０は、
図２に示したビット８Ｆ２を生成し、受信部６が受信し
たビット８Ｆ２をビット８Ｆ１に折り返す。時間差検出
回路２２２は、図６に示したように、受信部６が受信し
たビット８Ｆ１と、測定用ビット発生回路２２０が発生
したビット８Ｆ２との時間差を検出し、伝送遅延時間Ｔ
ｄを算出し、制御信号ＶＣを介してＶＴＲ装置１４を制
御し、アドバンス制御を行う。

【００７１】図９は、図５に示した受信部６の構成を示
す図である。図９に示すように、受信部６は、受信装置
（ＲＸ）３２、ＶＴＲ３４、クロック制御装置３６およ
びクロック発生装置３８から構成され、送信側のデータ
伝送装置３から伝送されてきたＰＤＵパケットを受信
し、同期データＲＴＳおよび回線クロックＮＣＬＫに基
づいて、送信側のデータ伝送装置３の内部クロック４ｆ
_scに同期した内部クロック４ｆ_scを再生し、ＰＤＵパケ
ットから音声・映像データ（伝送データ）を分離して記
録する。

【００７２】図１０は、図９に示した受信装置３２の構
成を示す図である。図１０に示すように、受信装置３２
は、回線クロックＮＣＬＫに同期して動作する第１のブ
ロック３２０および内部クロック４ｆ_scに同期して動作
する第２のブロック３５０から構成され、ＡＴＭ通信回
線２から受信データＲＸＤとして受信したＰＤＵパケッ
トから、各データおよび伝送データを分離し、分離した
データの内、伝送データを受信データＲＶＤとしてＶＴ
Ｒ装置１４に対して出力し、ビット８Ｆ１，８Ｆ２を遅
延処理回路２２に対して出力する。

【００７３】第１のブロック３２０は、入力データ制御
回路３２２、第１のレジスタ回路３２４、ＣＲＣＣ計算
回路３２６、加算回路３２８ａ，３２８ｂ、第１のメモ
リ回路３３０、第２のメモリ回路３３２、第２のレジス
タ回路３３４、第３のレジスタ回路３３６、コントロー
ル回路３３８およびタイミング発生回路ｄ３４０から構
成される。

【００７４】第２のブロック３５０は、出力データ制御
回路３５２、第４のレジスタ３５４、第１の基準信号発
生回路３５６、デシャフリング回路３５８、コンシール
回路３６０、第１のエラー訂正回路３６２、ＦＩＦＯ回
路３６４、第２のエラー訂正回路３６６、スイッチ回路
３６８、タイミング発生回路ｅ３７０、第２の基準信号
発生回路３７２、スイッチ回路３７４、パラレル／シリ
アル変換回路（Ｐ／Ｓ回路）３７６およびコントロール
回路３７８から構成される。

【００７５】受信装置３２がＡＴＭ通信回線２から受信
したＰＤＵパケットは、入力データ制御回路３２２、第
１のレジスタ回路３２４およびＣＲＣＣ計算回路３２６
に入力される。第１のレジスタ回路３２４は、受信した
８ビットパラレル形式のＰＤＵパケットを、６４ビット
パラレル形式に変換する。ＣＲＣＣ計算回路３２６は、
ＰＤＵパケットに含まれる各データＣＲＣＣ（図２）に
係る計算処理を行い、計算結果を加算回路３２８ａに対
して出力する。なお、ＣＲＣＣ計算回路３２６は、伝送
データＸⁿ＋Ｘ^n-1＋Ｘ^n-2＋…＋Ｘ＋１を、Ｇ（Ｘ）
＝Ｘ¹⁴＋Ｘ²＋Ｘ＋１で除算し、この余りが０以外の場
合にエラーを検出し、計算結果を論理値１にして出力す
る。

【００７６】入力データ制御回路３２２は、入力された
ＰＤＵパケットに含まれる各データに基づいて、ライト
フラグデータ（ａ；全ビットが論理値０の８ビットパラ
レルデータであって、各ビットがＰＤＵパケットの１バ
イトに対応する）を生成し、加算回路３２８ｂに対して
出力する。加算回路３２８ｂは、第１のレジスタ回路３
２４の出力データにライトフラグデータを付加して７２
ビット幅にして出力する。

【００７７】また、入力データ制御回路３２２は、９ビ
ット×８ワード構成のリードフラグデータ（ｂ）を生成
する。入力データ制御回路３２２は、リードフラグデー
タを読み込んだ後、パリティビットのみを論理値１、他
のビットを全て論理値０にして、ライン数（５２５）×
ＰＤＵパケットのパケット長×９ビットのアドレス空間
を有するメモリ回路３３２に書き込む。このように入力
データ制御回路３２２がリードフラグデータのビット操
作を行うのは、読み出したデータのリードフラグデータ
が論理値１の場合に、必要とするデータが到着しなかっ
たと判断するためである。なお、読み出す前に書き込ま
れていれば、リードフラグデータは論理値０になる。

【００７８】レジスタ回路３３４は、受信データ８ビッ
トと受信データに対応するフラグデータ１ビットとの計
９ビットのデータを８個まとめて７２ビットのデータと
してメモリ回路３３２から回線クロックＮＣＬＫに同期
して読み出し、内部クロック４ｆ_scに同期してレジスタ
３５４に対して出力する。

【００７９】また、入力データ制御回路３２２は、加算
回路３２８ａにライトフラグデータを出力する（ｃ）。
加算回路３２８ａは、ＣＲＣＣ計算回路３２６の計算結
果にライトフラグデータを付加し、入力データ制御回路
３２２に返す。入力データ制御回路３２２は、このライ
トフラグデータを付加した計算結果をメモリ回路３３０
に記憶する（ｄ）。

【００８０】レジスタ回路３３６は、メモリ回路３３２
に記憶されている加算回路３２８ａの加算結果を回線ク
ロックＮＣＬＫに同期して読み出して、内部クロック４
ｆ_scに同期して出力する。コントロール回路３３８，３
７８は、送信装置１８のコントロール回路２０４，２１
６（図７）と同様に、レジスタ回路３３４，３３６の書
き込みアドレスと読み出しアドレスとを管理する。

【００８１】第２のブロック３５０において、タイミン
グ発生回路ｅ３７０は、内部クロック４ｆ_scに基づい
て、第２のブロック３５０の各部分の動作タイミングを
制御する。基準信号発生回路３７２は、基準信号を生成
して出力する。基準信号発生回路３５６は、基準信号を
生成してスイッチ回路３７４の端子ａに対して出力す
る。なお、基準信号発生回路３７２，３５６が発生する
基準信号は、ビデオデータおよびアンシラリデータが入
っておらず、再生した後に画面を黒色にする信号であ
る。

【００８２】レジスタ回路３３４から出力されたデータ
は、レジスタ３５４に入力される。一方、レジスタ回路
３３６から出力されたデータは出力データ制御回路３５
２に入力される。レジスタ回路３５４は、図３に示した
アンシラリデータ部（図２に示したアンシラリ領域に多
重化された音声データ）に対応するデータの各ワードを
下位２ビットおよびそのパリティビットと（ａ）、上位
８ビット（ｂ）とそのパリティビットとに分解し、入力
データ制御回路３２２に対して出力する。

【００８３】出力データ制御回路３５２は、図３に示し
たビデオデータ部に対応するデータ（図２に示したビデ
オデータ領域に多重化された映像データ）とそのパリテ
ィとをデシャフリング回路３５８に対して出力し
（ｃ）、図３に示したアンシラリデータ部に対応するデ
ータ（図２に示したアンシラリデータ領域に多重化され
た音声データ）とそのパリティとをエラー訂正回路３６
２に対して出力し（ｄ）、図２に示したデータＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２，ＶＯＩＣＥ，ＲＴＳ
および予備データの部分のデータをエラー訂正回路３６
６に対して出力する（ｅ）。つまり、出力データ制御回
路３５２は、ＰＤＵパケットから音声データおよび映像
データと、データＲＳ４２２−ｃｈ１等とを分離する分
離回路としての役割も果たしている。

【００８４】出力データ制御回路３５２は、この処理に
より、ａ；８ビットデータ（１）＋フラグデータ
（２），ｂ；２ビット（３）＋フラグデータ（４），レ
ジスタ２の出力＝ＣＲＣＣ１ビット＋フラグデータ
（６）の各データの内、（２），（４），（５），
（６）のいずれか１つが論理値１であった場合に、新た
にフラグデータとして論理値１を出力する。つまり、出
力データ制御回路３５２は、ａ；（受信データ８ビット
＋フラグデータ１ビット）の２ワード幅を、（アンシラ
リデータ１０ビット＋フラグデータ１ビット）にフラグ
付きの変換を行っている。

【００８５】デシャフリング回路３５８は、入力された
データに含まれるデータＬＮＩＤ２，ＬＮ２に基づい
て、図７に示したシャフリング回路１９０に対応する処
理を行い、元の順番に戻し、コンシール回路３６０に対
して出力する。コンシール回路３６０は、例えばデータ
誤りが生じている画素のデータを、周囲の画素で補間等
の方法によりデータの補間を行い、スイッチ回路３７４
の端子ｂに対して出力する。

【００８６】エラー訂正回路３６２は、入力されたエラ
ー訂正回路３６２は、入力された音声データに対してエ
ラー訂正を行い、ＦＩＦＯ回路３６４に対して出力す
る。ＦＩＦＯ回路３６４は、コンシール回路３６０から
出力される映像データとエラー訂正回路３６２から出力
されるエラー訂正回路３６２とのタイミングを合わせ
て、スイッチ回路３７４の端子ｃに対して出力する。

【００８７】スイッチ回路３７４は、それぞれ端子ａ〜
ｃに入力された基準信号発生回路３５６からの基準信
号、コンシール回路３６０の出力データおよびＦＩＦＯ
回路３６４の出力信号のいずれかを、ＳＤＩ方式におけ
るＤ２方式の音声・映像データに適合する順番に選択
し、Ｐ／Ｓ回路３７６に対して出力する。Ｐ／Ｓ回路３
７６は、スイッチ回路３７４から入力されたデータをシ
リアル形式のデータに変換し、内部クロック４ｆ_scに同
期してＶＴＲ装置１４に対して出力する。

【００８８】エラー訂正回路３６６は、入力されたデー
タＲＳ４２２−ｃｈ１等のデータに対して誤り訂正を行
い、スイッチ回路３６８に対して出力する。スイッチ回
路３６８は、エラー訂正されたデータを分離して、それ
ぞれデータＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２，
ＶＯＩＣＥ，ＲＴＳおよび予備データとして出力する。

【００８９】ＶＴＲ装置１４（図９）内部クロック４ｆ
_scに同期して、Ｐ／Ｓ変換回路３３０から入力された音
声・映像データＲＶＤを記録する。クロック発生装置３
８は、例えば水晶発振回路を有する電圧制御発振回路で
あって、クロック制御信号ＣＣを介したクロック制御装
置３６の制御に応じた周波数の内部クロック４ｆ_scを生
成し、伝送装置３０の各構成部分に供給する。クロック
制御装置３６は、受信装置３２から入力された同期デー
タＲＴＳに基づいてクロック制御信号ＣＣを生成し、こ
のクロック制御信号ＣＣを介してクロック発生装置３８
が発生する内部クロック４ｆ_scの周波数を制御し、伝送
装置３０の内部クロック４ｆ_scを伝送装置１０の内部ク
ロック４ｆ_scに同期させ、さらに、水平同期信号および
垂直同期信号等に対応する同期信号ＳＹＮＣを発生して
ＶＴＲ装置１４等に供給する。

【００９０】以下、再び図１を参照して、第３の実施例
において示した送信部５および受信部６を用いたデータ
伝送装置３ａ，３ｂの間でデータを伝送する場合を例
に、データ伝送システム１の動作を説明する。データ伝
送装置３ａにおいて、送信部５のＶＴＲ装置１４ａは、
Ｄ２方式の音声・映像データを再生し、１４３Ｍｂｐｓ
シリアルの音声・映像データＰＶＤとして送信装置１８
に対して出力する。

【００９１】一方、ＲＴＳ生成装置１６は、クロック発
生装置１２が発生した内部クロック４ｆ_sc、および、Ａ
ＴＭ通信回線２が供給する回線クロックＮＣＬＫに基づ
いて、回線クロックＮＣＬＫの１１８８周期の間に、内
部クロック４ｆ_scが何周期入るかを示す同期データＲＴ
Ｓを生成し、順次、送信装置１８に対して出力する。

【００９２】送信装置１８は、送信データＰＶＤおよび
同期データＲＴＳを、図２に示したＰＤＵパケットに多
重化し、ＡＴＭ通信回線２を介してデータ伝送装置３ｂ
に対して送信する。また、送信装置１８は、必要に応じ
て、ＶＴＲ装置１４ａに対して、図７に示したアドバン
ス制御を行う。ＡＴＭ通信回線２は、データ伝送装置３
ａから送信されたＡＴＭセルをデータ伝送装置３ｂに対
して伝送するとともに、データ伝送装置３ｂに対して回
線クロックＮＣＬＫを供給する。

【００９３】データ伝送装置３ｂにおいて、データ伝送
装置３ａから伝送されてきたＰＤＵパケットは、受信部
６の受信装置３２により受信される。受信装置３２は、
データ伝送装置３ａの受信部６の送信データＰＶＤに対
応する受信データＲＶＤをＶＴＲ１４ｂに対して出力
し、ＶＴＲ１４ｂはこれを記録する。

【００９４】クロック制御装置３６は、同期データＲＴ
Ｓ、クロック発生装置３８から供給された内部クロック
４ｆ_sc、および、ＡＴＭ通信回線２から供給された回線
クロックＮＣＬＫに基づいて、クロック発生装置３８が
発生する内部クロック４ｆ_scの周波数を、データ伝送装
置３ｂの受信部６における内部クロック４ｆ_scに同期さ
せるクロック制御信号ＣＣを生成し、クロック発生装置
３８に対して出力する。クロック発生装置３８は、クロ
ック制御信号ＣＣに応じた周波数で内部クロック信号４
ｆ_scを生成し、データ伝送装置３ｂの受信部６の各部分
に供給する。

【００９５】以上説明したように、本発明に係るデータ
伝送システム１によれば、ＶＴＲ１４のインターフェー
スとして、テレビジョン放送局等においてインフラスト
ラクチャーとして広く用いられているＳＤＩ方式を用い
ることができるので、既存の設備をＡＴＭ通信回線に容
易に接続することができる。

【００９６】なお、上記実施例に示した送信部５および
受信部６の回路構成等は例示であり、同等の機能を実現
可能な回路等に置き換えることも可能である。また、送
信部５および受信部６に接続される機器としてＶＴＲ装
置を例示したが、これに限らず、例えばＳＤＩ方式でデ
ータを入出力する編集装置、中継装置あるいは伝送設備
を接続するように構成してもよい。

【００９７】また、図２に示したＰＤＵパケットは例示
であり、本発明は他の形式の伝送パケットを用いる伝送
方式に適応することができる。また、本発明に係るデー
タ伝送システム１、送信部５および受信部６は、音声・
映像データの他、これらのいずれかのデータ、あるい
は、情報処理用のデータ等に適用することができる。

【００９８】

【発明の効果】以上説明したように本発明に係るデータ
伝送方法およびその装置によれば、ＡＴＭセルのペイロ
ード部に無駄を生じさせることなく有効に用いて、ＭＰ
ＥＧ２方式等の音声・映像データを伝送することが可能
である。また、本発明に係るデータ伝送方法およびその
装置によれば、Ｄ２方式等の音声・映像データを、ＡＴ
Ｍ方式のＡＡＬ１プロトコルに適合させて伝送すること
ができる。

【図面の簡単な説明】

【図１】第１の実施例における本発明に係るデータ伝送
システムの構成を示す図である。

【図２】図１に示したデータ伝送装置がＡＴＭ通信回線
を介して相互に伝送する伝送パケット（ＰＤＵパケッ
ト）の構成を示す図である。

【図３】Ｄ２方式の音声・映像データの構成を説明する
図である。

【図４】第２の実施例におけるトランスポートパケット
の構成を示す図である。

【図５】第３の実施例における、図１に示したデータ伝
送装置の構成を示す図である。

【図６】図５に示した送信部の構成を示す図である。

【図７】図６に示した送信装置の構成を示す図である。

【図８】図６に示した遅延処理回路の構成を示す図であ
る。

【図９】図５に示した受信部の構成を示す図である。

【図１０】図９に示した受信装置の構成を示す図であ
る。

【符号の説明】

１…データ伝送システム、２…ＡＴＭ通信回線、３，３
ａ〜３ｆ…データ伝送装置３、１４，１４ａ〜１４ｆ…
ＶＴＲ装置、５…送信部、１２…クロック発生装置、１
６…ＲＴＳ生成装置、１８…送信装置、１８０…第１の
ブロック、１８２…Ｓ／Ｐ回路、１８４…スイッチ回
路、１８６…スイッチ回路、１８８…ラウンディング回
路、１９０…シャフリング回路、１９２…ＦＩＦＯ回
路、１９４…ワード幅変換回路、１９６…ＦＩＦＯ回
路、２００…タイミング発生回路ａ、２０２…タイミン
グ発生回路ｂ、２０４…コントロール回路、２０６…基
準信号発生回路、２１０…第２のブロック、２１２…多
重化回路、２１４…ＦＩＦＯ回路、２１６…コントロー
ル回路、２１８…タイミング発生回路ｃ、２２…遅延処
理回路、２２０…測定用ビット発生回路、２２２…遅延
処理回路、６…受信部、３２…受信装置、３２０…第１
のブロック、３２２…入力データ制御回路、３２４…レ
ジスタ回路、３２６…ＣＲＣＣ計算回路、３２８…加算
回路、３３０…メモリ回路、３３２…メモリ回路、３３
４…レジスタ回路、３３６…レジスタ回路、３３８…コ
ントロール回路、３４０…タイミング発生回路ｄ、３５
０…第２のブロック、３５２…出力データ制御回路、３
５４…レジスタ回路、３５６…基準信号発生回路、３５
８…デシャフリング回路、３６０…コンシール回路、３
６２…エラー訂正回路、３６４…ＦＩＦＯ回路、３６６
…エラー訂正回路、３６８…スイッチ回路、３７０…タ
イミング発生回路ｅ、３７２…基準信号発生回路、３７
４…スイッチ回路、３７６…Ｐ／Ｓ回路、３７８…コン
トロール回路、３６…クロック制御装置、３８…クロッ
ク発生装置

フロントページの続き (72)発明者竹田孝之東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】送信側から受信側にＤ２方式の音声・映像
データを同期伝送モード（ＡＴＭ）通信回線を介して伝
送するデータ伝送方法であって、前記送信側において、Ｄ２方式の音声・映像データを、それぞれライン単位に
所定のトランスポートパケットの所定の位置に多重化
し、前記所定のトランスポートパケットに多重化された音声
・映像データを前記ＡＴＭ通信回線を介して前記受信側
に伝送するデータ伝送方法。
【請求項２】前記送信側において、ライン単位にＤ２方式の音声・映像データから音声デー
タおよび映像データのみを分離し、分離した音声データおよび映像データのみを、それぞれ
ライン単位に所定のトランスポートパケットの所定の位
置に多重化する請求項１に記載のデータ伝送方法。
【請求項３】前記受信側において、前記ＡＴＭ通信回線から前記トランスポートパケットを
受信し、受信した前記トランスポートパケットから前記音声デー
タおよび前記映像データを分離し、分離した前記音声データおよび前記映像データを、前記
Ｄ２方式のフォーマットに組み立てなおす請求項２に記
載のデータ伝送方法。
【請求項４】送信側のデータ伝送装置から受信側のデー
タ伝送装置にＤ２方式の音声・映像データをＡＴＭ通信
回線を介して伝送するデータ伝送装置であって、送信側の前記データ伝送装置は、ライン単位にＤ２方式の音声・映像データから音声デー
タおよび映像データのみを分離するデータする音声・映
像データ分離手段と、分離した音声データおよび映像データを、それぞれライ
ン単位に所定のトランスポートパケットの所定の位置に
多重化する多重化手段と、前記所定のトランスポートパケットに、多重化された音
声データおよび映像データをＡＴＭ通信回線を介して前
記受信側のデータ伝送装置に伝送する伝送手段とを有す
るデータ伝送装置。
【請求項５】前記受信側のデータ伝送装置は、前記ＡＴＭ通信回線から前記トランスポートパケットを
受信する受信手段と、受信した前記トランスポートパケットから、前記音声デ
ータおよび前記映像データを分離する音声・映像データ
分離手段と、分離した前記音声データおよび前記映像データを、前記
Ｄ２方式のデータフォーマットに組み立てる音声・映像
データ組み立て手段とを有する請求項４に記載のデータ
伝送装置。