JPH09135122A - ダブルバランスミキサ回路 - Google Patents
ダブルバランスミキサ回路Info
- Publication number
- JPH09135122A JPH09135122A JP7317266A JP31726695A JPH09135122A JP H09135122 A JPH09135122 A JP H09135122A JP 7317266 A JP7317266 A JP 7317266A JP 31726695 A JP31726695 A JP 31726695A JP H09135122 A JPH09135122 A JP H09135122A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- differential
- resistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1475—Subharmonic mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】従来のダブルバランスミキサ回路の消費電流を
削減する。 【解決手段】ベースバンド信号を入力する差動増幅回路
をｐｎｐトランジスタから構成し、ベースバンド信号入
力トランジスタのコレクタから電位降下することなく、
直接シングルバランスミキサの下段トランジスタのベー
スにベースバンド信号を伝達することを可能とする。
削減する。 【解決手段】ベースバンド信号を入力する差動増幅回路
をｐｎｐトランジスタから構成し、ベースバンド信号入
力トランジスタのコレクタから電位降下することなく、
直接シングルバランスミキサの下段トランジスタのベー
スにベースバンド信号を伝達することを可能とする。
Description
【０００１】
【発明の属する技術分野】本発明はダブルバランスミキ
サ（double balanced mixer）に関し、特にデジタル送
信用直交変調器のダブルバランスミキサ回路に関する。
サ（double balanced mixer）に関し、特にデジタル送
信用直交変調器のダブルバランスミキサ回路に関する。
【０００２】
【従来の技術】従来のダブルバランスミキサ回路の一例
を図５に示す。図５には回路電流を一定に保つ定電流源
を備え、トランジスタ縦積み段数を２段としたｎｐｎト
ランジスタのみから構成可能な電流折り返し型ダブルバ
ランスミキサの構成例が示されている。図５を参照し
て、トランジスタ（76、77）からなる差動対とトランジ
スタ（79、80）からなる差動対はそれぞれシングルバラ
ンスミキサを構成し、これら２つの差動対トランジスタ
のコレクタを交叉接続（クロスカプル）させることによ
りダブルバランスミキサのコア部を構成し、ローカル差
動信号はローカル信号ＶLO+、ＶLO-端子（64、65）から
差動対のベース端子に入力され、エミッタ抵抗（88）を
介して接続された差動対トランジスタ（68、69）から成
る差動増幅器と、トランジスタ（74、78）及びトランジ
スタ（75、81）からなる電流ミラー回路によりベースバ
ンド電圧信号は差動電流信号へ変換される。差動増幅器
は定電流源（70、71）を持ち、２つのシングルバランス
ミキサの電流和は一定とされる。
を図５に示す。図５には回路電流を一定に保つ定電流源
を備え、トランジスタ縦積み段数を２段としたｎｐｎト
ランジスタのみから構成可能な電流折り返し型ダブルバ
ランスミキサの構成例が示されている。図５を参照し
て、トランジスタ（76、77）からなる差動対とトランジ
スタ（79、80）からなる差動対はそれぞれシングルバラ
ンスミキサを構成し、これら２つの差動対トランジスタ
のコレクタを交叉接続（クロスカプル）させることによ
りダブルバランスミキサのコア部を構成し、ローカル差
動信号はローカル信号ＶLO+、ＶLO-端子（64、65）から
差動対のベース端子に入力され、エミッタ抵抗（88）を
介して接続された差動対トランジスタ（68、69）から成
る差動増幅器と、トランジスタ（74、78）及びトランジ
スタ（75、81）からなる電流ミラー回路によりベースバ
ンド電圧信号は差動電流信号へ変換される。差動増幅器
は定電流源（70、71）を持ち、２つのシングルバランス
ミキサの電流和は一定とされる。
【０００３】図５を参照して、従来のダブルバランスミ
キサ回路の構成をより詳細に説明する。一側端子が共に
ＧＮＤ（接地）端子に接続した抵抗Ｒ８（89）と抵抗Ｒ
９（90）の他側端子は、ベースが共にバイアス電圧ＶB
端子（61）に接続されたｎｐｎトランジスタＱ３（7
0）、Ｑ４（71）のエミッタにそれぞれ接続され、トラ
ンジスタＱ３（70）のコレクタは、ベースがベースバン
ド信号ＶBB+端子（62）に接続されたｎｐｎトランジス
タＱ１（68）のエミッタに接続され、トランジスタＱ４
（71）のコレクタは、ベースがベースバンド信号ＶBB-
端子（63）に接続されたｎｐｎトランジスタＱ２（69）
のエミッタに接続され、抵抗Ｒ７（88）はトランジスタ
Ｑ１（68）とＱ２（69）のエミッタ間に接続されてい
る。トランジスタＱ１（68）のコレクタは抵抗Ｒ５（8
6）の一側端子に、トランジスタＱ２（69）のコレクタ
は抵抗Ｒ６（87）の一側端子に接続され、抵抗Ｒ５（8
6）とＲ６（87）の他側端子は電源電圧ＶCC端子（60）
に接続されて差動増幅回路を構成している。なお、記法
として、「トランジスタＱ３」は第３のトランジスタを
意味するものとし、同様に「Ｒ８」により第８の抵抗を
示すものとし、括弧内の番号が図面の参照番号を示すも
のとする。
キサ回路の構成をより詳細に説明する。一側端子が共に
ＧＮＤ（接地）端子に接続した抵抗Ｒ８（89）と抵抗Ｒ
９（90）の他側端子は、ベースが共にバイアス電圧ＶB
端子（61）に接続されたｎｐｎトランジスタＱ３（7
0）、Ｑ４（71）のエミッタにそれぞれ接続され、トラ
ンジスタＱ３（70）のコレクタは、ベースがベースバン
ド信号ＶBB+端子（62）に接続されたｎｐｎトランジス
タＱ１（68）のエミッタに接続され、トランジスタＱ４
（71）のコレクタは、ベースがベースバンド信号ＶBB-
端子（63）に接続されたｎｐｎトランジスタＱ２（69）
のエミッタに接続され、抵抗Ｒ７（88）はトランジスタ
Ｑ１（68）とＱ２（69）のエミッタ間に接続されてい
る。トランジスタＱ１（68）のコレクタは抵抗Ｒ５（8
6）の一側端子に、トランジスタＱ２（69）のコレクタ
は抵抗Ｒ６（87）の一側端子に接続され、抵抗Ｒ５（8
6）とＲ６（87）の他側端子は電源電圧ＶCC端子（60）
に接続されて差動増幅回路を構成している。なお、記法
として、「トランジスタＱ３」は第３のトランジスタを
意味するものとし、同様に「Ｒ８」により第８の抵抗を
示すものとし、括弧内の番号が図面の参照番号を示すも
のとする。
【０００４】ｎｐｎトランジスタＱ５（72）のコレクタ
とｎｐｎトランジスタＱ６（73）のコレクタは共に電源
電圧ＶCC端子（60）に接続され、トランジスタＱ５（7
2）のベースはトランジスタＱ１（68）のコレクタに、
トランジスタＱ６（73）のベースはトランジスタＱ２
（69）のコレクタにそれぞれ接続され、トランジスタＱ
５（72）のエミッタはｎｐｎトランジスタＱ７（74）の
ベースとコレクタに接続され、トランジスタＱ７（74）
のエミッタには抵抗Ｒ４（85）の一側端子に接続され、
抵抗Ｒ４（85）の他側端子はＧＮＤ端子に接続されてエ
ミッタフォロアを構成し、トランジスタＱ６（73）のエ
ミッタはｎｐｎトランジスタＱ８（75）のコレクタとベ
ースに接続され、トランジスタＱ８（75）のエミッタは
抵抗Ｒ１０（91）の一側端子に接続され、他側端子はＧ
ＮＤ端子に接続されてエミッタフォロアを構成してい
る。
とｎｐｎトランジスタＱ６（73）のコレクタは共に電源
電圧ＶCC端子（60）に接続され、トランジスタＱ５（7
2）のベースはトランジスタＱ１（68）のコレクタに、
トランジスタＱ６（73）のベースはトランジスタＱ２
（69）のコレクタにそれぞれ接続され、トランジスタＱ
５（72）のエミッタはｎｐｎトランジスタＱ７（74）の
ベースとコレクタに接続され、トランジスタＱ７（74）
のエミッタには抵抗Ｒ４（85）の一側端子に接続され、
抵抗Ｒ４（85）の他側端子はＧＮＤ端子に接続されてエ
ミッタフォロアを構成し、トランジスタＱ６（73）のエ
ミッタはｎｐｎトランジスタＱ８（75）のコレクタとベ
ースに接続され、トランジスタＱ８（75）のエミッタは
抵抗Ｒ１０（91）の一側端子に接続され、他側端子はＧ
ＮＤ端子に接続されてエミッタフォロアを構成してい
る。
【０００５】抵抗Ｒ３（84）の一側端子はＧＮＤ端子に
接続され、他側端子はｎｐｎトランジスタＱ１１（78）
のエミッタに接続され、トランジスタＱ１１（78）のベ
ースはトランジスタＱ７（74）のベースとコレクタに接
続され、コレクタはｎｐｎトランジスタＱ９（76）とＱ
１０（77）のエミッタに接続されている。
接続され、他側端子はｎｐｎトランジスタＱ１１（78）
のエミッタに接続され、トランジスタＱ１１（78）のベ
ースはトランジスタＱ７（74）のベースとコレクタに接
続され、コレクタはｎｐｎトランジスタＱ９（76）とＱ
１０（77）のエミッタに接続されている。
【０００６】トランジスタＱ９（76）のベースはローカ
ル信号ＶLO+端子（64）に接続され、トランジスタＱ１
０（77）のベースはローカル信号ＶLO-端子（65）に接
続されている。トランジスタＱ９（76）のコレクタは抵
抗Ｒ１（82）の一側端子に接続され、トランジスタＱ１
０（77）のコレクタは抵抗Ｒ２（83）の一側端子に接続
されている。
ル信号ＶLO+端子（64）に接続され、トランジスタＱ１
０（77）のベースはローカル信号ＶLO-端子（65）に接
続されている。トランジスタＱ９（76）のコレクタは抵
抗Ｒ１（82）の一側端子に接続され、トランジスタＱ１
０（77）のコレクタは抵抗Ｒ２（83）の一側端子に接続
されている。
【０００７】抵抗Ｒ１１（92）の一側端子はＧＮＤ端子
に接続され、他側端子はｎｐｎトランジスタＱ１４（8
1）のエミッタに接続され、トランジスタＱ１４（81）
のベースはトランジスタＱ８（75）のベースとコレクタ
に接続され、コレクタはｎｐｎトランジスタＱ１２（7
9）とｎｐｎトランジスタＱ１３（80）のエミッタに接
続され、トランジスタＱ１２（79）のベースはローカル
信号ＶLO+端子（64）に接続され、トランジスタＱ１３
（80）のベースはローカル信号ＶLO-端子（65）に接続
されている。
に接続され、他側端子はｎｐｎトランジスタＱ１４（8
1）のエミッタに接続され、トランジスタＱ１４（81）
のベースはトランジスタＱ８（75）のベースとコレクタ
に接続され、コレクタはｎｐｎトランジスタＱ１２（7
9）とｎｐｎトランジスタＱ１３（80）のエミッタに接
続され、トランジスタＱ１２（79）のベースはローカル
信号ＶLO+端子（64）に接続され、トランジスタＱ１３
（80）のベースはローカル信号ＶLO-端子（65）に接続
されている。
【０００８】トランジスタＱ１２（79）のコレクタはト
ランジスタＱ１０（77）のコレクタと接続され、またト
ランジスタＱ１３（80）のコレクタはトランジスタＱ９
（76）のコレクタに接続されている。
ランジスタＱ１０（77）のコレクタと接続され、またト
ランジスタＱ１３（80）のコレクタはトランジスタＱ９
（76）のコレクタに接続されている。
【０００９】抵抗Ｒ１（82）と抵抗Ｒ２（83）の他側端
子は電源電圧ＶCC端子（60）に接続され、以上の構成に
より、２つのシングルバランスミキサを有するダブルバ
ランスミキサ回路となっている。
子は電源電圧ＶCC端子（60）に接続され、以上の構成に
より、２つのシングルバランスミキサを有するダブルバ
ランスミキサ回路となっている。
【００１０】なお、上記ダブルバランスミキサ回路は例
えば文献（束原その他、「低電圧動作２ＧＨｚ帯Ｓｉバ
イポーラ直交変調器」、信学技報ＩＣＤ94−61、第26〜
27頁、電子情報通信学会、１９９４年）等に記載されて
いる。
えば文献（束原その他、「低電圧動作２ＧＨｚ帯Ｓｉバ
イポーラ直交変調器」、信学技報ＩＣＤ94−61、第26〜
27頁、電子情報通信学会、１９９４年）等に記載されて
いる。
【００１１】このダブルバランスミキサ回路において、
ベースバンド信号を差動信号でＶBB+端子（62）とＶBB-
端子（63）から入力し、この信号をｎｐｎトランジスタ
Ｑ１（68）とＱ２（69）から成る差動増幅回路で増幅す
る。
ベースバンド信号を差動信号でＶBB+端子（62）とＶBB-
端子（63）から入力し、この信号をｎｐｎトランジスタ
Ｑ１（68）とＱ２（69）から成る差動増幅回路で増幅す
る。
【００１２】そして、ｎｐｎトランジスタＱ５（72），
Ｑ７（74）、抵抗Ｒ４（85）、およびｎｐｎトランジス
タＱ６（73），Ｑ８（75）、抵抗Ｒ１０（91）から成る
２つのエミッタフォロアで電位降下を行い、ベースバン
ドの差動信号はそれぞれｎｐｎトランジスタＱ１１（7
8）とＱ１４（81）のベースに入力される。
Ｑ７（74）、抵抗Ｒ４（85）、およびｎｐｎトランジス
タＱ６（73），Ｑ８（75）、抵抗Ｒ１０（91）から成る
２つのエミッタフォロアで電位降下を行い、ベースバン
ドの差動信号はそれぞれｎｐｎトランジスタＱ１１（7
8）とＱ１４（81）のベースに入力される。
【００１３】一方、ローカル信号は同様に差動信号で２
つのシングルバランスミキサのＶLO+端子（64）とＶLO-
端子（65）から入力し、ｎｐｎトランジスタＱ９（7
6），Ｑ１０（77）の差動対とｎｐｎトランジスタＱ１
１（78）、およびｎｐｎトランジスタＱ１２（79），Ｑ
１３（80）の差動対とｎｐｎトランジスタＱ１４（81）
でローカル信号とベースバンド信号とが混合されて差動
増幅される。
つのシングルバランスミキサのＶLO+端子（64）とＶLO-
端子（65）から入力し、ｎｐｎトランジスタＱ９（7
6），Ｑ１０（77）の差動対とｎｐｎトランジスタＱ１
１（78）、およびｎｐｎトランジスタＱ１２（79），Ｑ
１３（80）の差動対とｎｐｎトランジスタＱ１４（81）
でローカル信号とベースバンド信号とが混合されて差動
増幅される。
【００１４】そして、ダブルバランスミキサ回路の出力
信号ＶOUT-端子（66）と出力信号ＶOUT+端子（67）から
ローカル信号とベースバンド信号の混合された差動信号
が出力される。
信号ＶOUT-端子（66）と出力信号ＶOUT+端子（67）から
ローカル信号とベースバンド信号の混合された差動信号
が出力される。
【００１５】図５に示すように、この従来のダブルバラ
ンスミキサ回路は、ｎｐｎトランジスタのみで構成され
ている。
ンスミキサ回路は、ｎｐｎトランジスタのみで構成され
ている。
【００１６】ｐｎｐトランジスタはベース領域を走行す
る少数キャリアが正孔であるためにｎｐｎトランジスタ
と比べて高周波特性が劣るので超高速デバイスとして開
発が進んでいない場合が多く、ほとんどの回路はｎｐｎ
トランジスタのみで構成されている。
る少数キャリアが正孔であるためにｎｐｎトランジスタ
と比べて高周波特性が劣るので超高速デバイスとして開
発が進んでいない場合が多く、ほとんどの回路はｎｐｎ
トランジスタのみで構成されている。
【００１７】
【発明が解決しようとする課題】しかしながら、上記従
来のダブルバランスミキサ回路は、ｎｐｎトランジスタ
のみから構成されているため、回路構成が複雑とされ、
このため消費電流が大きくなるという問題点を有してい
る。
来のダブルバランスミキサ回路は、ｎｐｎトランジスタ
のみから構成されているため、回路構成が複雑とされ、
このため消費電流が大きくなるという問題点を有してい
る。
【００１８】従って、本発明は上記従来の問題点に鑑み
てなされたものであって、消費電流を削減するダブルバ
ランスミキサ回路を提供することを目的とする。
てなされたものであって、消費電流を削減するダブルバ
ランスミキサ回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、コレクタが交叉接続され、ベースに差動
ローカル信号が入力され、エミッタが共通接続されてな
る２つの差動トランジスタ対と、前記２つの差動トラン
ジスタ対にそれぞれ接続される定電流源用トランジスタ
と、ベースに差動ベースバンド信号が入力され、エミッ
タ抵抗を介してエミッタ同士が接続され該エミッタに電
流源が接続されてなり、前記差動トランジスタ対と逆極
性の差動トランジスタ対を含む差動増幅回路と、前記差
動増幅回路の差動トランジスタ対のコレクタと負荷抵抗
との接続点に前記定電流源用トランジスタのベースをそ
れぞれ接続し、前記交叉接続されてなるコレクタと負荷
抵抗との接続点から差動出力を取り出してなるダブルバ
ランスミキサ回路を提供する。
め、本発明は、コレクタが交叉接続され、ベースに差動
ローカル信号が入力され、エミッタが共通接続されてな
る２つの差動トランジスタ対と、前記２つの差動トラン
ジスタ対にそれぞれ接続される定電流源用トランジスタ
と、ベースに差動ベースバンド信号が入力され、エミッ
タ抵抗を介してエミッタ同士が接続され該エミッタに電
流源が接続されてなり、前記差動トランジスタ対と逆極
性の差動トランジスタ対を含む差動増幅回路と、前記差
動増幅回路の差動トランジスタ対のコレクタと負荷抵抗
との接続点に前記定電流源用トランジスタのベースをそ
れぞれ接続し、前記交叉接続されてなるコレクタと負荷
抵抗との接続点から差動出力を取り出してなるダブルバ
ランスミキサ回路を提供する。
【００２０】本発明においては、前記差動増幅器の差動
トランジスタ対と電流源が共にｐｎｐ型トランジスタで
構成されたことを特徴とする。
トランジスタ対と電流源が共にｐｎｐ型トランジスタで
構成されたことを特徴とする。
【００２１】また、本発明においては、バイポーラトラ
ンジスタの代わりにＦＥＴで構成してもよい。
ンジスタの代わりにＦＥＴで構成してもよい。
【００２２】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。図１は本発明の一実施形態に係る
ダブルバランスミキサ回路の構成を示す図である。
して以下に説明する。図１は本発明の一実施形態に係る
ダブルバランスミキサ回路の構成を示す図である。
【００２３】図１を参照して、本実施形態に係るダブル
バランスミキサ回路においては、トランジスタ（13、1
4）からなる差動対とトランジスタ（16、17）からなる
差動対はそれぞれシングルバランスミキサを構成し、こ
れら２つの差動対トランジスタのコレクタを交叉接続
（クロスカプル）させ、ローカル差動信号はローカル信
号ＶLO+、ＶLO-端子（５、６）から差動対のベース端子
に入力され、エミッタが抵抗（24）を介して接続された
ｐｎｐトランジスタ（９，10）からなる差動増幅器を備
え、差動増幅回路のエミッタと電源端子（１）との間に
接続されベースがバイアス電圧ＶB端子（２）に接続さ
れたｐｎｐトランジスタ（11、12）は差動増幅器の定電
流源として作用する。また、差動対トランジスタ（13、
14）及び差動対トランジスタ（16、17）の共通接続され
たエミッタはｎｐｎトランジスタ（15、18）のコレクタ
に接続されている。
バランスミキサ回路においては、トランジスタ（13、1
4）からなる差動対とトランジスタ（16、17）からなる
差動対はそれぞれシングルバランスミキサを構成し、こ
れら２つの差動対トランジスタのコレクタを交叉接続
（クロスカプル）させ、ローカル差動信号はローカル信
号ＶLO+、ＶLO-端子（５、６）から差動対のベース端子
に入力され、エミッタが抵抗（24）を介して接続された
ｐｎｐトランジスタ（９，10）からなる差動増幅器を備
え、差動増幅回路のエミッタと電源端子（１）との間に
接続されベースがバイアス電圧ＶB端子（２）に接続さ
れたｐｎｐトランジスタ（11、12）は差動増幅器の定電
流源として作用する。また、差動対トランジスタ（13、
14）及び差動対トランジスタ（16、17）の共通接続され
たエミッタはｎｐｎトランジスタ（15、18）のコレクタ
に接続されている。
【００２４】抵抗Ｒ４（22）とＲ５（23）の一側端子は
電源電圧ＶCC端子（１）に接続され、Ｒ４（22）の他側
端子はｐｎｐトランジスタＱ３（11）のエミッタに接続
され、Ｒ５（23）の他側端子はｐｎｐトランジスタＱ４
（12）に接続され、トランジスタＱ３（11）とＱ４（1
2）のベースはバイアス電圧ＶB端子（２）に接続されて
いる。
電源電圧ＶCC端子（１）に接続され、Ｒ４（22）の他側
端子はｐｎｐトランジスタＱ３（11）のエミッタに接続
され、Ｒ５（23）の他側端子はｐｎｐトランジスタＱ４
（12）に接続され、トランジスタＱ３（11）とＱ４（1
2）のベースはバイアス電圧ＶB端子（２）に接続されて
いる。
【００２５】ｐｎｐトランジスタＱ３（11）のコレクタ
は抵抗Ｒ６（24）の一側端子とｐｎｐトランジスタＱ１
（９）のエミッタに接続され、ｐｎｐトランジスタＱ４
（12）のコレクタはＲ６（24）の他側端子とｐｎｐトラ
ンジスタＱ２（10）のエミッタに接続されている。
は抵抗Ｒ６（24）の一側端子とｐｎｐトランジスタＱ１
（９）のエミッタに接続され、ｐｎｐトランジスタＱ４
（12）のコレクタはＲ６（24）の他側端子とｐｎｐトラ
ンジスタＱ２（10）のエミッタに接続されている。
【００２６】トランジスタＱ１（９）のベースはベース
バンド信号ＶBB+端子（３）に接続され、トランジスタ
Ｑ２（10）のベースはベースバンド信号ＶBB-端子
（４）に接続され、トランジスタＱ１（９）のコレクタ
は抵抗Ｒ７（25）の一側端子に接続され、トランジスタ
Ｑ２（10）のコレクタは抵抗Ｒ８（26）の一側端子に接
続され、抵抗Ｒ７（25）とＲ８（26）の他側端子はいず
れもＧＮＤ端子に接続されてｐｎｐトランジスタから構
成された差動増幅回路になっている。
バンド信号ＶBB+端子（３）に接続され、トランジスタ
Ｑ２（10）のベースはベースバンド信号ＶBB-端子
（４）に接続され、トランジスタＱ１（９）のコレクタ
は抵抗Ｒ７（25）の一側端子に接続され、トランジスタ
Ｑ２（10）のコレクタは抵抗Ｒ８（26）の一側端子に接
続され、抵抗Ｒ７（25）とＲ８（26）の他側端子はいず
れもＧＮＤ端子に接続されてｐｎｐトランジスタから構
成された差動増幅回路になっている。
【００２７】抵抗Ｒ３（21）の一側端子はＧＮＤ端子に
接続され、他側端子はｎｐｎトランジスタＱ７（15）の
共通接続されたエミッタに接続され、トランジスタＱ７
（15）のベースはＱ１（９）のコレクタに、コレクタ
は、差動対を形成してなるｎｐｎトランジスタＱ５（1
3）とＱ６（14）の共通接続されたエミッタに接続され
ている。
接続され、他側端子はｎｐｎトランジスタＱ７（15）の
共通接続されたエミッタに接続され、トランジスタＱ７
（15）のベースはＱ１（９）のコレクタに、コレクタ
は、差動対を形成してなるｎｐｎトランジスタＱ５（1
3）とＱ６（14）の共通接続されたエミッタに接続され
ている。
【００２８】トランジスタＱ５（13）のベースはローカ
ル信号ＶLO+端子（５）に接続され、トランジスタＱ６
（14）のベースはローカル信号ＶLO-端子（６）に接続
されている。
ル信号ＶLO+端子（５）に接続され、トランジスタＱ６
（14）のベースはローカル信号ＶLO-端子（６）に接続
されている。
【００２９】抵抗Ｒ９（27）の一側端子はＧＮＤ端子に
接続され、他側端子はｎｐｎトランジスタＱ１０（18）
のエミッタに接続され、トランジスタＱ１０（18）のベ
ースはトランジスタＱ２（10）のコレクタに接続され、
コレクタは差動対を構成するｎｐｎトランジスタＱ８
（16）、Ｑ９（17）の共通接続されたエミッタに接続さ
れている。
接続され、他側端子はｎｐｎトランジスタＱ１０（18）
のエミッタに接続され、トランジスタＱ１０（18）のベ
ースはトランジスタＱ２（10）のコレクタに接続され、
コレクタは差動対を構成するｎｐｎトランジスタＱ８
（16）、Ｑ９（17）の共通接続されたエミッタに接続さ
れている。
【００３０】トランジスタＱ８（16）のベースはローカ
ル信号ＶLO+端子（５）に接続され、トランジスタＱ９
（17）のベースはローカル信号ＶLO-端子（６）に接続
されている。
ル信号ＶLO+端子（５）に接続され、トランジスタＱ９
（17）のベースはローカル信号ＶLO-端子（６）に接続
されている。
【００３１】トランジスタＱ５（13）とＱ９（17）のコ
レクタは共に抵抗Ｒ１（19）の一側端子に接続され、ト
ランジスタＱ６（14）とＱ８（16）のコレクタは共に抵
抗Ｒ２（20）の一側端子に接続され、抵抗Ｒ１（19）と
Ｒ２（20）の他側端子は電源電圧ＶCC端子（１）に接続
されている。以上により、２つのシングルバランスミキ
サを有するダブルバランスミキサ回路を構成している。
レクタは共に抵抗Ｒ１（19）の一側端子に接続され、ト
ランジスタＱ６（14）とＱ８（16）のコレクタは共に抵
抗Ｒ２（20）の一側端子に接続され、抵抗Ｒ１（19）と
Ｒ２（20）の他側端子は電源電圧ＶCC端子（１）に接続
されている。以上により、２つのシングルバランスミキ
サを有するダブルバランスミキサ回路を構成している。
【００３２】本発明の一実施形態のダブルバランスミキ
サ回路では、ベースバンドの差動信号をベースバンド信
号ＶBB+端子（３）とＶBB-端子（４）から入力する。ｐ
ｎｐトランジスタから構成される差動増幅器でベースバ
ンド信号は増幅され、ｐｎｐトランジスタＱ１（９）と
Ｑ２（10）のコレクタ出力から直接ｎｐｎトランジスタ
Ｑ７（15）とＱ１０（18）のベースに送られる。
サ回路では、ベースバンドの差動信号をベースバンド信
号ＶBB+端子（３）とＶBB-端子（４）から入力する。ｐ
ｎｐトランジスタから構成される差動増幅器でベースバ
ンド信号は増幅され、ｐｎｐトランジスタＱ１（９）と
Ｑ２（10）のコレクタ出力から直接ｎｐｎトランジスタ
Ｑ７（15）とＱ１０（18）のベースに送られる。
【００３３】ローカル信号も差動信号としてローカル信
号ＶLO+端子（５）とＶLO-端子（６）に入力される。
号ＶLO+端子（５）とＶLO-端子（６）に入力される。
【００３４】ローカル信号とベースバンド信号は、ｎｐ
ｎトランジスタＱ５（13），Ｑ６（14），Ｑ７（15）か
ら構成されるシングルバランスミキサと、ｎｐｎトラン
ジスタＱ８（16），Ｑ９（17），Ｑ１０（18）から構成
されるシングルバランスミキサで混合され、増幅され
る。
ｎトランジスタＱ５（13），Ｑ６（14），Ｑ７（15）か
ら構成されるシングルバランスミキサと、ｎｐｎトラン
ジスタＱ８（16），Ｑ９（17），Ｑ１０（18）から構成
されるシングルバランスミキサで混合され、増幅され
る。
【００３５】ローカル信号とベースバンド信号の混合さ
れた信号は出力信号ＶOUT-端子（７）とＶOUT+端子
（８）から出力される。
れた信号は出力信号ＶOUT-端子（７）とＶOUT+端子
（８）から出力される。
【００３６】図４に、ｎｐｎトランジスタとｐｎｐトラ
ンジスタ単体の小信号利得Ｓ2I特性を示す。いずれも、
コレクタエミッタ電圧ＶCE＝１Ｖ、コレクタ電流ＩC＝
4.5mＡでシミュレーションした結果である。
ンジスタ単体の小信号利得Ｓ2I特性を示す。いずれも、
コレクタエミッタ電圧ＶCE＝１Ｖ、コレクタ電流ＩC＝
4.5mＡでシミュレーションした結果である。
【００３７】図４では、周波数が20ＭＨz程度までｎｐ
ｎトランジスタとｐｎｐトランジスタのＳ2Iは一致し、
それ以上の周波数ではｐｎｐトランジスタのＳ2Iはｎｐ
ｎトランジスタに比べて劣化する。
ｎトランジスタとｐｎｐトランジスタのＳ2Iは一致し、
それ以上の周波数ではｐｎｐトランジスタのＳ2Iはｎｐ
ｎトランジスタに比べて劣化する。
【００３８】通常、直交変調器の場合、ベースバンドの
信号周波数は数百ＫＨz〜数ＭＨzの低周波であるため、
上記従来技術のようにベースバンド信号を入力して増幅
する差動増幅器はｎｐｎトランジスタで構成する必要は
なく、ｐｎｐトランジスタで構成すれば、上記従来技術
で用いられていたエミッタフォロア２個を取り除くこと
ができる。
信号周波数は数百ＫＨz〜数ＭＨzの低周波であるため、
上記従来技術のようにベースバンド信号を入力して増幅
する差動増幅器はｎｐｎトランジスタで構成する必要は
なく、ｐｎｐトランジスタで構成すれば、上記従来技術
で用いられていたエミッタフォロア２個を取り除くこと
ができる。
【００３９】図３は、本発明の第１の実施形態と図５に
示した上記従来例のシミュレーション結果を比較して示
す図である。図５に示した従来のダブルバランスミキサ
回路のシミュレーションでは電源電圧ＶCC＝３Ｖ、トー
タル電流ＩCC＝79.1mＡにおいて図３に示す結果となっ
た（図中の「＋」及び「×」参照）。図３には、ベース
バンド振幅対変調波信号出力（ＰLO＋ＢＢ、「＋」で示
す）及び３次歪成分（ＰLO＋３ＢＢ、「−」で示す）を
前記従来の回路と本実施形態について示している。
示した上記従来例のシミュレーション結果を比較して示
す図である。図５に示した従来のダブルバランスミキサ
回路のシミュレーションでは電源電圧ＶCC＝３Ｖ、トー
タル電流ＩCC＝79.1mＡにおいて図３に示す結果となっ
た（図中の「＋」及び「×」参照）。図３には、ベース
バンド振幅対変調波信号出力（ＰLO＋ＢＢ、「＋」で示
す）及び３次歪成分（ＰLO＋３ＢＢ、「−」で示す）を
前記従来の回路と本実施形態について示している。
【００４０】一方、本実施形態に係るダブルバランスミ
キサ回路ではＶCC＝３Ｖ、ＩCC＝62.4mＡで、図３に示
すように、上記従来例と同等の性能となり、且つ消費電
流を21％程削減することができる。
キサ回路ではＶCC＝３Ｖ、ＩCC＝62.4mＡで、図３に示
すように、上記従来例と同等の性能となり、且つ消費電
流を21％程削減することができる。
【００４１】図２は、本発明の第２の実施形態の構成を
示す回路図である。本実施形態は前記第１の実施形態に
おけるバイポーラトランジスタの代わりにＦＥＴ（電界
効果トランジスタ、例えばＧａＡｓ等の高周波電界効果
トランジスタ）を用いたものである。
示す回路図である。本実施形態は前記第１の実施形態に
おけるバイポーラトランジスタの代わりにＦＥＴ（電界
効果トランジスタ、例えばＧａＡｓ等の高周波電界効果
トランジスタ）を用いたものである。
【００４２】差動増幅器を構成する第１及び第２のＦＥ
Ｔ（38，39）、差動対の定電流源を構成する第３及び第
４のＦＥＴ（40，41）は高位電源側がソース端子とさ
れ、シングルバランスミキサを構成する第５、第６、第
７のＦＥＴ（42，43，44）、及び第８、第９、第１０の
ＦＥＴ（45，46，47）は高位電源がドレインとなるよう
に配設することにより、前記第１の実施形態と同様に低
電源電圧型のダブルバランスミキサ回路が得られる。
Ｔ（38，39）、差動対の定電流源を構成する第３及び第
４のＦＥＴ（40，41）は高位電源側がソース端子とさ
れ、シングルバランスミキサを構成する第５、第６、第
７のＦＥＴ（42，43，44）、及び第８、第９、第１０の
ＦＥＴ（45，46，47）は高位電源がドレインとなるよう
に配設することにより、前記第１の実施形態と同様に低
電源電圧型のダブルバランスミキサ回路が得られる。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
ベースバンド信号を入力する差動増幅器をｐｎｐトラン
ジスタで構成し、従来技術で用いられていた２個のエミ
ッタフォロアを削減したことにより、消費電流を21％減
少することができるという結果を有する。
ベースバンド信号を入力する差動増幅器をｐｎｐトラン
ジスタで構成し、従来技術で用いられていた２個のエミ
ッタフォロアを削減したことにより、消費電流を21％減
少することができるという結果を有する。
【００４４】また、本発明によれば、ＦＥＴでも低電源
電圧型のダブルバランスミキサ回路が得られる。
電圧型のダブルバランスミキサ回路が得られる。
【図１】本発明の第１の実施形態に係るダブルバランス
ミキサ回路を示す図である。
ミキサ回路を示す図である。
【図２】本発明の第２の実施形態に係るダブルバランス
ミキサ回路を示す図である。
ミキサ回路を示す図である。
【図３】本発明の第１の実施形態と従来技術のシミュレ
ーション結果を示す図である。
ーション結果を示す図である。
【図４】ｎｐｎトランジスタとｐｎｐトランジスタ単体
の小信号利得Ｓ2I特性を示す図である。
の小信号利得Ｓ2I特性を示す図である。
【図５】従来のダブルバランスミキサ回路を示す図であ
る。
る。
1，30，60 電源電圧ＶCC端子 2，31，61 バイアス電圧ＶB端子 3，32，62 ベースバンド信号ＶBB+端子 4，33，63 ベースバンド信号ＶBB-端子 5，34，64 ローカル信号ＶLO+端子 6，35，65 ローカル信号ＶLO-端子 7，36，67 出力信号ＶOUT-端子 8，37，67 出力信号ＶOUT+端子 9〜12 ｐｎｐトランジスタ 13〜18，68〜81 ｎｐｎトランジスタ 9〜27，48〜56，82〜92 抵抗 38〜47 ＦＥＴ
Claims (5)
- 【請求項１】コレクタが交叉接続され、ベースに差動ロ
ーカル信号が入力され、エミッタが共通接続されてなる
２つの差動トランジスタ対と、 前記２つの差動トランジスタ対にそれぞれ接続される定
電流源用トランジスタと、 ベースに差動ベースバンド信号が入力され、エミッタ抵
抗を介してエミッタ同士が接続され該エミッタに電流源
が接続されてなり、前記差動トランジスタ対と逆極性の
差動トランジスタ対を含む差動増幅回路と、 前記差動増幅回路の差動トランジスタ対のコレクタと負
荷抵抗との接続点に前記定電流源用トランジスタのベー
スをそれぞれ接続し、 前記交叉接続されてなるコレクタと負荷抵抗との接続点
から差動出力を取り出してなるダブルバランスミキサ回
路。 - 【請求項２】前記差動増幅器の差動トランジスタ対と電
流源が共にｐｎｐ型トランジスタで構成されたことを特
徴とする請求項１記載のダブルバランスミキサ回路。 - 【請求項３】ドレインが交叉接続され、ゲートに差動ロ
ーカル信号が入力され、ソースが共通接続されてなる２
つの差動ＦＥＴ対と、 前記差動ＦＥＴ対にそれぞれ接続される定電流源用ＦＥ
Ｔと、 ゲートに差動ベースバンド信号が入力され、抵抗を介し
てソース同士が接続され該ソースに電流源が接続されて
なり、前記差動ＦＥＴ対と逆極性の差動ＦＥＴ対を含む
差動増幅回路と、 前記差動増幅回路の差動ＦＥＴ対のドレインと負荷抵抗
との接続点に前記定電流源ＦＥＴのゲートを接続し、 前記交叉接続されてなるドレインと負荷抵抗との接続点
から差動出力を取り出してなるダブルバランスミキサ回
路。 - 【請求項４】第１および第２の抵抗の一側端子が共に高
電位側電源に接続され、前記第１の抵抗の他側端子が第
１のｐｎｐトランジスタのエミッタに、前記第２の抵抗
の他側端子が第２のｐｎｐトランジスタのエミッタに接
続され、 前記第１のｐｎｐトランジスタのベースと前記第２のｐ
ｎｐトランジスタのベースは共通接続されてバイアス電
圧端子に接続され、 前記第１のｐｎｐトランジスタのコレクタは第３の抵抗
の一側端子と第３のｐｎｐトランジスタのエミッタに接
続され、 前記第２のｐｎｐトランジスタのコレクタは前記第３の
抵抗の他側端子と第４のｐｎｐトランジスタのエミッタ
に接続され、 前記第３のｐｎｐトランジスタのベースは第１のベース
バンド信号端子に接続され、コレクタは第４の抵抗の一
側端子に接続され、前記第４のｐｎｐトランジスタのベ
ースは第２のベースバンド信号端子に接続され、コレク
タは第５の抵抗の一側端子に接続され、 前記第４および第５の抵抗の他側端子は低電位側電源に
接続された差動増幅回路と、 第６の抵抗の一側端子が前記低電位側電源に接続され、
他側端子は第１のｎｐｎトランジスタのエミッタと接続
され、 前記第１のｎｐｎトランジスタのベースは第３のｐｎｐ
トランジスタのコレクタに接続され、コレクタは第２お
よび第３のｎｐｎトランジスタのエミッタと接続され、 前記第２のｎｐｎトランジスタのベースは第１のローカ
ル信号端子に接続され、前記第３のｎｐｎトランジスタ
のベースは第２のローカル信号端子に接続され、 第７の抵抗の一側端子が前記低電位側電源に接続され、
他側端子は第４のｎｐｎトランジスタのエミッタと接続
され、 前記第４のｎｐｎトランジスタのベースは第４のｐｎｐ
トランジスタのコレクタに、コレクタは第５および第６
のｎｐｎトランジスタのエミッタと接続され、 前記第５のｎｐｎトランジスタのベースは前記第１のロ
ーカル信号端子に接続され、前記第６のｎｐｎトランジ
スタのベースは前記第２のローカル信号端子に接続さ
れ、 前記第２のｎｐｎトランジスタのコレクタと第６のトラ
ンジスタのコレクタと第８の抵抗の一側端子との接続点
が第１の出力信号端子に接続され、 前記第３のｎｐｎトランジスタのコレクタと前記第５の
ｎｐｎトランジスタのコレクタと第９の抵抗の一側端子
が接続点が第２の出力信号端子に接続され、 前記第８および第９の抵抗の他側端子が共に前記高電位
側電源に接続されたことを特徴とするダブルバランスミ
キサ回路。 - 【請求項５】前記ｎｐｎトランジスタおよび前記ｐｎｐ
トランジスタをＦＥＴで置き換え、バイポーラトランジ
スタのコレクタ、ベース、エミッタをそれぞれＦＥＴの
ドレイン、ゲート、ソースに対応させてなる請求項４記
載のダブルバランスミキサ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317266A JP2914258B2 (ja) | 1995-11-10 | 1995-11-10 | ダブルバランスミキサ回路 |
| US08/718,176 US5805987A (en) | 1995-11-10 | 1996-09-19 | Double balanced mixer circuit with less power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317266A JP2914258B2 (ja) | 1995-11-10 | 1995-11-10 | ダブルバランスミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135122A true JPH09135122A (ja) | 1997-05-20 |
| JP2914258B2 JP2914258B2 (ja) | 1999-06-28 |
Family
ID=18086326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317266A Expired - Lifetime JP2914258B2 (ja) | 1995-11-10 | 1995-11-10 | ダブルバランスミキサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5805987A (ja) |
| JP (1) | JP2914258B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6122497A (en) * | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
| JPH11308054A (ja) * | 1998-04-22 | 1999-11-05 | Fujitsu Ltd | 二重平衡変調器及び直交変調器 |
| US6073002A (en) * | 1998-05-04 | 2000-06-06 | Motorola | Mixer circuit and communication device using the same |
| US6768391B1 (en) | 2000-06-22 | 2004-07-27 | Ericsson Inc. | Class-B biased gilbert cells and quadrature modulators |
| JP3585822B2 (ja) * | 2000-09-28 | 2004-11-04 | 株式会社東芝 | 可変利得増幅器を用いた無線通信装置 |
| JP2003046403A (ja) * | 2001-08-01 | 2003-02-14 | Nec Corp | ダイレクトコンバージョン受信機 |
| JP4393544B2 (ja) * | 2007-09-14 | 2010-01-06 | 株式会社東芝 | ミキサ回路及びこれを用いた無線通信装置 |
| CN109361361B (zh) * | 2018-12-07 | 2023-12-22 | 中国电子科技集团公司第五十四研究所 | 一种超宽带高线性度上变频电路 |
| CN119786333B (zh) * | 2024-12-20 | 2025-11-07 | 杭州泽天春来科技股份有限公司 | 等离子体驱动电路及其驱动方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584851B2 (ja) * | 1975-10-27 | 1983-01-28 | ソニー株式会社 | シユウハスウヘンカンキ |
| WO1993015560A1 (en) * | 1992-02-03 | 1993-08-05 | Motorola, Inc. | Balanced mixer circuit |
| US5630228A (en) * | 1995-04-24 | 1997-05-13 | Motorola, Inc. | Double balanced mixer circuit with active filter load for a portable comunication receiver |
| JP6057612B2 (ja) | 2012-08-23 | 2017-01-11 | 株式会社リブドゥコーポレーション | 吸収性物品 |
-
1995
- 1995-11-10 JP JP7317266A patent/JP2914258B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-19 US US08/718,176 patent/US5805987A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5805987A (en) | 1998-09-08 |
| JP2914258B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308925B2 (ja) | 電流モード入力を備えた送信ミキサ | |
| US6308058B1 (en) | Image reject mixer | |
| EP0853376B1 (en) | Low voltage double balanced mixer | |
| US5859559A (en) | Mixer structures with enhanced conversion gain and reduced spurious signals | |
| JPH10209760A5 (ja) | ||
| US6037825A (en) | Tree mixer operable in class A, B or AB | |
| US5920810A (en) | Multiplier and method for mixing signals | |
| JPS6038905A (ja) | 二重平衡ミクサ回路 | |
| US20110001540A1 (en) | Combined mixer and balun design | |
| US7027792B1 (en) | Topology for a single ended input dual balanced mixer | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| US6642787B1 (en) | Differential amplifier with two long-tailed pairs of transistors | |
| JP4267181B2 (ja) | 差動アンプ回路、差動変換回路及びミキサ回路 | |
| EP0853373A1 (en) | Double balanced mixer | |
| US7995983B2 (en) | Gilbert mixers with improved isolation | |
| WO2002007305A1 (en) | Linear balanced rf mixer | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| US7002412B2 (en) | Transconductance circuit | |
| KR100351419B1 (ko) | 저 전압용 발룬 회로 | |
| US6810240B2 (en) | Analog multiplier | |
| JP2569497B2 (ja) | 掛算器 | |
| JP2000315919A (ja) | ミキサー回路 | |
| GB2364190A (en) | Low noise rf amplifier with good input impedance matching using two tranconductance stages and feedback | |
| JP2000228611A (ja) | 集積化ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |