JPH09139382A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09139382A JPH09139382A JP7319484A JP31948495A JPH09139382A JP H09139382 A JPH09139382 A JP H09139382A JP 7319484 A JP7319484 A JP 7319484A JP 31948495 A JP31948495 A JP 31948495A JP H09139382 A JPH09139382 A JP H09139382A
- Authority
- JP
- Japan
- Prior art keywords
- film
- field oxide
- element isolation
- oxide film
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 膜厚が異なる多種類のフィールド酸化膜が存
在する場合であっても、それぞれのフィールド酸化膜の
膜厚に適した位置にチャネルストッパを形成する。 【解決手段】 素子分離幅が異なることに起因して膜厚
が異なるフィールド酸化膜5a、5bを形成した後、フ
ォトレジスト6をマスクとして、ホウ素イオン7を加速
エネルギー150keVと190keVとで2回イオン
注入する。これにより形成されたホウ素注入領域8a、
9bは、後の熱処理によりそれぞれフィールド酸化膜5
a、5bの下端と隣接する領域のシリコン基板1に形成
されたチャネルストッパ10a、11となる。
在する場合であっても、それぞれのフィールド酸化膜の
膜厚に適した位置にチャネルストッパを形成する。 【解決手段】 素子分離幅が異なることに起因して膜厚
が異なるフィールド酸化膜5a、5bを形成した後、フ
ォトレジスト6をマスクとして、ホウ素イオン7を加速
エネルギー150keVと190keVとで2回イオン
注入する。これにより形成されたホウ素注入領域8a、
9bは、後の熱処理によりそれぞれフィールド酸化膜5
a、5bの下端と隣接する領域のシリコン基板1に形成
されたチャネルストッパ10a、11となる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、フィールド酸化膜などの素子分離用
絶縁膜の下にチャネルストッパを有する半導体装置の製
造方法に関する。
方法に関し、特に、フィールド酸化膜などの素子分離用
絶縁膜の下にチャネルストッパを有する半導体装置の製
造方法に関する。
【0002】
【従来の技術】半導体装置に形成されるトランジスタな
どの多数の素子を電気的に分離するための技術として、
誘電体分離法が知られている。誘電体分離法とは、トラ
ンジスタなどの素子の周囲を囲む膜厚の大きな絶縁膜
(素子分離用絶縁膜)を形成することにより素子間分離
を行うものであり、代表的な方法としてLOCOS法や
トレンチ(溝)分離法などがある。
どの多数の素子を電気的に分離するための技術として、
誘電体分離法が知られている。誘電体分離法とは、トラ
ンジスタなどの素子の周囲を囲む膜厚の大きな絶縁膜
(素子分離用絶縁膜)を形成することにより素子間分離
を行うものであり、代表的な方法としてLOCOS法や
トレンチ(溝)分離法などがある。
【0003】しかし、この素子分離用絶縁膜上に配線な
どが存在すると、その電位の影響を受けて素子分離用絶
縁膜の下に寄生チャネルが形成され、隣接するトランジ
スタが導通してしまうことがある。そこで、素子分離用
絶縁膜の下にチャネルストッパといわれる半導体基板と
同一導電型で比較的高濃度の不純物拡散層を形成し、寄
生トランジスタのしきい値電圧を高くすることにより、
このような事態を防止するようにしている。
どが存在すると、その電位の影響を受けて素子分離用絶
縁膜の下に寄生チャネルが形成され、隣接するトランジ
スタが導通してしまうことがある。そこで、素子分離用
絶縁膜の下にチャネルストッパといわれる半導体基板と
同一導電型で比較的高濃度の不純物拡散層を形成し、寄
生トランジスタのしきい値電圧を高くすることにより、
このような事態を防止するようにしている。
【0004】このチャネルストッパを用いた素子分離構
造の形成方法について、LOCOS法により素子分離を
行った場合を例にして図4を参照して説明する。まず、
図4(a)に示すように、P型のシリコン基板41上に
シリコン酸化膜42を介してシリコン窒化膜43を形成
する。
造の形成方法について、LOCOS法により素子分離を
行った場合を例にして図4を参照して説明する。まず、
図4(a)に示すように、P型のシリコン基板41上に
シリコン酸化膜42を介してシリコン窒化膜43を形成
する。
【0005】次に、図4(b)に示すように、素子分離
領域とすべき領域のシリコン窒化膜43を選択的にエッ
チング除去する。
領域とすべき領域のシリコン窒化膜43を選択的にエッ
チング除去する。
【0006】次に、図4(c)に示すように、残存する
シリコン窒化膜43をマスクとしてホウ素(B)44を
イオン注入し、シリコン基板41の表面部にホウ素注入
領域45を形成する。
シリコン窒化膜43をマスクとしてホウ素(B)44を
イオン注入し、シリコン基板41の表面部にホウ素注入
領域45を形成する。
【0007】次に、図4(d)に示すように、シリコン
窒化膜43を酸化防止膜として熱処理を行い、シリコン
窒化膜43で被覆されていない領域のシリコン基板41
を酸化して膜厚の大きなフィールド酸化膜(シリコン酸
化膜)46にするとともに、ホウ素注入領域45を活性
化してP型の不純物拡散層であるチャネルストッパ47
とする。
窒化膜43を酸化防止膜として熱処理を行い、シリコン
窒化膜43で被覆されていない領域のシリコン基板41
を酸化して膜厚の大きなフィールド酸化膜(シリコン酸
化膜)46にするとともに、ホウ素注入領域45を活性
化してP型の不純物拡散層であるチャネルストッパ47
とする。
【0008】このように、フィールド酸化膜46の下に
チャネルストッパ47を形成することにより、フィール
ド酸化膜46の下に寄生チャネルが形成され、寄生トラ
ンジスタが導通するのを確実に防止することができる。
チャネルストッパ47を形成することにより、フィール
ド酸化膜46の下に寄生チャネルが形成され、寄生トラ
ンジスタが導通するのを確実に防止することができる。
【0009】
【発明が解決しようとする課題】しかし、トランジスタ
などの素子が微細化するにつれて隣接素子間の間隔が小
さくなった結果、寄生トランジスタのしきい値電圧が低
下するという現象が生じてきた。そのため、イオン注入
するホウ素などの不純物の量を増やして、チャネルスト
ッパの不純物濃度を高くし、寄生トランジスタのしきい
値電圧が低下しないようにしなければならなくなった。
このように、チャネルストッパ形成用の不純物のイオン
注入量を増やした場合、フィールド酸化膜形成時の熱処
理により不純物が横方向に拡散し、素子領域にまで広が
る。これにより、狭チャネル効果が生じ、トランジスタ
のソース・ドレイン拡散層の接合耐圧が低下したり、接
合容量が増大してトランジスタの動作速度が低下した
り、或いは、素子領域に形成されるトランジスタのチャ
ネル幅が減少してそのしきい値電圧が著しく上昇すると
いう問題が生じてしまう。
などの素子が微細化するにつれて隣接素子間の間隔が小
さくなった結果、寄生トランジスタのしきい値電圧が低
下するという現象が生じてきた。そのため、イオン注入
するホウ素などの不純物の量を増やして、チャネルスト
ッパの不純物濃度を高くし、寄生トランジスタのしきい
値電圧が低下しないようにしなければならなくなった。
このように、チャネルストッパ形成用の不純物のイオン
注入量を増やした場合、フィールド酸化膜形成時の熱処
理により不純物が横方向に拡散し、素子領域にまで広が
る。これにより、狭チャネル効果が生じ、トランジスタ
のソース・ドレイン拡散層の接合耐圧が低下したり、接
合容量が増大してトランジスタの動作速度が低下した
り、或いは、素子領域に形成されるトランジスタのチャ
ネル幅が減少してそのしきい値電圧が著しく上昇すると
いう問題が生じてしまう。
【0010】このような狭チャネル効果を防止するため
に、フィールド酸化膜を形成するための選択酸化を行っ
てからチャネルストッパ形成用の不純物をイオン注入す
るという方法が考えられる。つまり、図5(a)に示す
ように、シリコン基板51上にシリコン酸化膜52を介
してシリコン窒化膜53をパターン形成した後、図5
(b)に示すように、シリコン窒化膜53を酸化防止膜
としてシリコン基板51を選択的に熱酸化してフィール
ド酸化膜54を形成し、さらに、図5(c)に示すよう
に、フィールド酸化膜54上に開孔を有するようにパタ
ーニングされたフォトレジスト55をマスクとしてホウ
素56をイオン注入し、フィールド酸化膜54の下にホ
ウ素注入領域57を形成する。この後、熱処理を施して
ホウ素注入領域57を活性化してチャネルストッパを形
成する。以上の工程によると、フィールド酸化膜54を
形成した後にフィールド酸化膜54の幅よりも狭い幅の
開孔を有するフォトレジスト55をマスクとしてホウ素
56をイオン注入するので、ホウ素が横方向に拡散する
ことによる狭チャネル効果が起こらず、上述のような問
題が生じない。
に、フィールド酸化膜を形成するための選択酸化を行っ
てからチャネルストッパ形成用の不純物をイオン注入す
るという方法が考えられる。つまり、図5(a)に示す
ように、シリコン基板51上にシリコン酸化膜52を介
してシリコン窒化膜53をパターン形成した後、図5
(b)に示すように、シリコン窒化膜53を酸化防止膜
としてシリコン基板51を選択的に熱酸化してフィール
ド酸化膜54を形成し、さらに、図5(c)に示すよう
に、フィールド酸化膜54上に開孔を有するようにパタ
ーニングされたフォトレジスト55をマスクとしてホウ
素56をイオン注入し、フィールド酸化膜54の下にホ
ウ素注入領域57を形成する。この後、熱処理を施して
ホウ素注入領域57を活性化してチャネルストッパを形
成する。以上の工程によると、フィールド酸化膜54を
形成した後にフィールド酸化膜54の幅よりも狭い幅の
開孔を有するフォトレジスト55をマスクとしてホウ素
56をイオン注入するので、ホウ素が横方向に拡散する
ことによる狭チャネル効果が起こらず、上述のような問
題が生じない。
【0011】しかしながら、LOCOS法により形成さ
れるフィールド酸化膜の膜厚は、素子分離幅に依存し、
素子分離幅が1μm程度以上であれば一定となるが、素
子分離幅が1μm程度よりも小さくなると、それにつれ
て急激に小さくなる、いわゆるフィールド酸化膜シニン
グ効果(field oxide thinning effect )が生じる。ま
た、トレンチ分離法により形成されるトレンチの深さも
素子分離幅に依存し、素子分離幅がある一定値よりも小
さくなると、それにつれて小さくなることが知られてい
る。一方で、トランジスタなどが集積された半導体装置
における素子分離幅は一般には均一ではなく、例えばD
RAMにおいては、メモリセルアレイ内のように分離幅
がきわめて小さい領域と周辺回路部や高耐圧用トランジ
スタ部のように比較的集積度が低く分離幅が大きい領域
とが混在している。
れるフィールド酸化膜の膜厚は、素子分離幅に依存し、
素子分離幅が1μm程度以上であれば一定となるが、素
子分離幅が1μm程度よりも小さくなると、それにつれ
て急激に小さくなる、いわゆるフィールド酸化膜シニン
グ効果(field oxide thinning effect )が生じる。ま
た、トレンチ分離法により形成されるトレンチの深さも
素子分離幅に依存し、素子分離幅がある一定値よりも小
さくなると、それにつれて小さくなることが知られてい
る。一方で、トランジスタなどが集積された半導体装置
における素子分離幅は一般には均一ではなく、例えばD
RAMにおいては、メモリセルアレイ内のように分離幅
がきわめて小さい領域と周辺回路部や高耐圧用トランジ
スタ部のように比較的集積度が低く分離幅が大きい領域
とが混在している。
【0012】従って、上述したように、フィールド酸化
膜を形成してからホウ素をイオン注入した場合、素子分
離幅の大小に応じてホウ素注入領域とフィールド酸化膜
の下端との上下位置関係が変化してしまう。この点につ
いて、図6を参照して具体的に説明する。
膜を形成してからホウ素をイオン注入した場合、素子分
離幅の大小に応じてホウ素注入領域とフィールド酸化膜
の下端との上下位置関係が変化してしまう。この点につ
いて、図6を参照して具体的に説明する。
【0013】図6(a)は、異なる2種類の素子分離幅
で形成された膜厚が異なる2種類のフィールド酸化膜の
うち、膜厚の小さいほうに良好なチャネルストッパを形
成する条件でイオン注入した場合の例を示す図である。
図6(a)では、シリコン基板61上にシリコン酸化膜
62を介して選択的に形成したシリコン窒化膜63を酸
化防止膜としてシリコン基板61を選択酸化し、分離幅
および膜厚が比較的大きいフィールド酸化膜64aと分
離幅および膜厚が比較的小さいフィールド酸化膜64b
とを形成した後、フィールド酸化膜64a、64b上に
開孔66a、66bを有するフォトレジスト65をマス
クとして、膜厚の小さいほうのフィールド酸化膜64b
の直下にホウ素注入領域68bが形成される比較的小さ
な注入エネルギー(加速エネルギー)でホウ素67をイ
オン注入する。すると、フィールド酸化膜64aの膜厚
がフィールド酸化膜64bの膜厚よりも大きいため、フ
ィールド酸化膜64a側では、フィールド酸化膜64a
の内部にホウ素注入領域68aが形成されてしまう。こ
のように、フィールド酸化膜64aの内部にホウ素注入
領域68aが形成されると、後で熱処理を行ってもフィ
ールド酸化膜64a側にはチャネルストッパが形成され
ない。
で形成された膜厚が異なる2種類のフィールド酸化膜の
うち、膜厚の小さいほうに良好なチャネルストッパを形
成する条件でイオン注入した場合の例を示す図である。
図6(a)では、シリコン基板61上にシリコン酸化膜
62を介して選択的に形成したシリコン窒化膜63を酸
化防止膜としてシリコン基板61を選択酸化し、分離幅
および膜厚が比較的大きいフィールド酸化膜64aと分
離幅および膜厚が比較的小さいフィールド酸化膜64b
とを形成した後、フィールド酸化膜64a、64b上に
開孔66a、66bを有するフォトレジスト65をマス
クとして、膜厚の小さいほうのフィールド酸化膜64b
の直下にホウ素注入領域68bが形成される比較的小さ
な注入エネルギー(加速エネルギー)でホウ素67をイ
オン注入する。すると、フィールド酸化膜64aの膜厚
がフィールド酸化膜64bの膜厚よりも大きいため、フ
ィールド酸化膜64a側では、フィールド酸化膜64a
の内部にホウ素注入領域68aが形成されてしまう。こ
のように、フィールド酸化膜64aの内部にホウ素注入
領域68aが形成されると、後で熱処理を行ってもフィ
ールド酸化膜64a側にはチャネルストッパが形成され
ない。
【0014】図6(b)は、異なる2種類の素子分離幅
で形成された膜厚が異なる2種類のフィールド酸化膜の
うち、膜厚の大きいほうに良好なチャネルストッパを形
成する条件でイオン注入した場合の例を示す図である。
図6(b)では、フィールド酸化膜64a、64b上に
開孔66a、66bを有するフォトレジスト65をマス
クとして、膜厚の大きいほうのフィールド酸化膜64a
の直下にホウ素注入領域68aが形成される比較的大き
な注入エネルギーでホウ素67をイオン注入する。する
と、膜厚の小さいほうのフィールド酸化膜64b側で
は、フィールド酸化膜64bの下端から離隔した場所に
ホウ素注入領域68bが形成されてしまう。このよう
に、フィールド酸化膜64bの下端から離隔した場所に
ホウ素注入領域68bが形成されると、後の熱処理によ
り形成されるチャネルストッパもフィールド酸化膜64
bの下端から離隔した場所に形成されてしまい、寄生ト
ランジスタの導通を効果的に防止することができない。
で形成された膜厚が異なる2種類のフィールド酸化膜の
うち、膜厚の大きいほうに良好なチャネルストッパを形
成する条件でイオン注入した場合の例を示す図である。
図6(b)では、フィールド酸化膜64a、64b上に
開孔66a、66bを有するフォトレジスト65をマス
クとして、膜厚の大きいほうのフィールド酸化膜64a
の直下にホウ素注入領域68aが形成される比較的大き
な注入エネルギーでホウ素67をイオン注入する。する
と、膜厚の小さいほうのフィールド酸化膜64b側で
は、フィールド酸化膜64bの下端から離隔した場所に
ホウ素注入領域68bが形成されてしまう。このよう
に、フィールド酸化膜64bの下端から離隔した場所に
ホウ素注入領域68bが形成されると、後の熱処理によ
り形成されるチャネルストッパもフィールド酸化膜64
bの下端から離隔した場所に形成されてしまい、寄生ト
ランジスタの導通を効果的に防止することができない。
【0015】つまり、図5で説明したような、フィール
ド酸化膜を形成してからホウ素をイオン注入するという
方法を、膜厚が異なる2種類以上のフィールド酸化膜を
有する半導体装置に対して適用すると、イオン注入の注
入エネルギーをどのように制御しても、寄生トランジス
タの導通を高い信頼性で防止することができないことに
なる。
ド酸化膜を形成してからホウ素をイオン注入するという
方法を、膜厚が異なる2種類以上のフィールド酸化膜を
有する半導体装置に対して適用すると、イオン注入の注
入エネルギーをどのように制御しても、寄生トランジス
タの導通を高い信頼性で防止することができないことに
なる。
【0016】そこで、本発明の目的は、膜厚が異なる少
なくとも2種類の素子分離用絶縁膜を有する半導体装置
に対して適用しても、いずれの領域でも良好なチャネル
ストッパが形成されて高い信頼性で素子分離を行うこと
ができる半導体装置の製造方法を提供することである。
なくとも2種類の素子分離用絶縁膜を有する半導体装置
に対して適用しても、いずれの領域でも良好なチャネル
ストッパが形成されて高い信頼性で素子分離を行うこと
ができる半導体装置の製造方法を提供することである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
膜厚が異なる少なくとも2種類の素子分離用絶縁膜を形
成した後、前記素子分離用絶縁膜の下端と隣接する領域
の前記半導体基板にチャネルストッパが形成されるよう
に、前記素子分離用絶縁膜の種類ごとに前記素子分離用
絶縁膜の膜厚に応じた注入エネルギーで不純物をイオン
注入する。
に、本発明の半導体装置の製造方法は、半導体基板上に
膜厚が異なる少なくとも2種類の素子分離用絶縁膜を形
成した後、前記素子分離用絶縁膜の下端と隣接する領域
の前記半導体基板にチャネルストッパが形成されるよう
に、前記素子分離用絶縁膜の種類ごとに前記素子分離用
絶縁膜の膜厚に応じた注入エネルギーで不純物をイオン
注入する。
【0018】また、別の観点では、本発明の半導体装置
の製造方法は、半導体基板上に膜厚が異なる少なくとも
2種類のフィールド酸化膜をLOCOS法により形成す
る工程と、前記フィールド酸化膜上に開孔を有する被覆
パターンを形成する工程と、前記被覆パターンをマスク
として、前記フィールド酸化膜の種類ごとに前記フィー
ルド酸化膜の膜厚に応じた注入エネルギーで、前記フィ
ールド酸化膜の下端と隣接する領域の前記半導体基板に
不純物をイオン注入する工程とを有する。
の製造方法は、半導体基板上に膜厚が異なる少なくとも
2種類のフィールド酸化膜をLOCOS法により形成す
る工程と、前記フィールド酸化膜上に開孔を有する被覆
パターンを形成する工程と、前記被覆パターンをマスク
として、前記フィールド酸化膜の種類ごとに前記フィー
ルド酸化膜の膜厚に応じた注入エネルギーで、前記フィ
ールド酸化膜の下端と隣接する領域の前記半導体基板に
不純物をイオン注入する工程とを有する。
【0019】また、別の観点では、本発明の半導体装置
の製造方法は、半導体基板に深さが異なる少なくとも2
種類のトレンチを形成する工程と、前記トレンチを埋め
込むように、膜厚が異なる少なくとも2種類の素子分離
用絶縁膜を形成する工程と、前記素子分離用絶縁膜上に
開孔を有する被覆パターンを形成する工程と、前記被覆
パターンをマスクとして、前記素子分離用絶縁膜の種類
ごとに前記素子分離用絶縁膜の膜厚に応じた注入エネル
ギーで、前記素子分離用絶縁膜の下端と隣接する領域の
前記半導体基板に不純物をイオン注入する工程とを有す
る。
の製造方法は、半導体基板に深さが異なる少なくとも2
種類のトレンチを形成する工程と、前記トレンチを埋め
込むように、膜厚が異なる少なくとも2種類の素子分離
用絶縁膜を形成する工程と、前記素子分離用絶縁膜上に
開孔を有する被覆パターンを形成する工程と、前記被覆
パターンをマスクとして、前記素子分離用絶縁膜の種類
ごとに前記素子分離用絶縁膜の膜厚に応じた注入エネル
ギーで、前記素子分離用絶縁膜の下端と隣接する領域の
前記半導体基板に不純物をイオン注入する工程とを有す
る。
【0020】
【発明の実施の形態】以下、本発明を実施形態につき図
面を参照して説明する。
面を参照して説明する。
【0021】本発明の第1の実施形態は、LOCOS法
により素子分離を行う場合の例であり、その製造工程を
図1に示す。まず、図1(a)に示すように、シリコン
基板1上に膜厚20nm程度のシリコン酸化膜2を熱酸
化法により形成した後、シリコン酸化膜2上に膜厚10
0〜300nm程度のシリコン窒化膜3を化学気相成長
法(CVD法)により形成する。
により素子分離を行う場合の例であり、その製造工程を
図1に示す。まず、図1(a)に示すように、シリコン
基板1上に膜厚20nm程度のシリコン酸化膜2を熱酸
化法により形成した後、シリコン酸化膜2上に膜厚10
0〜300nm程度のシリコン窒化膜3を化学気相成長
法(CVD法)により形成する。
【0022】次に、図1(b)に示すように、パターニ
ングされたフォトレジスト(図示せず)をマスクとして
用いてシリコン窒化膜3を選択的にエッチング除去する
ことにより、シリコン窒化膜3に幅0.5μm程度の開
孔4aと幅0.25μm程度の開孔4bとを形成する。
なお、3種類以上の異なる幅の開孔を形成するようにし
てもよい。
ングされたフォトレジスト(図示せず)をマスクとして
用いてシリコン窒化膜3を選択的にエッチング除去する
ことにより、シリコン窒化膜3に幅0.5μm程度の開
孔4aと幅0.25μm程度の開孔4bとを形成する。
なお、3種類以上の異なる幅の開孔を形成するようにし
てもよい。
【0023】次に、図1(c)に示すように、残存する
シリコン窒化膜3をマスクとして、温度1000℃で水
蒸気雰囲気にて100分間の選択酸化を行い、シリコン
窒化膜3の開孔4a、4b下のシリコン基板1を熱酸化
させて素子分離用のフィールド酸化膜5a、5bをそれ
ぞれ形成する。このとき、開孔4aの部分に形成された
フィールド酸化膜5aの膜厚は500nm程度となり、
開孔4bの部分に形成されたフィールド酸化膜5bの膜
厚は400nm程度となる。
シリコン窒化膜3をマスクとして、温度1000℃で水
蒸気雰囲気にて100分間の選択酸化を行い、シリコン
窒化膜3の開孔4a、4b下のシリコン基板1を熱酸化
させて素子分離用のフィールド酸化膜5a、5bをそれ
ぞれ形成する。このとき、開孔4aの部分に形成された
フィールド酸化膜5aの膜厚は500nm程度となり、
開孔4bの部分に形成されたフィールド酸化膜5bの膜
厚は400nm程度となる。
【0024】次に、図1(d)に示すように、全面にフ
ォトレジスト6を塗布した後、フォトリソグラフィ技術
によりフォトレジスト6のフィールド酸化膜5a、5b
上の部分に開孔を形成する。しかる後、フォトレジスト
6をマスクとして、ドーズ量1×1012〜2×1013(i
ons/cm2)程度のホウ素イオン7を加速エネルギー190
keVで注入する。このイオン注入により、フィールド
酸化膜5aの下端と隣接する領域のシリコン基板1にホ
ウ素注入領域8aが形成されるとともに、フィールド酸
化膜5bの下端から100nm程度離隔した領域のシリ
コン基板1にホウ素注入領域8bが形成される。なお、
フォトレジスト6以外にホウ素イオン7のマスク材とな
る材料からなる膜を用いることもできる。
ォトレジスト6を塗布した後、フォトリソグラフィ技術
によりフォトレジスト6のフィールド酸化膜5a、5b
上の部分に開孔を形成する。しかる後、フォトレジスト
6をマスクとして、ドーズ量1×1012〜2×1013(i
ons/cm2)程度のホウ素イオン7を加速エネルギー190
keVで注入する。このイオン注入により、フィールド
酸化膜5aの下端と隣接する領域のシリコン基板1にホ
ウ素注入領域8aが形成されるとともに、フィールド酸
化膜5bの下端から100nm程度離隔した領域のシリ
コン基板1にホウ素注入領域8bが形成される。なお、
フォトレジスト6以外にホウ素イオン7のマスク材とな
る材料からなる膜を用いることもできる。
【0025】ここで、シリコン酸化膜(SiO2 膜)中
における不純物(ホウ素、リン、砒素、アンチモン)の
飛程とイオン注入の加速エネルギーとの一般的な関係に
ついて、図2を参照して説明する。図2において、縦軸
はシリコン酸化膜中における不純物の飛程(単位μm)
を表しており、横軸はイオン注入の加速エネルギー(単
位keV)を表している。この図から明らかなように、
不純物の飛程は加速エネルギーの増加とともに一様に増
加し、加速エネルギーと飛程とは不純物の種類ごとに一
対一の関係を有している。従って、加速エネルギーを制
御することで不純物の注入深さを任意に制御することが
可能となる。なお、本実施形態において、ホウ素注入領
域8b中のホウ素はシリコン酸化膜であるフィールド酸
化膜5b中だけではなくシリコン基板1中をも通過した
ことになるが、シリコン酸化膜とシリコン基板とは不純
物の飛程の点では大きく相違するものではないため、ホ
ウ素注入領域8bが形成される位置もほぼ図2の関係だ
けから求めることができる。
における不純物(ホウ素、リン、砒素、アンチモン)の
飛程とイオン注入の加速エネルギーとの一般的な関係に
ついて、図2を参照して説明する。図2において、縦軸
はシリコン酸化膜中における不純物の飛程(単位μm)
を表しており、横軸はイオン注入の加速エネルギー(単
位keV)を表している。この図から明らかなように、
不純物の飛程は加速エネルギーの増加とともに一様に増
加し、加速エネルギーと飛程とは不純物の種類ごとに一
対一の関係を有している。従って、加速エネルギーを制
御することで不純物の注入深さを任意に制御することが
可能となる。なお、本実施形態において、ホウ素注入領
域8b中のホウ素はシリコン酸化膜であるフィールド酸
化膜5b中だけではなくシリコン基板1中をも通過した
ことになるが、シリコン酸化膜とシリコン基板とは不純
物の飛程の点では大きく相違するものではないため、ホ
ウ素注入領域8bが形成される位置もほぼ図2の関係だ
けから求めることができる。
【0026】次に、フォトレジスト6をマスクとして、
ドーズ量1×1012〜2×1013(ions/cm2)程度のホウ
素イオン7を加速エネルギー150keVで注入する。
このイオン注入により、フィールド酸化膜5aの内部に
ホウ素注入領域9aが形成されるとともに、フィールド
酸化膜5bの下端と隣接する領域のシリコン基板1にホ
ウ素注入領域9bが形成される。なお、膜厚が異なる3
種類以上のフィールド酸化膜を形成した場合には、さら
にそのフィールド酸化膜の下端と隣接する領域のシリコ
ン基板にホウ素注入領域が形成されるような加速エネル
ギーでホウ素をイオン注入すればよい。
ドーズ量1×1012〜2×1013(ions/cm2)程度のホウ
素イオン7を加速エネルギー150keVで注入する。
このイオン注入により、フィールド酸化膜5aの内部に
ホウ素注入領域9aが形成されるとともに、フィールド
酸化膜5bの下端と隣接する領域のシリコン基板1にホ
ウ素注入領域9bが形成される。なお、膜厚が異なる3
種類以上のフィールド酸化膜を形成した場合には、さら
にそのフィールド酸化膜の下端と隣接する領域のシリコ
ン基板にホウ素注入領域が形成されるような加速エネル
ギーでホウ素をイオン注入すればよい。
【0027】次に、図1(e)に示すように、フォトレ
ジスト6をアッシングにより除去した後、さらにシリコ
ン窒化膜3を熱リン酸溶液にてウエットエッチングす
る。そして、シリコン酸化膜2をフッ酸溶液にてウエッ
トエッチングする。ここまでの工程により、素子分離領
域の構造が完成する。しかる後、素子領域のシリコン基
板1上にゲート酸化膜12を形成してから、多結晶シリ
コン膜からなるゲート電極13をパターン形成し、この
ゲート電極13をマスクとしてイオン注入を行うことに
よりシリコン基板1とは逆導電型でソース・ドレインと
なる一対の不純物拡散層14をゲート電極13の両側の
シリコン基板1表面に形成する。ここまでの工程によ
り、素子領域にMOSトランジスタが形成される。
ジスト6をアッシングにより除去した後、さらにシリコ
ン窒化膜3を熱リン酸溶液にてウエットエッチングす
る。そして、シリコン酸化膜2をフッ酸溶液にてウエッ
トエッチングする。ここまでの工程により、素子分離領
域の構造が完成する。しかる後、素子領域のシリコン基
板1上にゲート酸化膜12を形成してから、多結晶シリ
コン膜からなるゲート電極13をパターン形成し、この
ゲート電極13をマスクとしてイオン注入を行うことに
よりシリコン基板1とは逆導電型でソース・ドレインと
なる一対の不純物拡散層14をゲート電極13の両側の
シリコン基板1表面に形成する。ここまでの工程によ
り、素子領域にMOSトランジスタが形成される。
【0028】また、この間、例えば不純物拡散層14を
形成するために行う熱処理により、ホウ素注入領域8
a、8b、9bが活性化され、これらの領域はそれぞれ
チャネルストッパ10a、10b、11となる。チャネ
ルストッパ10aは、フィールド酸化膜5aの下端と隣
接する領域のシリコン基板1に形成されるとともに、チ
ャネルストッパ10b、11は互いの領域がつながって
一体となり、フィールド酸化膜5bの下端と隣接する領
域のシリコン基板1に形成される。なお、フィールド酸
化膜5aの内部に形成されたホウ素注入領域9aは、熱
処理によってもチャネルストッパとなることがない。
形成するために行う熱処理により、ホウ素注入領域8
a、8b、9bが活性化され、これらの領域はそれぞれ
チャネルストッパ10a、10b、11となる。チャネ
ルストッパ10aは、フィールド酸化膜5aの下端と隣
接する領域のシリコン基板1に形成されるとともに、チ
ャネルストッパ10b、11は互いの領域がつながって
一体となり、フィールド酸化膜5bの下端と隣接する領
域のシリコン基板1に形成される。なお、フィールド酸
化膜5aの内部に形成されたホウ素注入領域9aは、熱
処理によってもチャネルストッパとなることがない。
【0029】このように、本実施形態では、膜厚が異な
る2種類のフィールド酸化膜5a、5bのそれぞれに応
じた加速エネルギーでホウ素を2回イオン注入すること
により、両方のフィールド酸化膜5a、5bのそれぞれ
の下端と隣接する領域のシリコン基板1にチャネルスト
ッパ10a、10b、11を形成することができる。よ
って、上層に配線が存在した場合であっても、この配線
の電位によりフィールド酸化膜5a、5bの下に寄生チ
ャネルが形成されることがなく、寄生トランジスタが導
通するのを確実に防止することができる。また、フォト
レジスト6をマスクとしてホウ素7を注入しているの
で、ホウ素注入領域8a、8b、9a、9bをフィール
ド酸化膜5a、5bの中央部に形成できるため、後の熱
処理により注入されたホウ素が多少拡散しても、そのホ
ウ素が素子領域にまで広がることがなく、狭チャネル効
果が生じない。
る2種類のフィールド酸化膜5a、5bのそれぞれに応
じた加速エネルギーでホウ素を2回イオン注入すること
により、両方のフィールド酸化膜5a、5bのそれぞれ
の下端と隣接する領域のシリコン基板1にチャネルスト
ッパ10a、10b、11を形成することができる。よ
って、上層に配線が存在した場合であっても、この配線
の電位によりフィールド酸化膜5a、5bの下に寄生チ
ャネルが形成されることがなく、寄生トランジスタが導
通するのを確実に防止することができる。また、フォト
レジスト6をマスクとしてホウ素7を注入しているの
で、ホウ素注入領域8a、8b、9a、9bをフィール
ド酸化膜5a、5bの中央部に形成できるため、後の熱
処理により注入されたホウ素が多少拡散しても、そのホ
ウ素が素子領域にまで広がることがなく、狭チャネル効
果が生じない。
【0030】なお、本実施形態では、ホウ素注入領域8
a、8bを形成してからホウ素注入領域9a、9bを形
成したが、イオン注入の順序は逆であってもよい。ま
た、本実施形態のようなLOCOS法による素子分離の
変形例として、酸化防止膜としてのシリコン窒化膜下に
多結晶シリコン膜を形成するポリシリバッファLOCO
S法により素子分離を行うようにしてもよい。また、イ
オン注入する不純物はホウ素に限らず、図2に示したよ
うな関係を利用することにより、シリコン基板1と同導
電型の不純物、例えばリン、砒素、アンチモンなどを用
いることもできる。
a、8bを形成してからホウ素注入領域9a、9bを形
成したが、イオン注入の順序は逆であってもよい。ま
た、本実施形態のようなLOCOS法による素子分離の
変形例として、酸化防止膜としてのシリコン窒化膜下に
多結晶シリコン膜を形成するポリシリバッファLOCO
S法により素子分離を行うようにしてもよい。また、イ
オン注入する不純物はホウ素に限らず、図2に示したよ
うな関係を利用することにより、シリコン基板1と同導
電型の不純物、例えばリン、砒素、アンチモンなどを用
いることもできる。
【0031】次に、本発明の第2の実施形態について、
図3を参照して説明する。
図3を参照して説明する。
【0032】本発明の第2の実施形態は、トレンチ
(溝)分離法により素子分離を行う場合の例であり、そ
の製造工程を図3に示す。まず、図3(a)に示すよう
に、シリコン基板1上に膜厚100〜300nm程度の
シリコン窒化膜3をCVD法により形成する。しかる
後、パターニングされたフォトレジスト(図示せず)を
マスクとして用いてシリコン窒化膜3を選択的にエッチ
ング除去することにより、シリコン窒化膜3に幅0.5
μm程度の開孔4aと幅0.25μm程度の開孔4bと
を形成する。なお、シリコン基板1とシリコン窒化膜3
との間に膜厚20nm程度のシリコン酸化膜2を熱酸化
法により形成してもよい。
(溝)分離法により素子分離を行う場合の例であり、そ
の製造工程を図3に示す。まず、図3(a)に示すよう
に、シリコン基板1上に膜厚100〜300nm程度の
シリコン窒化膜3をCVD法により形成する。しかる
後、パターニングされたフォトレジスト(図示せず)を
マスクとして用いてシリコン窒化膜3を選択的にエッチ
ング除去することにより、シリコン窒化膜3に幅0.5
μm程度の開孔4aと幅0.25μm程度の開孔4bと
を形成する。なお、シリコン基板1とシリコン窒化膜3
との間に膜厚20nm程度のシリコン酸化膜2を熱酸化
法により形成してもよい。
【0033】次に、図3(b)に示すように、残存する
シリコン窒化膜3をマスクとして、SF6 ガスを用いた
異方性エッチングを行い、幅0.5μm程度のトレンチ
21と、幅0.25μm程度のトレンチ22とをシリコ
ン基板1に形成する。このとき、トレンチ21の深さが
500nm程度となるようにエッチングを行うと、トレ
ンチ22の深さは400nm程度にしかならない。これ
は、トレンチ22の幅が小さいために、トレンチ22の
形成過程においてSF6 ガスがトレンチ22内に入り込
みにくいからであると考えられる。また、これと同じ理
由により、トレンチ22は上側に開いたテーパー形状と
なる。
シリコン窒化膜3をマスクとして、SF6 ガスを用いた
異方性エッチングを行い、幅0.5μm程度のトレンチ
21と、幅0.25μm程度のトレンチ22とをシリコ
ン基板1に形成する。このとき、トレンチ21の深さが
500nm程度となるようにエッチングを行うと、トレ
ンチ22の深さは400nm程度にしかならない。これ
は、トレンチ22の幅が小さいために、トレンチ22の
形成過程においてSF6 ガスがトレンチ22内に入り込
みにくいからであると考えられる。また、これと同じ理
由により、トレンチ22は上側に開いたテーパー形状と
なる。
【0034】次に、図3(c)に示すように、シリコン
窒化膜3を除去した後、トレンチ21、22を完全に埋
め込むように、CVD法によりシリコン基板1上の全面
に膜厚600〜800nm程度のシリコン酸化膜23を
形成する。
窒化膜3を除去した後、トレンチ21、22を完全に埋
め込むように、CVD法によりシリコン基板1上の全面
に膜厚600〜800nm程度のシリコン酸化膜23を
形成する。
【0035】次に、図3(d)に示すように、全面にフ
ォトレジスト(図示せず)を塗布した後に、シリコン基
板1が露出するまでエッチバックを施すことにより、ト
レンチ21、22内に素子分離用のシリコン酸化膜23
a、23bがそれぞれ残存するように基板表面を平坦化
する。これにより、トレンチ21内に形成されたシリコ
ン酸化膜23aの膜厚は500nm程度となり、トレン
チ22内に形成されたシリコン酸化膜23bの膜厚は4
00nm程度となる。なお、平坦化は、化学的機械的研
磨法(CMP法)などの他の方法で行ってもよい。
ォトレジスト(図示せず)を塗布した後に、シリコン基
板1が露出するまでエッチバックを施すことにより、ト
レンチ21、22内に素子分離用のシリコン酸化膜23
a、23bがそれぞれ残存するように基板表面を平坦化
する。これにより、トレンチ21内に形成されたシリコ
ン酸化膜23aの膜厚は500nm程度となり、トレン
チ22内に形成されたシリコン酸化膜23bの膜厚は4
00nm程度となる。なお、平坦化は、化学的機械的研
磨法(CMP法)などの他の方法で行ってもよい。
【0036】次に、図3(e)に示すように、全面にフ
ォトレジスト24を塗布した後、フォトリソグラフィ技
術によりフォトレジスト24のシリコン酸化膜23a、
23b上の部分に開孔を形成する。しかる後、フォトレ
ジスト24をマスクとして、ドーズ量1×1012〜2×
1013(ions/cm2)程度のホウ素イオン7を加速エネルギ
ー190keVで注入する。このイオン注入により、シ
リコン酸化膜23aの下端と隣接する領域のシリコン基
板1にホウ素注入領域8aが形成されるとともに、シリ
コン酸化膜23bの下端から100nm程度離隔した領
域のシリコン基板1にホウ素注入領域8bが形成され
る。
ォトレジスト24を塗布した後、フォトリソグラフィ技
術によりフォトレジスト24のシリコン酸化膜23a、
23b上の部分に開孔を形成する。しかる後、フォトレ
ジスト24をマスクとして、ドーズ量1×1012〜2×
1013(ions/cm2)程度のホウ素イオン7を加速エネルギ
ー190keVで注入する。このイオン注入により、シ
リコン酸化膜23aの下端と隣接する領域のシリコン基
板1にホウ素注入領域8aが形成されるとともに、シリ
コン酸化膜23bの下端から100nm程度離隔した領
域のシリコン基板1にホウ素注入領域8bが形成され
る。
【0037】次に、フォトレジスト24をマスクとし
て、ドーズ量1×1012〜2×1013(ions/cm2)程度の
ホウ素イオン7を加速エネルギー150keVで注入す
る。このイオン注入により、シリコン酸化膜23aの内
部にホウ素注入領域9aが形成されるとともに、シリコ
ン酸化膜23bの下端と隣接する領域のシリコン基板1
にホウ素注入領域9bが形成される。
て、ドーズ量1×1012〜2×1013(ions/cm2)程度の
ホウ素イオン7を加速エネルギー150keVで注入す
る。このイオン注入により、シリコン酸化膜23aの内
部にホウ素注入領域9aが形成されるとともに、シリコ
ン酸化膜23bの下端と隣接する領域のシリコン基板1
にホウ素注入領域9bが形成される。
【0038】次に、図3(f)に示すように、フォトレ
ジスト6をアッシングにより除去した後、さらにシリコ
ン窒化膜3を熱リン酸溶液にてウエットエッチングす
る。ここまでの工程により、素子分離領域の構造が完成
する。しかる後、素子領域のシリコン基板1上にゲート
酸化膜12を形成してから、多結晶シリコン膜からなる
ゲート電極13をパターン形成し、このゲート電極13
をマスクとしてイオン注入を行うことによりシリコン基
板1とは逆導電型でソース・ドレインとなる一対の不純
物拡散層14をゲート電極13の両側のシリコン基板1
表面に形成する。ここまでの工程により、素子領域にM
OSトランジスタが形成される。
ジスト6をアッシングにより除去した後、さらにシリコ
ン窒化膜3を熱リン酸溶液にてウエットエッチングす
る。ここまでの工程により、素子分離領域の構造が完成
する。しかる後、素子領域のシリコン基板1上にゲート
酸化膜12を形成してから、多結晶シリコン膜からなる
ゲート電極13をパターン形成し、このゲート電極13
をマスクとしてイオン注入を行うことによりシリコン基
板1とは逆導電型でソース・ドレインとなる一対の不純
物拡散層14をゲート電極13の両側のシリコン基板1
表面に形成する。ここまでの工程により、素子領域にM
OSトランジスタが形成される。
【0039】また、この間、例えば不純物拡散層14を
形成するために行う熱処理により、ホウ素注入領域8
a、8b、9bが活性化され、これらの領域はそれぞれ
チャネルストッパ10a、10b、11となる。チャネ
ルストッパ10aは、シリコン酸化膜5aの下端と隣接
する領域のシリコン基板1に形成されるとともに、チャ
ネルストッパ10b、11は互いの領域がつながって一
体となり、シリコン酸化膜5bの下端と隣接する領域の
シリコン基板1に形成される。なお、シリコン酸化膜5
aの内部に形成されたホウ素注入領域9aは、熱処理に
よってもチャネルストッパとなることがない。
形成するために行う熱処理により、ホウ素注入領域8
a、8b、9bが活性化され、これらの領域はそれぞれ
チャネルストッパ10a、10b、11となる。チャネ
ルストッパ10aは、シリコン酸化膜5aの下端と隣接
する領域のシリコン基板1に形成されるとともに、チャ
ネルストッパ10b、11は互いの領域がつながって一
体となり、シリコン酸化膜5bの下端と隣接する領域の
シリコン基板1に形成される。なお、シリコン酸化膜5
aの内部に形成されたホウ素注入領域9aは、熱処理に
よってもチャネルストッパとなることがない。
【0040】このように、本実施形態では、膜厚が異な
る2種類の素子分離用のシリコン酸化膜23a、23b
のそれぞれに応じた加速エネルギーでホウ素を2回イオ
ン注入することにより、両方のシリコン酸化膜23a、
23bのそれぞれの下端と隣接する領域のシリコン基板
1にチャネルストッパ10a、10b、11を形成する
ことができる。よって、上層に配線が存在した場合であ
っても、この配線の電位によりシリコン酸化膜23a、
23bの下に寄生チャネルが形成されることがなく、寄
生トランジスタが導通するのを確実に防止することがで
きる。また、フォトレジスト6をマスクとしてホウ素7
を注入しているので、ホウ素注入領域8a、8b、9
a、9bをシリコン酸化膜23a、23bの中央部に形
成できるため、後の熱処理により注入されたホウ素が多
少拡散しても、そのホウ素が素子領域にまで広がること
がなく、狭チャネル効果が生じない。
る2種類の素子分離用のシリコン酸化膜23a、23b
のそれぞれに応じた加速エネルギーでホウ素を2回イオ
ン注入することにより、両方のシリコン酸化膜23a、
23bのそれぞれの下端と隣接する領域のシリコン基板
1にチャネルストッパ10a、10b、11を形成する
ことができる。よって、上層に配線が存在した場合であ
っても、この配線の電位によりシリコン酸化膜23a、
23bの下に寄生チャネルが形成されることがなく、寄
生トランジスタが導通するのを確実に防止することがで
きる。また、フォトレジスト6をマスクとしてホウ素7
を注入しているので、ホウ素注入領域8a、8b、9
a、9bをシリコン酸化膜23a、23bの中央部に形
成できるため、後の熱処理により注入されたホウ素が多
少拡散しても、そのホウ素が素子領域にまで広がること
がなく、狭チャネル効果が生じない。
【0041】また、上記第1、第2の実施形態では、L
OCOS法およびトレンチ分離法についてそれぞれ本発
明を適用したが、本発明は、LOCOS法とトレンチ分
離法との両方で素子分離された半導体装置の製造にも適
用することが可能である。
OCOS法およびトレンチ分離法についてそれぞれ本発
明を適用したが、本発明は、LOCOS法とトレンチ分
離法との両方で素子分離された半導体装置の製造にも適
用することが可能である。
【0042】
【発明の効果】以上説明したように、本発明によると、
膜厚が異なる少なくとも2種類の素子分離用絶縁膜のそ
れぞれに応じた注入エネルギーで不純物を複数回イオン
注入することにより、素子分離用絶縁膜のそれぞれの下
端と隣接する領域の半導体基板にチャネルストッパを形
成することができる。従って、上層に配線が存在した場
合であっても、この配線の電位により素子分離用絶縁膜
の下に寄生チャネルが形成されることがなく、寄生トラ
ンジスタが導通するのを確実に防止することができる。
よって、いずれの領域でも良好なチャネルストッパが形
成されて、高い信頼性で素子分離を行うことが可能とな
る。
膜厚が異なる少なくとも2種類の素子分離用絶縁膜のそ
れぞれに応じた注入エネルギーで不純物を複数回イオン
注入することにより、素子分離用絶縁膜のそれぞれの下
端と隣接する領域の半導体基板にチャネルストッパを形
成することができる。従って、上層に配線が存在した場
合であっても、この配線の電位により素子分離用絶縁膜
の下に寄生チャネルが形成されることがなく、寄生トラ
ンジスタが導通するのを確実に防止することができる。
よって、いずれの領域でも良好なチャネルストッパが形
成されて、高い信頼性で素子分離を行うことが可能とな
る。
【0043】また、被覆パターンをマスクとして不純物
を注入しているので、不純物を素子分離用絶縁膜の中央
部に形成できるため、後の熱処理により注入された不純
物が多少拡散しても、その不純物が素子領域にまで広が
ることがなく、狭チャネル効果が生じない。従って、半
導体素子をより一層微細化することが可能となる。
を注入しているので、不純物を素子分離用絶縁膜の中央
部に形成できるため、後の熱処理により注入された不純
物が多少拡散しても、その不純物が素子領域にまで広が
ることがなく、狭チャネル効果が生じない。従って、半
導体素子をより一層微細化することが可能となる。
【図1】本発明の第1の実施形態の半導体装置の製造方
法を工程順に説明するための断面図である。
法を工程順に説明するための断面図である。
【図2】シリコン酸化膜中での不純物の飛程と加速エネ
ルギーとの関係を表すグラフである。
ルギーとの関係を表すグラフである。
【図3】本発明の第2の実施形態の半導体装置の製造方
法を工程順に説明するための断面図である。
法を工程順に説明するための断面図である。
【図4】従来の半導体装置の製造方法を工程順に説明す
るための断面図である。
るための断面図である。
【図5】従来の別の半導体装置の製造方法を工程順に説
明するための断面図である。
明するための断面図である。
【図6】図5で示した方法の問題点を説明するための断
面図である。
面図である。
1 シリコン基板 2 シリコン酸化膜 3 シリコン窒化膜 5a、5b フィールド酸化膜(素子分離用絶縁膜) 6 フォトレジスト(被覆パターン) 7 ホウ素イオン 8a、8b、9a、9b ホウ素注入領域 10a、10b、11 チャネルストッパ 23a、23b シリコン酸化膜(素子分離用絶縁膜)
Claims (3)
- 【請求項1】 半導体基板上に膜厚が異なる少なくとも
2種類の素子分離用絶縁膜を形成した後、前記素子分離
用絶縁膜の下端と隣接する領域の前記半導体基板にチャ
ネルストッパが形成されるように、前記素子分離用絶縁
膜の種類ごとに前記素子分離用絶縁膜の膜厚に応じた注
入エネルギーで不純物をイオン注入することを特徴とす
る半導体装置の製造方法。 - 【請求項2】 半導体基板上に膜厚が異なる少なくとも
2種類のフィールド酸化膜をLOCOS法により形成す
る工程と、 前記フィールド酸化膜上に開孔を有する被覆パターンを
形成する工程と、 前記被覆パターンをマスクとして、前記フィールド酸化
膜の種類ごとに前記フィールド酸化膜の膜厚に応じた注
入エネルギーで、前記フィールド酸化膜の下端と隣接す
る領域の前記半導体基板に不純物をイオン注入する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項3】 半導体基板に深さが異なる少なくとも2
種類のトレンチを形成する工程と、 前記トレンチを埋め込むように、膜厚が異なる少なくと
も2種類の素子分離用絶縁膜を形成する工程と、 前記素子分離用絶縁膜上に開孔を有する被覆パターンを
形成する工程と、 前記被覆パターンをマスクとして、前記素子分離用絶縁
膜の種類ごとに前記素子分離用絶縁膜の膜厚に応じた注
入エネルギーで、前記素子分離用絶縁膜の下端と隣接す
る領域の前記半導体基板に不純物をイオン注入する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319484A JPH09139382A (ja) | 1995-11-14 | 1995-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319484A JPH09139382A (ja) | 1995-11-14 | 1995-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139382A true JPH09139382A (ja) | 1997-05-27 |
Family
ID=18110730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7319484A Withdrawn JPH09139382A (ja) | 1995-11-14 | 1995-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139382A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198140B1 (en) | 1999-09-08 | 2001-03-06 | Denso Corporation | Semiconductor device including several transistors and method of manufacturing the same |
| KR100434333B1 (ko) * | 2002-06-28 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| JP2005116551A (ja) * | 2003-10-02 | 2005-04-28 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| KR100707900B1 (ko) * | 2003-03-10 | 2007-04-13 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
-
1995
- 1995-11-14 JP JP7319484A patent/JPH09139382A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198140B1 (en) | 1999-09-08 | 2001-03-06 | Denso Corporation | Semiconductor device including several transistors and method of manufacturing the same |
| KR100434333B1 (ko) * | 2002-06-28 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| KR100707900B1 (ko) * | 2003-03-10 | 2007-04-13 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
| US7238563B2 (en) | 2003-03-10 | 2007-07-03 | Kabushiki Kaisha Toshiba | Semiconductor device having isolation region and method of manufacturing the same |
| JP2005116551A (ja) * | 2003-10-02 | 2005-04-28 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| US7919389B2 (en) | 2003-10-02 | 2011-04-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device that is resistant to high voltages and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| KR100290505B1 (ko) | Soi기판을사용한전계효과트랜지스터의제조방법 | |
| KR101201489B1 (ko) | Soi 디바이스 제조 방법 | |
| KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
| JPH07105457B2 (ja) | 半導体デバイスの形成方法 | |
| JPH1126597A (ja) | 半導体装置の製造方法 | |
| JP2010500765A (ja) | Soi又はバルクシリコンの何れか内の内蔵バックゲートを有するjfet | |
| US5554554A (en) | Process for fabricating two loads having different resistance levels in a common layer of polysilicon | |
| US6391750B1 (en) | Method of selectively controlling contact resistance by controlling impurity concentration and silicide thickness | |
| US6674128B1 (en) | Semiconductor-on-insulator device with thermoelectric cooler on surface | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| JP2006261161A (ja) | 半導体装置の製造方法 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH1098186A (ja) | 半導体装置及びその製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH0481339B2 (ja) | ||
| US6281065B1 (en) | Semiconductor device fabrication method | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |