JPH09139394A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09139394A JPH09139394A JP7297048A JP29704895A JPH09139394A JP H09139394 A JPH09139394 A JP H09139394A JP 7297048 A JP7297048 A JP 7297048A JP 29704895 A JP29704895 A JP 29704895A JP H09139394 A JPH09139394 A JP H09139394A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- adhesive
- semiconductor device
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 インナーリードと半導体素子を固定する部分
にのみ接着剤層を形成した半導体装置を提供する。 【解決手段】 インナーリードに半導体素子を固定する
半導体装置において、インナーリードと半導体素子を固
定する接着剤層が、感光性接着剤樹脂をパターニングし
て形成されることを特徴とする半導体装置。
にのみ接着剤層を形成した半導体装置を提供する。 【解決手段】 インナーリードに半導体素子を固定する
半導体装置において、インナーリードと半導体素子を固
定する接着剤層が、感光性接着剤樹脂をパターニングし
て形成されることを特徴とする半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、インナーリードに
半導体素子を固定する半導体装置に関するものである。
半導体素子を固定する半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の大容量化に伴っ
て半導体素子の寸法が大きくなり、従来のように素子を
のせるダイパッドとその周辺にインナーリードを配置す
る構造ではパッケージサイズが大きくなってしまう。こ
のような問題点を解決するために、ダイパッドを省略
し、インナーリードに直接半導体素子を固定する方法が
開発された（例えば特開昭５９ー９２５５６号公報）。
この方法では、半導体素子の回路面とインナーリードと
を絶縁性の接着剤フィルムを用いて固定したのち、イン
ナーリードと半導体素子の電極端子をボンディングワイ
ヤにより接続し、モールド成形により樹脂封止されて半
導体装置とする。
て半導体素子の寸法が大きくなり、従来のように素子を
のせるダイパッドとその周辺にインナーリードを配置す
る構造ではパッケージサイズが大きくなってしまう。こ
のような問題点を解決するために、ダイパッドを省略
し、インナーリードに直接半導体素子を固定する方法が
開発された（例えば特開昭５９ー９２５５６号公報）。
この方法では、半導体素子の回路面とインナーリードと
を絶縁性の接着剤フィルムを用いて固定したのち、イン
ナーリードと半導体素子の電極端子をボンディングワイ
ヤにより接続し、モールド成形により樹脂封止されて半
導体装置とする。
【０００３】
【発明が解決しようとする課題】しかしながら、上記イ
ンナーリードに半導体素子を固定する接着剤フィルム
は、金型で打ち抜いて使用されるため、使用歩留まりが
悪く、打ち抜きの際にバリなどが発生して半導体装置中
で異物となり、信頼性を低下させる問題がある。また、
実際に接着に関与するのはインナーリード部分のみであ
るにも関わらず、インナーリード間に跨って接着剤フィ
ルムが貼られるため、インナーリード間の接着剤フィル
ムはむだであるばかりでなく、接着剤フィルムの体積が
大きくなるため吸湿量が増し、半田リフロー時のパッケ
ージクラックが発生しやすくなる。本発明の目的は、上
記従来技術の問題点を解決し、インナーリードと半導体
素子を固定する部分にのみ接着剤層を形成した半導体装
置を提供することである。
ンナーリードに半導体素子を固定する接着剤フィルム
は、金型で打ち抜いて使用されるため、使用歩留まりが
悪く、打ち抜きの際にバリなどが発生して半導体装置中
で異物となり、信頼性を低下させる問題がある。また、
実際に接着に関与するのはインナーリード部分のみであ
るにも関わらず、インナーリード間に跨って接着剤フィ
ルムが貼られるため、インナーリード間の接着剤フィル
ムはむだであるばかりでなく、接着剤フィルムの体積が
大きくなるため吸湿量が増し、半田リフロー時のパッケ
ージクラックが発生しやすくなる。本発明の目的は、上
記従来技術の問題点を解決し、インナーリードと半導体
素子を固定する部分にのみ接着剤層を形成した半導体装
置を提供することである。
【０００４】
【課題を解決するための手段】本発明は、インナーリー
ドに半導体素子を固定する半導体装置において、インナ
ーリードと半導体素子を固定する接着剤層が、感光性接
着剤樹脂をパターニングして形成されることを特徴とす
る半導体装置である。
ドに半導体素子を固定する半導体装置において、インナ
ーリードと半導体素子を固定する接着剤層が、感光性接
着剤樹脂をパターニングして形成されることを特徴とす
る半導体装置である。
【０００５】本発明の半導体装置では、感光性の接着剤
樹脂を使用し、半導体素子を固定する部分にのみ接着剤
層を形成することを特徴とする。この場合、上記感光性
接着剤樹脂は、熱硬化性樹脂、熱可塑性樹脂のいずれも
用いることができるが、半導体素子との接着が短時間の
熱圧着で行え、後硬化の必要もないことから、熱可塑性
樹脂が好ましい。上記感光性接着剤樹脂は、リードフレ
ーム面に塗布しても、または半導体素子面に塗布しても
良く、塗布乾燥後、露光現像してパターニングを行っ
て、必要部分にのみ接着剤層を形成する。
樹脂を使用し、半導体素子を固定する部分にのみ接着剤
層を形成することを特徴とする。この場合、上記感光性
接着剤樹脂は、熱硬化性樹脂、熱可塑性樹脂のいずれも
用いることができるが、半導体素子との接着が短時間の
熱圧着で行え、後硬化の必要もないことから、熱可塑性
樹脂が好ましい。上記感光性接着剤樹脂は、リードフレ
ーム面に塗布しても、または半導体素子面に塗布しても
良く、塗布乾燥後、露光現像してパターニングを行っ
て、必要部分にのみ接着剤層を形成する。
【０００６】上記感光性樹脂の塗布方法には、スピンコ
ート、ナイフコート、ダイ押し出し、の他、グラビア印
刷方式やスクリーン印刷方式等の印刷方式でも行うこと
ができる。
ート、ナイフコート、ダイ押し出し、の他、グラビア印
刷方式やスクリーン印刷方式等の印刷方式でも行うこと
ができる。
【０００７】上記感光性樹脂の塗布およびパターニング
は、１回で必要厚みを形成しても良いが、複数回に分け
て形成することもできる。複数回に分けて形成する場合
には、１回ずつ、性能の異なる樹脂を重ねることによ
り、厚み方向に異なる機能を持つ接着剤層を形成するこ
とができる。例えば、リードフレーム側にはリードフレ
ームとの接着力の優れた樹脂を使用し、半導体素子側に
は素子面との接着力の優れた樹脂を用いることにより、
単一の樹脂で接着を行う場合よりも、良好な接着力を発
揮させることができる。また、複数回に分けて形成する
場合には、１回ずつ異なるパターンで露光を行う事によ
り、３次元に接着剤樹脂層を形成することが可能であ
る。
は、１回で必要厚みを形成しても良いが、複数回に分け
て形成することもできる。複数回に分けて形成する場合
には、１回ずつ、性能の異なる樹脂を重ねることによ
り、厚み方向に異なる機能を持つ接着剤層を形成するこ
とができる。例えば、リードフレーム側にはリードフレ
ームとの接着力の優れた樹脂を使用し、半導体素子側に
は素子面との接着力の優れた樹脂を用いることにより、
単一の樹脂で接着を行う場合よりも、良好な接着力を発
揮させることができる。また、複数回に分けて形成する
場合には、１回ずつ異なるパターンで露光を行う事によ
り、３次元に接着剤樹脂層を形成することが可能であ
る。
【０００８】上記半導体装置では、インナーリードと半
導体素子を固定する部分にのみ感光性樹脂をパターニン
グして接着剤層を形成できるため、微細な形状に接着剤
樹脂層を形成でき、しかも接着剤層が必要最小限である
ため、半田リフロー時のパッケージクラックの発生も少
なくなる。
導体素子を固定する部分にのみ感光性樹脂をパターニン
グして接着剤層を形成できるため、微細な形状に接着剤
樹脂層を形成でき、しかも接着剤層が必要最小限である
ため、半田リフロー時のパッケージクラックの発生も少
なくなる。
【０００９】
［実施例１］図１は本発明の半導体装置の断面図であ
る。図において１は半導体素子、２はインナーリードで
あり、半導体素子１とインナーリード２は接着剤層３で
接着固定されている。インナーリード２の半導体素子と
の接着面側に感光性接着剤樹脂を塗布し、乾燥した後フ
ォトマスクを重ねて露光し、現像を行って必要部分にの
み接着剤層を形成した。こうして得られた接着剤付きリ
ードフレームに、通常のＬＯＣ用チップマウンターを使
用して半導体素子の回路面を熱圧着した。その後、半導
体素子表面の電極と、上記インナーリードとをワイヤー
ボンディングによって電気的に接続し、装置全体を樹脂
で封止した。このようにして得られた半導体装置５０個
を、８５℃、８５％の高温高湿条件下で１６８時間処理
した後、ＩＲリフローを行ったが、パッケージクラック
は発生しなかった。
る。図において１は半導体素子、２はインナーリードで
あり、半導体素子１とインナーリード２は接着剤層３で
接着固定されている。インナーリード２の半導体素子と
の接着面側に感光性接着剤樹脂を塗布し、乾燥した後フ
ォトマスクを重ねて露光し、現像を行って必要部分にの
み接着剤層を形成した。こうして得られた接着剤付きリ
ードフレームに、通常のＬＯＣ用チップマウンターを使
用して半導体素子の回路面を熱圧着した。その後、半導
体素子表面の電極と、上記インナーリードとをワイヤー
ボンディングによって電気的に接続し、装置全体を樹脂
で封止した。このようにして得られた半導体装置５０個
を、８５℃、８５％の高温高湿条件下で１６８時間処理
した後、ＩＲリフローを行ったが、パッケージクラック
は発生しなかった。
【００１０】［実施例２］半導体素子の回路面側に感光
性接着剤樹脂を塗布し、乾燥した後フォトマスクを重ね
て露光し、現像を行って必要部分にのみ接着剤層を形成
した。こうして得られた接着剤付き半導体素子を、通常
のＬＯＣ用チップマウンターを使用してリードフレーム
と熱圧着した。その後、半導体素子表面の電極と、イン
ナーリードとをワイヤーボンディングによって電気的に
接続し、装置全体を樹脂で封止した。このようにして得
られた半導体装置５０個を、８５℃、８５％の高温高湿
条件下で１６８時間処理した後、ＩＲリフローを行った
が、パッケージクラックは発生しなかった。
性接着剤樹脂を塗布し、乾燥した後フォトマスクを重ね
て露光し、現像を行って必要部分にのみ接着剤層を形成
した。こうして得られた接着剤付き半導体素子を、通常
のＬＯＣ用チップマウンターを使用してリードフレーム
と熱圧着した。その後、半導体素子表面の電極と、イン
ナーリードとをワイヤーボンディングによって電気的に
接続し、装置全体を樹脂で封止した。このようにして得
られた半導体装置５０個を、８５℃、８５％の高温高湿
条件下で１６８時間処理した後、ＩＲリフローを行った
が、パッケージクラックは発生しなかった。
【００１１】［実施例３］半導体素子の回路面側に半導
体素子の保護膜と密着性の良い感光性接着剤樹脂を塗布
し、乾燥した後フォトマスクを重ねて露光した。さらに
この層の上からリードフレームと密着の良い感光性接着
剤樹脂を塗布し、乾燥した後上記と同じフォトマスクを
重ねて露光し、現像を行って必要部分にのみ接着剤層を
形成した。こうして得られた接着剤付き半導体素子を、
通常のＬＯＣ用チップマウンターを使用してリードフレ
ームと熱圧着した。その後、半導体素子表面の電極と、
インナーリードとをワイヤーボンディングによって電気
的に接続し、装置全体を樹脂で封止した。このようにし
て得られた半導体装置１００個を、８５℃、８５％の高
温高湿条件下で１６８時間処理した後、ＩＲリフローを
行ったが、パッケージクラックは発生しなかった。
体素子の保護膜と密着性の良い感光性接着剤樹脂を塗布
し、乾燥した後フォトマスクを重ねて露光した。さらに
この層の上からリードフレームと密着の良い感光性接着
剤樹脂を塗布し、乾燥した後上記と同じフォトマスクを
重ねて露光し、現像を行って必要部分にのみ接着剤層を
形成した。こうして得られた接着剤付き半導体素子を、
通常のＬＯＣ用チップマウンターを使用してリードフレ
ームと熱圧着した。その後、半導体素子表面の電極と、
インナーリードとをワイヤーボンディングによって電気
的に接続し、装置全体を樹脂で封止した。このようにし
て得られた半導体装置１００個を、８５℃、８５％の高
温高湿条件下で１６８時間処理した後、ＩＲリフローを
行ったが、パッケージクラックは発生しなかった。
【００１２】［比較例１］ポリイミドフィルムの両面に
熱可塑性の接着剤を塗布した３層構造の接着剤テープを
使用して、半導体素子とリードフレームを熱圧着し、そ
の後半導体素子表面の電極と、インナーリードとをワイ
ヤーボンディングにより接続し、全体を樹脂で封止し
た。このようにして得られた半導体装置１００個を、８
５℃、８５％の高温高湿条件下で１６８時間処理した
後、ＩＲリフローを行ったところ、３２個にパッケージ
クラックが発生した。
熱可塑性の接着剤を塗布した３層構造の接着剤テープを
使用して、半導体素子とリードフレームを熱圧着し、そ
の後半導体素子表面の電極と、インナーリードとをワイ
ヤーボンディングにより接続し、全体を樹脂で封止し
た。このようにして得られた半導体装置１００個を、８
５℃、８５％の高温高湿条件下で１６８時間処理した
後、ＩＲリフローを行ったところ、３２個にパッケージ
クラックが発生した。
【００１３】
【発明の効果】本発明の半導体装置によれば、インナー
リードと半導体素子を固定する必要部分にのみ接着剤層
を形成することが出来、半導体装置内の接着剤の体積を
必要最小限にすることが出来るので、接着剤の吸湿によ
るリフロー時のパッケージクラックが低減し、信頼性の
高い半導体装置を得ることが出来る。
リードと半導体素子を固定する必要部分にのみ接着剤層
を形成することが出来、半導体装置内の接着剤の体積を
必要最小限にすることが出来るので、接着剤の吸湿によ
るリフロー時のパッケージクラックが低減し、信頼性の
高い半導体装置を得ることが出来る。
【図１】 本発明の半導体装置の１例の断面図
【図２】 従来例の断面図
【図３】 本発明の半導体装置の製造方法の例
１ 半導体素子 ２ インナーリード ３ 接着剤層 ４ リードフレーム ５ 感光性接着剤樹脂 ６ フォトマスク ７ ボンディングワイヤー
Claims (4)
- 【請求項１】 インナーリードに半導体素子を固定する
半導体装置において、インナーリードと半導体素子を固
定する接着剤層が、感光性接着剤樹脂をパターニングし
て形成されることを特徴とする半導体装置。 - 【請求項２】 前記感光性接着剤樹脂を、リードフレー
ム上に塗布し、パターニングしたのち、半導体素子を熱
圧着することを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記感光性接着剤樹脂を、半導体素子上
に塗布し、パターニングしたのち、リードフレームと熱
圧着することを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記感光性接着剤樹脂が、複数回に分け
て塗布、パターニングされることを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7297048A JPH09139394A (ja) | 1995-11-15 | 1995-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7297048A JPH09139394A (ja) | 1995-11-15 | 1995-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139394A true JPH09139394A (ja) | 1997-05-27 |
Family
ID=17841545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7297048A Pending JPH09139394A (ja) | 1995-11-15 | 1995-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139394A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041299A (ko) * | 1998-12-22 | 2000-07-15 | 윤종용 | 감광성 접착층을 이용한 반도체 칩 접착방법 |
| JP2007059815A (ja) * | 2005-08-26 | 2007-03-08 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
| JP2009141373A (ja) * | 2008-12-22 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
-
1995
- 1995-11-15 JP JP7297048A patent/JPH09139394A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041299A (ko) * | 1998-12-22 | 2000-07-15 | 윤종용 | 감광성 접착층을 이용한 반도체 칩 접착방법 |
| JP2007059815A (ja) * | 2005-08-26 | 2007-03-08 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
| JP2009141373A (ja) * | 2008-12-22 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6238952B1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US7397113B2 (en) | Semiconductor device | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US20010049156A1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
| US6080604A (en) | Semiconductor device having tab-leads and a fabrication method thereof | |
| JPH09139394A (ja) | 半導体装置 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2869907B2 (ja) | 半導体装置の接続構造 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH09283546A (ja) | 半導体装置 | |
| JP3115807B2 (ja) | 半導体装置 | |
| US8298865B2 (en) | Method for manufacturing a substrate for a semiconductor package | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US7851270B2 (en) | Manufacturing process for a chip package structure | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP3115802B2 (ja) | 半導体装置 | |
| JP3449097B2 (ja) | 半導体装置 | |
| JP2001358253A (ja) | Ｂｇａ型半導体装置 | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2661280B2 (ja) | テープキャリヤの構造 | |
| US7851262B2 (en) | Manufacturing process for a chip package structure | |
| JP4471488B2 (ja) | 半導体装置及びその製造方法 |